DE3642926A1 - Arrangement and method for identifying displacement of the internal layers of multilayer printed circuit boards - Google Patents

Arrangement and method for identifying displacement of the internal layers of multilayer printed circuit boards

Info

Publication number
DE3642926A1
DE3642926A1 DE19863642926 DE3642926A DE3642926A1 DE 3642926 A1 DE3642926 A1 DE 3642926A1 DE 19863642926 DE19863642926 DE 19863642926 DE 3642926 A DE3642926 A DE 3642926A DE 3642926 A1 DE3642926 A1 DE 3642926A1
Authority
DE
Germany
Prior art keywords
holes
edge
test
copper
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19863642926
Other languages
German (de)
Inventor
Hans-Hermann Di Merkenschlager
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19863642926 priority Critical patent/DE3642926A1/en
Publication of DE3642926A1 publication Critical patent/DE3642926A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Abstract

The invention relates to an arrangement and a method for identifying displacement of the internal layers of multilayer printed circuit boards before the through-plated holes are drilled, by means of copper test tallies outside the printed circuit board blank's contour. In this case, the invention proceeds from the fact that, in the case of a known method, each printed circuit board core has at least one test tally, as well as the conductor pattern, which, in production-engineering terms, is a component of the conductor pattern, the test tally consisting of a strip of electrically conductive foil in which an etched-free trench is arranged. The respective electrical contact between the drill and the internal layer is then determined, with respect to a reference point, by means of staggered test holes in the centre of the etched-free trench in the test tally, and the position of the test holes is then electrically interrogated. However, particularly in the case of multilayer printed circuit boards with a large number of layers, this leads to a large test outlay since a dedicated display instrument must be used for each layer. In contrast, the present invention achieves the object in that the test tallies are copper surfaces which have at least one edge (measurement edge) which runs at a predetermined angle, preferably at right angles to the direction in which the displacement of the internal layer is intended to be tested, the measurement edges in all the internal layers being disposed from the same point. The evaluation is in this case carried out optically. <IMAGE>

Description

Die Erfindung betrifft eine Anordnung zum Erkennen des Innenla­ genversatzes von Mehrlagenleiterplatten vor dem Bohren von den Durchkontaktierungslöchern durch Testcoupons aus Kupfer, außer­ halb der Leiterplattenzuschnittskontur, sowie ein Verfahren da­ zu, bei dem in das Laminat eine Lochreihe mit definiertem Ab­ stand der Löcher in einem flachen Winkel zur Hauptrichtung der Maßkante des Testcoupons eingebracht wird.The invention relates to an arrangement for recognizing the inner space offset of multilayer printed circuit boards before drilling the Vias through copper test coupons, except half of the circuit board contour, as well as a process to, in which a row of holes with a defined Ab the holes stood at a flat angle to the main direction of the Dimensional edge of the test coupon is introduced.

Aus der deutschen Offenlegungsschrift DE 30 45 433 A1 ist be­ reits eine Mehrlagenleiterplatte mit Mitteln zur Ermittlung der Istpostion innenliegender Anschlußflächen bekannt, bei der je­ der Kern zumindest einen Testcoupon neben dem Leiterbild auf­ weist, der fertigungstechnisch Bestandteil des Leiterbildes ist, wobei der Testcoupon aus einem Streifen elektrisch leiten­ der Folie besteht, in der ein Freiätzungsgraben angeordnet ist.From the German patent application DE 30 45 433 A1 be a multi-layer circuit board with means for determining the Is position of internal connecting surfaces known, at each the core has at least one test coupon next to the ladder pattern points, the manufacturing technology part of the circuit diagram is, the test coupon is electrically conducted from a strip consists of the film in which a free etching trench is arranged.

Zur Ermittlung der Istposition innenliegender Anschlußflächen wird dabei so verfahren, daß durch gestaffelte Probebohrungen in den Testcoupon die Mitte des Freiätzungsgrabens zu einem Re­ ferenzpunkt durch Beobachtung des elektrischen Kontaktes zwi­ schen Bohrer und Innenlage bestimmt wird. Anschließend wird die Lage der Probebohrungen elektrisch abgefragt.To determine the actual position of internal connection surfaces the procedure is such that through staggered test bores in the test coupon the middle of the free etching trench to a re reference point by observing the electrical contact between the drill and inner layer is determined. Then the The position of the test holes is queried electrically.

Dieses Verfahren hat den Nachteil, daß neben dem Anbringen eines zusätzlichen Testcoupons neben der Leiterbildfiguration eine elektrische Prüfung daraufhin vorgenommen werden muß, ob ein elektrischer Kontakt zwischen Bohrer und Innenlage auf­ tritt, wobei für jede Innenlage ein eigenes Anzeigegerät vor­ handen sein muß.This method has the disadvantage that in addition to the attachment an additional test coupon in addition to the conductor configuration an electrical check must be made to determine whether an electrical contact between the drill and the inner layer occurs, with a separate display device for each inner layer must be available.

Aufgabe der vorliegenden Erfindung ist es, ein demgegenüber vereinfachtes Verfahren zur Feststellung des Innenlagenversat­ zes bei Mehrlagenleiterplatten anzugeben, sowie eine Anordnung dafür zu schaffen.The object of the present invention is, in contrast simplified procedure for determining the inner layer failure  zes for multilayer printed circuit boards, and an arrangement to create for it.

Gemäß der Erfindung wird die Anordnung dabei so ausgebildet, daß die Testcoupons Kupferflächen sind, die mindestens eine Kante (Maßkante) aufweisen, die in einem vorgegebenen Winkel, vorzugsweise senkrecht zur Richtung verläuft, in der der Innen­ lagenversatz geprüft werden soll, und daß die Maßkanten bei al­ len Innenlagen an der gleichen Stelle liegen.According to the invention, the arrangement is designed so that the test coupons are copper surfaces that have at least one Have an edge (measuring edge) at a predetermined angle, preferably perpendicular to the direction in which the interior positional offset should be checked, and that the measuring edges at al len inner layers are in the same place.

Durch diese Maßnahmen wird der Testcoupon wesentlich verein­ facht.These measures significantly combine the test coupon fold.

Verwendet man hierzu als Maßkante die Kante des Freiätzungsran­ des rund um das Leiterbild, so entfällt außerdem das Aufbringen eines Testcoupons überhaupt.To do this, use the edge of the free-etching edge as the measurement edge around the conductor pattern, so there is also no need to apply it a test coupon at all.

Das erfindungsgemäße Verfahren beruht darauf, daß durch opti­ sche Auswertung festgestellt wird, an welcher Stelle der Loch­ reihe die Maßkante des Kupferbereiches von den Bohrungen ange­ schnitten wird und daß aus der Information der relativen Lage der Lochkante zur Maßkante der Innenlagenversatz festgestellt wird.The inventive method is based on the fact that opti cal evaluation is determined at which point the hole row the dimensional edge of the copper area from the holes is cut and that from the information of the relative location the hole edge to the dimension edge of the inner layer offset becomes.

In weiterer Ausgestaltung kann dabei auch so verfahren werden, daß als Kriterium für den Versatz das Loch festgestellt wird, bei dem erstmals ein Kupferring jenseits der Maßkante geschlos­ sen und das Loch, bei dem erstmals die Kupferringe aller Lagen geschlossen sind, daß dieses Verfahren auf der gegenüberliegen­ den Seite des Laminats ebenfalls durchgeführt wird, und daß da­ raus der Versatz bzw. Dehnung oder Schrumpfung der Lagen in einer Richtung ermittelt wird.In a further embodiment, the procedure can also be that the hole is determined as a criterion for the offset, where for the first time a copper ring is closed beyond the dimensional edge and the hole in which the copper rings of all layers for the first time concluded that this procedure is on the opposite the side of the laminate is also carried out, and that there out the offset or stretching or shrinking of the layers in one direction is determined.

Durch dieses Verfahren werden elektrische Messungen überflüs­ sig, wodurch auch der Aufwand von Anzeige- und Meßgeräten ent­ fällt.This method overflows electrical measurements sig, which ent ent the effort of display and measuring devices falls.

Anhand der Ausführungsbeispiele nach den Fig. 1 und 2 wird die Erfindung näher erläutert. Es zeigenThe invention is explained in more detail with reference to the exemplary embodiments according to FIGS. 1 and 2. Show it

Fig. 1 die Draufsicht auf einen Nutzen der eine Mehrlagenlei­ terplatte enthält, Fig. 1 shows the top view of a benefit of a Mehrlagenlei terplatte,

Fig. 2 den Schnitt 1-1 durch den Nutzen nach Fig. 1. Fig. 2 shows the section 1-1 by the benefits of FIG. 1.

In Fig. 1 ist schematisch ein Nutzen der der Einfachheit halber lediglich eine Innenlage 12 enthält, dargestellt. Rund um die Mehrlagenleiterplatte 1 verläuft ein Freiätzungsrand 2. Der Nutzenrand 3 besteht wiederum aus Kupfer, ebenso wie die Ober­ fläche der Leiterplatte 1. Als Maßkante für das erfindungsge­ mäße Verfahren wird die Kante 11 des Freiätzungsrandes 2 ver­ wendet und schräg zu dieser Kante ist eine Bohrtreppe 4 mit den Bohrungen 5 bis 10 vorgesehen. Will man den Versatz in der Querrichtung feststellen, so kann man dort ebenfalls eine Bohr­ treppe anordnen. Außerdem lassen sich jeweils an den beiden ge­ genüberliegenden Seiten des Freiätzungsrandes Bohrtreppen an­ bringen.In Fig. 1 schematically shows a benefit of simplicity contains only an inner layer 12, is shown. Around the multilayer printed wiring board 1, a Freiätzungsrand runs. 2 The utility edge 3 is in turn made of copper, as is the upper surface of the circuit board 1 . As a measurement edge for the method according to the invention, the edge 11 of the free-etching edge 2 is used and obliquely to this edge, a drilling staircase 4 with the holes 5 to 10 is provided. If you want to determine the offset in the transverse direction, you can also arrange a drilling staircase there. In addition, drilling stairs can be installed on the two opposite sides of the free etching edge.

In Fig. 2 sind die einzelnen Bohrungen 5 bis 10 nocheinmal im Schnitt dargestellt. Die Bohrung 10 liegt voll im Freiätzungs­ rand, so daß keine Kupferschicht erkennbar ist. Die Bohrung 9 tangiert die Maßkante gerade und die Bohrung 8 liegt schon teilweise im Kupferbereich jenseits der Maßkante 11. Noch wei­ ter im Kupferbereich liegt die Bohrung 7, während die Bohrung 6 bereits vollständig im Kupferbereich des Nutzens liegt, ebenso die Bohrung 5.In Fig. 2, the individual holes 5 to 10 are shown again in section. The bore 10 is fully in the free-etching edge, so that no copper layer is visible. The bore 9 touches the measurement edge straight and the bore 8 is already partially in the copper area beyond the measurement edge 11 . Still further in the copper area is the bore 7 , while the bore 6 is already completely in the copper area of the benefit, as is the bore 5 .

Durch optische Auswertung kann man erkennen, an welcher Stelle der Lochreihe der Kupferbereich einer Lage von den Bohrungen angeschnitten wird. Diese Information der relativen Lage Loch­ reihe zu Kupferbereich ermöglicht die Ermittlung des Innenla­ genversatzes. Auch die Streuung der Versatzwerte von Lage zu Lage ist hierdurch erfaßbar. Dabei ist es zweckmäßig, daß die Maßkante senkrecht zur Richtung verläuft, in der der Innenla­ genversatz ermittelt werden soll, und die Maßkante bei allen Innenlagen an der gleichen Stelle liegen. Durch dieses Verfah­ ren erfaßt man nicht nur eine sondern alle Lagen der Mehrlagen­ leiterplatte. Wenn man die Verschiebewerte in vertikaler Rich­ tung feststellen will, sind folgende zwei Bohrungen zu kenn­ zeichnen. Nämlich die Bohrung, bei der erstmals mindestens ein Kupferring geschlossen ist, und die Bohrung, bei der erstmals alle Kupferringe der einzelnen Lagen geschlossen sind. Dann wird die Platte um 180° gedreht und die gleiche Beurteilung nocheinmal vorgenommen. Die gekennzeichneten Bohrungen der un­ teren und oberen Bohrreihe vermitteln dann ein Maß des Ver­ schiebewertes bzw. der Dehnung oder Schrumpfung der Innenlagen in vertikaler Richtung. Dabei müssen Platten, die außerhalb einer bestimmten Toleranz ihres Verschiebewertes liegen, mit entsprechend korrigierten Werten gebohrt werden.By visual evaluation you can see at which point the row of holes the copper area of a layer from the holes is cut. This information of the relative location hole series of copper areas enables the determination of the inner space gene offset. The spread of the offset values from location to The location can thus be determined. It is appropriate that the Dimensional edge runs perpendicular to the direction in which the inner layer offset should be determined, and the measuring edge for all  Inner layers are in the same place. By this procedure not only one but all layers of the multi-layers are recorded circuit board. If you look at the shift values in the vertical direction the following two holes are to be identified to draw. Namely the hole in which at least one for the first time Copper ring is closed, and the bore at the first time all copper rings of the individual layers are closed. Then the plate is rotated 180 ° and the same assessment made again. The marked holes of the un The upper and upper row of holes then convey a measure of the ver pushing value or the stretching or shrinking of the inner layers in the vertical direction. Doing so must have panels that are outside a certain tolerance of their displacement value, with be drilled according to corrected values.

Claims (4)

1. Anordnung zum Erkennen des Innenlagenversatzes von Mehrla­ genleiterplatten vor dem Bohren von Durchkontaktierungslöchern durch Testcoupons aus Kupfer außerhalb der Leiterplattenzu­ schnittskontur, dadurch gekennzeich­ net, daß die Testcoupons Kupferflächen sind, die mindestens eine Kante (Maßkante) aufweisen, die in einem vorgegebenen Win­ kel, vorzugsweise senkrecht zur Richtung verläuft, in der der Innenlagenversatz geprüft werden soll, und daß die Maßkanten bei allen Innenlagen an der gleichen Stelle liegen.1. Arrangement for detecting the inner layer misalignment of multilayer circuit boards before drilling through holes by test coupons made of copper outside the circuit board contour, characterized in that the test coupons are copper surfaces that have at least one edge (measuring edge) that is in a predetermined angle, preferably runs perpendicular to the direction in which the inner layer offset is to be checked, and that the measuring edges are in the same place for all inner layers. 2. Anordnung zum Erkennen des Innenlagenversatzes von Mehrla­ genleiterplatten nach Patentanspruch 1, dadurch ge­ kennzeichnet, daß die Maßkante der Freiätzungsrand rund um das Leiterbild ist.2. Arrangement for recognizing the inner layer offset of Mehrla Genleiterplatten according to claim 1, characterized ge indicates that the measuring edge is the free etching edge is all about the ladder pattern. 3. Verfahren zum Erkennen des Innenlagenversatzes von Mehrla­ genleiterplatten vor dem Bohren von Durchkontaktierungen durch Testcoupons aus Kupfer, parallel zur und außerhalb der Leiter­ plattenzuschnittskontur, wobei in das Laminat eine Lochreihe mit definiertem Abstand der Löcher in einem flachen Winkel zur Hauptrichtung der Maßkante eingebracht wird, dadurch gekennzeichnet, daß durch optische Auswertung festgestellt wird, an welcher Stelle der Lochreihe die Maßkan­ te des Kupferbereiches von den Bohrungen angeschnitten wird und daß aus der Information der relativen Lage der Lochkante zur Maßkante der Innenlagenversatz festgestellt wird.3. Method for recognizing the inner layer offset of Mehrla PCBs before drilling through holes Test coupons made of copper, parallel to and outside the ladder slab contour, with a row of holes in the laminate with a defined distance of the holes at a flat angle to the Main direction of the measuring edge is introduced, thereby characterized that by optical evaluation it is determined at which point in the row of holes the dimension channel te of the copper area is cut from the holes and that from the information of the relative position of the hole edge to Dimensional edge of the inner layer offset is determined. 4. Anordnung zum Erkennen des Innenlagenversatzes von Mehrla­ genleiterplatten nach Anspruch 2, dadurch ge­ kennzeichnet, daß als Kriterium für den Versatz die Zahl der Löcher festgestellt wird, beginnend mit dem Loch, bei dem erstmals ein Kupferring jenseits der Maßkante geschlos­ sen ist bis zu dem Loch, bei dem erstmals die Kupferringe aller Lagen geschlossen sind, daß dieses Verfahren auf der gegenüber­ liegenden Seite des Laminats ebenfalls durchgeführt wird, und daß daraus der Versatz der Lagen und die Dehnung oder Schrump­ fung in einer Richtung ermittelt wird.4. Arrangement for recognizing the inner layer offset of Mehrla Genleiterplatten according to claim 2, characterized ge indicates that as a criterion for the offset the number of holes is determined, starting with the hole, where for the first time a copper ring is closed beyond the dimensional edge is up to the hole where the copper rings of everyone It has been concluded that this procedure is on the opposite lying side of the laminate is also performed, and  that from this the displacement of the layers and the stretching or shrinking in one direction.
DE19863642926 1986-12-16 1986-12-16 Arrangement and method for identifying displacement of the internal layers of multilayer printed circuit boards Ceased DE3642926A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863642926 DE3642926A1 (en) 1986-12-16 1986-12-16 Arrangement and method for identifying displacement of the internal layers of multilayer printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863642926 DE3642926A1 (en) 1986-12-16 1986-12-16 Arrangement and method for identifying displacement of the internal layers of multilayer printed circuit boards

Publications (1)

Publication Number Publication Date
DE3642926A1 true DE3642926A1 (en) 1988-06-30

Family

ID=6316300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863642926 Ceased DE3642926A1 (en) 1986-12-16 1986-12-16 Arrangement and method for identifying displacement of the internal layers of multilayer printed circuit boards

Country Status (1)

Country Link
DE (1) DE3642926A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2641932A1 (en) * 1989-01-13 1990-07-20 Thomson Csf Device for evaluating the slippage between the conductive print and the holes of a multilayer printed circuit
EP0669792A2 (en) * 1994-02-28 1995-08-30 Cybernetics Products, Inc. Drill coordinate optimization for multi-layer printed circuit board
WO1997011590A2 (en) * 1995-09-15 1997-03-27 Imr Electronic Gmbh & Co. Kg Method of detecting the position and displacement of layers on multilayered circuit boards
WO2005081603A1 (en) * 2004-02-17 2005-09-01 Hitachi Via Mechanics, Ltd. Method for producing substrates
CN101442884B (en) * 2007-11-22 2010-11-03 比亚迪股份有限公司 Method for processing on-state hole of multilayer printed circuit board
CN108495445A (en) * 2018-04-12 2018-09-04 江苏博敏电子有限公司 A kind of pcb board and pressing harmomegathus recognition methods convenient for pressing harmomegathus identification

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3045433A1 (en) * 1980-12-02 1982-07-01 Siemens AG, 1000 Berlin und 8000 München MULTI-LAYER CIRCUIT BOARD AND METHOD FOR DETERMINING THE CURRENT POSITION OF INTERNAL CONNECTION AREAS
DE3031103C2 (en) * 1980-08-16 1982-08-19 Bodenseewerk Gerätetechnik GmbH, 7770 Überlingen Procedure for checking the positional misalignment in multi-layer printed circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3031103C2 (en) * 1980-08-16 1982-08-19 Bodenseewerk Gerätetechnik GmbH, 7770 Überlingen Procedure for checking the positional misalignment in multi-layer printed circuit boards
DE3045433A1 (en) * 1980-12-02 1982-07-01 Siemens AG, 1000 Berlin und 8000 München MULTI-LAYER CIRCUIT BOARD AND METHOD FOR DETERMINING THE CURRENT POSITION OF INTERNAL CONNECTION AREAS

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2641932A1 (en) * 1989-01-13 1990-07-20 Thomson Csf Device for evaluating the slippage between the conductive print and the holes of a multilayer printed circuit
EP0669792A2 (en) * 1994-02-28 1995-08-30 Cybernetics Products, Inc. Drill coordinate optimization for multi-layer printed circuit board
EP0669792A3 (en) * 1994-02-28 1996-08-28 Cybernetics Products Inc Drill coordinate optimization for multi-layer printed circuit board.
WO1997011590A2 (en) * 1995-09-15 1997-03-27 Imr Electronic Gmbh & Co. Kg Method of detecting the position and displacement of layers on multilayered circuit boards
WO1997011590A3 (en) * 1995-09-15 1997-07-03 Imr Electronic Gmbh & Co Kg Method of detecting the position and displacement of layers on multilayered circuit boards
WO2005081603A1 (en) * 2004-02-17 2005-09-01 Hitachi Via Mechanics, Ltd. Method for producing substrates
CN100518450C (en) * 2004-02-17 2009-07-22 日立比亚机械股份有限公司 Method for producing substrates
CN101442884B (en) * 2007-11-22 2010-11-03 比亚迪股份有限公司 Method for processing on-state hole of multilayer printed circuit board
CN108495445A (en) * 2018-04-12 2018-09-04 江苏博敏电子有限公司 A kind of pcb board and pressing harmomegathus recognition methods convenient for pressing harmomegathus identification

Similar Documents

Publication Publication Date Title
DE3045433C2 (en)
DE112006000497B4 (en) Multilayer printed circuit board with conductive test surfaces and method for determining an offset of an inner layer
DE102007056443B3 (en) Strain gauge rosette for residual stress measurement
DE602006000514T2 (en) Printed circuit board and manufacturing method for it
DE19529645C2 (en) Alignment Accuracy Markers
DE3541072C2 (en)
DE3642926A1 (en) Arrangement and method for identifying displacement of the internal layers of multilayer printed circuit boards
DE19711476A1 (en) Method and device for measuring a device for producing electrical assemblies
DE4406674B4 (en) Method for testing an electrode plate
EP1804559A2 (en) Electronic safety module
DE3031103C2 (en) Procedure for checking the positional misalignment in multi-layer printed circuit boards
DE19718637A1 (en) Device and method for testing printed circuit boards
DE69833087T2 (en) Process for producing thick-film circuits
DE10040303C2 (en) Process for the defined deep drilling of blind holes (blind vias) in multilayer printed circuit boards (multilayer)
DE102019214150A1 (en) Control device for a motor vehicle
DE10007967A1 (en) Multilayer arrangement has conducting track measurement points with openings directing current paths; each point has at least one magnetic difference sensor detecting current in track
DE4335879B4 (en) Arrangement for quality control and monitoring of plated-through multilayer printed circuit boards
DE102019116331B4 (en) MEASURING DEVICE AND METHOD OF MANUFACTURING A MEASURING DEVICE
DE202005014705U1 (en) Circuit board system consisting of dielectric support plate(s) with circuit pattern at least at one side, containing metallised through and/or blind bores, with metallising forming element of circuit pattern
DE102013214478A1 (en) Multiple circuit board benefit and method of making the same
DE3343397C2 (en)
EP1804560A2 (en) Electronic safety module
DE2437673A1 (en) Inner layer insulation testing for multi-layer integrated circuits - fully parallel, to unequivocal parameters, naked eye identifies defects
DE3223664A1 (en) Device for measuring thin layers and thin-layer components on disc-type substrates
WO2021047957A1 (en) Control device for a motor vehicle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection