DE3625774A1 - Addierschaltung im dezimal-1-aus-10-code - Google Patents

Addierschaltung im dezimal-1-aus-10-code

Info

Publication number
DE3625774A1
DE3625774A1 DE19863625774 DE3625774A DE3625774A1 DE 3625774 A1 DE3625774 A1 DE 3625774A1 DE 19863625774 DE19863625774 DE 19863625774 DE 3625774 A DE3625774 A DE 3625774A DE 3625774 A1 DE3625774 A1 DE 3625774A1
Authority
DE
Germany
Prior art keywords
circuit
circuits
adder
inputs
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863625774
Other languages
English (en)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19863625774 priority Critical patent/DE3625774A1/de
Priority to DE19863632181 priority patent/DE3632181A1/de
Publication of DE3625774A1 publication Critical patent/DE3625774A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4912Adding; Subtracting
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49195Using pure decimal representation, e.g. 10-valued voltage signal, 1-out-of-10 code

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Description

Gegenstand der Erfindung ist eine Verbesserung der Addierschaltung nach der Haupt-Patentanmeldung in der Weise, daß an Stelle der beiden letzten Addier-Schaltungs-Zeilen der Haupt-Schaltung 1 eine Vier-Aufwärts-Verschiebeschaltung zur Verwendung kommt.
Die Addierschaltung Type A ist in
Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addierschaltung Type B ist in
Fig. 3 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In
Fig. 4 ist eine Einzel-Addierschaltung 12 dargestellt, welche bei der Addierschaltung Type A 10fach erforderlich ist. In
Fig. 5 ist der duale Voll-Addierer 6 dargestellt. In
Fig. 6 ist der duale Halb-Addierer 7 dargestellt.
Die Addierschaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Vier-Aufwärts-Verschiebeschaltung 2 und der Eins-Aufwärts-Verschiebeschaltung 3 und den Summanden-Zerlegeschaltungen 4 und 5 und dem dualen Voll-Addierer 6 und dem dualen Halb-Addierern 7 und 8 und der Zusatz-Schaltung 9 und der Oder-Schaltung 10 mit 2 Eingängen und der Und-Schaltung. 11 mit 2 Eingängen und der Oder-Schaltung 15 mit 3 Eingängen. Die Haupt-Schaltung 1 besteht aus 10 Einzel-Addierschaltungen 12 nach Fig. 4 und der Teil-Schaltung 16. Die Vier-Aufwärts-Verschiebeschaltung 2 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 10 Und-Schaltungen 17 mit je 2 Eingängen und 5 Oder-Schaltungen 18 mit je 2 Eingängen und der Negier-Schaltung 19 und den zugehörigen Leitungen. Die Eins-Aufwärts-Verschiebeschaltung 3 besteht aus 10 Und-Schaltungen 20 mit je 2 Eingängen und der Negier-Schaltung 21 und den zugehörigen Leitungen. Die Summanden-Zerlegeschaltung 4 besteht aus 4 Oder-Schaltungen 21 bis 24 mit je 2 Eingängen und der Oder-Schaltung 25 mit 5 Eingängen und der Oder-Schaltung 26 mit 2 Eingängen und der Oder-Schaltung 27 mit 3 Eingängen. Die Summanden-Zerlegeschaltung 5 besteht auch aus 4 Oder-Schaltungen 31 bis 34 mit je 2 Eingängen und der Oder-Schaltung 35 mit 5 Eingängen und der Oder-Schaltung 36 mit 2 Eingängen und der Oder-Schaltung 37 mit 3 Eingängen. Die Teil-Schaltung 16 der Haupt-Schaltung 1 besteht aus 5 Negier-Schaltungen 28 und 4 Und-Schaltungen 29 und der Oder-Schaltung 30. Die Zusatz-Schaltung 9 besteht aus der Und-Schaltung 38 mit 2 Eingängen und den Oder-Schaltungen 39 und 40 mit je 2 Eingängen.
Die Addierschaltungen 12 (Fig. 4) bestehen aus je einer Oder-Schaltung 51 mit 2 Eingängen und je einer Und-Schaltung 52 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen i und k. Der Ausgang hat die Bezeichnung l und der Übertrag-Ausgang die Bezeichnung m. Diese Addierschaltungen 12 werden nur mit dem Zahlenwert 2 angesteuert.
Diese Addierschaltungen 12 (Fig. 4) haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:
Der duale Voll-Addierer 6 (Fig. 5) besteht aus 6 Und-Schaltungen 48 mit je 2 Eingängen und 4 Negier-Schaltungen 49 und 3 Oder-Schaltungen 50 mit je 2 Eingängen. Die Eingänge haben die Bezeichnungen x und n und p. Der Ausgang hat die Bezeichnung q und der Übertrag-Ausgang die Bezeichnung r.
Der duale Halb-Addierer 7 (Fig. 6) besteht aus 3 Und-Schaltungen 53 mit je 2 Eingängen und 2 Negier-Schaltungen 54 und einer Oder-Schaltung 55 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen s und t. Der Ausgang hat die Bezeichnung v und der Übertrag-Ausgang die Bezeichnung w.
Der duale Halb-Addierer 8 ist gleich, wie der duale Halb-Addierer 7, welcher in Fig. 6 dargestellt ist.
Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten gekennzeichnet (Ziffern 0 bis 9). Der Eingang x des dualen Voll-Addierers 6 ist der Übertrag-Eingang. Der Übertrag-Ausgang hat die Bezeichnung y.
Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Eine der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben in der Summandenzerlegeschaltung 4 die Oder-Schaltungen 22 und 27 an ihrem Ausgang H-Potential und in der Summanden-Zerlegeschaltung 5 nur die Oder-Schaltung 34 H-Potential an ihrem Ausgang. Damit hat in der Teil-Schaltung 16 die Leitung d H-Potential. Hierbei hat der duale Voll-Addierer 6 an keinem Eingang H-Potential und auch die dualen Halb-Addierer 7 und 8 an keinem Eingang H-Potential. Somit sind hierbei beide Verschiebe-Schaltungen 2 und 3 auf Geradeaus-Weiterleitung vor-angesteuert und haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.
Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, hat im Bereich der Summanden-Zerlegeschaltung 4 nur die Oder-Schaltung 24 an ihrem Ausgang H-Potential und haben im Bereich der Summanden-Zerlege-Schaltung 5 die Oder-Schaltungen 33 und 35 bis 37 an ihrem Ausgang H-Potential. Hierbei hat der duale Halb-Addierer 7 an seinem Übertrag-Ausgang w H-Potential, weil der Eingang t des dualen Voll-Addierers 7 mit H-Potential angesteuert wird und weil der Eingang p des dualen Voll-Addierers 6 mit H-Potential angesteuert wird. Damit hat die Oder-Schaltung 39 an ihrem Ausgang H-Potential und wird die Haupt-Schaltung 1 an 4 Eingängen mit H-Potential angesteuert und hat in der Teil-Schaltung 16 die Leitung e H-Potential. Der duale Halb-Addierer 8 wird hierbei nur an seinem Eingang t mit H-Potential angesteuert, weshalb dieser an seinem Ausgang v H-Potential hat. Damit ist die Vier-Aufwärts-Verschiebeschaltung 2 auf Verschiebung vor-angesteuert und die Eins-Aufwärts-Verschiebeschaltung 3 auf Geradeaus-Weiterleitung vor-angesteuert und haben die Ergebnis-Ausgängen C dezimal-1-aus-10-codiert die Ziffer 2 und hat der Übertrag-Ausgang y H-Potential, weil hierbei die Und-Schaltung 11 vor-angesteuert ist und die Oder-Schaltung 10 an ihrem Ausgang H-Potential hat. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10 die Ziffer 2 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat.
Die Addierschaltung Type B (Fig. 3 und 2) weist im Vergleich mit der Addier-Schaltung Type A (Fig. 1 und 2) den Unterschied auf, daß die Haupt-Schaltung 1 (1 b) nur 9 Addierschaltungen 12 hat.

Claims (8)

1. Elektronische Addierschaltung im Dezimal-1-aus-10-Code, welche als Haupt-Schaltung weniger als 21 Addier-Schaltungen (12) aufweist, welche nur die Wertigkeit 2 verarbeiten, dadurch gekennzeichnet, daß sie 2 Aufwärts-Verschiebeschaltungen (2 und 3) aufweist, welche je mit einer Geradeaus-Schaltung kombiniert sind, und daß eine dieser beiden Verschiebeschaltungen eine Vier-Aufwärts- Verschiebeschaltung ist und daß die andere Verschiebeschaltung eine Eins-Aufwärts-Verschiebeschaltung ist.
2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß von den Summanden, welche größer sind als die Zahl 4, ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird und daß bei Anfall von einem oder drei-Teil-Summanden mit der Wertigkeit 5 die Verarbeitung dieses Teil-Summanden dadurch erfolgt, daß dieser in die Teil-Summanden 4 und 1 aufgespalten wird und auf geeignete Weise in den Schaltungen (1 bis 3) verarbeitet wird.
3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Wertigkeit 1 maximal vierfach zur Verarbeitung anfällt und daß für die Zwischen-Verarbeitung dieser Wertigkeit 1 ein dualer Voll-Addierer (6) und ein dualer Halb-Addierer (7) angeordnet ist.
4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 bis 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß für die Zwischen-Verarbeitung der Wertigkeit 5 ein dualer Halb-Addierer (8) angeordnet ist.
5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Haupt-Schaltung (1) nur 10 oder 9 Addier-Schaltungen (12) hat.
6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Vier-Aufwärts-Verschiebeschaltung (2), welche mit einer Geradeaus-Schaltung kombiniert ist, nur 10 Und-Schaltungen mit je 2 Eingängen aufweist.
7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Eins-Aufwärts-Verschiebeschaltung (3), welche auch mit einer Geradeaus-Schaltung kombiniert ist, nur 10 Und-Schaltungen mit je 2 Eingängen aufweist.
8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Einsparung der fünften Addierschaltungs-Querzeile bei der Verarbeitung von 4 Ziffern mit der Wertigkeit 1 dadurch ermöglicht wird, daß hierbei entweder die zweite Querzeile oder die vierte Querzeile der Addier-Schaltungen (12) über eine Oder-Schaltung (40) mit H-Potential angesteuert wird, wobei auch das H-Potential des Ausgangs der Oder-Schaltung (39) in der Haupt-Schaltung (1) verarbeitet wird.
DE19863625774 1986-07-30 1986-07-30 Addierschaltung im dezimal-1-aus-10-code Withdrawn DE3625774A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19863625774 DE3625774A1 (de) 1986-07-30 1986-07-30 Addierschaltung im dezimal-1-aus-10-code
DE19863632181 DE3632181A1 (de) 1986-07-30 1986-09-22 Addierschaltung im dezimal-1-aus-10-code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863625774 DE3625774A1 (de) 1986-07-30 1986-07-30 Addierschaltung im dezimal-1-aus-10-code

Publications (1)

Publication Number Publication Date
DE3625774A1 true DE3625774A1 (de) 1988-02-04

Family

ID=6306302

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863625774 Withdrawn DE3625774A1 (de) 1986-07-30 1986-07-30 Addierschaltung im dezimal-1-aus-10-code

Country Status (1)

Country Link
DE (1) DE3625774A1 (de)

Similar Documents

Publication Publication Date Title
DE3625774A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3625510A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3628830A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3632181A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3643346A1 (de) Addierschaltung im 5211-code
DE3636556A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3626666A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3632074A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3626369A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3642815A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3638257A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3629739A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3702565A1 (de) Addierschaltung im 5211-code
DE3640462A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3635749A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3628049A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3642011A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3622729A1 (de) Addierschaltung im 54321-code
DE3632182A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3642010A1 (de) Addierschaltung im 51111-code
DE3640809A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3721555A1 (de) Addierschaltung im 51111-code
DE3622719A1 (de) Addierschaltung im 51111-code
DE3719664A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3623598A1 (de) Addierschaltung im dezimal-1-aus-10-code

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 3632181

Format of ref document f/p: P

8139 Disposal/non-payment of the annual fee