DE3539129A1 - Schaltung zur aufbereitung externer daten fuer mikroprozessoren - Google Patents

Description

Die Erfindung betrifft eine Schaltung zur Aufbereitung externer Daten für Mikroprozessoren nach dem Oberbegriff des Anspruches 1.

Mikroprozessoren beinhalten in ihrem Befehlssatz unter an­ derem logische Anweisungen, z.B. UND, ODER, Exclusiv-ODER, mit denen Bits gleicher Lage zweier Bytes oder Worte gleich­ zeitig verknüpft werden. Für Steuerungsaufgaben wird jedoch die Verknüpfung einzelner Bits unterschiedlicher Lage, das heißt unterschiedlicher Bit-Nummer, aus verschiedenen Bytes oder Wörtern erforderlich. Für diese Zwecke besitzen Mikro­ prozessoren Befehle für Bit-Setzen, Bit-Rücksetzen und Bit- Testen.

Da diese Befehle durch Maskierung eines Datenwortes intern vom Mikroprozessor ausgeführt werden, wird die Ausführungs­ zeit erheblich verlängert.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung nach dem Oberbegriff des Anspruches 1 mit einfachen Mitteln so auszubilden, daß eine erhebliche Verkürzung der Ausfüh­ rungszeit und eine flexible Handhabbarkeit der Bytes oder Worte sowohl beim Lese- als auch beim Schreibvorgang er­ reicht wird.

Diese Aufgabe wird erfindungsgemäß durch das Kennzeichen des Anspruches 1 gelöst, während in den Ansprüchen 2 bis 7 besonders vorteilhafte Weiterbildungen der Erfindung ge­ kennzeichnet sind.

Durch die Erfindung ergibt sich eine ganz wesentliche Ver­ kürzung der Ausführungszeit von logischen Operationen und damit eine ganz wesentliche Beschleunigung von Steuerbefeh­ len für Maschinen oder dergleichen, wobei von besonderem Vorteil ist, wenn die erfindungsgemäße Schaltung gemäß Anspruch 2 eine Schaltung zur Ausselektierung einbitbrei­ ter Bitinformationen und eine Auswahlschaltung mit einer logischen Verknüpfung aufweist, die entsprechend der Bitadresse die vom Mikroprozessor kommenden Bitinfor­ mationen in den Datenspeicher schreibt.

Bei einer Schaltung zum Bitlesen ist es dabei gemäß An­ spruch 3 weiterhin von Vorteil, daß dem Datenspeicher ein Demultiplexer nachgeschaltet ist, der parallel zu einem Bustreiber - für den Normalzugriff eines Datenwortes - liegt und entsprechend der Bitadresse eine Bitinforma­ tion ausselektiert und diese Bitinformation dem Mikropro­ zessor über ein Exclusiv-ODER und einen enablebaren Bustreiber auf einer Datenleitung zum Bitlesen anbietet.

Von besonderem Vorteil ist es dabei auch, wenn der Mikro­ prozessor gemäß Anspruch 4 die Bitinformation auf die glei­ che Datenleitung, auf der diese Bitinformation dem Mikro­ prozessor angeboten wurde, wieder ausgibt und diese Bit­ information über ein Exclusiv-ODER und einen Bustreiber allen Eingängen der RAM-Speicher des bitorientierten Da­ tenspeichers zur Verfügung stellt, wobei ein Demulti­ plexer den der Bitadresse entsprechenden RAM-Speicher, in den die Bitinformation durch das Schreibsignal des Mikro­ prozessors eingeschrieben werden soll, adressiert, und über eine Enableleitung freigibt.

Bei einem Datenspeicher mit bitorientierten Speicherbau­ steinen, dessen RAM-Speicher ständig über das Enablesignal des Mikroprozessors enabled sind, wird die Bitinformation allen Eingängen der RAM-Speicher zur Verfügung gestellt und über das Schreibsignal in den RAM-Speicher einge­ schrieben, indem der Demultiplexer entsprechend der Bit­ adresse das Schreibsignal, nach Freigabe des Demulti­ plexers über das Schreibsignal des Mikroprozessors, vor­ gibt.

Bei mehrbitorientiertem Datenspeicher gelangen die Daten demgegenüber über den Datenbus in einen mehrbitorientier­ ten Zwischenspeicher, wobei der Mikroprozessor die Bitin­ formation auf die gleiche Datenleitung ausgibt, auf der die Information dem Mikroprozessor angeboten wurde, und die Bitinformation nun über ein Exclusiv-ODER mittels einer Auswahlschaltung, die über einen Demultiplexer von der Bitadresse aktiviert ist, die entsprechende Bitinformation der vom Zwischenspeicher mehrbitbreiten Dateninformation ersetzt, während alle anderen Bits in diesem Datenwort un­ verändert bleiben und die neue Dateninformation über den Datenbus dann in den Datenspeicher eingeschrieben wird.

Ferner ist es gemäß Anspruch 7 auch möglich, daß eine ausselektierte Bitinformation über ein Exclusiv-ODER invertiert werden kann, wodurch eine NOT-Operation un­ mittelbar, ohne neues Einlesen eines Datenwortes in den Mikroprozessor, abgearbeitet und in den Datenspeicher entsprechend gesetzt wird.

Bevorzugte Ausführungsbeispiele für Schaltungen nach der Erfindung sind in der Zeichnung schematisch dargestellt. Es zeigen

Fig. 1 ein Blockschaltbild mit dem prinzipiellen Daten­ fluß zwischen Mikroprozessor und Datenspeicher bzw. Peripherie über eine Datenaufbereitung mit Einzelbitaufbereitung und Datenleitungen,

Fig. 2 eine schematische Darstellung von durch die Ein­ zelbitaufbereitung aufbereiteten Bitinforma­ tionen und einer der im Mikroprozessor möglichen logischen Operationen,

Fig. 3 eine schematische Darstellung der Kennzeichnung der Anschlüsse der Datenaufbereitung der Schal­ tung von Fig. 1,

Fig. 4 eine schematische Darstellung von Einzelheiten der erfindungsgemäßen Schaltung "Bitlesen" für bitorientierte und mehrbitorientierte Daten­ speicher,

Fig. 5 eine schematische Darstellung von Einzelheiten der erfindungsgemäßen Schaltung "Bitschreiben" für bitorientierte Datenspeicher,

Fig. 6 eine schematische Darstellung von Einzelheiten der erfindungsgemäßen Schaltung "Bitschrei­ ben", die eine Alternative zu der Schaltung gemäß Fig. 5 darstellt, und

Fig. 7 eine schematische Darstellung von Einzelheiten der erfindungsgemäßen Schaltung "Bitschreiben" für mehrbitorientierte Datenspeicher.

Fig. 1 zeigt eine Schaltung zur Datenaufbereitung externer Daten für Mikroprozessoren 1 mit einem externen Datenspei­ cher 2, der bit- oder mehrbitorientiert aufgebaut sein kann, wobei zwischen dem Datenspeicher 2 und der Datenauf­ bereitung 5 ein Datenbus 3 mit bidirektionalem Datenbus­ treiber 4 angeordnet ist. Ein Datenbus verbindet die Da­ tenaufbereitung 5 mit dem Mikroprozessor 1.

Zwischen dem Datenspeicher 2 und dem Mikroprozessor 1 be­ findet sich eine Datenaufbereitung 5, die eine sequen­ tielle Abarbeitung von Einzelbitanweisungen und Mehrbit­ anweisungen ermoglicht.

Die zu verarbeitenden Daten befinden sich in dem vom Mikro­ prozessor 1 getrennten Datenspeicher 2, der bit-, digit- bzw. nibble-, byte- oder wortorientiert aufgebaut sein kann.

Der Normalzugriff des Mikroprozessors 1 erfolgt beim Schreib- und Lesevorgang auf dem Datenbus 3 auf mehrbit­ breiten Daten parallel gleichzeitig über den Datenbus­ treiber 4. Beim Normalzugriff werden von der Datenaufbe­ reitung 5 keine Daten verändert. Beim Zugriff auf ein einzelnes Bit erfolgt jedoch über den Datenbus 3 eine Einzelbitaufbereitung 6. Hierbei wird das gewünschte Da­ tenbit beim Auslesen aus dem Datenspeicher 2 ausselektiert und auf einer einzelnen bestimmten Datenleitung des Daten­ bus 7 dem Mikroprozessor 1 angeboten. Die restlichen Da­ tenleitungen des Datenbus 7 werden mit einem definierten Signalpegel beaufschlagt. Alternativ können alle Datenlei­ tungen zum Mikroprozessor 1 hin die Bitinformation ent­ halten.

Wie Fig. 2 zeigt, kann beispielsweise diese Bitinformation 31, die als Datenwort A vorliegt, dann mit einer gleicher­ maßen aufbereiteten Bitinformation 32, die als Datenwort B vorliegt, durch ein Verknüpfungsglied 34 mittels eines normalen logischen Befehls im Mikroprozessor 1 verknüpft werden. Bedingt durch die logische Operation werden die Flags des Mikroprozessors 1 direkt definiert gesetzt. Bedingte Sprungbefehle können somit unmittelbar auf Ver­ knüpfungsbefehle folgen. Das Ergebnis der Verknüpfung der Datenwörter A und B befindet sich dann als Datenwort C (Bezugszeichen 33) im Arbeitsregister bzw. Akkumulator 35 des Mikroprozessors 1 und kann sodann durch einen Lade­ befehl an den Datenspeicher bzw. die Peripherie 2 gegeben werden.

Hierbei sorgt die Datenaufbereitung 5 für das Ändern der Bitinformation innerhalb eines Bytes oder Datenwortes. Im Byte oder Datenwort benachbarte Bits werden nicht verän­ dert.

Wie in Fig. 3 bis 7 weiterhin gezeigt ist, sind - bedingt durch die Speicherorganisation des Datenspeichers 2 - unterschiedliche Schaltungsaufbauten möglich, und zwar ein Aufbau mit bitorientierten Speicherbausteinen, ein Aufbau mit nibbleorientierten Speicherbausteinen (4 Bit Daten­ breite), ein Aufbau mit byteorientierten Speicherbaustei­ nen (8 Bit Datenbreite) oder ein Aufbau mit wortorientier­ ten Speicherbausteinen (16 Bit Datenbreite).

Die erfindungswesentlichen Schaltungsdetails für die Funk­ tion "Bitlesen" sind in Fig. 4 gezeigt.

Wie anhand von Fig. 4 zu erkennen ist, wird das Lesen einer Bitinformation dadurch realisiert, daß ein dem Daten­ bus 3 des Datenspeichers 2 nachgeschalteter Demulti­ plexer 36, an dem die Bitadresse 16 anliegt, die Bitinfor­ mation 37 ausgibt. Durch Zwischenschalten einer logischen Verknüpfung in Form eines Exclusiv-ODERS 38 kann die Bit­ information 37 invertiert werden. Diese invertierbare Bitinformation 37′ wird dann auf einen nachgeschalteten enablebare Bustreiber 39 gegeben. Der Bustreiber 39 ver­ bindet die Datenaufbereitung 5 mit den bidirektionalen Datenleitungen 7 des Mikroprozessors 1. Die restlichen Bustreibereingänge 43 können entweder offen bleiben - entsprechend einem H-Signal -, oder sie können durch parallele Bustreiberstufen mit am Eingang befindlicher Bitinformation 37′ getrieben werden. Der Bustreiber-Enable 41 gibt dabei entweder den Bustreiber 39 für die Bitinfor­ mation 37′ frei oder den Bustreiber 42 für den parallelen Normalzugriff des Mikroprozessors 1.

Diese Schaltungsstruktur ist unabhängig von der Art des Speicherbausteins. Für unterschiedliche Datenbreiten des Mikroprozessors 1 kann diese Schaltungsstruktur verwendet werden.

Die funktionsnotwendigen Einzelheiten der Schaltung für die Funktion "Bitschreiben" sind in Fig. 5 gezeigt.

Die Schaltungsstruktur "Bitschreiben" ist abhängig von der Art des Speicherbausteins.

Fig. 5 zeigt den Aufbau der Schaltung mit Bit-orientierten Speicherbausteinen und stellt einen beispielhaften Schreib­ vorgang dar.

Der Mikroprozessor 1 gibt beim Bitschreiben die Bitinforma­ tion auf der Datenleitung 11 aus, auf der beim Bitlesen die Bitinformationen angeboten wurden. Diese Datenleitung 11 wird über ein Exclusiv-ODER 12 geführt, wodurch eine Invertierung der Bitinformation möglich ist. Die Bitinfor­ mation wird dann über einen Bustreiber 13 auf alle Ein­ gänge des bitorientierten Datenspeichers 2 (RAM 1. bis 8.) gegeben, wobei ein Demultiplexer 14 entsprechend der Bit­ adresse 16 denjenigen RAM-Speicher 23 über die Enablelei­ tung 15 freigibt, in den die invertierbare Bitinformation 11′ eingelesen werden soll.

Mit dem Schreibsignal 21 des Mikroprozessors 1 wird die Bit­ information 11′ in den betreffenden RAM-Speicher 23 des Datenspeichers 2 eingeschrieben.

Fig. 6 zeigt einem alternativen Schaltungsaufbau zu der Schaltung in Fig. 5.

Hierbei erfolgt der Schreibvorgang des RAM-Speichers, wenn grundsätzlich alle RAM-Speicher des Datenspeichers 2 durch das Enable-Signal 30 des Mikroprozessors 1 freigeschaltet sind, dadurch, daß der Demultiplexer 14 nach seiner Frei­ gabe durch das Schreibsignal 21 des Mikroprozessors 1 mit dem Schreibsignal 15′ die Bitinformation 11′ in den der Bitadresse 16 entsprechenden RAM-Speicher 23 des Datenspei­ chers 2 einschreibt.

Die funktionsnotwendigen Einzelheiten einer erfindungs­ gemäßen Schaltung mit einem mehrbitorientierten Datenspei­ cher 2 sind in Fig. 7 gezeigt.

Der Datenspeicher 2 wird mit Beginn des Schreibsignals 21 des Mikroprozessors 1 ausgelesen.

Die Daten gelangen innerhalb der Datenaufbereitung 5 in einen 4 oder 8 Bit oder 16 Bit breiten Zwischenspeicher 22. Anschließend erst wird der Datenspeicher 2 auf Schrei­ ben umgeschaltet.

Der Mikroprozessor 1 gibt auch hier die Bitinformation auf der Datenleitung 11 aus, auf der ihm beim Bitlesen (Fig. 4) die Bitinformation angeboten wurde.

Die Bitinformation der Datenleitung 11 und alle anderen Datenleitungen 7 des Datenbusses werden für einen Normalzu­ griff des Mikroprozessors 1 über den Bustreiber 20 geführt, der dabei über das Enable-Signal 29 freigeschaltet wird.

Bei einer Einzelbitanweisung wird der Bustreiber 20 ge­ sperrt, und die Bitinformation der Datenleitung 11 gelangt über ein Exclusiv-ODER 12 - zur eventuellen Invertierung der Bitinformation - in eine Auswahlschaltung 24 mit mehreren Datenumschaltern 25. Die invertierbare Bitinformation 11′ belegt hier jeweils den Eingang B der Datenumschalter 25.

An den Eingängen A der Datenumschalter 25 liegt das zwi­ schengespeicherte mehrbitbreite Datenwort 17. Der Demulti­ plexer 26 erkennt nun aus der vom Mikroprozessor 1 vorge­ gebenen Bitadresse 16, welcher Datenumschalter 25 umge­ schaltet werden soll. Dies bewirkt eine der Umschaltlei­ tungen 27. Der entsprechende Datenumschalter schaltet dann auf B um und übernimmt in dieses Bit des mehrbitbreiten Datenwortes 17 die invertierbare Bitinformation 11′. Alle anderen Bits des Datenwortes 17 bleiben unverändert.

Die Auswahlschaltung 24 kann sowohl vor als auch nach dem Zwischenspeicher 22 angeordnet sein. Steht der Datenspei­ cher 2 nunmehr auf Schreiben, so wird die neue Information über einen Bustreiber 28, der über das Enable-Signal 19 freigeschaltet wird, an die Datenleitungen des Datenbus 3 zum Datenspeicher 2 gegeben und das Schreibsignal 21 vom Mikroprozessor aktiviert. Mit Beendigung des Schreibsignals 21 des Mikroprozessors 1 wird auch der Schreibvorgang für den Datenspeicher 2 beendet.

Wie in Fig. 7 weiterhin zu erkennen ist, kann eine ausse­ lektierte Dateninformation über Exclusiv-ODER 12, 38 invertiert werden, wodurch eine NOT-Operation während des Einlesenes eines Datenwortes in den Mikroprozessor 1 oder des Einschreibens in den Datenspeicher 2 realisiert werden kann, ohne daß der Mikroprozessor 1 eine gesonderte Opera­ tion ausführen muß.

Ob eine Invertierung der Bitinformation 37 beim Bitlesen bzw. der Bitinformation über die Datenleitung 11 beim Bit­ schreiben erfolgen soll, entscheidet der Mikroprozessor 1 über das Signal 44 "Bitinformation invertieren".

Claims (7)

1. Schaltung zur Aufbereitung externer Daten für Mikro­ prozessoren mit einem externen Datenspeicher, der bit- oder mehrbitorientiert aufgebaut sein kann, wobei zwischen dem Datenspeicher und dem Mikroprozessor ein Datenbus mit Datenbus-Treiber angeordnet ist, da­ durch gekennzeichnet, daß zwi­ schen dem Datenspeicher (2) und dem Mikroprozessor (1) eine Datenaufbereitung (5) angeordnet ist, die für eine sequentielle Abarbeitung von Einzelbitanwei­ sungen und Mehrbitanweisungen ausgebildet ist.

2. Schaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß sie eine Schaltung (40) zur Ausselektierung einbitbreiter Dateninforma­ tionen und eine Auswahlschaltung (24) mit einer logischen Verknüpfung (12) aufweist, die entsprechend der Bitadresse (16) die vom Mikroprozessor (1) kom­ menden Bitinformationen in den Datenspeicher (2) schreibt. (Fig. 7)

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dem Datenspeicher (2) ein Demultiplexer (36) nachgeschaltet ist, der parallel zu einem Bustreiber (42) - für den Normalzu­ griff eines Datenwortes - liegt und entsprechend der Bitadresse (16) eine Bitinformation (37) ausselek­ tiert und diese Bitinformation dem Mikroprozessor (1) über ein Exclusiv-ODER (38) und einen enablebaren Bus­ treiber (39) auf einer Datenleitung (7) zum Bitlesen anbietet. (Fig. 4)

4. Schaltung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß der Mikroprozessor (1) die Bitinformation auf die gleiche Datenleitung (11), auf der diese Bitinformation dem Mikroprozessor (1) angeboten wurde, wieder ausgibt und diese Bitinforma­ tion über ein Exclusiv-ODER (12) und einen Bustreiber (13) allen Eingängen der RAM-Speicher des bitorien­ tierten Datenspeichers (2) zur Verfügung stellt, wobei ein Demultiplexer (14) den der Bitadresse (16) ent­ sprechenden RAM-Speicher (23), in den die invertier­ bare Bitinformation (11′) durch das Schreibsignal (21) des Mikroprozessors (1) eingeschrieben werden soll, adressiert, und über eine Enableleitung (15) freigibt. (Fig. 5)

5. Schaltung nach Anspruch 4, dadurch ge­ kennzeichnet, daß bei dem bitorientierten Datenspeicher (2), dessen RAM-Speicher ständig über das Enablesignal (30) des Mikroprozessors (1) enabled sind, die Bitinformation (11′) allen Eingängen der RAM-Speicher zur Verfügung gestellt und über das Schreibsignal (15′) in den RAM-Speicher eingeschrieben wird, indem der Demultiplexer (14) entsprechend der Bitadresse (16) das Schreibsignal (15′), nach Freigabe des Demultiplexers (14) über das Schreibsignal (21) des Mikroprozessors (1), vorgibt. (Fig. 6)

6. Schaltung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß bei mehrbitorientiertem Datenspeicher (2) die Daten über den Datenbus (3) in einen mehrbitorientierten Zwischenspeicher (22) gelan­ gen, wobei der Mikroprozessor (1) die Bitinformation auf die gleiche Datenleitung (11) ausgibt, auf der die Information dem Mikroprozessor angeboten wurde, und die Bitinformation nun über ein Exclusiv-ODER (12) mittels einer Auswahlschaltung (24), die über einen Demultiplexer (26) von der Bitadresse (16) aktiviert ist, die entsprechende Bitinformation der vom Zwischenspeicher (22) mehrbitbreiten Datenin­ formation ersetzt, während alle anderen Bits in diesem Datenwort (17) unverändert bleiben und die neue Dateninformation über den Datenbus (3) dann in den Datenspeicher (2) eingeschrieben wird. (Fig. 7)

7. Schaltung nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine ausselektierte Bitinformation über Exclu­ siv-ODER (12, 38) invertiert werden kann, wodurch eine NOT-Operation unmittelbar, ohne neues Einlesen eines Datenwortes in den Mikroprozessor (1), abgear­ beitet und in den Datenspeicher (2) entsprechend gesetzt wird. (Fig. 4, 5, 6 und 7).