DE3535606C2

DE3535606C2 -

Info

Publication number: DE3535606C2
Application number: DE19853535606
Authority: DE
Inventors: Hans-Joachim Dr.-Ing. 8551 Hausen De Goetz
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1985-10-05
Filing date: 1985-10-05
Publication date: 1987-11-19
Also published as: DE3535606A1

Description

Die Erfindung betrifft einen Regenerator für Signale im AMI-Code, die dem Eingang eines Schmitt-Triggers zuge führt werden, an dessen Ausgang ein Zeitentscheider ange schlossen ist, wobei zwei zueinander komplementäre Aus gangssignale des Zeitentscheiders sowie das AMI-codierte Signal über symmetrische Grundverzögerungsglieder den Eingängen eines Coderegelverletzungsprüfers zugeführt werden und der Coderegelverletzungsprüfer zwei Schwellen wertvergleicher enthält, von denen der eine einen Ver gleich des verzögerten AMI-codierten Signales mit der unteren Schwellenspannung und der andere mit der oberen Schwellenspannung des Schmitt-Triggers durchführt.The invention relates to a regenerator for signals in AMI code that is sent to the input of a Schmitt trigger are led, at the exit of which a time decider is indicated is closed, two complementary from each other clock signals of the time decider and the AMI-coded Signal via symmetrical basic delay elements Inputs of a code rule violation tester supplied and the code rule violation checker has two thresholds contains comparators, of which one ver equal to the delayed AMI-encoded signal with the lower threshold voltage and the other with the upper Threshold voltage of the Schmitt trigger is carried out.

Ein derartiger Regenerator ist in der DE-OS 32 14 555 be schrieben; einer seiner wesentlichen Bestandteile ist ein Coderegelverletzungsprüfer, der einen fehleranzeigen den Impuls abgibt, wenn in dem zu regenerierenden AMI- codierten Signal zwei positive oder zwei negative Impulse nacheinander auftreten. Die grundsätzliche Wirkungsweise des Regenerators ist die, daß z. B. ein positiver Impuls im AMI-codierten Signal über einen Schmitt-Trigger, einen Zeitentscheider und über ein oder mehrere symmetrische Verzögerungsglieder ein Vorbereitungssignal für den Coderegelverletzungsprüfer auslöst, der durch das Vorbe reitungssignal in die Lage versetzt (aktiviert) wird, einen nun folgenden positiven Impuls im AMI-codierten Signal als Coderegelfehler anzuzeigen. (Verzögerungsglie der werden im folgenden symmetrisch genannt, wenn sie steigende und fallende Flanken eines Signales um gleiche Zeiten verzögern; werden steigende und fallende Flanken unterschiedlich verzögert, heißen Verzögerungsglieder asymmetrisch). Bei der Bemessung der symmetrischen Ver zögerungsglieder muß dafür gesorgt werden, daß der das Vorbereitungssignal auslösende positive Impuls nicht selbst zu einem fehleranzeigenden Impuls des Coderegel verletzungsprüfers führt.Such a regenerator is in DE-OS 32 14 555 be wrote; is one of its essential components a code rule violation checker that indicates an error gives the impulse when in the AMI to be regenerated coded signal two positive or two negative pulses occur in succession. The basic mode of operation of the regenerator is that z. B. a positive impulse in the AMI-coded signal via a Schmitt trigger, one Time decision maker and one or more symmetrical Delay elements a preparation signal for the Code rule violation tester triggers by the pre enable signal is enabled (activated), a following positive pulse in the AMI-coded Display signal as code rule error. (Delay equation which are called symmetrical in the following if they rising and falling edges of a signal by the same Delay times; become rising and falling edges delayed differently are called delay elements asymmetrical). When dimensioning the symmetrical ver Delay elements must be ensured that the Preparation signal triggering positive pulse is not itself to an error-indicating pulse of the code rule injury examiner leads.

Bei dem bekannten Regenerator werden die symmetrischen Verzögerungsglieder so bemessen, daß das Vorbereitungs signal genau um eine Schrittaktperiode des AMI-codierten Signales später an einem Eingang des Coderegelverlet zungsprüfers eintrifft als der Impuls, der das Vorberei tungssignal ausgelöst hat. Hieraus ergibt sich der Nach teil, daß die Verzögerungsglieder für jedes fertigge stellte Exemplar eines Regenerators gesondert abgeglichen werden müssen, da in die Verzögerungszeit des Vorberei tungssignales auch die Signallaufzeiten des Schmitt-Trig gers und des Zeitentscheiders eingehen und diese Zeiten wegen der Exemplarstreuung von Fall zu Fall unterschied lich sein können.In the known regenerator, the symmetrical Delay elements dimensioned so that the preparatory signal exactly by one step clock period of the AMI-coded Signals later at an input of the code rule auditor arrives as the impulse that prepares signal has triggered. This leads to the after part that the delay elements are made for each provided a copy of a regenerator adjusted separately need to be in the delay time of preparation the signal runtimes of the Schmitt-Trig gers and the timekeeper and these times differed from case to case due to the distribution of specimens can be.

Daher liegt der Erfindung die Aufgabe zugrunde, einen Re generator der eingangs genannten Art anzugeben, bei dem ein Abgleich der Verzögerungsglieder wegen der Exemplar streuung entfallen kann.Therefore, the invention has for its object a Re generator of the type mentioned at the beginning a comparison of the delay elements because of the copy scatter can be omitted.

Diese Aufgabe wird dadurch gelöst, daß die Verzögerung der symmetrischen Grundverzögerungsglieder so bemessen ist, daß sich unter Berücksichtigung der typischen Ver zögerungszeiten des Schmitt-Triggers und des Zeitent scheiders für die verzögerten Ausgangssignale des Zeit entscheiders eine symmetrische Gesamtverzögerung ergibt, die eine Schrittaktperiode länger ist als die symme trische Grundverzögerung des AMI-codierten Signales, daß zusätzliche Verzögerungsglieder vorgesehen sind, die die Ausgangssignale des Zeitentscheiders um einen Bruchteil der Schrittaktperiode asymmetrisch verzögern und das AMI-codierte Signal etwa um den halben Betrag symmetrisch verzögern, daß der Coderegelverletzungsprüfer zwei Schalter enthält, von denen der eine vom ersten und der zweite vom zweiten der beiden symmetrisch und asym metrisch verzögerten Ausgangssignale des Zeitentscheiders angesteuert wird und daß der erste Schalter den ersten Schwellenwertvergleicher und der zweite den zweiten Schwellenwertvergleicher aktiviert.This object is achieved in that the delay of the symmetrical basic delay elements so dimensioned is that taking into account the typical ver Delays of the Schmitt trigger and the time ent separator for the delayed output signals of time decision results in a symmetrical total delay, which is one step cycle longer than the symme basic basic delay of the AMI-coded signal, that additional delay elements are provided, which the output signals of the time decider by one Delay a fraction of the step cycle period asymmetrically and the AMI-encoded signal by about half the amount symmetrically delay that the code rule violation checker contains two switches, one of the first and the second of the second of the two symmetrical and asym metric delayed output signals of the time decider is controlled and that the first switch the first Threshold comparator and the second the second Threshold comparator activated.

Vorteilhafte Ausgestaltungen der Erfindung enthalten die Unteransprüche.Advantageous embodiments of the invention contain the Subclaims.

Anhand der Figuren soll ein Ausführungsbeispiel der Er findung näher erläutert werden. Es zeigtAn embodiment of the Er invention are explained in more detail. It shows

Fig. 1 das Prinzipschaltbild eines Regenerators, Fig. 1 shows the principle circuit diagram of a regenerator,

Fig. 2 Impulsdiagramme zur Erläuterung der Wirkungsweise des Regenerators und Fig. 2 pulse diagrams to explain the operation of the regenerator and

Fig. 3 eine Ausgestaltung des Coderegelverletzungs prüfers. Fig. 3 shows an embodiment of the code rule violation tester.

In den Beispielen nach Fig. 1 wird an einer Klemme EA das AMI-codierte Signal SEA angelegt. Es wird einerseits einem Schmitt-Trigger ST und andererseits über ein sym metrisches Grundverzögerungsglied VZ 3 sowie ein weiteres symmetrisches Verzögerungsglied V 3 einem Eingang E 1 eines Coderegelverletzungsprüfers VP zugeführt.In the examples according to FIG. 1, the AMI-coded signal SEA is applied to a terminal EA . On the one hand, a Schmitt trigger ST and on the other hand, via a symmetrical basic delay element VZ 3 and a further symmetrical delay element V 3, are fed to an input E 1 of a code rule violation tester VP .

Das Ausgangssignal des Schmitt-Triggers ST wechselt vom binären Null- auf den binären Einspegel, wenn das AMI- codierte Signal SEA den oberen Schwellenwert U 1 des Schmitt-Triggers ST überschreitet und es wechselt vom binären Eins- auf den binären Nullpegel, wenn ein negativer Impuls im Signal SEA den unteren, im negativen Spannungsbereich liegenden Schwellenwert U 0 unterschrei tet. Der Schmitt-Trigger ST wandelt als das AMI-codierte Signal SEA in eine Darstellung im Differenz-Binärcode um. Mit einem Zeitentscheider ZE - hier ein D-Flip-Flop, das mit dem an einer Klemme TE anliegenden Schrittakt STE getaktet wird - wird das Ausgangssignal des Schmitt- Triggers ST abgetastet. Die Signale am Q- und Q-Ausgang des Flip-Flops ZE werden über identische symmetrische Grundverzögerungsglieder VZ 1 und VZ 2 sowie über weitere asymmetrische Verzögerungsglieder V 1 und V 2 zwei weiteren Eingängen E 2 und E 3 des Coderegelverletzungsprüfers VP zugeführt. Über eine Klemme AZE wird das regenerierte Signal im Differenz-Binärcode an weitere, hier nicht gezeigte Einheiten des Regenerators weitergeleitet.The output signal of the Schmitt trigger ST changes from binary zero to binary single level when the AMI-coded signal SEA exceeds the upper threshold value U 1 of the Schmitt trigger ST and it changes from binary one to binary zero level if a negative one Pulse in the signal SEA below the lower threshold value U 0 lying in the negative voltage range. The Schmitt trigger ST converts as the AMI-coded signal SEA into a representation in the differential binary code. The output signal of the Schmitt trigger ST is sampled with a time decider ZE - here a D flip-flop, which is clocked with the step clock STE applied to a terminal TE . The signals at the Q and Q outputs of the flip-flop ZE are supplied to two further inputs E 2 and E 3 of the code rule violation tester VP via identical symmetrical basic delay elements VZ 1 and VZ 2 and via further asymmetrical delay elements V 1 and V 2 . The regenerated signal in the differential binary code is forwarded to further units of the regenerator, not shown here, via a terminal AZE .

An einer Klemme AVP des Coderegelverletzungsprüfers VP liegen die fehleranzeigenden Impulse an. An die Klemmen P 1 und P 2 können Prüfimpulse gelegt werden, mit denen die Funktionstüchtigkeit des Coderegelverletzungsprüfers VP überprüft wird. Weitere Anschlüsse z. B. des Coderegel verletzungsprüfers VP sind in Fig. 1 nicht eingezeichnet, da sie für die Erfindung von untergeordneter Bedeutung sind.The error-indicating pulses are present at a terminal AVP of the code rule violation tester VP . Test pulses can be applied to the terminals P 1 and P 2 , with which the functionality of the code rule violation tester VP is checked. Other connections e.g. B. the code rule violation tester VP are not shown in Fig. 1, since they are of minor importance for the invention.

Im Schaltbild nach Fig. 1 verzögern die asymmetrischen Verzögerungsglieder V 1 und V 2 nur die positiven Flanken ihres Eingangssignales um eine Zeit t; die negativen Flanken bleiben unverzögert. Die Zeit t ist ein beliebi ger Bruchteil der Schrittaktperiode des Signales SEA. Die Verzögerungsglieder VZ 1 und V 1 bzw. VZ 2 und V 2 können auch zu einer einzigen asymmetrisch verzögernden Einheit zusammengefaßt werden. Entsprechendes gilt für die symme trischen Verzögerungsglieder VZ 3 und V 3. Auch Ausgestal tungen, bei denen die asymmetrischen Verzögerungsglieder nur die negativen Flanken verzögern, sind möglich. Ent scheidend ist nun zunächst die Bemessung der Grundver zögerungsglieder VZ 1, VZ 2 und VZ 3. Ist diese Bemessung nach dem Stand der Technik so vorzunehmen, daß für jeden einzelnen Regenerator (Einzelabgleich) z. B. eine steigen de Flanke im Signal SA 1 genau eine Schrittaktperiode nach der steigenden Flanke eines positiven Impulses im Signal SA 3 auftritt, der die steigende Flanke im Signal SA 1 ver ursacht hat, so sollen im vorliegenden Fall bei der Be rücksichtigung der Verzögerungszeiten bzw. der Signal laufzeiten des Schmitt-Triggers ST und des Zeitentschei ders ZE nur die typischen Werte der Signallaufzeiten ein gesetzt werden. Mit den typischen Werten sind Mittelwerte gemeint, die meist auch vom Hersteller der Bausteine an gegeben werden und von denen die tatsächlichen Verzöge rungszeiten abweichen können. Wenn zufällig alle tatsäch lichen Verzögerungszeiten mit den typischen übereinstim men sollten - von diesem Fall soll zunächst für die weitere Erläuterung ausgegangen werden - besteht bis hierher kein Unterschied zwischen dem Stand der Technik und der erfindungsgemäßen Lehre.In the circuit diagram according to FIG. 1, the asymmetrical delay elements V 1 and V 2 only delay the positive edges of their input signal by a time t ; the negative edges remain undelayed. The time t is an arbitrary fraction of the step cycle period of the signal SEA . The delay elements VZ 1 and V 1 or VZ 2 and V 2 can also be combined into a single asymmetrically delaying unit. The same applies to the symmetrical delay elements VZ 3 and V 3 . Embodiments in which the asymmetrical delay elements only delay the negative edges are also possible. The decisive factor is now the design of the basic delay elements VZ 1 , VZ 2 and VZ 3 . Is this dimensioning according to the state of the art to be carried out so that for each individual regenerator (individual adjustment) z. B. a rising edge in the signal SA 1 occurs exactly one step cycle period after the rising edge of a positive pulse in the signal SA 3 , which caused the rising edge in the signal SA 1 ver, so in the present case when considering the delay times or the signal transit times of the Schmitt trigger ST and the time decider ZE only the typical values of the signal transit times are set. The typical values mean mean values, which are usually also given by the manufacturer of the modules and from which the actual delay times can deviate. If all the actual delay times happen to coincide with the typical ones - this case should be assumed for the further explanation - there is no difference between the prior art and the teaching according to the invention.

In der Fig. 2 zeigt das Impulsdiagramm SA 3 einen Aus schnitt aus dem Ausgangssignal SA 3 des Grundverzögerungs gliedes VZ 3; es stellt das verzögerte AMI-codierte Signal SEA dar. Sodann folgen für den gleichen Zeitabschnitt die Signale SA 1 und SA 2 an den Ausgängen der Grundverzöge rungsglieder VZ 1 und VZ 2. Das nächste Diagramm zeigt das Ausgangssignal SE 1 des symmetrischen Verzögerungsgliedes V 3, also das Signal, das gegenüber dem Signal SA 3 und t /2 verzögert worden ist. In den beiden letzten Diagrammen sind die Signale SE 2 und SE 3 aufgetragen, die an den Klemmen E 2 und E 3 auftreten. Sie gehen durch asymme trische Verzögerung aus den Signalen SA 1 und SA 2 hervor, und zwar sind die steigenden Flanken um t verzögert, während die fallenden Flanken unverzögert geblieben sind.In Fig. 2, the pulse diagram SA 3 shows a section from the output signal SA 3 of the basic delay element VZ 3 ; it represents the delayed AMI-coded signal SEA . Then, for the same period of time, the signals SA 1 and SA 2 follow at the outputs of the basic delay elements VZ 1 and VZ 2 . The next diagram shows the output signal SE 1 of the symmetrical delay element V 3 , that is to say the signal which has been delayed compared to the signals SA 3 and t / 2 . In the last two diagrams the signals SE 2 and SE 3 are plotted, which occur at the terminals E 2 and E 3 . They emerge from the signals SA 1 and SA 2 due to asymmetrical delay, namely that the rising edges are delayed by t , while the falling edges remain undelayed.

Im Beispiel nach Fig. 2 beträgt die Zeit t eine halbe Schrittperiode.In the example according to FIG. 2, the time t is half a step period.

Jedes der Signale SE 2 und SE 3 steuert einen Schalter des Coderegelverletzungsprüfers VP an. Es soll unterstellt werden, daß jeder Schalter durch ein hohes Potential in den Signalen SE 2 und SE 3 eingeschaltet wird und dadurch einen ihm zugeordneten Schwellenwertvergleicher des Code regelverletzungsprüfers VP aktiviert und daß durch das Signal SE 2 derjenige Schwellenwertvergleicher aktiviert wird, der das Signal SE 1 auf zwei aufeinanderfolgende positive Impulse überprüft. Ein Vergleich der beiden Signale SE 2 und SE 3 zeigt dann, daß nie beide Schwellen wertvergleicher gleichzeitig aktiviert werden und sich beide für eine Zeit t im deaktivierten Zustand befinden. Die fallende Flanke z. B. des ersten positiven Impulses im Signal SE 1, der zu hohem Potential im Signal SE 2 führt, ist von der dazugehörigen ansteigenden Flanke im Signal SE 2 um die Zeit t /2 getrennt; bleibt die Zeit t /2 unter einer Schrittaktperiode, so sind auch zwei unmittelbar aufeinanderfolgende Impulse im Signal SE 1 als Fehler anzeigbar. Entsprechendes gilt für negative Impulse im Signal SE 1 und für das Signal SE 3.Each of the signals SE 2 and SE 3 controls a switch of the code rule violation tester VP . It should be assumed that each switch is switched on by a high potential in the signals SE 2 and SE 3 and thereby activates an associated threshold comparator of the code violation tester VP and that the threshold comparator that activates the signal SE 1 is activated by the signal SE 2 checked for two successive positive impulses. A comparison of the two signals SE 2 and SE 3 then shows that both threshold value comparators are never activated at the same time and both are in the deactivated state for a time t . The falling edge z. B. the first positive pulse in signal SE 1 , which leads to high potential in signal SE 2 , is separated from the associated rising edge in signal SE 2 by time t / 2 ; If the time t / 2 remains below a step cycle period, then two immediately successive pulses in the signal SE 1 can also be displayed as errors. The same applies to negative pulses in the signal SE 1 and for the signal SE 3 .

Weicht nun die tatsächliche Signallaufzeit des Schmitt- Triggers ST oder des Zeitentscheiders ZE von der typischen Signallaufzeit ab, so bedeutet das eine rela tive Verschiebung der Signale SE 1 und SE 2 bzw. SE 1 und SE 3 gegeneinander. Solange diese Verschiebung bei jedem Exemplar kleiner als t /2 bleibt, ist kein Abgleich der Verzögerungsglieder erforderlich.If the actual signal transit time of the Schmitt trigger ST or the time decider ZE deviates from the typical signal transit time, this means a rela tive shift of the signals SE 1 and SE 2 or SE 1 and SE 3 against each other. As long as this shift remains smaller than t / 2 for each copy, no adjustment of the delay elements is necessary.

Fig. 3 zeigt Einzelheiten des Coderegelverletzungsprüfers VP und dessen Beschaltung. Bauteile und Anschlüsse, die in Fig. 3 die gleiche Bezeichnung haben wie in Fig. 1 sind identisch. Die Schwellenwertvergleicher des Codere gelverletzungsprüfers VP werden von beiden Transis torpaaren T 1, T 2 und T 3, T 4 gebildet; die Emitter der zu einem Paar gehörigen Transistoren sind miteinander ver bunden. Die Kollektoren der Transistoren T 1 und T 4 sind über einen gemeinsamen Kollektorwiderstand R 1 auf Bezugs potential gelegt. Entsprechendes trifft für die Transis toren T 3 und T 2 sowie den Widerstand R 2 zu. Die fehleran zeigenden Impulse können an der Klemme AVP abgenommen werden. Das verzögerte AMI-codierte Signal SE 1 wird über die Klemme E 1 an die Basis der Transistoren T 1 und T 3 geleitet, während die Basis des Transistors T 2 über den Anschluß ES 1 mit der niedrigen Potentialschwelle und die Basis des Transistors T 4 über den Anschluß ES 2 mit der hohen Potentialschwelle des Schmitt-Triggers ST beauf schlagt wird. Fig. 3 shows details of the code rule violation auditor VP and its wiring. Components and connections that have the same designation in FIG. 3 as in FIG. 1 are identical. The threshold value comparator of the Codere gel violation tester VP are formed by both transistor pairs T 1 , T 2 and T 3 , T 4 ; the emitters of the transistors belonging to a pair are connected to one another. The collectors of transistors T 1 and T 4 are connected to reference potential via a common collector resistor R 1 . The same applies to the transistors T 3 and T 2 and the resistor R 2 . The impulses indicating errors can be taken from the AVP terminal. The delayed AMI-coded signal SE 1 is passed via the terminal E 1 to the base of the transistors T 1 and T 3 , while the base of the transistor T 2 via the terminal ES 1 with the low potential threshold and the base of the transistor T 4 via the connection ES 2 is struck with the high potential threshold of the Schmitt trigger ST .

Ebenso ist es möglich, an der Klemme E 1 ein invertiertes und verzögertes AMI-codiertes Signal anzulegen. In diesem Falle ist der Anschluß ES 1 mit der hohen und Anschluß ES 2 mit der niedrigen Potentialschwelle zu beaufschlagen; die fehleranzeigenden Impulse treten dann an der Klemme AVP 1 auf.It is also possible to apply an inverted and delayed AMI-coded signal to terminal E 1 . In this case, the connection ES 1 with the high and connection ES 2 with the low potential threshold; the error-indicating pulses then appear at the AVP 1 terminal.

Die beiden Schalter, über die die Schwellenwertver gleicher T 1, T 2 und T 3, T 4 aktiviert werden, bestehen aus den beiden Transistorpaaren T 5, T 7 und T 10, T 12. Die Emitter der beiden Transistoren eines jeden Paares sind miteinander und mit einer Stromquelle verbunden. Die Kol lektoren der Transistoren T 5 und T 12 sind auf Bezugspo tential gelegt, ihre Basisanschlüsse ES 3 und ES 4 mit einem festen Referenzpotential beaufschlagt, mit dessen Hilfe die an den Basisanschlüssen E 2 und E 3 der Transis toren T 7 und T 10 anliegenden Binärwerte erkannt werden. Liegt am Anschluß E 2 höheres Potential als am Anschluß ES 3 an, so kann der Kollektorstrom des Transistors T 7 fließen. Dieser Strom fließt über den Widerstand R 1 und die Kollektor-Emitter-Strecke des Transistors T 1, solange das AMI-codierte Signal positiver ist als die niedrige Potentialschwelle; anderenfalls fließt er über den Widerstand R 2 und die Kollektor-Emitter-Strecke des Transistors T 2. Entsprechendes gilt für den Anschluß E 3, den Anschluß ES 4, den Transistor T 10 und den Transistor T 4.The two switches via which the threshold value comparators T 1 , T 2 and T 3 , T 4 are activated consist of the two transistor pairs T 5 , T 7 and T 10 , T 12 . The emitters of the two transistors of each pair are connected to one another and to a current source. The collectors of the transistors T 5 and T 12 are set to reference potential, their base connections ES 3 and ES 4 are subjected to a fixed reference potential, with the aid of which the applied to the base connections E 2 and E 3 of the transistors T 7 and T 10 Binary values are recognized. If the potential at terminal E 2 is higher than at terminal ES 3 , the collector current of transistor T 7 can flow. This current flows through the resistor R 1 and the collector-emitter path of the transistor T 1 , as long as the AMI-coded signal is more positive than the low potential threshold; otherwise it flows through the resistor R 2 and the collector-emitter path of the transistor T 2 . The same applies to the connection E 3 , the connection ES 4 , the transistor T 10 and the transistor T 4 .

Durch geeignete Potentiale an den Anschlüssen P 1 und P 2 können die Schwellenwertvergleicher auch unabhängig vom Schaltzustand der Schalter T 5, T 7 und T 10, T 12 über die Transistoren T 6 und T 11 aktiviert werden. Die asymme trischen Verzögerungsglieder V 1 und V 2 werden nach Fig. 3 durch die beiden pnp-Transistoren T 8 und T 9 gebildet, deren Emitter miteinander verbunden sind und über einen gemeinsamen Widerstand R 3 auf Bezugspotential gelegt sind. Die Kollektoren der Transistoren T 8 und T 9 sind über Widerstände R 4 , R 5 und R 6 an den negativen Pol einer Versorgungsspannungsquelle geführt. An den Kollektoren werden die asymmetrisch verzögerten und im vorliegenden Falle auch zusätzlich invertierten Signale abgegriffen. Die Basis des Transitors T 8 wird vom Signal SA 1 und die Basis des Transistors T 9 vom Signal SA 2 angesteuert. Die Asymmetrie der Verzögerung wird dadurch erreicht, daß bei den Transistoren - als Schalter vorgesehen - die Einschalt vorgänge schneller ablaufen als die Ausschaltvorgänge.By means of suitable potentials at the connections P 1 and P 2 , the threshold value comparators can also be activated via the transistors T 6 and T 11 independently of the switching state of the switches T 5 , T 7 and T 10 , T 12 . The asymmetrical delay elements V 1 and V 2 are formed according to FIG. 3 by the two pnp transistors T 8 and T 9 , whose emitters are connected to one another and are connected to a reference potential via a common resistor R 3 . The collectors of the transistors T 8 and T 9 are led to the negative pole of a supply voltage source via resistors R 4 , R 5 and R 6 . The asymmetrically delayed and, in the present case, additionally inverted signals are tapped at the collectors. The base of the transistor T 8 is driven by the signal SA 1 and the base of the transistor T 9 by the signal SA 2 . The asymmetry of the delay is achieved in that the transistors - provided as switches - the switch-on processes run faster than the switch-off processes.

Nach Fig. 3 werden die Ausgangsleitungen der Grundver zögerungsglieder VZ 1 und VZ 2 über die Serienschaltung zwei Widerstände R 7, R 8 miteinander verbunden. Der Ver bindungspunkt der Widerstände R 7 und R 8 ist über einen weiteren Widerstand R 9 an den negativen Pol der Versor gungsspannungsquelle geführt. Das Widerstandsnetzwerk R 7, R 8, R 9 dient dem reflektionsfreien Anschluß der Ausgangs leitung der Grundverzögerungsglieder VZ 1 und VZ 2. Dieser Abschluß ist vor allem bei längeren Leitungen erforder lich, damit die reflektierten Anteile nicht zu verwasche nen Impulsflanken führen.According to FIG. 3, the output lines of the basic deceleration members VZ 1 and VN 2 via the series connection of two resistors R 7, R 8 are joined together. The Ver connection point of the resistors R 7 and R 8 is passed through a further resistor R 9 to the negative pole of the supply voltage source. The resistor network R 7 , R 8 , R 9 is used for the reflection-free connection of the output line of the basic delay elements VZ 1 and VZ 2nd This conclusion is especially Lich with longer lines, so that the reflected components do not lead to washed-out pulse edges.

Ein Widerstand R 10, der zwischen dem Q-Ausgang des Zeit entscheiders ZE und dem Eingang des Hauptverzögerungs gliedes VZ 1 liegt, dient der Pegelanpassung, da der Zeit entscheider ZE in aller Regel in ECL-Technologie ausge führt ist. Entsprechendes gilt für einen Widerstand R 11, den Q-Ausgang des Zeitentscheiders ZE und dem Eingang des Hauptverzögerungsgliedes VZ 2.A resistor R 10 , which is located between the Q output of the time decider ZE and the input of the main delay element VZ 1 , is used for level adjustment, since the time decider ZE is generally implemented in ECL technology. The same applies to a resistor R 11 , the Q output of the time decider ZE and the input of the main delay element VZ 2 .

Claims

1.Regenerator for signals in the AMI code that are fed to the input of a Schmitt trigger, to the output of which a time decoder is connected, whereby two mutually complementary output signals of the time decider and the AMI-coded signal are fed to the inputs of a code rule violation tester via symmetrical basic delay elements and the code rule violation tester contains two threshold value comparators, one of which compares the delayed AMI-coded signal with the lower threshold voltage and the other with the upper threshold voltage of the Schmitt trigger, characterized in that
that the delay of the symmetrical basic delay elements (VZ 1 , VZ 2 , VZ 3 ) is such that taking into account the typical delay times of the Schmitt trigger (ST) and the time decider (ZE) for the delayed output signals (SA 1 , SA 2 ) of the time decider results in a symmetrical total delay which is one step clock period longer than the symmetrical basic delay of the AMI-coded signal (SA 3 ),
that additional delay elements (V 1 , V 2 , V 3 ) are seen before, which asymmetrically delay the output signals of the time decider by a fraction (t) of the step clock period and the AMI-coded signal by about half the amount (t / 2 ) Delay symmetrically that the code rule violation tester (VP) contains two switches (T 5 , T 7 ; T 10 , T 12 ), of which one of the first and the second of the second of the two symmetrically and asymmetrically delayed output signals (SE 2 , SE 3 ) the time decider (ZE) is controlled and
that the first switch (T 5 , T 7 ) activates the first threshold value comparator (T 1 , T 2 ) and the second switch (T 10 , T 12 ) the second threshold value comparator (T 3 , T 4 ).

2. Regenerator according to claim 1, characterized in that the asymmetrical delay elements (V 1 , V 2 ) consist of two transistors (T 8 , T 9 ), the emit ter connections are interconnected, the base of the one transistor (T 8 ) one of the asymmetrically delayed signals (SA 1 ) and the base of the other transistor (T 9 ) is driven by its complementary signal (SA 2 ) and that the two asymmetrically delayed signals (SE 2 , SE 3 ) at the collector connections of the two transistors (T 8 , T 9 ) can be tapped.

3. Regenerator according to claim 1 or 2, characterized in that after the symmetrical delay of the mutually complementary output signals of the time decider (ZE) the line through a resistance circuit (R 7 , R 8 , R 9 ) are closed without reflection.

4. Regenerator according to one of the preceding claims, characterized in that each switch (T 5 , T 7 or T 10 , T 12 ) consists of two transistors (T 5 , T 7 or T 10 , T 12 ), the emitter are connected to one another and to a current source, the base of one transistor (T 5 or T 12 ) having a reference signal and the base of the other transistor (T 7 or T 10 ) being connected to one of the two symmetrically and asymmetrically delayed output signals ( SE 2 , SE 3 ) of the time decider (ZE) is applied and the collector of one transistor (T 5 or T 12 ) is set to a fixed potential, while the collector of the other transistor (T 7 or T 10 ) is on Threshold comparator (T 1 , T 2 or T 3 , T 4 ) is activated.