DE3504184C2

DE3504184C2 -

Info

Publication number: DE3504184C2
Application number: DE19853504184
Authority: DE
Inventors: Emmerich Dr.Phil. Bertagnolli; Frank Stefan Dr.Rer.Nat. 8000 Muenchen De Becker
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1985-02-07
Filing date: 1985-02-07
Publication date: 1988-10-06
Also published as: DE3504184A1

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von aus polykristallinem Silizium bestehenden Schichten mit glatten Oberflächen auf überwiegend aus einkristallinem Silizium bestehenden Substraten, wie sie insbesondere als niederohmige Basisanschlüsse in bipolaren, integrierten Transistorschaltungen verwendet werden, bei dem durch chemische Abscheidung aus der Dampfphase bei niederem Druck (LPVCD = low, pressure chemical vapor deposition) und bei Temperaturen im Bereich von 560 bis 580°C von einer amorphen Siliziumschicht ausgegangen wird.The invention relates to a method for producing layers consisting of polycrystalline silicon smooth surfaces on predominantly single crystal Silicon existing substrates, such as in particular as low-resistance basic connections in bipolar, integrated Transistor circuits are used in which chemical vapor deposition at low Pressure (LPVCD = low, pressure chemical vapor deposition) and at temperatures in the range of 560 to 580 ° C from an amorphous silicon layer is assumed.

Bei der Abscheidung auf Siliziumoxid entsteht eine durch die Kristallitstruktur bedingte Oberflächenrauhigkeit im Bereich von 20 nm. Besteht das Substrat jedoch ganz oder teilweise aus einkristallinem Silizium, so wurde festge stellt, daß es auf dem einkristallinen Silizium zum Wachs tum einzelner, besonders großer Kristallite, kommen kann, die als "Höcker" über die Polysiliziumoberfläche deutlich hinausragen. Diese Höcker sind, da sie bei der anschließen den Trockenätzung des Polysiliziums nicht eingeebnet wer den, sondern im wesentlichen konform übertragen werden, sehr schädlich bei der Herstellung integrierter Halblei terschaltungen. Im Falle eines selbstjustierten Bipolar transistors führt dies dazu, daß sich die Höckerstruktur entweder in das Monogebiet des Emitters überträgt (siehe Fig. 1), oder, daß p⁺-Polysiliziumreste im Emittergebiet stehenbleiben (siehe Fig. 2). During the deposition on silicon oxide, a surface roughness in the range of 20 nm arises due to the crystallite structure. However, if the substrate is wholly or partly made of single-crystal silicon, it was found that single, particularly large crystallites grow on the single-crystal silicon can, which protrude significantly as a "hump" on the polysilicon surface. These bumps are, since they are not leveled during the subsequent dry etching of the polysilicon, but are transmitted essentially in conformity, are very harmful in the manufacture of integrated semiconductor circuits. In the case of a self-aligned bipolar transistor, this leads to the bump structure either being transferred into the mono region of the emitter (see FIG. 1) or that p⁺ polysilicon residues remaining in the emitter region (see FIG. 2).

Das Problem der "höckerigen" Polysiliziumschicht auf den einkristallinen Siliziumgebieten ist bislang noch nicht gelöst. Die Unterbindung der Höckerbildung durch Belassung des natürlichen Oxids auf dem Monosiliziumgebiet stellt im Hinblick auf die elektrischen Eigenschaften des Tran sistors keinen vorteilhaften Weg dar. Auch unterschied liche Grenzflächenbehandlungen des Monosiliziums haben nicht zu einem reproduzierbaren Einfluß auf die Rauhig keit der abgeschiedenen Polysiliziumschichten geführt. Für eine Einebnung einer bereits bestehenden, körnigen Schicht steht derzeit nur ein Naßätzschritt zur Verfügung. Hierbei wird zunächst die Polysiliziumschicht knapp trocken durchgeätzt oder es wird eine Restschicht (von einigen 10 nm) stehengelassen. Anschließend erfolgt dann die Naßätzung, zum Beispiel mit einem Gemisch aus einem Teil Flußsäure, drei Teilen Salpetersäure und sechszehn Teilen Essigsäure, die selektiv gegenüber dem p⁺-Poly/ n-Monogebieten ist. Dieses Verfahren ist jedoch schlecht reproduzierbar und unzuverlässig.The problem of the "bumpy" polysilicon layer on the single-crystalline silicon areas is not yet solved. The prevention of cusp formation by leaving it of natural oxide in the monosilicon field with regard to the electrical properties of the Tran sistors is not an advantageous way. Also different have interface treatments of monosilicon not a reproducible influence on the Rauhig speed of the deposited polysilicon layers. For leveling an existing, grainy Only one wet etching step is currently available. Here, the polysilicon layer first becomes scarce dry etched through or a residual layer (from a few 10 nm). Then follows wet etching, for example with a mixture of one Part hydrofluoric acid, three parts nitric acid and sixteen Parts of acetic acid that are selective towards the p⁺-poly / n-mono areas. However, this procedure is bad reproducible and unreliable.

Aufgabe der Erfindung ist es daher, ein gut reproduzier bares Verfahren zum Herstellen von Polysiliziumschichten auf einkristallinen Siliziumsubstraten anzugeben, bei dem die, die elektrischen Eigenschaften eines Bipolartran sistors störenden Höcker vermieden werden.The object of the invention is therefore to reproduce well bares process for the production of polysilicon layers on single crystalline silicon substrates, in which the, the electrical properties of a bipolar oil sistor disturbing bumps can be avoided.

Diese Aufgabe wird bei einem Verfahren der eingangs ge nannten Art dadurch gelöst, daß der Abscheideprozeß in zwei Stufen mit einem dazwischengeschalteten Inertgas spülschritt durchgeführt wird, wobei in einer ersten Stufe eine, gegenüber der zweiten Stufe dünnere Abschei dung von amorphem Silizium und unmittelbar daran an schließend im gleichen Reaktor in einer zweiten Stufe bei erhöhter Temperatur eine Abscheidung von poly kristallinem Silizium durchgeführt wird.This task is ge in a process of the beginning named type solved in that the deposition process in two stages with an intermediate inert gas rinsing step is carried out, in a first Level one, thinner than the second level formation of amorphous silicon and directly on it closing in the same reactor in a second stage at elevated temperature a deposition of poly crystalline silicon is carried out.

Dabei liegt es im Rahmen der Erfindung, daß die Schicht dicke der ersten, aus amorphem Silizium bestehenden Schicht auf 10 bis 20 nm eingestellt wird; die Temperatur wird in der ersten Stufe auf 560°C und in der zweiten Stufe auf 630°C eingestellt. Gemäß einem Ausführungsbei spiel nach der Lehre der Erfindung wird der Inertgas spülschritt mit Stickstoff als Spülgas in einer Zeitdauer im Bereich von 10 bis 30 Minuten durchgeführt.It is within the scope of the invention that the layer thickness of the first, made of amorphous silicon Layer is set to 10 to 20 nm; the temperature in the first stage to 560 ° C and in the second Level set to 630 ° C. According to an execution example Game according to the teaching of the invention is the inert gas purging step with nitrogen as the purge gas in a period of time performed in the range of 10 to 30 minutes.

Beim Verfahren nach der Lehre der Erfindung wird ein vom Substrat ausgehendes, zu einzelnen, besonders großen Körnern führendes Kornwachstum dadurch unterbunden, daß der Prozeß so geführt wird, daß das Kornwachstum mit vielen kleinen Kristalliten beginnt.In the method according to the teaching of the invention, one of Outgoing substrate to individual, particularly large Grain leading leading grain growth prevented that the process is carried out so that the grain growth with many small crystallites begins.

Zwar ist aus einem Aufsatz von D. Harbeke et. al. aus dem Appl. Phys. Lett. 42 (1983), Seiten 249 bis 251, bekannt, daß sich durch Abscheidung einer Siliziumschicht im amor phen Zustand (Abscheidetemperatur kleiner als 580°C) eine von kleinen Kristalliten ausgehende Beschichtung durch Er höhung der Temperatur in eine Schicht mit großen Körnern überführen läßt, doch erfolgt hier die Abscheidung auf thermisch gewachsenem Siliziumoxid, bei der keine Höcker bildung auftritt.An article by D. Harbeke et. al. from the Appl. Phys. Lett. 42 (1983), pages 249 to 251, known that by depositing a silicon layer in the amor phen state (deposition temperature less than 580 ° C) one of small crystallite coating by Er increasing the temperature in a layer with large grains can be transferred, but here is the deposition thermally grown silicon oxide with no bumps education occurs.

Ein Verfahren, in welchem auch wie beim Anmeldungsgegen stand zur Herstellung von zum Beispiel niederohmigen Basisanschlüssen für Bipolartransistoren von einer amor phen Siliziumabscheidung ausgegangen wird, ist aus der deuten Patentanmeldung P 34 02 188.4 bekannt. Die im amorphen Zustand vorliegende Schicht wird bei einem spä teren Hochtemperaturprozeß in den polykristallinen Zu stand übergeführt.A procedure in which, as with the registration counter stood for the production of, for example, low-impedance Base connections for bipolar transistors from an amor phen silicon deposition is based on the interpret patent application P 34 02 188.4 known. The in amorphous state is present in a late teren high temperature process in the polycrystalline Zu got transferred.

Durch die erfindungsgemäße Doppelabscheidung (erst im amorphen Zustand, dann polykristallin) ohne zwischenzeit liche Entnahme der Substratscheiben aus dem Reaktor ist es möglich, ohne Erzeugung eines natürlichen Oxids zwischen beiden Schichten die Ausbildung der vom Silizium substrat induzierten Höcker zu verhindern, dennoch aber die Schicht mit der bei der polykristallinen Abscheidung vorhandenen, um ca. den Faktor 3-4 höheren Aufwachsrate abzuscheiden.Due to the double separation according to the invention (only in amorphous state, then polycrystalline) without intermediate Liche removal of the substrate wafers from the reactor it is possible without producing a natural oxide between the two layers the formation of silicon To prevent substrate-induced bumps, however the layer with that in polycrystalline deposition existing growth rate, which is about 3-4 times higher to separate.

Weitere Einzelheiten werden anhand der Fig. 1 bis 3 näher erläutert. Dabei zeigtFurther details are explained in more detail with reference to FIGS. 1 to 3. It shows

Fig. 1 und 2 das Auftreten der "Höcker" bei der Ab scheidung von polykristallinem Silizium auf einem einkristallinen Siliziumsubstrat und die Fig. 3 die gleiche Struktur wie die Fig. 1, jedoch ohne Höcker, wie sie nach dem erfindungsge mäßen Verfahren erhalten wird. Fig. 1 and 2, the occurrence of the "bump" in the Ab-making polycrystalline silicon on a monocrystalline silicon substrate, and FIG. 3 have the same structure as that of Fig. 1, but without bumps, as obtained after the erfindungsge MAESSEN method.

Aus der Fig. 1 ist deutlich zu ersehen, wie sich die höckerartigen Auswückse 4 nahezu konform (4 a) auf alle Folgeschichten übertragen. Es gelten folgende Bezugszei chen:From Fig. 1 it can clearly be seen how the bump-like projections 4 are almost conformally ( 4 a) transferred to all subsequent layers. The following reference symbols apply:

1 = single-crystalline silicon substrate,
2 = areas of silicon oxide,
3 = polysilicon layer,
4 , 4 a = hump-like excesses and
5 = acted on polysilicon as an intermediate oxide, separated silicon oxide.

Fig. 2: Wird die Polysiliziumschicht 3 nach Fig. 1 rein trocken geätzt, bleiben die "Höcker" 4 b auf dem Silizium substrat 1 (Emitterfenster bei Bipolartransistor) stehen. Stärkeres Überätzen führt nur zu einer Übertragung der Oberflächenform auf das Monosiliziumgebiet 1. Die Ab scheidung einer weiteren Schicht 5, zum Beispiel von Zwi schenoxiden und deren Rückätzung zur Spacererzeugung an den Polysiliziumflanken 3 führt auch an den steilen Höckerflanken 4 zu einem spacerartigen Mantel. Fig. 2: If the polysilicon layer 3 according to Fig. 1 is etched purely dry, the "bumps" 4 b remain on the silicon substrate 1 (emitter window in the case of a bipolar transistor). Stronger overetching only leads to a transfer of the surface shape to the monosilicon region 1 . From the separation of a further layer 5 , for example intermediate oxides and their etching back to produce spacers on the polysilicon flanks 3 , also leads to a spacer-like jacket on the steep cusp flanks 4 .

Die Fig. 3 zeigt die Struktur nach Durchführung des er findungsgemäßen Verfahrens. Dabei ist mit dem Bezugszei chen 3 a die erste amorphe Siliziumschicht (10 bis 20 nm dick) und mit 3 b die zweite, aus polykristallinem Sili zium bestehende Schicht bezeichnet, die nach einer Tem peraturerhöhung von 560°C auf 630°C und nach Durchführung des Inertgassprühprozesses erzeugt wird. Die dünne amor phe Zwischenschicht 3 a wird im späteren Prozeßablauf aus kristallisiert und führt zu keinen nennenswerten Verän derungen des Schichtwiderstandes, verglichen mit reinen Polysiliziumschichten. Entsprechend bleibt das Schaltver halten der Bipolarsysteme bei Verwendung der Doppelschich ten unverändert. Fig. 3 shows the structure after performing the inventive method. The reference numeral 3 a denotes the first amorphous silicon layer (10 to 20 nm thick) and 3 b the second layer consisting of polycrystalline silicon, which after a temperature increase from 560 ° C. to 630 ° C. and after implementation of the inert gas spraying process is generated. The thin amor phe intermediate layer 3 a is crystallized in the later process and does not lead to any noteworthy changes in the sheet resistance compared to pure polysilicon layers. Accordingly, the switching behavior of the bipolar systems remains unchanged when using the double layers.

Claims

1.Process for the production of layers made of polycrystalline silicon with smooth surfaces on substrates consisting predominantly of single-crystal silicon, such as are used in particular as low-resistance base connections in bipolar integrated transistor circuits, in which chemical deposition from the vapor phase at low pressure ( LPVCD = low pressure chemical vapor deposition) and at temperatures in the range of 560 to 580 ° C from an amorphous silicon layer, characterized in that the deposition process is carried out in two stages with an intermediate inert gas purging step, in a first level, with respect to the second stage thinner deposition (a 3) of amorphous silicon and subsequently in the same reactor in a second stage at elevated temperature deposition (3 b) is performed by a polycrystalline silicon directly.

2. The method according to claim 1, characterized in that the layer thickness of the first layer consisting of amorphous silicon ( 3 a) is set to 10 to 20 nm.

3. The method according to claim 1 and / or 2, characterized characterized in that the temperature in the first stage to 560 ° C and in the second stage to 630 ° C is set.

4. The method according to at least one of claims 1 to 3, characterized in that the Inert gas purging step with nitrogen as purging gas in one Duration in the range of 10 to 30 minutes becomes.

5. The method according to at least one of claims 1 to 4, characterized in that the amorphous silicon layer ( 3 a) is transferred to the polycrystalline state in a later Hochtem temperature process.