DE3445723A1

DE3445723A1 - Device for compensating for shading

Info

Publication number: DE3445723A1
Application number: DE19843445723
Authority: DE
Inventors: Shingo Atsugi Kanagawa Yamaguchi
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1983-12-14
Filing date: 1984-12-14
Publication date: 1985-11-07
Also published as: DE3445723C2; JPS60126969A

Abstract

This device can be used in a copy reader for a facsimile device and the like. In the device, an instantaneous voltage is brought to convergence as soon as it is produced when switching is effected by a digital signal which is used for calibration and which is applied to a divider which is provided for compensating for shading. This prevents cross talk of the digital calibration signal being present at the output end. A reader equipped with a device for compensating for shading achieves a high scanning speed.

Description

Beschreibung description

Die Erfindung betrifft eine Einrichtung zum Ausgleichen von Schattierungen, und betrifft insbesondere eine einem Vorlagenleser zugeordnete Einrichtung zum Ausgleichen von Schattierungen.The invention relates to a device for compensating for shading, and in particular relates to a device for balancing associated with a document reader of shades.

In einem Vorlagenleser für eine Faksimile- oder ähnliche Anwendung kommt es oft vor, daß trotz eines ausgeglichenen Schwärzungsgrades einer Vorlage, welche der Leser abtastet, eine Schwankung in einer Lichtmenge, welche auf einen Festkörper-Bildsensor auffällt, d.h. eine sogenannte Schattierungwentsteht. Bekanntlich ist eineSchattierung das Ergebnis einer ungleichmäßigen Leuchtdichte einer Lichtquelle sowie von ungleichmäßigen optischen Eigenschaften von Abbildungselementen, welche der Lichtquelle zugeordnet' sind.In a document reader for a facsimile or similar application it often happens that despite a balanced degree of blackening of an original, which the reader is sensing, a fluctuation in an amount of light falling upon a Solid-state image sensor is noticeable, i.e. a so-called shading occurs. As is well known shading is the result of uneven luminance of a light source as well as uneven optical properties of imaging elements, which assigned to the light source '.

Es sind bereits verschiedne Vorschläge zum Ausgleichen einer solchen Schattierung sowie optische und elektrische Lösungen vorgeschlagen worden.Various proposals have already been made to compensate for this Shading as well as optical and electrical solutions have been proposed.

Eine elektrische Lösung zum Ausgleichen vonSchattierungen ist beispielsweise das in der offengelegten japanischen Patentanmeldung Nr. 55-76567/1980 beschriebene System.An electrical solution for balancing out shadows is, for example that described in Japanese Patent Application Laid-Open No. 55-76567 / 1980 System.

Dieses System ist so ausgelegt, daß ein Eichsignal, welches durch einen ebenen weißen Reflektor erzeugt worden ist, in einem Digitalspeicher gespeichert wird, um einen Videodatenausgang von einem Festkörper-Bildsensor durch ein Ausgangssignal des Digitalspeichers zu teilen. Ein solches herkömmliches System wird nachstehend anhand von Fig. 1, 2A und2B beschrieben.This system is designed so that a calibration signal, which by a flat white reflector is stored in digital memory is to provide a video data output from a solid-state image sensor by an output signal of digital storage. Such a conventional system is shown below will be described with reference to Figs. 1, 2A and 2B.

In Fig. 1, 2A und 2B wird, wenn eine Lichtquelle 10 einen weißen Reflektor 12 abtastet, das reflektierte Licht über einen Spiegel 14 und eine Linsenanordnung 16 einem Fest- körper-Bildsensor 18 zugeleitet. Die Daten, welche einer Zeile einer Vorlage 20 entsprechen und welche von dem Bildsensor 18 erzeugt worden sind, stellen eine Schattierungscharakteristik besonders für den Vorlagenleser dar und werden als ein Eichsignal verwendet. Ein Schalter 22 ist mit einem Anschluß a verbunden, so daß das Eichsignal durch einen Analog-Digital-(AD)Umsetzer 24 digitalisiert und dann in einem digitalen Speicher 26 gespeichert wird. Wenn die Vorlage 20 abzutasten ist, ist der Schalter 22 statt mit dem Anschluß a mit einem Anschluß b verbunden. Der Bildsensor 18 stellt ein Videosignal fi aus dem Licht fest, das von der Lichtquelle 10 abgegeben worden ist, welche die Vorlage 20 abgetastet hat, und welches dann von dem Reflektor 12 reflektiert worden ist. Das Videosignal fi wird von dem Bildsensor 18 an einen Teilungsschaltung oder an einen Teiler 28 angelegt.In Figs. 1, 2A and 2B, when a light source 10 is a white reflector 12 scans the reflected light via a mirror 14 and a lens arrangement 16 a festival body image sensor 18 supplied. The data which correspond to a line of a template 20 and which is generated by the image sensor 18 provide a shading characteristic especially for the document reader and are used as a calibration signal. A switch 22 is with a terminal a connected so that the calibration signal is digitized by an analog-to-digital (AD) converter 24 and then stored in digital memory 26. When the original 20 is to be scanned is, the switch 22 is connected to a terminal b instead of the terminal a. The image sensor 18 detects a video signal fi from the light emitted from the light source 10 has been delivered, which has scanned the original 20, and which then has been reflected by the reflector 12. The video signal fi is from the image sensor 18 is applied to a dividing circuit or to a divider 28.

Einzelheiten des Teilers 28 sind in Fig.2A dargestellt, während zugeordnete Ersatzschaltung in Fig. 2B dargestellt ist.Details of the divider 28 are shown in Figure 2A, while associated Equivalent circuit is shown in Fig. 2B.

Das Videosignal fi wird durch ein Teilungsnetzwerk aus einem Eingangswiderstand RiJeinem Rückkopplungswiderstand Rf und einem invertierenden Verstärker 30 in ein Videosignal fo' = (Rf/Ri) fi umgewandelt. Das geteilte Videosignal wird durch einen invertierenden Verstärker 32 invertiert, um ein Signal fo = -fo' = (Rf/pi.)fi zu werden. Der Rückkopplungswiderstand Rf ist für eine Eichung entsprechend einem digitalen Signal fs veränderlich. Der Rückkopplungswiderstand Rf ist durch einen Widerstandswert eines Digital-Analog-(DA)Umsetzers 34 geschaffen. Dieser DA-Umsetzer 34 weist eine Anzahl Schalter S1 bis Sn, welche durch entsprechende n Bitkomponenten des digitalenSignals fs betätigt werden, Widerstände R11 bis R die jeweils einen Widerstandswert von 2R haben>und Widerstände R21 bis R2n-l auf, die jeweils einen Widerstandswert R haben. Wenn nunmehr die jeweiligen Bitkomponenten des digitalen Signals fs A1, A2,... An sind, läßt sich der Rückkopplungsstrom If ausdrücken durch: = fo' A: A2 An R 2 2² 2n Somit wird der Rückkopplungswiderstandswert Rf erzeugt durch: f0' A1 A2 An Rf = R / (+ + ......) If 2 22 , 2n (2) Wenn Ri = R ist, gilt A1 A2 An f0' = -fi /( + + ......) 2 2² 2n (3) Folglich ergibt sich, wenn die Verstärkung des invertierenden Verstärkers 32 "1" ist: fo = fi/ A1 + A2 + ..... An) (4) 2 2² 2n Die Nenner des rechten Glieds der Gl. (4) sind 1 (eins) wenn der digitale Eingang fs das Maximum ist, und sind kleiner als 1, wenn es anders ist. Hieraus folgt, daß das Ausgangsvideosignal fo proportional dem digitalen Eichsignal fs ist, und folglich ist ein Videosignal mit einer ausgeglichenen Schattierungskomponente erreicht.The video signal fi is made up of an input resistance through a dividing network RiJ a feedback resistor Rf and an inverting amplifier 30 in one Video signal fo '= (Rf / Ri) fi converted. The divided video signal is generated by a inverting amplifier 32 inverted to give a signal fo = -fo '= (Rf / pi.) fi will. The feedback resistance Rf is for a calibration according to a digital one Signal fs variable. The feedback resistance Rf is given by a resistance value a digital-to-analog (DA) converter 34 is created. This DA converter 34 has a Number of switches S1 to Sn, which are determined by corresponding n bit components of the digital signal fs are operated, resistors R11 to R each have a resistance value of 2R have> and resistors R21 through R2n-1, each having a resistance value R have. If now the respective bit components of the digital signal fs A1, A2, ... An are, the feedback current If can be expressed as: = fo 'A: A2 An R 2 2² 2n Thus the feedback resistance value Rf is generated by: f0 'A1 A2 An Rf = R / (+ + ......) If 2 22, 2n (2) If Ri = R, then A1 A2 applies An f0 '= -fi / (+ + ......) 2 2² 2n (3) Consequently, if the gain of the inverting amplifier 32 "1" is: fo = fi / A1 + A2 + ..... An) (4) 2 2² 2n The denominators of the right term in Eq. (4) are 1 (one) if the digital input fs is the maximum, and are less than 1 if it is different. It follows that the output video signal fo is proportional to the digital calibration signal fs, and hence a video signal with a balanced shading component is achieved.

Mit Hilfe der vorstehenden, grundsätzlichen Uberlegungen bietet das herkömmliche, in Fig. 1, 2A und 2B dargestellte System über einen breiten dynamischen Bereich einen genauen Schattierungsausgleich. Jedoch sind einige Schwierigkeiten bisher ungelöst geblieben. Da der Schaltungsknotenpunkt der invertierende Eingang des invertierenden Verstärkers ist, wird die momentane Spannung während des Schaltens der Schalter S1 bis Sn verstärkt und erscheint an der Ausgangsseite. Es dauert eine beträchtliche Zeit, bis eine solche Momentanspannung konvergiert, da der Verstärker 30 einen Operationsverstärker aufweist, d.h. die Impedanz an dem invertierenden Eingang hoch ist.With the help of the above, basic considerations, this offers conventional systems shown in Figures 1, 2A and 2B over a wide dynamic range Area an exact shade balance. However, there are some difficulties so far remained unsolved. As the circuit node is the inverting input of the inverting amplifier is the instantaneous voltage during switching the switch S1 to Sn amplifies and appears on the output side. It takes a considerable time until such an instantaneous voltage converges as the amplifier 30th an operational amplifier, i.e. the impedance at the inverting input is high.

Eine weitere Schwierigkeit bei dem vorstehend beschriebenen System besteht darin, daß ein schnelles Abtasten aufgrund der Tatsache nicht möglich ist, daß das Ubersprechen des digitalen Eichsignals fs an dem invertierenden Eingang, durch welches die Schalter S1 bis Sn ausgeschaltet werden, verstärkt an der Ausgangsseite erscheint.Another difficulty with the system described above is that rapid scanning is not possible due to the fact that the crosstalk of the digital calibration signal fs at the inverting input, by which the switches S1 to Sn are switched off, amplified on the output side appears.

Gemäß der Erfindung soll daher eine Einrichtung zum Ausgleichen von Schattierungen für einen Vorlagenleser geschaffen werden, welche automatisch und genau Schattierungen ausgleicht. Ferner soll gemäß der Erfindung eineEinrichtung zum Ausgleichen von Schattierungen für einen Vorlagenleser geschaffen werden, welche ein schnelles Abtasten des Lesers ermöglicht bzw. steigert. Ferner soll gemäß der Erfindung eine Einrichtung zum Ausgleichen von Schattierungen für einen Vorlagenleser geschaffen werden, bei welchem ein unerwünschter Einfluß einer momentanen oder vorübergehenden Spannung infolge eines Schaltvorgangs, welcher durch einen Schattierungsausgleich bewirkt worden ist' sowie ein Ubersprechen eines Schaltsignals ausgeschlossen sind.According to the invention, therefore, a device for compensating for Shades are created for a document reader, which automatically and precisely balances out shades. Furthermore, according to the invention, a device to compensate for shading for a document reader, which enables or increases rapid scanning of the reader. Furthermore, according to the Invention of a device for compensating for shading for a document reader can be created in which an undesirable influence of a momentary or temporary Voltage due to a switching process, which is caused by shading compensation has been effected 'and crosstalk of a switching signal is excluded.

Gemäß der Erfindung ist dies bei einer Einrichtung zum Ausgleichen von Schattierungen durch den Gegenstand des Anspruchs 1 erreicht. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche. Durch die Erfindung ist somit eine insgesamt verbesserte Einrichtung zum Ausgleichen von Schattierungen für einen Vorlagenleser geschaffen.According to the invention, this is the case with a device for balancing of shades achieved by the subject matter of claim 1. Advantageous further training are the subject of the subclaims. The invention is thus a total improved facility for compensating for shading for a document reader created.

Gemäß der Erfindung ist eine Einrichtung zum Ausgleichen von Schattierungen beschrieben, welche bei einem Vorlagenleser für ein Faksimilegerät u.ä. an wendbar ist. Bei der Einrichtung kann eine Übergangsspannung konvergieren, sobald sie sich entwickelt, wenn ein Schalten durch ein digitales Signal bewirkt wird, welches zum Eichen verwendet worden ist und welches an einen Teiler angelegt wird, der für einen Ausgleich von Schattierungen vorgesehen ist, um dadurch zu verhindern, daß ein übersprechen des digitalen Eichsignals an der Ausgangsseite erscheint. Mit dem Leser, welcher mit einer Einrichtung zum Ausgleichen von Schattierungen ausgestattet ist, wird ein schnelles Abtasten erhalten.According to the invention is a device for compensating for shading described which in a document reader for a facsimile machine and the like. applicable is. In setup, a transition voltage can converge as soon as it changes developed when switching is effected by a digital signal sent to the Oak used has been and which is applied to a divider which is intended to compensate for shading in order to prevent that a crosstalk of the digital calibration signal appears on the output side. With the reader, who is equipped with a device for compensating for shading fast scanning is obtained.

Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen: Fig. 1 ein Blockdiagramm einer herkömmlichen Einrichtung zum Ausgleichen von Schattierungen, wobei die Einrichtung einem Vorlagenleser zugeordnet ist; Fig. 2A und 2B ein ins einzelne gehendes Schaltungsdiagramm eines Teilers, welcher in der Einrichtung der Fig. 1 vorgesehen ist bzw. ein. Diagramm , welches deren Ersatzschaltung darstellt; Fig. 3 ein Blockdiagramm einer Einrichtung zum Ausgleichen von Schattierungen für einen Vorlagenleser gemäß der Erfindung; Fig. 4 ein Schaltungsdiagramm, in welchem Einzelheiten eines in der Einrichtung der Fig. 3 vorgesehenen Teilers dargestellt sind; Fig. 5 ein Schaltungsdiagramm, in welchem Einzelheiten eines AD-Umsetzers der Fig. 3 dargestellt sind, und Fig. 6 ein Schaltungsdiagramm einer weiteren Ausführungsform des in Fig. 3 dargestellten Teilers.The invention is described below on the basis of preferred embodiments explained in detail with reference to the accompanying drawings. Show it: Fig. 1 is a block diagram of a conventional device for equalizing shading; the device being associated with a document reader; 2A and 2B an ins single outgoing circuit diagram of a divider which is used in the device of Fig. 1 is provided or a. Diagram showing their equivalent circuit; Figure 3 is a block diagram of an apparatus for equalizing shading for an original reader according to the invention; Fig. 4 is a circuit diagram in which Details of a divider provided in the device of FIG. 3 are shown are; Fig. 5 is a circuit diagram showing details of an AD converter 3, and FIG. 6 is a circuit diagram of a further embodiment of the divider shown in FIG.

In Fig. 3 bis 5 ist eine in ihrer Gesamtheit mit 40 bezeichnete Einrichtung zum Ausgleichen von Schattierungen gemäß der Erfindung dargestellt. In Fig. 3 sind eine Lichtquelle 10, ein weißer Reflektor 12, ein Spiegel 14, eine Linsenanordnung 16, ein Festkörper-Bildsensor 18 und eine Vorlage 20 dargestellt, welche dieselben wie die in Fig. 1 dargestellten Elemente sind und daher auch mit denselben Bezugszeichen bezeichnet sind. Wie dargestellt, weist die Einrichtung 40 eine Gleichstrom-Regenerierungsschaltung 42, um eine Gleichstromkomponente aus einem von dem Bildsensor 18 abgegebenen Videosignal zu entfernen, eine Teilungsschaltung 44, einen Untergrundfühler 46, um als einen Bezugspegel REF den Maximalwert von weißen Pegeln zu halten, welche bezüglich des weißen Reflektors 12 vorgesehen sind, einen AD-Umsetzer 48 und einen Randomspeicher (RAM) 50 auf, welcher durch einen Digitalspeicher zum Speichern eines Signals zum Ausgleichen von Schattierungen ergänzt ist. Der Randomspeicher 50 wird auf Schreibbetrieb geschaltet, wenn ein Speicherbefehl STORE (logisch) "4" ist;er wird auf Lesebetrieb geschaltet, wenn dieser Befehl "0" ist.In Fig. 3 to 5 is a designated in its entirety by 40 device for balancing out shading according to the invention. In Fig. 3 are a light source 10, a white reflector 12, a mirror 14, a lens arrangement 16, a solid-state image sensor 18 and a template 20 are shown which the same are like the elements shown in FIG. 1 and therefore also have the same reference numerals are designated. As shown, the device 40 includes a DC regeneration circuit 42 to obtain a direct current component from a video signal output from the image sensor 18 to remove a dividing circuit 44, a subsurface sensor 46 to use as a Reference level REF to hold the maximum value of white levels which are related to the White reflector 12 are provided, an AD converter 48 and a random memory (RAM) 50, which through a digital memory for storing a signal for Balancing out shades is added. The random memory 50 is in the write mode switched when a storage command STORE (logical) is "4"; it is switched to read mode switched when this command is "0".

Wenn in der vorstehend beschriebenen Ausführung die Lichtquelle 10 den weißen Reflektor 12 das erste Mal abtastet, wird das reflektierte Licht durch den Spiegel 14 und die Linsenanordnung 16 auf den Bildsensor 18 geleitet. Die sich ergebenden Daten, welche von dem Bildsensor 18 abgegeben worden sind und einer Zeile der Vorlage 20 entsprechen, stellen eine Schattierungscharakteristik insbesondere für den Leser dar und werden als ein Schattierungseichsignal verwendet. Der Ausgang des Bildsensors 18 ist ein Signal, welches eine Gleichstromkomponente enthält, und es wird erst an die Teilerschaltung oder den Teiler 44 angelegt, nachdem die Gleichstromkomponente durch die Regenerierungsschaltung 42 entfernt worden ist.If, in the embodiment described above, the light source 10 scanning the white reflector 12 for the first time, the reflected light will pass through the mirror 14 and the lens arrangement 16 passed onto the image sensor 18. Which resulting data which have been output by the image sensor 18 and one line of the template 20 represent a shading characteristic in particular to the reader and are used as a shading calibration signal. The exit of the image sensor 18 is a signal containing a direct current component, and it is not applied to divider circuit or divider 44 until after the DC component has been removed by the regeneration circuit 42.

In Fig. 4 ist der Teiler 44 in einem ins einzelne gehenden Blockdiagramm dargestellt. Der Teiler 44 weist einen Opera- tionsverstärker Ao, einenRückkopplungswiderstand Rf mit einem Widerstandswert von 31 R und eine Reihenschaltung von Eingangswiderständen R, 2R, 4R, 8R und 16R auf. Der Rückkopplungswiderstand Rf und die Reihenschaltung aus den Eingangswiderständen R bis Pos16 sink, mit einem invertierenden Eingang des Operationsverstärkers A. verbunden. Parallel zu den Widerständen R, 2R, 4R und 8R sind Schalter S0 bis S3 geschaltet. Die Schalter S0 bis S3, welche beispielsweise Feldeffekttransistoren ( FET) aufweisen, werden jeweils durch NOR-Glieder NORo bis NOR3 angesteuert, so daß jeder von ihnen abgeschaltet werden kann, wenn der Speicherbefehl STORE oder einer der Biteingänge bo bis b3 des digitalen Ausgangs des zugeordneten Randomspeichers (RAM) 50 "1" ist.In Figure 4, divider 44 is in a detailed block diagram shown. The divider 44 has an opera- tion amplifier Ao, a feedback resistor Rf having a resistance of 31 R and a series circuit of input resistances R, 2R, 4R, 8R and 16R. The feedback resistance Rf and the series connection of the input resistances R to Pos16 sink, with one inverting input of the operational amplifier A. In parallel with the resistors Switches S0 to S3 are connected to R, 2R, 4R and 8R. The switches S0 to S3, which For example, field effect transistors (FET) are each made up of NOR elements NORo to NOR3 driven so that each of them can be turned off when the storage command STORE or one of the bit inputs bo to b3 of the digital output of the allocated random memory (RAM) 50 is "1".

Während die Lichtquelle 10 den weißen Reflektor 12 abtastet, ist der Speicherbefehl STORE "1", und folglich sind alle Schalter S0 bis S3 abgeschaltet. Unter dieser Voraussetzung läßt sich die Verstärkung G des Teilers 44 als G = 31 R/ (R + 2R + 4R + 8R + 16R) = 1 ausdrücken. Das heißt, während die Lichtquelle 10 den Reflektor 12 abtastet, wird das Videosignal, welches von der Gleichstrom-Regenerierungsschaltung 42 an den Teiler 44 angelegt worden ist, unmittelbar zu dem Untergrundsensor 46 und dem AD-Umsetzer 48 durchgelassen. Der Untergrundsensor 46 hält den maximalen weißen Pegel, welcher von dem Reflektor 12 reflektiert worden ist, als einen Bezugspegel REF und legt ihn an den AD-Umsetzer 48 an.While the light source 10 is scanning the white reflector 12, that is Storage command STORE "1", and consequently all switches S0 to S3 are switched off. With this assumption, the gain G of the divider 44 can be given as G = 31 Express R / (R + 2R + 4R + 8R + 16R) = 1. That is, while the light source 10 scans the reflector 12, the video signal from the DC regeneration circuit 42 has been applied to the divider 44, directly to the underground sensor 46 and the AD converter 48 passed. The underground sensor 46 holds the maximum white level reflected from the reflector 12 as a reference level REF and applies it to the AD converter 48.

Wie im einzelnen in Fig. 5 dargestellt ist, weist der AD-Umsetzer 48 Operationsverstärker A1 bis A15, eine Verriegelungsschaltung 52, einen Kodierer 54, um einen 15Zeilen-Eingang in einen 4Zeilen-Ausgang umzuwandeln, einen Inverter 56, einen Schalter S4 und Widerstände R und 16R auf. Wenn in dieser Ausführungsform der Speicherbefehl STORE 1 ist, wird der Schalter S4 abgeschaltet. Dann setzen die Operationsverstärker A1 bis A15, das Verriegelungsglied 52 und der Kodierer 54 50 bis 100% des Bezugspegels REF, welcher von dem Untergrundsensor 46 angelegt worden ist, mittels der sechzehn Widerstände R und 16R in einen digitalen 4Bit-Wert um, welcher aus den Bits bo bis b3 gebildet ist. Der 0 b3 gebildet digitale 4Bit-Wert wird in den Randomspeicher (RAM) 50 als ein digitales Signal für eine Schattierungseichung eingeschrieben. Eine weiße Wellenformempfindlichkeit S an irgendeinem Abtastpunkt auf dem Reflektor 12 kann hinsichtlich eines Werts, der sich auf den Bezugspegel REF bezieht, welcher der maximale weiße Pegel ist, folgendermaßen ausgedrückt werden: b o + 2b 1 + 4b 2 + 8b 3 + 16 31 (5) Hierbei schaffen die Bits b bis b3 einen Binärwert, dessen niedrigstwertiges Bit (LSB) bo und dessen höchstwertiges Bit(MSB) b3 ist. Auf diese Weise wird in dem Randomspeicher (RAM) 50 ein digitales Signal für eine Schattierungseichung gespeichert, welches durch Abtasten des weißen Reflektors 12 über einen Flächenbereich geschaffen ist, welcher einer Zeile der Vorlage 20 entspricht.As shown in detail in FIG. 5, the AD converter 48 operational amplifiers A1 to A15, a latch circuit 52, an encoder 54 to convert a 15 line input into a 4 line output, an inverter 56, a switch S4 and resistors R and 16R. If in this embodiment the storage command is STORE 1, the switch S4 is switched off. Then put the Operational amplifiers A1 to A15, the latch 52 and the encoder 54 50 up to 100% of the reference level REF, which from the underground sensor 46 has been applied, by means of the sixteen resistors R and 16R into a digital 4-bit value, which is formed from bits bo to b3. The 0 b3 formed digital 4Bit value is stored in random memory (RAM) 50 as a digital signal for a Inscribed shading calibration. A white waveform sensitivity S at either Sampling point on the reflector 12 can be in terms of a value that relates to the Reference level REF refers which is the maximum white level, expressed as follows become: b o + 2b 1 + 4b 2 + 8b 3 + 16 31 (5) Here the bits create b to b3 a binary value, its least significant bit (LSB) bo and its most significant bit Bit (MSB) is b3. In this way, the random memory (RAM) 50 becomes digital Signal stored for a shading calibration, which can be obtained by scanning the white Reflector 12 is created over a surface area which is a line of Template 20 corresponds.

Nachstehend wird nunmehr die Schattierungsausgleichoperatin bei der dargestellten Ausführungsform beschrieben. Der Speicherbefehl STORE ist zu diesem Zeitpunkt "0" gemacht, wodurch der Schalter S4 des AD-Umsetzers 48 ausgeschaltet wird, um den Randomspeicher (RAM) 50 für einen Lesebetrieb zu konditionieren. Die eine Zeile einer weißen Wellenformempfindlichkeit S, welche in dem Randomspeicher 50 gespeichert ist, wird nunmehr aus diesem ausgelesen und unmittelbar synchron mit einem Abtasten der Vorlage 20 an die NOR-Glieder NORo bis NOR3 des Teilers 44 angelegt. Wenn der Speicherbefehl STORE "0" ist, werden die Schalter S0 bis S3 des Teilers 44 in Abhängigkeit von den Werten der ihnen zugeordneten Bits bo bis b3 des binären Eingangs, d.h. des Eichsignals an-und ausgeschaltet, wodurch eine Empfindlichkeit des Teilers eingestellt wird. Wenn nunmehr einer der Schalter So bis S3, welcher einem der Bits bo bis b3 zugeordnet ist, welches 1 ist, abgeschaltet wird und der Schalter, welcher dem Bit zugeordnet ist, welches "0" ist, angeschaltet wird, ist die Verstärkung Gv des Teilers 44 gegeben durch: Kf (= 31 R) Gv = R.b0+2R.b1 + 4R . b2 + 8R.b3 + 16 R 31 (6) b0 + 2b1 + 4b2 + 8b3 + 16 Somit ist die Empfindlichkeit des Teilers 44 oder das Verhältnis zwischen den Eingangs- und Ausgangspegeln das Produkt SGv aus der vorher erwähnten weißen Wellenformempfindlichkeit S und der Verstärkung Gv, wenn der weiße Reflektor 12 abgetastet wird. Das Produkt SGv lautet dann folgendermaßen: bo + 2b 1 + 4 b2 + 8b3 + 1 6 SGv = 31 (73 31 =1 b0 + 2b1 + 4b2 + 8b3 + 16 Hierdurch ist bestätigt, daß eine Schattierung vollständig ausgeglichen ist.The shading compensation operation in the illustrated embodiment described. The store command STORE is related to this Time "0" made, whereby the switch S4 of the AD converter 48 is switched off to condition the random memory (RAM) 50 for a read operation. the one line of white waveform sensitivity S stored in the random memory 50 is stored, is now read out from this and immediately synchronized with a scanning of the original 20 to the NOR gates NORo to NOR3 of the divider 44 created. If the storage command STORE is "0", the switches S0 to S3 of the Divider 44 depending on the values of the bits b0 to b3 assigned to them of the binary input, i.e. the calibration signal switched on and off, creating a sensitivity of the divider is set. If now one of the switches So to S3, which one is assigned to one of the bits bo to b3, which is 1, is switched off and the Switch, which the Bit, which is "0", is switched on the gain Gv of the divider 44 is given by: Kf (= 31 R) Gv = R.b0 + 2R.b1 + 4R. b2 + 8R.b3 + 16 R 31 (6) b0 + 2b1 + 4b2 + 8b3 + 16 So the sensitivity is of divider 44 or the ratio between the input and output levels Product SGv of the aforementioned white waveform sensitivity S and the Gain Gv when the white reflector 12 is scanned. The product is SGv then as follows: bo + 2b 1 + 4 b2 + 8b3 + 1 6 SGv = 31 (73 31 = 1 b0 + 2b1 + 4b2 + 8b3 + 16 This confirms that one shade is completely balanced is.

In dem AD- Umsetzer 48 der Fig. 5 ist der Grund, weshalb der Schalter S4 abgeschaltet wird, wenn der Speicherbefehl STORE "1" ist, der , daß, da die weiße Wellenformempfindlichkeit in einem Bereich von 50 bis 100% des Bezugspegels REF streut, es unnötig ist, den Empfindlichkeitsbereich von 0 bis 50% einer AD-Umsetzung zu unterziehen. Dies wird bei der vorliegenden Erfindung wirksam ausgenutzt.Insbesondere da der geforderte Bereich der AD-Umsetzung nur 50 bis 1008 des Bezugspegels REF ist, bietet ein 4Bit-AD-Umsetzer mit Erfolg eine Auflösung von im wesentlichen fünf Bits an. Unter den Eingangswiderständen des Teilers 44 muß der Widerstandswert des Widerstands 16 R, welcher mit dem Eingang des Operationsverstärkers Ag verbunden ist, fest vorgegeben sein und darf nicht durch einen hierzu parallelen Schalter an- oder abgeschaltet werden. Der Festwiderstand 16R schafft eine Verstärkung von 31/16, und zwar an der Verbindungsstelle A zwischen denWiderständen 8R und 16R des Teilers 44 der Fig. 4, so daß, selbst wenn ein Übersprechen von den digitalen Eingängen bo bis b3 vorhanden sein kann, es nur bei dem Maximum verdoppelt wird, so daß ein Rauschen und eine momentane Spannung infolgeines An- und Ausschaltens der Schalters S0 bis S3 in der Praxis vernachlässigbar wird.In AD converter 48 of Fig. 5, the reason why the switch S4 is switched off when the store command STORE is "1", that, since the white Waveform sensitivity in a range from 50 to 100% of the reference level REF scatters, it is unnecessary to convert the sensitivity range from 0 to 50% of an AD to undergo. This is effectively used in the present invention. In particular since the required range of the AD conversion is only 50 to 1008 of the reference level REF a 4-bit AD converter successfully offers a resolution of essentially five Bits on. Among the input resistances of the divider 44, the resistance value of the Resistor 16 R, which is connected to the input of the operational amplifier Ag is, be firmly specified and must not be accompanied by a parallel Switches can be switched on or off. The fixed resistor 16R provides gain of 31/16 at junction A between resistors 8R and 16R of divider 44 of Fig. 4 so that even if there is crosstalk from the digital Inputs bo to b3 can be present, it is only doubled at the maximum, so that a noise and an instantaneous voltage due to turning on and off the switches S0 to S3 is negligible in practice.

Die Anzahl der Schalters S0 bis S3 oder die Anzahl der in Reihe geschalteten Eingangswiderständel welche dargestellt und beschrieben worden sind, stellen keine Beschränkung dar, sondern dienen nur der Erläuterung; dies gilt auch für eine weitere Ausführungsform, welche nachstehend noch beschrieben wird.The number of switches S0 to S3 or the number of switches connected in series Input resistors which have been shown and described do not represent any Limitation, they are for illustrative purposes only; this also applies to another Embodiment which will be described below.

In Fig. 6 ist die weitere Ausführungsform des anhand'von Fig. 3 beschriebenen Teilers dargestellt. Der Teiler 44a entsprichtNim wesentlichen demjenigen der Fig. 3 bis 5, außer daß Werte, welche den Eingangswiderstandsteilen des Teilers 44a zugeteilt sind, verschieden sind und nicht gleich denjenigen des Teilers 44 der Fig. 4 sind. Im allgemeinen hat der Eingangswiderstand und der Rückkopplungswiderstand eines Teilers Einfluß auf die Ansprechcharakteristik des Teilers; je kleiner die Widerstandswerte sind, umso höher ist das Ansprechen. Eine Schwierigkeit besteht jedoch darin, daß ein Verkleinern des Eingangswiderstands und/oder des Rückkopplungswiderstands einen beträchtlichen Widerstandswert schafft, wenn die Schalter S0 bis S3 angeschaltet werden, und auch Verstärkungsfehler bewirkt. Beispielsweise wird in Fig. 4, selbst wenn der Schalter Sg angeschaltet worden ist, der Widerstandswert, welcher 0 Ohm sein sollte, unter einer derartigen Voraussetzung foR/(to+R) wobei 0 der "Anschalt"-Widerstandswert des Schalters ist. Dieser Widerstandswert kann nicht auf eine Beziehung R » γ0 eingestellt werden. Wenn Feldeffekttransistoren für die Schalter So bis S3 verwendet werden, wird der Widerstandswert α0 groß genug, um einen nicht vernachlässigbaren Zustand zu schaffen.In FIG. 6, the further embodiment is that described with reference to FIG. 3 Divider shown. The divider 44a corresponds essentially to that of FIG. 3 through 5, except that values assigned to the input resistance portions of divider 44a are different and not the same as those of the divider 44 of FIG. In general, the input resistance and the feedback resistance have one Divider influence on the response characteristics of the divider; the smaller the resistance values are, the higher the response. One difficulty, however, is that decreasing the input resistance and / or the feedback resistance creates considerable resistance when switches S0 to S3 are turned on and also causes gain errors. For example, in Fig. 4, itself when the switch Sg has been turned on, the resistance value, which is 0 ohms should be, under such a condition foR / (to + R) where 0 is the "switch-on" resistance value of the switch is. This resistance value cannot have a relationship R. »Γ0 can be set. If field effect transistors for the switches So to S3 are used, the resistance value α0 becomes large enough not to have one create negligible condition.

Bei der in Fig. 6 dargestellten Ausführungsform werden Verstärkungsfehler aufgrund der Tatsache, daß der Widerstandswert y0 beim Anschalten der Schalter entsteht, so ausgeglichen, wie nachstehend beschrieben wird. Der Festwiderstand, der mit einem Eingang des Operationsverstärkers Ag verbunden ist, wird auf einen Wert R5 ausgeglichen, welcher kleiner als der Festwiderstandswert 16R ist, und umgekehrt werden die Widerstände, welche den Widerständen R, 2R, 4R und 8R der Fig. 4 entsprechen, so ausgeglichen, daß sie größer als die letzteren sind. Hierbei werden die Widerstände nach den folgenden Gleichungen ausgeglichen: R1 . γ0 R 1 - = R R1 + γ0 R2 . γ0 R 2 - = 2 R R2 + γ0 R3 . γ0 R 3 - = 4 R R3 + γ0 R4 . γ0 R 4 - 8 R R4 + γ0 (8) R4 . γ0 R3 . γ0 R 5 = 16 R - ( R4 + γ0 R3 + γ0 (9) R2 . γ0 R1 . γ0 + + ) R2 + γ0 R1 + γ0 Die Widerstandswerte R1 bis R5 werden erhalten, indem der Wert R zuerst festgelegt wird, und dann die quadratischen Gleichungen gelöst werden. Für den Widerstand R1 wird durch ein Reduzieren der Gleichung das Folgende erhalten: R + R² + 4 γ0R R 1 = (10) 2 Wenn R1 = 1000 # und γ0 100 # ist, beträgt der Widerstandswert des Widerstands R1 1091,6 #. Der Widerstandswert von R5 wird dann mit Hilfe der Gl. 9 aus den Widerstandswerten R1 bis R4 abgeleitet.In the embodiment shown in Fig. 6, gain errors due to the fact that the resistance value y0 arises when the switches are turned on are compensated for as will be described below. The fixed resistance, which is connected to one input of the operational amplifier Ag, is balanced to a value R5, which is smaller than the fixed resistance value 16R, and, conversely, the resistances which correspond to the resistors R, 2R, 4R and 8R of FIG. so balanced that they are larger than the latter. The resistances are balanced according to the following equations: R1. γ0 R 1 - = R R1 + γ0 R2. γ0 R 2 - = 2 R R2 + γ0 R3. γ0 R 3 - = 4 R R3 + γ0 R4. γ0 R 4 - 8 R R4 + γ0 (8) R4. γ0 R3. γ0 R 5 = 16 R - (R4 + γ0 R3 + γ0 (9) R2. γ0 R1. γ0 + +) R2 + γ0 R1 + γ0 The resistance values R1 to R5 are obtained by setting the value R first, and then the quadratic equations are solved. For the resistor R1, by reducing the equation, the following is obtained: R + R² + 4 γ0R R 1 = (10) 2 When R1 = 1000 # and γ0 100 #, the resistance of the resistor R1 is 1091.6 #. The resistance value of R5 is then calculated using Eq. 9 derived from the resistance values R1 to R4.

Nunmehr wird kurz beschrieben, wie, um die vorerwähnten Gleichungen zu schaffen, welche den Widerständen R1 bis R3 zugeordnet sind, der Widerstand R3 aus der Bedingung erhalten werden kann, daß die Summe der Widerstände der jeweiligen Schalterteile und des Widerstands R5, welcher entsteht, wenn alle Schalter So bis 53 angeschaltet werden, gleich dem Widerstandswert 16R ist. Das heißt: R 4 . γ0 R 3 . γ0 1 6 R = R 5 + ( ) + ( ) R 4 + γ0 R 3 + γ0 (11) + (R2 . γ0) + (R1 . γ0) + ( ) + ( ) R 2 + γ0 R 1 + γ0 Somit ergibt sich: R 4 . γ0 R 3 . γ0 R 5 = 16 R- ( + R 4 + γ0 R 3 + γ0 R 2 . γ0 R 1 . γ0 (12) + + ) R 2 + γ0 R 1 + γ0 Der Widerstandswert R1 kann aus der Bedingung erhalten werden, daß der gesamte Eingangswiderstand 17R ist, wenn nur der Schalter Sg geöffnet ist; der Widerstandswert R2 ergibt sich aufgrund der Bedingung, daß der gesamt Eingangswiderstand 18 R ist, wenn nur der Schalter S1 geöffnet ist; der Widerstandswert R3 ergibt sich aufgrund der Bedingung, daß der gesamte Eingangswiderstand 20 R ist, wenn nur der Schalter S2 offen ist, und der Widerstandswert R4 ergibt sich aufgrund der Bedingung, daß der gesamte Eingangswiderstand 24R ist, wenn nur dertSchalter S3 geöffnet ist. Bezüglich des Widerstandswert R1 ergibt sich dann beispielsweise: γ0 . R 2 γ0 . R3 R 1 + ( ) + ( ) γ0 + R 2 γ0 + R3 γ0 . R 4 + ( ) + R 5 = 1 6 R + R = 1 7 R γ0 + R 4 Durch Substituieren des Werts, welcher als Wert R5 erzeugt worden ist,und durch ein Neuordnen der Gleichung wird dann die vorstehend beschriebene Gleichung erhalten: R 1 . γ0 R 1 - = R R 1 + γ0 Durch Auswählen der Eingangswiderstandswerte R1 bis R5, wie es vorstehend beschrieben ist, können somit erfolgreich Verstärkungsfehler aufgrund von Widerstandswerten ausgeschlossen werden, welche auf das An- und Ausschalten der Schalter Sg bis S3 zurückzuführen sind, während gleichzeitig die schnelle Ansprechcharakteristik des Teilers noch gesteigert wird, wodurch dann ein hochschnelles Abtasten des Lesers erreicht ist.It will now be briefly described how to obtain the aforementioned equations to create, which are assigned to the resistors R1 to R3, the resistor R3 can be obtained from the condition that the sum of the resistances of the respective Switch parts and the resistor R5, which arises when all switches So to 53 are turned on, is equal to the resistance value 16R. That means: R 4. γ0 R 3. γ0 1 6 R = R 5 + () + () R 4 + γ0 R 3 + γ0 (11) + (R2 . γ0) + (R1. γ0) + () + () R 2 + γ0 R 1 + γ0 Thus gives yourself: R 4. γ0 R 3. γ0 R 5 = 16 R- (+ R 4 + γ0 R 3 + γ0 R 2. γ0 R 1. γ0 (12) + +) R 2 + γ0 R 1 + γ0 The resistance value R1 can be obtained from the condition that the entire input resistance 17R is when only switch Sg is open; the resistance value R2 results from the condition that the total input resistance is 18 R, if only the switch S1 is open; the resistance value R3 results from the condition that the total input resistance is 20 R when only switch S2 is open, and the resistance value is R4 on the condition that the total input resistance is 24R if only switch S3 is open. In terms of of the resistance value R1 then results, for example: γ0. R 2 γ0 . R3 R 1 + () + () γ0 + R 2 γ0 + R3 γ0. R 4 + () + R 5 = 1 6 R + R = 1 7 R γ0 + R 4 By substituting the value known as the value R5 has been generated, and reordering the equation then becomes the above obtained equation: R 1. γ0 R 1 - = R R 1 + γ0 By choosing of the input resistance values R1 to R5 as described above thus successfully eliminating gain errors due to resistance values which can be attributed to the switching on and off of the switches Sg to S3 are, while still maintaining the fast response characteristics of the divider is increased, as a result of which a high-speed scanning of the reader is achieved.

Durch die Erfindung ist somit eine Einrichtung geschaffen, welche automatisch und genau Schattierungen ausgleicht; gleichzeitig ist der Einfluß einer Momentanspannung oder von Übersprechen eines Schaltsignals infolge eines Schaltvorgangs, welcher während des Ausgleichs vorkommt, ausgeschlossen, und der Abtastvorgang eines Vorlagenlesers ist durch Erhöhen der Ansprechempfindlichkeit eines Teilers beschleunigt.The invention thus creates a device which automatically and accurately compensates for shades; at the same time the influence is one Instantaneous voltage or crosstalk of a switching signal as a result of a switching process, which occurs during the equalization is excluded, and the scanning process is one Document reader is accelerated by increasing the responsiveness of a divider.

Ende der Beschreibung - L e e r s e i t e -End of description - L e r s e i t e -

Claims

Device for compensating for shading claims 1. Device for compensating for shades associated with a document reader is, g e k e n n n z e i c hn e t by a white reflector (12), which in a Image reading station is arranged in the document reader; by an analog-to-digital (AD) converter (48) to a video signal read by the white reflector (12), one Undergo AD conversion, through digital memory (RAM 50) for storage a shading characteristic which is converted by the AD converter (48) into a digital Value has been converted, and through a divider circuit (44) to a video signal by the shading characteristic stored in the digital memory (50) is stored, the dividing circuit (44) an operational amplifier (A0) a fixed feedback resistor (ruf) which is an output of the operational amplifier (Ao) connects to its inverting input terminal, a video signal input terminal, a series connection of a number of bit-weighted input resistances (R to 8R), which VII / XX / Ktz to the inverting input terminal of the Operational amplifier (Ag) are connected, and a number of switching elements up to S3), which in a one-to-one ratio with the input resistances (R to 8R) are connected and controllable by an output of the digital memory (50) be opened and closed.

2. Device according to claim 1, characterized in that g e k e n n z e i c hn e t, that at least one of the bit-weighted resistors (16R) of the dividing circuit (44) connected to the inverting input terminal of the operational amplifier (Ag) is without a switching element being connected in parallel to it.

3. Device according to one of claims 1 or 2, characterized g e k e n n z e i c h n e t that a resistance value of each of the input resistors (R to 8R) of the dividing circuit (44) is preselected to compensate for a resistance value, which arises when the switching element is switched on.