DE3332940C1 - Circuit arrangement for detecting the failure time of a supply voltage - Google Patents

Circuit arrangement for detecting the failure time of a supply voltage

Info

Publication number
DE3332940C1
DE3332940C1 DE19833332940 DE3332940A DE3332940C1 DE 3332940 C1 DE3332940 C1 DE 3332940C1 DE 19833332940 DE19833332940 DE 19833332940 DE 3332940 A DE3332940 A DE 3332940A DE 3332940 C1 DE3332940 C1 DE 3332940C1
Authority
DE
Germany
Prior art keywords
supply voltage
integration capacitor
voltage
integrator
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19833332940
Other languages
German (de)
Inventor
Siegfried Ing.(grad.) 7154 Althütte Lechler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Telecom GmbH
Original Assignee
ANT Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANT Nachrichtentechnik GmbH filed Critical ANT Nachrichtentechnik GmbH
Priority to DE19833332940 priority Critical patent/DE3332940C1/en
Application granted granted Critical
Publication of DE3332940C1 publication Critical patent/DE3332940C1/en
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
    • G04G19/10—Arrangements for supplying back-up power
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145—Indicating the presence of current or voltage
    • G01R19/155—Indicating the presence of voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

To detect the failure time of a supply voltage (Uo), an integrator (SI) is provided, the integration capacitor (CI) of which can be switched on via a switch (R, r1, r2) controlled by the supply voltage (Uo). The discharging of the integration capacitor (CI) is evaluated in an evaluation circuit (AS) and results in a signal being formed, the duration of which is proportional to the failure time of the supply voltage (Uo) (Figure 1). <IMAGE>

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Erfassen der Ausfallzeit einer Versorgungsspannung. Eine solche Anordnung ist beispielsweise bekannt aus der DE 30 49 047 Al.The invention relates to a circuit arrangement for detecting the downtime of a supply voltage. Such an arrangement is known, for example, from DE 30 49 047 A1.

Beim Gegenstand der DE 30 49 047 A1 wird ein elektronischer Zahler bei Versorgungsspannungsausfall ge-The subject of DE 30 49 047 A1 is an electronic Payer in case of supply voltage failure

•"■H-i lU'r so ' aufwärts zählt bis die Versorgungs-• "■ Hi lU ' r so ' counts up until the supply

lU'r so lU ' r so

.spannung wiederkehrt. Der bei dieser Anordnung vorgesehene elckiionische Zähler benötigt Speiscenergie auch bei ausgefallener Versorgungsspannung. Die Speisccncrgie wird einem Akkumulator entnommen. Aufgabe der Erfindung ist es, die Schaltungsanordnung eingangs genannter An so auszubilden, daß keine zusätzliche Speisequelle bei Versorgungsspannungsausfall benötigt wird. Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst, ίο In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung beschrieben..tension returns. The one provided in this arrangement Elckiionische meter needs energy supply even if the supply voltage fails. The food is taken from an accumulator. The object of the invention is the circuit arrangement to be designed in such a way that there is no additional supply source in the event of a supply voltage failure is needed. This object is achieved by the characterizing features of claim 1, ίο In the subclaims are advantageous embodiments of the invention described.

• Aus der EP 12 985 Al ist ein Dual-Slope-Integrator an sich bekannt. Sein Integrationskondensator wird von einer unbekannten Eingangsspannung bis zum Überlaufwert eines Zählers aufgeladen. Eine nachfolgende Auswcrteschallung (Komparator) beendet den Zählvorgang und hält den Zählerinhall fest. Die beim Abschalten festgehaltene Restspannung wird nun an den Integratoreingang gelegt und lädt den Integrationskondensator bis zum Überlauf eines zweiten Zählers auf. Die EP 12 985 Al gibt allerdings keine Anregung wie die Entladung des Integrationskondensators ausgewertet werden könnte, geschweige denn wie die Ausfallzeit einer Versorgungsspannung damit erfaßt werden könnte. • From EP 12 985 A1 there is a dual slope integrator known per se. Its integration capacitor is from an unknown input voltage up to the overflow value a meter charged. A subsequent evaluation (comparator) ends the counting process and keeps track of the counter. The residual voltage recorded when switching off is now transferred to the integrator input placed and charges the integration capacitor until a second counter overflows. the EP 12 985 A1, however, does not give any suggestion as to how the discharge of the integration capacitor is evaluated could be, let alone how the downtime of a supply voltage could be recorded with it.

Die erfindungsgemäße Schaltungsanordnung zeichnet sich durch hohe Zuverlässigkeit und einfachen Aufbau aus. Sie läßt sich vorteilhaft zum Vorheizen einer Senderöhre, insbesondere einer Wanderfeldröhre, verjo wenden. Die Senderöhren in Sendeverstärkern hoher Leistung werden vor dem Anlegen der Betriebshochspannung für eine bestimmte Zeit vorgeheizt (TELE-FUNKEN Weitverkehr und Kabeltechnik, Jahrbuch 75/76, Seiten 189 rechte Spalte und 190). Bei kurzzeitigen Unterbrechungen der netzseitigen Versorgungsspannung, beispielsweise bis zu 15 Minuten, wird die Senderöhre nicht beheizt. Aus diesem Grunde muß nach Beendigung der Netzunterbrechung die Senderöhre wieder vorgeheizt werden. Hierfür ist eine der Netzausfallzeit proportionale Zeit thirr/ ■ K zu messen. Da während dieser Zeit die Versorgungsspannungen fehlen, muß entweder die elektronische Schaltung zum Erfassen der Netzausfallzeit aus einem Akkumulator versorgt werden oder, wie es die Erfindung aufzeigt, eine Schaltungsanordnung vorgesehen sein, die ohne zusatzliehe Speisequelle die Ausfallzeit erfaßt.The circuit arrangement according to the invention is characterized by high reliability and a simple structure. It can be used advantageously for preheating a transmitter tube, in particular a traveling wave tube. The transmission tubes in high-power transmission amplifiers are preheated for a certain period of time before the high operating voltage is applied (TELE-FUNKEN Weitverkehr und Kabeltechnik, Jahrbuch 75/76, pages 189 right column and 190). In the event of brief interruptions in the mains supply voltage, for example up to 15 minutes, the transmitter tube is not heated. For this reason, the transmitter tube must be preheated again after the power interruption has ended. For this, a time thirr / ■ K proportional to the power failure time must be measured. Since the supply voltages are missing during this time, either the electronic circuit for detecting the power failure time must be supplied from an accumulator or, as the invention shows, a circuit arrangement must be provided which detects the failure time without an additional supply source.

Die Erfindung hat weiterhin den Vorteil, daß der Einfluß des Integrationskondensators auf die Erfassung der Ausfallzeit sehr gering ist. Der Integrator arbeitet bei geladenem Integrationskondensator in Sättigung. Es ergibt sich daher ein Temperatur- und Bauelementeeinfluß auf die erfaßte Ausfallzeit. Falls dieser Einfluß stört, ist die Schaltungsanordnung nach Anspruch 5 zu verwenden. Die Integratorspannung wird dort über eine V) Rückführschleife konstant auf einer Spannung kurz unter dem Sättigungspunkt des Integrators gehalten.The invention also has the advantage that the influence of the integration capacitor on the detection of the downtime is very small. The integrator works in saturation when the integration capacitor is charged. There is therefore an influence of temperature and components on the recorded downtime. If this influence interferes, the circuit arrangement according to claim 5 is to be used. The integrator voltage is kept constant there via a V) feedback loop at a voltage just below the saturation point of the integrator.

Anhand der Zeichnungen wird die Erfindung nun näher erläutert. Es zeigt JThe invention will now be explained in more detail with reference to the drawings. It shows J

F i g. 1 eine prinzipielle Schahungsanordnung, bo Fig. 2 Spannungsverläufe von Signalen gemäß Fig. 1,F i g. 1 shows a basic Schahungsanordnung, bo FIG. 2 voltage curves of signals according to Fig. 1,

Fig.3 eine crfindungsgcmäße Schaltungsanordnung mit höherer Genauigkeit,3 shows a circuit arrangement according to the invention with higher accuracy,

Fig. 4 Spannungsverläufc von Signalen gemäß br) F i g. 3 undFig. 4 voltage curves of signals according to b r ) F i g. 3 and

Fig.5 eine prinzipielle Anordnung zum Vorheizen einer Wanderfeldröhre.5 shows a basic arrangement for preheating a traveling wave tube.

In Fig. I ist die zu erfassendeIn Fig. I is the one to be detected

mit Uo bezeichnet. Sie wird dem invertierenden Eingang des Operationsverstärkers VS über den Widerstand R 1 zugeführt. Dem nichtinvertierenden Eingang des Operationsverstärkers VS wird eine Teilspannung von Un über einen Spannungsteiler, bestehend aus den Widerständen R 2 und /?3, zugeführt. Der Spannungsteiler R 2, R 3 wird so dimensioniert, daß die Eingangsspannung U 2 am invertierenden Eingang um etwa 20 mV höher ist als die Eingangsspannung Ul am nichtinvertierenden Eingang. Im Gegenkopplungszweig des Operationsverstärkers VS befindet sich der lnlegrationskondensator Cl des aus Operationsverstärker VS und Integrationskondensator Cl bestehenden Integrators 5/. Beide Anschlußpole des Integrationskondensators C/sind über die Relaiskontakte rl und r2 vom Operationsverstärker KSabtrennbar. Jeweils ein Anschlußpol des Integrationskondensators C/ist über einen Entladewiderstand R 4 bzw. R 5 gegen Masse geschaltet. Das Widerstandsnetzwerk, gebildet aus R 4 und R 5, ist sehr hochohmig ausgelegt. Beispielhafte Werte für die Entladewiderstände sind 20 ΜΩ und für den Integrationskondensator 10 μΡ. An der Versorgungsspannung Uu liegt auch ein Relais R, welches bei vorhandener Versorgungsspannung Un angezogen ist und die Relaiskontakte rl und r2 geschlossen hält. In diesem Schallzustand lädt sich der Integrationskondensator CI auf bzw. hält seinen geladenen Zustand, wenn er voll aufgeladen ist. Bei Ausfall der Versorgungsspannung, vgl. Spannungsverlauf von Ui) in F i g. 2, öffnen sich die Relaiskontakte rl und r2 und der Integrationskondensator Clentlädt sich während der Netzausfallzeit Tnetz über die Widerstände /?4 und R5, vgl. Spannungsverlauf von Uc in Fig.2. Die Abtrennung des Integrationskondensators CI wird über die Relaiskontakte rl und r2 zweipolig vorgenommen, damit keine Leckströme vom Integrationskondensator CI auf die Beschaltungswidcrstände des Operationsverstärkers VSabfließen können und die Messung der Ausfallzeit verfälschen. Die Lade- und Entladezeitkonstanten des Integrationskondensators Cl sind so bemessen, daß die Aufladung und Entladung des Integrationskondensalors Cl annähernd linear erfolgt. Durch die Einstellung des Widerstandes R 1 kann die Ladezeit an die Entladezeit angepaßt werden. Bei Wiederkehr der Versorgungsspannung Uq lädt sich der Integrationskondensator Cl über die nun wieder geschlossenen Relaiskontakte r 1 und r 2 auf. Während dieser Wiederaufladung führt der Ausgang des Integrators SI eine Dreieckspannung, vgl. Spannungsverlauf von U 3, deren Dauer bei Anpassung der Lade- an die Entladezeit genauso groß ist wie die Ausfallzeit Theta der Versorgungsspannung Uq oder zumindest proportional dazu. Aus der Dreieckspannung U3 wird in einer an den Integrator SI anschließenden Auswerteschaltung AS ein Rechteckimpuls gebildet, dessen Dauer proportional zur Ausfallzeit der Versorgungsspannung Un ist. Die Auswerteschaltung AS besteht aus einem Komparator K 1, dessen Schwellwert in die Nähe der Ausgangsspannung im Normalzustand gelegt ist. Der Normalzustand ist dabei als der Zustand definiert, bei dem die Versorgungsspannung Uq vorhanden ist und der Integrationskondensator CI voll aufgeladen ist. Maßgebend für die Einstellung dieses Schwellwertes sind die Spannungsteilerwiderstände R6 und Rl am invertierenden Eingang des Komparators K 1, sowie der Vorwiderstand R 8 des nichtinvertierenden Eingangs und der Widerstand R 9 im Rückführkreis von K 1. Den Rechteckimpuls am Ausgang des Komparators K 1 zeigt F i g. 2 ebenfalls, vgl. Ausgangsspannung Ua- Seine Dauer ist mit Ta bezeichnet. Anstelle der Auswertung der Ausgangsspannung des Integrators SI ist es auch möglich, die Klemmenspannung am Integrationskondensator CI auszuwerten. Eine solche Realisierungsmöglichkeit, diedesignated with Uo . It is fed to the inverting input of the operational amplifier VS via the resistor R 1. A partial voltage of Un is fed to the non-inverting input of the operational amplifier VS via a voltage divider consisting of the resistors R 2 and /? 3. The voltage divider R 2, R 3 is dimensioned so that the input voltage U 2 at the inverting input is about 20 mV higher than the input voltage U1 at the non-inverting input. In the negative feedback branch of the operational amplifier VS the lnlegrationskondensator Cl is the consisting of operational amplifier VS and integration capacitor C integrator 5 /. Both terminals of the integration capacitor C / can be separated from the operational amplifier KS via the relay contacts rl and r2. In each case one connection pole of the integration capacitor C / is connected to ground via a discharge resistor R 4 or R 5. The resistor network, formed from R 4 and R 5, has a very high resistance. Exemplary values for the discharge resistances are 20 Ω and for the integration capacitor 10 μΩ. A relay R is also connected to the supply voltage Uu , which is picked up when the supply voltage Un is present and which keeps the relay contacts rl and r2 closed. In this state, the sound integration capacitor CI charges and maintains its charged state when it is fully charged. If the supply voltage fails, see voltage curve of Ui) in FIG. 2, the relay contacts rl and r2 open and the integration capacitor Cl discharges during the power failure time Tnetz through the resistors /? 4 and R5, see voltage curve of U c in FIG. The integration capacitor CI is separated on two poles via the relay contacts rl and r2 so that no leakage currents can flow from the integration capacitor CI to the circuit resistors of the operational amplifier VS and falsify the measurement of the downtime. The charging and discharging time constants of the integration capacitor C1 are dimensioned so that the charging and discharging of the integration capacitor C1 takes place approximately linearly. By adjusting the resistor R 1, the charging time can be adapted to the discharging time. Upon return of the supply voltage Uq the integration capacitor Cl charges to about the now again closed relay contacts r 1 and R 2. During this recharging, the output of the integrator SI carries a triangular voltage, see voltage curve of U 3, the duration of which, when the charging and discharging times are adjusted, is just as long as the downtime Theta of the supply voltage Uq, or at least proportional to it. A rectangular pulse is formed from the triangular voltage U3 in an evaluation circuit AS connected to the integrator SI , the duration of which is proportional to the failure time of the supply voltage U n . The evaluation circuit AS consists of a comparator K 1, the threshold value of which is placed in the vicinity of the output voltage in the normal state. The normal state is defined as the state in which the supply voltage Uq is present and the integration capacitor CI is fully charged. The voltage divider resistors R6 and Rl at the inverting input of the comparator K 1, as well as the series resistor R 8 of the non- inverting input and the resistor R 9 in the feedback circuit of K 1. The square pulse at the output of the comparator K 1 shows F i G. 2 also, see output voltage Ua- Its duration is denoted by Ta. Instead of evaluating the output voltage of the integrator SI , it is also possible to evaluate the terminal voltage on the integration capacitor CI. Such an implementation option that

s außerdem durch spezielle zusätzliche Schaltungsmaßnahmen eine höhere Genauigkeit aufweist, wird nachfolgend beschrieben. s also has a higher accuracy due to special additional circuit measures, is described below.

Im Ausführungsbeispiel nach Fig.3 gelangt die zu erfassende Versorgungsspannung Uo über den Widerstand R 10 zum invertierenden Eingang des Operationsverstärkers VS. Diese dem invertierenden Eingang zugeführte Gleichspannung liegt in der Höhe der positiven Versorgungsspannung Uq, so daß der Ausgang des Integrators S/ auf negativem Potential liegt. Der Integrationskondensator CI ist wieder über die beiden Relaiskontakte rl und r2 mit dem Operationsverstärker VS verbindbar. Die Entladung des Integrationskondensators CI erfolgt hier über das Widerstandsnetzwerk, bestehend aus R It, R 12, R 13 und R 14. Die Serienschaltung von R 11 und R 12 verbindet den dem invertierenden Eingang von VS nächstgelegenen Anschlußpol von CI mit Masse. Die Serienschaltung von R 13 und R 14 verbindet den dem Ausgang des Operationsverstärkers VS nächstgelegenen Anschlußpol von CI mit Masse.In the exemplary embodiment according to FIG. 3, the supply voltage Uo to be detected reaches the inverting input of the operational amplifier VS via the resistor R 10. This DC voltage fed to the inverting input is at the level of the positive supply voltage Uq, so that the output of the integrator S / is at negative potential. The integration capacitor CI can again be connected to the operational amplifier VS via the two relay contacts rl and r2. The integration capacitor CI is discharged here via the resistor network consisting of R It, R 12, R 13 and R 14. The series circuit of R 11 and R 12 connects the terminal of CI closest to the inverting input of VS to ground. The series circuit of R 13 and R 14 connects the terminal of CI, which is closest to the output of the operational amplifier VS, to ground.

Das Relais R liegt im Gegensatz zum Ausführungsbeispiel nach F i g. 1 nicht direkt an der Versorgungsspannung Ua, sondern ist über die Kollektor-Emitter-Strecke des Transistors TS an U0 angeschlossen. DieThe relay R is in contrast to the embodiment according to FIG. 1 is not directly connected to the supply voltage Ua, but is connected to U 0 via the collector-emitter path of the transistor TS . the

jo Basisvorspannung erhält der Transistor TS über den Spannungsteiler R 15, R 16 und über den Spannungsabfall an der Zenerdiode Z1. Bei Ausfall der Versorgungsspannung LO, vgl. F i g. 4, 1. Zeile, wird TS gesperrt, da keine Basisvorspannung mehr erzeugt wird. Das Relais The transistor TS receives the base bias voltage via the voltage divider R 15, R 16 and via the voltage drop across the Zener diode Z1. If the supply voltage LO fails, see FIG. 4, 1st line, TS is blocked because the base bias is no longer generated. The relay

j5 R wird dadurch stromlos und die Relaiskontakte r 1 und r2 trennen den Integrationskondensator C/vom Operationsverstärker VS zweipolig ab. Der Integrationskondensator C/entlädt sich dann über das hochohmige Widerstandsnetzwerk R 11, R 12, R 13 und R 14. Dieses Widerstandsnetzwerk ist wie zuvor so bemessen, daß die Entladung annähernd linear erfolgt. Über den Vorwiderstand R 10 läßt sich wie beim Ausführungsbeispiel nach F i g. 1 die Lade- an die Entladezeitkonstante anpassen. In Abweichung zum Ausführungsbeispiel nach F i g. 1 wird nun nicht das Ausgangssignal des Integrators S/ weiter ausgewertet, sondern die Spannung über dem Integrationskondensator CI. Dazu ist jeweils ein Verbindungspunkt der Serienschaltungen R 11, R 12. bzw. R 13, R 14 mit je einem Eingang einer ersten Verstärkerstufe Vl verbunden. Die Verstärkerstufe Vl besteht aus einem über den Widerstand R 17 gegengekoppelten Operationsverstärker. An den Ausgang von Vl schließt sich eine weitere Verstärkerstufe V2 an, die ebenfalls über ein Widerstandsnetzwerk gegengekoppelt ist. An den Ausgang von V2 schließt sich die Auswerteschaltung AS an. Sie besteht wie zuvor aus einem Komparator K 1, dessen Schwellwert wiederum in die Nähe der Ausgangsspannung bei Normalzustand gelegt ist. Zur Vermeidung eines Temperatur- und Bauelementeeinflusses auf die zu erfassende Ausfallzeit ist in der Schaltung nach F i g. 3 eine Spannungsrückführung des Integrators S/ vorgesehen. Dazu ist ein weiterer Komparator K 2 vorgesehen, der im Normalzustand (Versorgungsspannung Uo vorhanden und lntegrationskondensator CI voll aufgeladen) über eine weitere Verstärkerstufe V3 den Integrator S/ auf einer Spannung kurz unter dem Sättigungspunkt konstant hält.As a result, j5 R is de-energized and the relay contacts r 1 and r2 separate the integration capacitor C / from the operational amplifier VS on two poles. The integration capacitor C / is then discharged via the high-resistance network of resistors R 11, R 12, R 13 and R 14. As before, this network of resistors is dimensioned so that the discharge is approximately linear. Via the series resistor R 10 may be as in the embodiment according to F i g. 1 adapt the charging time to the discharging time constant. In contrast to the exemplary embodiment according to FIG. 1, the output signal of the integrator S / is not further evaluated, but the voltage across the integration capacitor CI. For this purpose, a connection point of the series circuits R 11, R 12 or R 13, R 14 is connected to an input of a first amplifier stage V1. The amplifier stage Vl consists of an operational amplifier with negative feedback via the resistor R 17. A further amplifier stage V2 is connected to the output of V1, which is also fed back via a resistor network. The evaluation circuit AS is connected to the output of V2. As before, it consists of a comparator K 1, the threshold value of which is again set in the vicinity of the output voltage in the normal state. To avoid the influence of temperature and components on the downtime to be recorded, the circuit according to FIG. 3 a voltage feedback of the integrator S / is provided. A further comparator K 2 is provided for this purpose, which in the normal state (supply voltage Uo present and integration capacitor CI fully charged) keeps the integrator S / constant at a voltage just below the saturation point via a further amplifier stage V3.

In Fig.4, zweite Zeile, ist die verstärkte Integrator-In Fig. 4, second line, the amplified integrator

spannung Uvi am Ausgang der zweiten Verstärkerstufe V2 dargestellt. Diese Spannung Uv2 wird über den Widerstand R18 dem nichtinvertierenden Eingang des weiteren !Comparators K 2 zugeführt. Eine von der Versorgungsspannung i/p abgeleitete Spannung Uv ist an den invertierenden Eingang von K 2 gelegt — dies geschieht über den Spannungsteiler R 19, R 20. Der Komparator K 2 ist mit einem Widerstand /?21 zwischen dem nichtinvertierenden Eingang und dem Ausgang beschaltet. Der Komparator K 2 wird so dimensioniert, daß er eine kleine Hysterese aufweist. Die Ausgangsspannung Uk des Komparator K 2 ist in F i g. 3 ebenfalls dargestellt. Es ist eine pulsierende Spannung, die nur im Normalzustand, d. h. außerhalb des Lade- und Entladevorgangs des Integrationskondensators CI auftritt. Da diese pulsierende Spannung über die Verstärkerstufe. V3 und den Widerstand R22 auf den nichtinvertierenden Eingang des Integrators 5/ gelangt, pendelt die Spannung Uv2 am Ausgang der zweiten Verstärkerstufe V2 im Normalzustand zwischen den beiden Schwellwerten des weiteren Komparators K 2. voltage Uvi shown at the output of the second amplifier stage V2 . This voltage Uv2 is fed to the non-inverting input of the further comparator K 2 via the resistor R 18. A voltage Uv derived from the supply voltage i / p is applied to the inverting input of K 2 - this is done via the voltage divider R 19, R 20. The comparator K 2 is connected to a resistor /? 21 between the non-inverting input and the output . The comparator K 2 is dimensioned so that it has a small hysteresis. The output voltage Uk of the comparator K 2 is shown in FIG. 3 also shown. It is a pulsating voltage that occurs only in the normal state, ie outside of the charging and discharging process of the integration capacitor CI . Because this pulsating voltage across the amplifier stage. V3 and the resistor R22 reach the non-inverting input of the integrator 5 /, the voltage Uv2 at the output of the second amplifier stage V2 oscillates in the normal state between the two threshold values of the further comparator K 2.

Die Ausgangsspannung Ua, vgl. F i g. 4, des Komparators K1 ist der Ausfallzeit der Versorgungsspannung proportional. Sie kann, wie Fig.5 in einem Prinzipschaltbild zeigt, zur Bestimmung der Vorheizzeit einer Wanderfeldröhre verwendet werden. Im Anodenkreis der Wanderfeldröhre TWT, prinzipiell dargestellt durch eine Spannungsquelle UQA und die Anode A der Wanderfeldröhre, ist eine Torschaltung TT üblicher Bauart vorgesehen, die die Spannungsquelle UQA mit der Ano- jo de A während jener Zeit unterbricht, für die am Ausgang der Auswerteschaltung ASein Rechteckimpuls erscheint, der der Ausfallzeit der Versorgungsspannung - Uo proportional ist.The output voltage U a , see FIG. 4, of the comparator K 1, the failure time of the supply voltage is proportional. As shown in a schematic diagram in FIG. 5, it can be used to determine the preheating time of a traveling wave tube. In the anode circuit of the traveling wave tube TWT, shown in principle by a voltage source UQA and the anode A of the traveling wave tube, a gate circuit TT of the usual design is provided, which interrupts the voltage source UQA with the anodia A during the time for which the output of the evaluation circuit ASein A square pulse appears which is proportional to the failure time of the supply voltage - Uo.

3535

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

4040

4r)4 r )

5050

5555

Claims (5)

Patentansprüche:Patent claims: 1. Schaltungsanordnung zum Erfassen der Ausfallzeit einer Versorgungsspannung (L/o), dadurch gekennzeichnet, daß ein Integrator (SI), bestehend aus einem Operationsverstärker (VS) und einem in dessen Gegenkopplungszwcig befindlichen Integrationskondensator (CI) vorgesehen ist, daß sich im Stromkreis des Integrationskondensators (CI) em von der Versorgungspannung (Uo) gesteuerter Schalter (R, r 1, r 2) befindet, der den bei vorhandener Versorgungsspanniing (Uo) geladenen Integrationskondensator (Cl) vom Operationsverstärker (VS) trennt, die Entladung des Integrationskondensators (CI) über ein Widerstandsnetzwerk (R 4, R 5, R 11, R 12, R 13, R 14) einleitet und die Wieder.aufladung des Integrationskondensators (CI) bei Wiederkehr der Versorgungsspannung ermöglicht, und daß der Ausgang des Integrators (SI) oder die Klemmen des Integrationskondensators (CI) mit einer Auswerteschaltung (AS) beschaltet ist/sind, die aus dem Ausgangssignal des Integrators (SI) oder aus der Spannung am Integrationskondensator (CI), ein Signal bildet, dessen Dauer proportional zur Ausfallzeit der Versorgungsspannung (Uo) ist.1. Circuit arrangement for detecting the downtime of a supply voltage (L / o), characterized in that an integrator (SI) consisting of an operational amplifier (VS) and an integration capacitor (CI) located in its Gegenkopplungszwcig is provided that is in the circuit of the Integration capacitor (CI) em of the supply voltage (Uo) controlled switch (R, r 1, r 2) is located, which separates the integration capacitor (Cl) , which is charged when the supply voltage (Uo) is present, from the operational amplifier (VS) , the discharge of the integration capacitor (CI ) initiates via a resistor network (R 4, R 5, R 11, R 12, R 13, R 14) and enables the integration capacitor (CI) to be recharged when the supply voltage returns, and that the output of the integrator (SI) or the terminals of the integration capacitor (CI) is / are connected to an evaluation circuit (AS) , which is derived from the output signal of the integrator (SI) or from the voltage at the Integra tion capacitor (CI), a signal whose duration is proportional to the failure time of the supply voltage (Uo) . 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Lade- und Entladezeitkonstante des Integrationskondensators (CI) so bemessen ist, daß die Aufladung und Entladung des Integrationskondensators (CI) annähernd linear erfolgt. 2. Circuit arrangement according to claim 1, characterized in that the charging and discharging time constant of the integration capacitor (CI) is dimensioned so that the charging and discharging of the integration capacitor (CI) takes place approximately linearly. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Schalter (R. r\,r2) ein an der Versorgungsspannung (U0) liegendes Relais (R) eingesetzt ist, welches bei vorhandener Versorgungsspannung (Uo) angezogen ist, und daß dieses Relais (R) zwei Kontakte (r 1, r2) aufweist, die den Integrationskondensator (CI) vom Operationsverstärker (VS)zweipolig abtrennen. .3. Circuit arrangement according to claim 1 or 2, characterized in that a relay (R) connected to the supply voltage (U 0 ) is used as the switch (R. r \, r2 ), which relay (R) is attracted when the supply voltage (Uo) is present, and that this relay (R) has two contacts (r 1, r2) which separate the integration capacitor (CI) from the operational amplifier (VS) in two poles. . 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Auswerteschaltung (AS) aus einem Komparator (K 1) besteht, dessen Schwellwert etwa der Größe der Ausgangsspannung im Normalzustand, d. h. bei vorhandener Versorgungsspannung CiV0) entspricht.4. Circuit arrangement according to one of claims 1 to 3, characterized in that the evaluation circuit (AS) consists of a comparator (K 1) whose threshold value corresponds approximately to the size of the output voltage in the normal state, ie when the supply voltage CiV 0 ) is present. 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein weiterer Komparator (K 2) mit kleiner Hysterese vorgesehen ist, der das Ausgangssignal des Integrators (SI) oder die Spannung am Integrationskondensator (CI) mit einer von der Versorgungsspannung (Uo) abgeleiteten Spannung (Uv) vergleicht, und daß der Ausgang dieses weiteren Komparators (K 2) an jenen Eingang des Integrators (SI) angeschlossen ist, der nicht mit dem Gegenkopplungszweig beschaltet ist.5. Circuit arrangement according to one of claims 1 to 4, characterized in that a further comparator (K 2) is provided with a small hysteresis, which the output signal of the integrator (SI) or the voltage on the integration capacitor (CI) with one of the supply voltage ( Uo) compares derived voltage (Uv) , and that the output of this further comparator (K 2) is connected to that input of the integrator (SI) which is not connected to the negative feedback branch.
DE19833332940 1983-09-13 1983-09-13 Circuit arrangement for detecting the failure time of a supply voltage Expired DE3332940C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833332940 DE3332940C1 (en) 1983-09-13 1983-09-13 Circuit arrangement for detecting the failure time of a supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833332940 DE3332940C1 (en) 1983-09-13 1983-09-13 Circuit arrangement for detecting the failure time of a supply voltage

Publications (1)

Publication Number Publication Date
DE3332940C1 true DE3332940C1 (en) 1984-07-19

Family

ID=6208905

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833332940 Expired DE3332940C1 (en) 1983-09-13 1983-09-13 Circuit arrangement for detecting the failure time of a supply voltage

Country Status (1)

Country Link
DE (1) DE3332940C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4239318A1 (en) * 1991-12-16 1993-06-17 Mitsubishi Electric Corp System for identifying application of supply voltage esp. for electronic circuit - has identifying unit connected to supply voltage lead for identifying application and interruption of supply voltage across supply voltage lead also signal prodn. unit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012985A1 (en) * 1978-12-21 1980-07-09 Forschungszentrum Jülich Gmbh Dual-slope integrator
DE3049047A1 (en) * 1980-12-24 1982-07-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Automatic charging system for accumulator battery - has pulse counter for charging pulses and electronic control for actuating recharging or maintenance charging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012985A1 (en) * 1978-12-21 1980-07-09 Forschungszentrum Jülich Gmbh Dual-slope integrator
DE3049047A1 (en) * 1980-12-24 1982-07-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Automatic charging system for accumulator battery - has pulse counter for charging pulses and electronic control for actuating recharging or maintenance charging

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4239318A1 (en) * 1991-12-16 1993-06-17 Mitsubishi Electric Corp System for identifying application of supply voltage esp. for electronic circuit - has identifying unit connected to supply voltage lead for identifying application and interruption of supply voltage across supply voltage lead also signal prodn. unit
US5374923A (en) * 1991-12-16 1994-12-20 Mitsubishi Denki Kabushiki Kaisha Power-on detecting circuit
DE4239318B4 (en) * 1991-12-16 2004-01-29 Mitsubishi Denki K.K. Device for detecting the switching on of a supply voltage

Similar Documents

Publication Publication Date Title
EP0514839B1 (en) Circuit for measuring capacity
EP0126846B1 (en) Inductive sensor
DE69226277T2 (en) FAIL-SAFE SENSOR CIRCUIT
DE3905060C2 (en)
DE1948495A1 (en) Analog digital converter for small signals with safe elimination of fault voltages
CH702300A1 (en) Digital charge amplifier.
DE3531869C2 (en)
DE3612664C2 (en)
DE2545325B2 (en) Circuit arrangement for measuring the insulation resistance of floating power circuits
EP0705438B1 (en) Measurement amplifier
DE3332940C1 (en) Circuit arrangement for detecting the failure time of a supply voltage
EP0376024A2 (en) Process and device for correcting a signal-processing circuit with respect to deviations from its elements due to manufacturing tolerances
EP0250028B1 (en) Circuit device for compensation of temperature dependent and temperature independent drifts of a capacitive sensor
DD206176A3 (en) METHOD AND CIRCUIT ARRANGEMENT FOR TEMPERATURE MEASUREMENT
DE2833141C2 (en) Circuit arrangement for comparing a first and a second inductance
EP0012985B1 (en) Dual-slope integrator
DE2725618C3 (en) Device for measuring the integral of a time-dependent physical quantity
DE3032091C2 (en) Device for electrical heat measurement
EP0027181A2 (en) Electro-magnetic flow meter
DE3436844A1 (en) Circuit arrangement for monitoring the continuity of measurement circuits
DE3215670C2 (en)
EP0456168A2 (en) Device for the analogue-digital conversion of a measured quantity, generated by transducers disposed in a bridge circuit, in particular by gauges in a weighing cell
EP0129132A1 (en) Measuring device to detect a temperature difference
DE3023053C2 (en)
EP1431769B1 (en) Circuit for determining the internal resistance of a linear lambda probe

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee