DE3326224A1

DE3326224A1 - Circuit arrangement for driving a display device

Info

Publication number: DE3326224A1
Application number: DE19833326224
Authority: DE
Inventors: Jürgen Dipl.-Ing. 6257 Hünfelden Zilias
Original assignee: Telefonbau und Normalzeit GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1983-07-21
Filing date: 1983-07-21
Publication date: 1985-02-07
Also published as: DE3326224C2

Abstract

The circuit arrangement according to the invention contains a programmable read-only memory in which a storage area is available for each displayable symbol of any shape and size. In this storage area, each individual storage cell describes one display column of a symbol or of a part thereof, it being specified in each case how many picture elements of the same type follow one another in one column. This makes it possible to display symbols of any shape and size without regard to line structures in a display device which can be driven dot by dot. The symbols are called up by applying a symbol code which is used for addressing a storage area in the programmable read-only memory. In addition, the symbol to be displayed can be positioned on the display device by offering an address code. The circuit arrangement also makes it possible to display the content of areas of different sizes inverted within the display devices.

Description

Schaltungsanordnung zum Ansteuern einer AnzeigeeinrichtungCircuit arrangement for controlling a display device

Die Erfindung betrifft eine Schaltungsanrodnung zum Ansteuern einer Anzeigeeinrichtung, bei der verschiedene Symbole durch Einzelansteuerung von matrixförmig angeordneten Bildpunkten gebildet werden können, wobei Zeilen und Spalten eines jeden Bildpunktes frei auswählbar sind und zum Bilden der Ansteueradressen Zähler vorgesehen sind, und wobei ein Festwertspeicher mit Symbole kennzeichnenden Codes adressiert wird. Zur Derstellung von Symbolen an Anzeigeeinrichtungen ist es bekannt, Prozessoren oder ähnliche Anordnungen einzusetzen, um mit einfachen Eingabesignalen eine meist aus mehreren Symbolen bestehende Anzeige zu bewirken. Dabei wird ein angebotener Eingangscode so umgewandelt, daß daraufhin ein vorgegebenes Symbol in der Anzeige erscheint. Eine derartige Anordnung als integrierte Schaltung ist angegeben in 'Siemens-Components" 21 (1983) Heft 1, auf den Seiten 14 bis 18. Hier wird für eine Sieben-Segment-Blüssigkristallanzeige beschrieben, wie die über eine Prozessorschnittstelle eingegebenen Daten von einem Charaktergenerator so umgeformt werden, daß für die gewünschte Anzeige die erforderlichen Segmente angesteuert werden. Da die Anzeigeeinrichtung Zeilen in Sieben-Segment-Ausführung enthält, lassen sich nur die damit darstellbaren Symbole in einheitlicher Größe anzeigen.The invention relates to a circuit arrangement for controlling a Display device in which various symbols are individually controlled by a matrix arranged pixels can be formed, with rows and columns of a each pixel can be freely selected and counters to form the control addresses are provided, and wherein a read-only memory with symbols identifying codes is addressed. For the provision of symbols on display devices, it is known Processors or similar arrangements can be used with simple input signals to bring about a display usually consisting of several symbols. This is a The input code offered is converted in such a way that a given symbol is then converted into the display appears. Such an arrangement as an integrated circuit is specified in 'Siemens-Components' 21 (1983) issue 1, on pages 14 to 18. Here is for a seven-segment liquid crystal display as described via a processor interface entered data are transformed by a character generator so that for the desired display the required segments can be controlled. As the display device Contains seven-segment lines, only those that can be displayed with them can be displayed Show icons in a uniform size.

Außer den Sieben-Segment-Anzeigeeinrichtungen sind auch solche bekannt, bei denen ein Symbol durch eine frei wählbare Einzelpunkt-Ansteuerung gebildet werden. Dabei sind jedoch für die Darstellung eines Symbols fest vorgegebene Flächen, z.B. 5 x 7 Punkte vorgesehen. Auch grafische Darstellungen sind bei der Einzelpunkt-Ansteuerung möglich, wobei jedoch die Koordinaten eines jeden Punktes einzeln errechnet werden müssen. Dazu sind umfangreiche Logik- oder Prozessoranordnungen nötig, und es vergeht relativ viel Zeit, bis eine Anzeige vollständig erscheint.Besides the seven-segment display devices are also such known in which a symbol is formed by a freely selectable single point control will. However, there are fixed areas for the representation of a symbol, E.g. 5 x 7 points provided. Graphic representations are also included in the single-point control possible, but the coordinates of each point are calculated individually have to. This requires extensive logic or processor arrangements, and it goes by a relatively long time for an advertisement to appear completely.

Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung anzugeben, bei der mit vertretbarem Speicher-und Logikaufwand eine große Zahl von beliebig auswählbaren Symbolen verschiedener Größenordnungen zur Anzeige gebracht werden kann. Diese Aufgabe wird mit Merkmalen gelöst, wie sie im kennzeichnenden Teil des Patentanspruches 1 angegeben sind.The object of the invention is to provide a circuit arrangement indicate, with a reasonable amount of memory and logic, a large number of arbitrarily selectable symbols of various sizes are displayed can be. This task is solved with features as they are in the characterizing Part of claim 1 are specified.

Damit wird in vorteilhafter Weise erreicht, daß eine Anzeigeeinrichtung optimal an den jeweiligen Verwendungszweck angepaßt werden kann, indem Schriftzeichen und Symbole aller Art und Größe darstellbar sind. Es können also wichtige Anzeigen größer dargestellt werden als andere, wobei keine Rücksicht auf Zeilenanordnungen und die Breite des Symbols genommen werden muß, weil jedes Zeichen durch einen Adreßcode an eine beliebige Stelle der Anzeigeeinrichtung gesetzt werden kann.It is thus achieved in an advantageous manner that a display device can be optimally adapted to the respective purpose by using characters and symbols of all types and sizes can be displayed. So there can be important ads displayed larger than others, regardless of the line layout and the width of the symbol must be taken because each character has an address code can be placed anywhere on the display device.

Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen. Dabei ist u.a. angegeben, daß die erfindungsgemäße Schaltungsanordnung auch dazu geeignet ist, den Inhalt von beliebig groß festlegbaren Flächen invertiert anzuzeigen.Further developments of the invention emerge from the subclaims. It is stated, among other things, that the circuit arrangement according to the invention also does this is suitable for inverting the content of surfaces that can be specified as large as required.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand von Zeichnungen näher erläutert. Es zeigt: Fig. 1 die Schaltungsanordnung zur Ansteuerung der Anzeigeeinrichtung Fig. 2 das Prinzip einer punktweise ansteuerbaren Anzeigeeinrichtung Fig. 3 die Darstellung eines Speicherbereiches innerhalb des programmierbaren Festwertspeichers Fig. 4 den Inhalt eines Speicherbreiches zur Beschreibung des in Fig. 2 dargestellten Symbols A.An exemplary embodiment of the invention is described below with reference to FIG Drawings explained in more detail. It shows: FIG. 1 the circuit arrangement for control the display device FIG. 2 shows the principle of a display device which can be activated point by point Fig. 3 shows a memory area within the programmable read-only memory FIG. 4 shows the content of a memory area for describing that shown in FIG Symbols A.

In der Fig. 1 ist ein programmierbarer Festwertspeicher PROM dargestellt, dessen einzelne Speicherzeilen SZ durch eine Grobadresse und eine Fein adresse angesteuert werden können.In Fig. 1 a programmable read-only memory PROM is shown, its individual memory lines SZ controlled by a coarse address and a fine address can be.

Dabei wird die Grobadresse, also die Adressierung eines Speicherbereiches SB durch den Symbolcode SC gebildet. Mit dem Symbolcode SC wird also ein Speicherbereich SB adressiert, worin die Gestalt des zur Anzeige bestimmten Symbols in allen Einzelheiten beschreiben ist. Um die weitere Funktion der Schaltungsanordnung besser erläutern zu können, wird zunächst anhand der Fig. 2 bis !; beschrieben, in welcher Weise die Gestalt eines Symbols S im programmierbaren Festwertspeicher PROM abgelegt ist.This is the rough address, i.e. the addressing of a memory area SB formed by the symbol code SC. The symbol code SC thus becomes a memory area SB addressed, in which the shape of the symbol intended to be displayed in full detail is to describe. To better explain the further function of the circuit arrangement to be able to, is first with reference to Figures 2 to!; described in what way the shape of a symbol S is stored in the programmable read-only memory PROM.

In der Fig. 2 ist dargestellt, wie ein Symbol, im Beispiel das A,an einer beliebigen Stelle in der Anzeigeeinrichtung erscheinen kann. Die einzelnen Bildpunkte BP sind dabei in Anzeigezeilen AZ und Anzeigespalten AS angeordnet. Je nach Ausgestaltung des Symbols können einzelne Punkte angesteuert werden, so daß sie sichtbar sind, und andere bleiben unsichtbar. Im vorliegenden Fall werden für die Darstellung des in Fig. 2 gezeigten Symbols zehn Anzeigezeilen AZ und neun Anzeigespalten AS teilweise in Anspruch genommen. Für jede Anzeigespalte AS sind eine oder mehrere Speicherzeilen SZ vorgesehen, die angeben, wieviele Bildpunkte BP innerhalb einer Anzeigespalte AS anzusteuern sind.In Fig. 2 it is shown how a symbol, in the example the A, on can appear anywhere in the display device. The single ones Image points BP are arranged in display lines AZ and display columns AS. Ever Depending on the design of the symbol, individual points can be controlled so that they are visible and others remain invisible. In the present case, for the representation of the symbol shown in FIG. 2 has ten display lines AZ and nine display columns AS partially used. For each display column AS are one or more Memory lines SZ provided, which indicate how many pixels BP within a Display column AS are to be controlled.

In jeder Speicherzeile SZ sind beispielsweise acht Bit vorgesehen, die folgende Bedeutung haben: DO bis D3 = Angabe der Anzahl von aufeinander folgenden gleichartigen Bildpunkten BP D4 = Angabe darüber, ob die nächste Speicherzeile SZ noch zur gleichen oder schon zur nächsten Anzeigespalte AS gehört.For example, eight bits are provided in each memory line SZ, have the following meaning: DO to D3 = indication of the number of consecutive similar image points BP D4 = indication of whether the next memory line SZ belongs to the same or already to the next display column AS.

1)5 = Bit für Invertierung D6 = Angabe darüber, ob die mit den Bits DO bis D3 bezeichnete Anzahl von Bildpunkten BP anzusteuern ist oder nicht D7 = Kennzeichnung der letzten Speicherzeile SZ in einem Speicherbereich SB. 1) 5 = bit for inversion D6 = indication of whether the number of pixels BP designated by the bits DO to D3 is to be controlled or not D7 = identification of the last memory line SZ in a memory area SB.

Für die in der Fig. 2 angegebene Gestalt des Symbols S ist die in Fig. 4 angegebene Tabelle maßgebend, die im folgenden beschrieben wird. Jeder Anzeigespalte AS besteht im vorliegenden Beispiel aus zehn Bildpunkten BP. Das gesamte Symbol S beinhaltet neun Anzeigespalten AS. Die erste Anzeigespalte AS1 enthält nur nicht angesteuerte Bildpunkte BP. Deshalb ist die zugehörige Speicherzeile SZ, womit die Anzeigespalte AS1 beschrieben wird wie folgt ausgebildet.For the shape of the symbol S given in FIG. 2, the in Fig. 4 given table is decisive, which is described in the following. Each display column In the present example, AS consists of ten pixels BP. The entire symbol S contains nine display columns AS. The first display column just does not contain AS1 controlled pixels BP. Therefore the associated memory line is SZ, with which the Display column AS1 described is formed as follows.

Die Bits DO bis D3 enthalten binär verschlüsselt die Ziffer zehn, weil zehn aufeinanderfolgende gleichartige Bildpunkte BP in der ersten Anzeigespalte AS1 enthalten sind. Das Bit D4 ist gesetzt, weil die nächste Speicherzeile SZ bereits zur nächsten Anzeigespalte AS2 gehört.Bits DO to D3 contain the digit ten in binary code, because ten consecutive similar pixels BP in the first display column AS1 are included. Bit D4 is set because the next memory line SZ is already belongs to the next display column AS2.

Die Bits DS, D6 und D7 sind nicht gesetzt, weil es sich nicht um eine Invertierung handelt (D5): weil die mit den Bits DO bis D3 angegebenen Bildpunkte BP nicht aktiviert sind (D6), und weil der Speicherbereich SB für das betreffende Symbol S noch nicht beendet ist (D7).Bits DS, D6 and D7 are not set because they are not Inversion acts (D5): because the pixels specified with bits DO to D3 BP are not activated (D6), and because the memory area SB for the relevant Symbol S has not yet ended (D7).

Bei der zweiten Anzeigespalte AS2 sind zunächst drei Bildpunkte BP nicht aktiviert, weshalb in den Bits DO bis D die Ziffer 7 verschlüsselt ist. Das Bit Da ist nicht gesetzt, weil die gleiche Anzeigespalte AS2 mit der nächsten Speicherzeile SZ fortgesetzt wird. Auch die Bits D5 bis D7 sind nicht gesetzt, weil die vorher beschriebenen Gegebenheiten auch bei dieser Speicherzeile SZ zutreffen.In the case of the second display column AS2, there are initially three image points BP not activated, which is why the digit 7 is encrypted in bits DO to D. That Bit Da is not set because the same display column AS2 with the next memory line SZ is continued. Bits D5 to D7 are also not set because they were set before The conditions described also apply to this memory line SZ.

Als nächstes folgen in der zweiten Anzeigespalte AS2 sechs aktivierte Bildpunkte BP, weshalb die Ziffer sechs in den Bits DO bis 1)3 eingetragen ist. Da diese sechs Bildpunkte BP aktiviert sind, ist das Bit D6 gesetzt. Die Beschreibung der zweiten Anzeigespalte AS2 ird mit der nächsten Speicherzeile SZ fortgesetzt und abgeschlossen.Next, there are six activated ones in the second display column AS2 Image points BP, which is why the number six is entered in bits DO to 1) 3. Since these six pixels BP are activated, bit D6 is set. The description the second display column AS2 is continued with the next memory line SZ and completed.

Diese dritte Speicherzeile SZ der zweiten Anzeigespalte cS2 enthält die Angabe, daß ein nicht aktivierter Bildpunkt (1)6 nicht gesetzt) vorhanden ist. Zum Kennzeichen ta91lr, daß als nächstes eine neue Anzeigespalte (ASz) beschrieben wird, ist das Bit D4 gesetzt.This third memory line SZ contains the second display column cS2 the indication that a non-activated pixel (1) 6 not set) is available. Regarding the indicator ta91lr, that next a new display column (ASz) is written, bit D4 is set.

Nach dem gleichen Prinzip wird die dritte Anzeigespalte AS3 beschrieben, mit dem einzigen Unterschied, daß zuerst nur zwei nicht aktivierte Bildpunkte BP angegeben sind, sodann sieben aktivierte Bildpunkte folgen und zuletzt wieder ein nicht aktivierter Bildpunkt angegeben ist. Aus diesem Grund entspricht die letzte Speicherzeile SZ der dritten Anzeigespalte AS3 dem Inhalt der letzten Speicherzeile SZ der zweiten Anzeigespalte AS2.The third display column AS3 is described according to the same principle, with the only difference that initially only two non-activated pixels BP are specified, followed by seven activated pixels and finally on again a non-activated pixel is specified. Because of this, the last one is the same Memory line SZ of the third display column AS3 the content of the last memory line SZ of the second display column AS2.

Wie aus Fig. 2 orsichtlich ist, sind die nächsten Anzeigespalten AS4 bis 6 gleichartig aufgebaut. Da hier ein mehrfacher Wechsel zwischen nicht aktivierten und aktivierten Bildpunkten BP gegeben ist, werden zur Beschreibung einer derartigen Anzeigespalte AS mehr Speicherzeilen SZ benötigt. Wie in Fig. 4 dargestellt ist, sagt die erste Speicherzeile SZ für die vierte Anzeigespalte AS4 aus, daß zunächst ein nicht aktivierter Bildpunkt BP vorhanden ist. Die nächsten drei Speicherzeilen SZ geben an, daß zunächst zwei aktivierte Bildpunkte BP,sodann zwei nicht aktivierte und danach wieder zwei aktivierte Bildpunkte BP folgen. Den Abschluß der vierten Anzeigespalte AS4 bilden drei nicht aktivierte Bildpunkte. Zum Zeichen dafiir, daß die nächste Speicherzeile SZ bereits zur nächsten Anzeigespalte ASS gehört ist das Bit D4 gesetzt.As can be seen from Fig. 2, the next display columns are AS4 up to 6 constructed in the same way. Since there is a multiple change between not activated and activated pixels BP are given to describe such Display column AS requires more memory lines SZ. As shown in Fig. 4, says the first memory line SZ for the fourth display column AS4 that first a non-activated pixel BP is present. The next three lines of memory SZ indicate that initially two activated pixels BP, then two not activated and then two activated pixels BP follow again. The conclusion of the fourth Display column AS4 form three non-activated pixels. As a sign that the next memory line SZ already belongs to the next display column ASS is that Bit D4 set.

Da im vorliegenden Fall ein symmetrisches Symbol S angezeigt werden soll, sind jeweils zwei oder mehr zur Beschreibung einer Anzeigespalte AS vorhandene Speicherzeilengruppen einander gleich. Deshalb ist auch die Speicherzeile SZ, womit die neunte Anzeigespalte AS9 beschrieben wird, in ihrem Inhalt gleich der Speicherzeile SZ für die Beschreibung der ersten Anzeigespalte AS1, mit dem einzigen Unterschied, daß das Bit D7 gesetzt ist, womit das Ende des gesamten für das Symbol S zuständigen Speicherbereiches SB markiert wird.Since in the present case a symmetrical symbol S is displayed should, two or more are available to describe a display column AS Storage line groups equal to each other. Therefore the memory line is also SZ, with which the ninth display column AS9 is described with the same content as the memory line SZ for the description of the first display column AS1, with the only difference that the bit D7 is set, whereby the end of the whole responsible for the symbol S is Memory area SB is marked.

Aus den im programmierbaren Speicher PROM befindlichen Daten werden Bildpunktinformationen gewonnen, die zunächst in einen Zwischenspeicher ZS gelangen1 um von dort an den Dateneingang DE der Anzeigeeinrichtung AE weitergegeben zu werden. Im Zwischenspeicher ZS ist für jeden Bildpunkt BP ein Bit gesetzt, wenn dieser aktiviert werden soll. Der Zwischenspeicher ZS wird über einen Adreßmultiplexer AMUX adressiert, wobei die Adressen für das Einschreiben ADS durch eine Adreßrecheneinheit ARE gebildet werden.The data in the programmable memory PROM become Image point information obtained, which is first placed in a buffer ZS1 to be passed from there to the data input DE of the display device AE. A bit is set in the intermediate memory ZS for each pixel BP when this is activated shall be. The buffer ZS is addressed via an address multiplexer AMUX, whereby the addresses for writing ADS are formed by an address arithmetic unit ARE will.

Die Adreßrecheneinheit ARE bildet für jeden einzelnen Bildpunkt BP die Adresse zu dessen Einspeicherung in den Zwischenspeicher ZS. Dies geschieht durch eine Verknüpfung der im programmierbaren Zwischenspeicher PROM vorhandenen Informationen mit dem Adreßcode AC, der angibt, an welcher Stelle in der Anzeigeeinheit AE sich ein anzuzeigendes Symbol S befinden soll. Mit dem Adreßcode AC wird also der erste Punkt einer Fläche F gekennzeichnet, in der sich ein Symbol befindet. Deshalb braucht der Adreßcode AC bei mehreren aneinandergereiht darzustellenden Symbolen S nur beim ersten Symbol angegeben zu werden.The address arithmetic unit ARE forms BP for each individual pixel the address for its storage in the intermediate memory ZS. this happens by linking the existing in the programmable buffer PROM Information with the address code AC, which indicates where in the display unit AE there should be a symbol S to be displayed. With the address code AC the first point of an area F in which a symbol is located. Therefore, the address code AC needs to be displayed if there are several Symbols S to be specified only for the first symbol.

Mit dem Symbolcode SC wird der Speicherbereich SB angesteuert, in dem das anzuzeigende Symbol S beschrieben ist.The memory area SB is controlled with the symbol code SC, in which the symbol S to be displayed is described.

Daraufhin wird die erste Speicherzeile SZ von diesem Speicherbereich SB ausgelesen. Die in den Bits DO bis D3 enthaltene Information gelangt zur Adreßrecheneinheit ARE und gibt an, wie viele auf den ersten Bilipunkt BP folgende Adreßschritte zu vollziehen sind. Zu diesem Zweck ist in der Adreßrecheneinheit ARE ein Zähler vorgesehen, der solange fortgeschaltet wird, bis der Zählerstand mit dem Binärwert übereinstimmt, wie er durch die Bits DO bis D3 des programmierbaren Festwertspeichers PROM angegeben ist. Unter einer jeden von einer Speicherzeile SZ beschriebenen Adreßgruppe wird dabei in Abhängigkeit davon,ob das Bit D6 gesetzt ist, jeweils ein Bit in den Zwischenspeicher ZS eingetragen.The first memory line is then SZ from this memory area SB read out. The information contained in bits DO to D3 is sent to the address computing unit ARE and indicates how many address steps to be added to the first bilipoint BP are carried out. For this purpose, a counter is provided in the address arithmetic unit ARE, which is incremented until the counter reading agrees with the binary value, as indicated by bits DO to D3 of the programmable read-only memory PROM is. Under each address group described by a memory line SZ depending on whether bit D6 is set, one bit in each case in the buffer ZS registered.

Nach dem Abarbeiten einer Speicherzeile SZ in der AdreB- recheneinheit ARE erhält ein Zeilenzähler ZZ ein Zähltakt, so daß im programmierbaren Festwertspeicher PROM automatisch die nächste Speicherzeile SZ angesteuert wird, die zum gleichen Symbol gehört. Wird beim Auslesen einer Speicherzeile SZ erkannt, daß eine Anzeigespalte AS beendet ist, weil das Bit D4 gesetzt ist, so addiert die Adreßrecheneinheit ARE einen vorbestimmten Betrag zur vorher bestehenden Einschreibadresse ADS, so daß im Zwischenspeicher ZS die für die nächste Anzeigespalte AS einzutragenden Bits an die richtige Stelle gelangen. Die zeilenweise Fortschaltung der Adressierung fiir den programmierbaren Festwertspeicher PROM durch den Zeilenzähler ZZ wird so lange fortgesetzt, bis bei der letzten zu einem Speicherbereich SB gehörenden Speicherzeile SZ das gesetzte Bit D7 erkannt wird. Damit wird der Zeilenzähler ZZ in seine Ausgangslage zurückgestellt und die Adreßrecheneinheit ARE für den Empfang eines neuen Adreßcodes AC vorbereitet. Es wird außerdem zu diesem Zeitpunkt in nicht dargestellter Weise ein Befehl abgegeben, womit der nächste Symbolcode SC abgerufen wird. Falls kein neuer Adreßcode AC erscheint, wird das nächste adressierte Symbol S bzw. die es beschreibenden Daten so in den Zwischenspeicher ZS eingetragen, daß die Anzeige des neuen Symbols S in der Anzeigeeinrichtung AE unmittelbar anschließend an das zuvor angesteuerte Symbol S erfolgt.After processing a memory line SZ in the AdreB computing unit ARE receives a line counter ZZ a counting clock, so that in the programmable read-only memory PROM automatically controls the next memory line SZ, which is the same Symbol heard. If, when reading out a memory line SZ, it is recognized that a display column AS has ended because bit D4 is set, the address arithmetic unit ARE adds a predetermined amount to the pre-existing write-in address ADS, so that in the buffer ZS the bits to be entered for the next display column AS get to the right place. The line-by-line progression of the addressing for the programmable read-only memory PROM by the line counter ZZ is so continued for a long time until the last memory line belonging to a memory area SB SZ the set bit D7 is recognized. The line counter ZZ is thus in its starting position reset and the address arithmetic unit ARE for receiving a new address code AC prepared. It is also not shown at this point in time a command issued, with which the next symbol code SC is retrieved. If not If a new address code AC appears, the next symbol addressed is S or it Descriptive data entered in the buffer ZS that the display of the new symbol S in the display device AE immediately following the previously activated symbol S takes place.

Wenn auf diese Weise die Daten von allen anzuzeigenden Symbolen S, also jeder einzelne Bildpunkt BP, in den Zwischenspeicher ZS eingeschrieben sind, so können die Bildpunkt-Informationen zur Anzeigeeinheit AE übertragen werden. Die Anzeige einheit AE wird dabei von einem Tertikal- und einem Horizontal-Zähler VHZ synchronisiert mit einer Horizontal-Synchronisation HS und einer Vertikal-Synchronisation VS. Gleichzeitig werden durch die Vertikal- und Horizontal-Zähler Ausleseadressen ADL gebildet, die über den Adreßmultiplexer AMUX an den Zwischenspeicher ZS angelegt werden. Damit gelangt immer dann ein gesetztes Bit an den Dateneingang DE der Anzeigeeinheit AE wenn der gerade angesteuerte Bildpunkt BP zu aktivieren ist. Zu diesem Zweck werden nicht darge- stellte Bildpunktzähler in der Anzeigeeinheit Af die Vertikal-Horizontal-Zähler VHZ von einem Bildpunkttaktgeber BPT angesteuer zu s ist außerdem vorgesehen, daß der Inhalt verschieden großer Flächen F innerhalb der Anzeigeeinrichtung AE invertiert dargestellt werden können. Dabei werden alle aktivierten Bildpunkte BP abgeschaltet und alle nicht invertierten Bildpunkte BP werden aktiviert. Dies geschieht dadurch, daß die in Frage kommenden Bildpunktinformationen im Zwischenspeicher ZS beim Auslesen über einen Inverter I auf den Eingang zurfickgeführt werden, wobei die Bits die jeweils gegenteilige Bedeutung einnehmen. Zur Steuerung eines derartigen Vorganges wird ein besonderer Symbolcode SC angeboten, womit im programmierbaren Festwertspeicher PROM wie zuvor beschrieben ein Speicherbereich SB angesteuert wird.In this way, when the data of all symbols to be displayed S, So every single pixel BP is written into the buffer ZS, in this way, the pixel information can be transmitted to the display unit AE. the The display unit AE is made up of a vertical and a horizontal counter VHZ synchronized with a horizontal synchronization HS and a vertical synchronization VS. At the same time, the vertical and horizontal counters provide read-out addresses ADL is formed, which is applied to the buffer ZS via the address multiplexer AMUX will. This means that a set bit is always sent to the data input DE of the display unit AE if the currently controlled pixel BP is to be activated. To this end are not shown put pixel counter in the display unit Af the vertical-horizontal counter VHZ controlled by a pixel clock BPT to s it is also provided that the content of different sized areas F within the display device AE can be shown inverted. Everyone will activated pixels BP switched off and all non-inverted pixels BP are activated. This is done by the fact that the pixel information in question in the intermediate memory ZS when reading out via an inverter I to the input zurfickführung where the bits have the opposite meaning. For controlling such a process is offered a special symbol code SC, which im programmable read-only memory PROM as previously described a memory area SB is controlled.

In diesem Speicherbereich SB sindX soviele Speicherzeilen SZ mit gleichartigem Inhalt und jeweils gesetztem Bit D5 wie dies der Größe einer Fläche F entspricht. Beim Auslesen des Inhaltes eines Speicherbereiches SBder eine zu invertierende Fläche F beschreibt, erscheint bei jeder ausgelesenen Speicherzeile SZ das Bit D5, womit die Invertierlogik IL anspricht. So lange wie das jeweils gesetzte Bit D5 die Invertier-Information liefert, kann das invertierte Ausgangssignal des Zwischenspeichers ZS über die Invertierlogik IL an den Eingang des Zwischenspeichers ZS gelangen, so daß in der mit dem angesteuerten Speicherbereich SB bezeichneten Fläche F alle Bildpunkt-Bits umgedreht werden. Da diese umgekehrten Bildpunkt-Informationen an den Dateneingang DE der Anzeigeeinrichtung AE gelangen, erfolgt die gewünschte invertierte Anzeige.In this memory area SB there are X as many memory lines SZ with the same type Content and set bit D5 as this corresponds to the size of an area F. When reading out the content of a memory area SB the area to be inverted F describes, the bit D5 appears with every read memory line SZ, which means the inverting logic IL responds. As long as the respectively set bit D5 is the inverting information supplies, the inverted output signal of the buffer ZS via the inverting logic IL get to the input of the buffer ZS, so that in the with the controlled Memory area SB designated area F, all pixel bits are reversed. There this reversed pixel information to the data input DE of the display device AE, the desired inverted display appears.

Mit dem Adreßcode AC kann erreicht werden, daß die zu invertierende Fläche F an eine beliebige Stelle der Anzeigeeinheit AE gesetzt wird. Die zu invertierenden Flächen F sind grundsätzlich rechteckig, wobei für jede Form und Größe im programmierbaren Festwertspeicher PROM ein besonderer Speicherbereich SB vorgesehen sein muß.The address code AC can be used to ensure that the Area F is placed anywhere on the display unit AE. The ones to be inverted Areas F are basically rectangular, with programmable for each shape and size Read-only memory PROM a special memory area SB must be provided.

Die einzelnen Speicherzeilen SZ eines solchen Speicherbereiches SB haben bis auf die letzte Speicherzeile SZ, wo das Bit D7 gesetzt ist, alle den gleichen Inhalt.The individual memory lines SZ of such a memory area SB except for the last memory line SZ, where bit D7 is set, all have the same Contents.

Dabei wird mit den Bits DO bis D3 die Breite der Fläche bezeichnet, und mit der Anzahl der Speicherzeilen SZ die länge der Fläche F festgelegt. Sollte die Breite der Fläche F größer sein, als dies mit der in den Bits DO bis D3 unterzubringenden Anzahl von Bildpunkten möglich ist, so muß ein zweiter Speicherbereich SB zur Verbreiterung der Fläche vorgesehen werden. Bei der Beschreibung von zu invertierenden Flächen F ist es denkbar, Speicheraufwand einzusparen, weil beinahe alle Speicherzeilen SZ eben gleichen Inhalt aufweisen, jedoch ist dann eine zusätzliche andere Speicherorganisation notwendig,womit verbunden ist, daß auch die liogikanordnungen komplizierter werden.The bits DO to D3 denote the width of the area, and the length of the area F is determined by the number of memory lines SZ. Should the width of the area F must be greater than that to be accommodated in the bits DO to D3 Number of pixels is possible, a second memory area SB must be used for widening of the area. When describing surfaces to be inverted F it is conceivable to save memory overhead, because almost all memory lines SZ just have the same content, but then there is an additional, different memory organization necessary, which means that the logic arrangements are also becoming more complicated.

Claims

Circuit arrangement for controlling a display device P a t e n t a n s p r ü c h e fE Circuit arrangement for controlling a display device, in which various symbols are individually controlled by those arranged in a matrix Pixels can be formed, with rows and columns of each pixel are freely selectable, and counters are provided to form the control addresses, and a read-only memory is addressed with codes identifying symbols, characterized in that in a programmable read-only memory (PROM) for each representable symbol (S) of any shape and size a memory area (SB) is available, in which å each individual memory line (SZ) has a display column (AS) of a symbol (S) or a part thereof, each with similar pixels (BP) describes their number (DO to D3) and appearance (D6) with the corresponding bit or bit combinations is specified.

2. Circuit arrangement according to claim 1, characterized in that a bit (D4) is provided in each memory line (SZ), which indicates whether the next memory line (SZ) is to the same or the next display column (AS) belongs to a symbol (S).

3. Circuit arrangement according to claim 1, characterized in that a line counter (ZZ) is provided, which stores the individual memory lines (SZ) of a Symbols (S) one after the other until one in the last one to this one Symbol (S) belonging memory line (SZ) set bit (D7) the end of this Symbol (S) belonging memory area (SB) is recognized.

4. Circuit arrangement according to claim 1, characterized in that with an additional address code (AC) that can be entered with the content of the the symbol code (SC) controlled memory area (SB) of the programmable read-only memory (PROM) is linked, the spatial position of the symbol (S) on the display device (AE) can be determined.

5. Circuit arrangement according to claim 1, characterized in that a buffer (ZS) is provided, into which the programmable read-only memory (PROM) read out information is stored, with the addressing of the respective bit assigned to a pixel (BP) from the contents of the memory lines (SZ) of the programmable read-only memory (PROM) and the address code (AZ) with a Calculated from counters and logical links existing address calculation unit (ARE) will.

6. Circuit arrangement according to claim 5, characterized in that the address computing unit (ARE) with the data outputs (D) of the programmable read-only memory (PROM) is connected and can also accommodate the address code (AC).

7. Circuit arrangement according to claim 6, characterized in that in the absence of an address code (AC) when a new symbol code (SC) is sent, automatically the address for the buffer (ZS) in the address computing unit (ARE) is changed by a specified amount when the end of the memory area (SB) of a symbol (S) is recognized, and that consequently the next symbol (S) immediately is then displayed.

8. Circuit arrangement according to claim 5, characterized in that a single-column memory with random access is used as the intermediate memory (ZS) will.

9. Circuit arrangement according to claim 5, characterized in that the intermediate memory (ZS) is a dynamic memory, which by cyclical Addressing when reading out does not require any special refresh cycles.

10. Circuit arrangement according to claim 5, characterized in that upon detection of a bit (D4) which identifies the next display column (AS) the column counter in the address arithmetic unit (ARE) is increased by one, and a display line counter also located in the address arithmetic unit (ARE) is reset to an absolute value specified by the address code (AC).

11. Circuit arrangement one of claims 1 to 10, characterized in that that an inverting logic (IL) is provided, with the help of which the content is different large base areas (F) in the display device (AE) due to a given Commands' consisting of symbol code (SC) and address code (AC) with position specification can be displayed inverted, and that for this purpose within the programmable Read-only memory (PROM) for each size of a base area (F) a memory area (SB) is provided.

12. Circuit arrangement according to claim 11, characterized in that r that with each memory area provided for the inversion any size rectangular Base areas (F) can be formed.

13. Circuit arrangement according to one of claims 11 or 12, characterized characterized in that in which to identify a base area to be inverted (F) provided memory area (SB) in each memory line (SZ) a special one Bit (D5) is set.

14. Circuit arrangement according to claim 11, characterized in that that between the output and the input of the buffer (ZS) an inverter (I) is switched, by means of which all information is inverted bit by bit, the are in the address area of a base area to be inverted (F).