DE3321450A1 - TIMER-CONTROLLED SYSTEM OF MULTIPLE AUDIO COMPONENTS - Google Patents
TIMER-CONTROLLED SYSTEM OF MULTIPLE AUDIO COMPONENTSInfo
- Publication number
- DE3321450A1 DE3321450A1 DE19833321450 DE3321450A DE3321450A1 DE 3321450 A1 DE3321450 A1 DE 3321450A1 DE 19833321450 DE19833321450 DE 19833321450 DE 3321450 A DE3321450 A DE 3321450A DE 3321450 A1 DE3321450 A1 DE 3321450A1
- Authority
- DE
- Germany
- Prior art keywords
- components
- component
- timer
- audio
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B31/00—Arrangements for the associated working of recording or reproducing apparatus with related apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/20—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver
- H04B1/205—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver with control bus for exchanging commands between units
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Electronic Switches (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
.a-.a-
GRÜNECKER. KINKELDEY. STOCKMAIR & PARTNERGRÜNECKER. KINKELDEY. STOCKMAIR & PARTNER
PATENTANWÄLTEPATENT LAWYERS
A. GRÜNECKER. IM.M DR H. KINKELOEV. CM.-» DR W STOCKMAlR. ο*-* DR K. SCHUMANN, cm.-* P. H. JAKOB. m.«s DR. G BEZOLO. o-l-o«·« W. MEISTER, «.««ι H HILGERS. »ι,οα DR H. MEYER-PLATH. ο·A. GRÜNECKER. IM.M DR H. KINKELOEV. CM.- »DR W STOCKMAlR. ο * - * DR K. SCHUMANN, cm .- * P. H. JAKOB. m. «s DR. G BEZOLO. olo «·« W. MEISTER, «.« «ι H HILGERS. »Ι, οα DR H. MEYER-PLATH. ο ·
PIONEER ELECTRONIC CORPORATION No. 4-1, Meguro 1-chome Meguro-kuPIONEER ELECTRONIC CORPORATION No. 4-1, Meguro 1-chome Meguro-ku
Tokyo, JapanTokyo, Japan
P 18 091P 18 091
Zeitgebergesteuertes System aus mehreren Audio-Komponenten Timer-controlled system made up of several audio components
P 18091 - 2» -P 18091 - 2 »-
Zeitgebergecteuertes System aus mehreren Audio-KomponentenTime-controlled system made up of several audio components
Beschreibungdescription
Die Erfindung betrifft ein Steuersystem für Audio-Komponenten, und insbesondere eine auf einer Zeitbasis arbeitende Steuereinrichtung für ein Audio-Komponenten-System, das aus einer Vielzahl von einzelnen Komponenten oder Bauteilen besteht.The invention relates to a control system for audio components, and more particularly to operating on a time base control unit for an audio component system consisting of a plurality of individual components or parts.
Bei solchen Audio-Komponenten kann es sich beispielsweise um Tuner, Verstärker, Kassettenrekorder oder ähnliche Kompo~ nenten handeln.Such audio components can be, for example, tuners, amplifiers, cassette recorders or similar components act nents.
Zeitgeber für die Ein- und Abschaltung von Audio-Komponenten werden in weitem Umfang eingesetzt» In jüngster Zeit werden solche Zeitgeber auch bei mobilen Audio-Komponenten-Syste- m®n angewandt, um die Funktion solcher Systeme su steuern» Außerdem sind in letzter Zeit Tuner angekündigt worden, die mit Zeitgebern ausgerüstet sind»Timer for switching on and off of audio components are widely employed "Recently, such a timer also be applied to mobile audio component systemic m ® n to the function of such systems control su" Moreover, lately Tuners have been announced that are equipped with timers »
Diese Systeme sind jedoch darauf beschränkt, nun? die Funktion des Tuners zu steuern? sie können nicht so angepaßt werden, daß auch die Funktion anderer Komponenten in dem System, wie beispielsweise eines Kassettendecks, gesteuert werden können.However, these systems are limited to that, now? the function of the tuner to control? they cannot be adapted in such a way that the function of other components in the system, such as a cassette deck, can be controlled.
Ein wesentlicher Nachteil eines solchen Systems liegt also darin, daß zwar mit dem Zeitgeber eine bestimmte Komponente gesteuert werden kann, die anderen Komponenten des Systems jedoch noch weiter erregt und in Betrieb bleiben, obwohl ihre Audio-Ausgangssignale nicht mehr weitergegeben werden» Deshalb ist der Energieverbrauch solcher Systems viel höherA major disadvantage of such a system is that although a certain component is associated with the timer can be controlled, but the other components of the system will still be energized and kept operating, though their audio output signals are no longer passed on »This is why the energy consumption of such systems is much higher
P 18091 . (frais unbedingt erforderlich.P 18091. (frais absolutely necessary.
Ein weiterer Nachteil liegt darin, daß während des Betriebes eines Tuners ein Band-Wigdergabegerät die eingesetzte Bandkassette weitertransportieren kann. Wenn also der Benutzer dann das Bandwjsdergabegerät einschaltet, befindet sich im allgemeinen das Band nicht am gewünschten Start.Another disadvantage is that while a tuner is in operation, a tape playback device is used Can advance the tape cassette. So when the user turns on the tape player, that is In general, the tape does not start at the desired start.
Und schließlich ist noch nachteilig, daß für alle Komponenten mit Ausnahme des Tuners eine Audio-Sperrschaltung vorgesehen sein muß. Eine solche Schaltung ist jedoch kost spielig, und auch die für die Realisierung des Konzeptes erforderliche Verdrahtung zwischen den Komponenten ist komplex und entsprechend teuer.Finally, it is also disadvantageous that all components with the exception of the tuner have an audio blocking circuit must be provided. However, such a circuit is expensive, and so is that for realizing the concept The necessary wiring between the components is complex and correspondingly expensive.
Es ist deshalb ein Ziel der vorliegenden Erfindung, ein Steuersystem für Audio-Komponenten zu schaffen, das durch einen einzigen Zeitgeber gesteuert wird; weiterhin soll gewährleistet werden, daß zu jedem bestimmten Zeitpunkt immer nur eine einzige Komponente in Betrieb ist.It is therefore an object of the present invention to provide a control system for audio components that is implemented by a single timer is controlled; furthermore it should be guaranteed that at any given point in time only one component is in operation at a time.
Diese wird erfindungsgemäß durch ein System aus mehreren Audio-Komponenten erreicht, bei dem die verschiedenen Komponenten des Systems in einer vorgegebenen Prioritäts-Reihenfolge angeordnet sind. Wenn eine Komponente in Betrieb gesetzt wird, können die Komponenten des Systems, die eine niedrigere Priorität haben, keine Energie, also keinen Strom, empfangen. Wenn ein Zeitgeber einen Ausgangs impuls erzeugt, werden alle Komponenten in diesem Audio-System zurückgesetzt, so daß der Benutzer dann auswählen kann, welche der Komponenten er in Betrieb setzen will.This is achieved according to the invention by a system of several audio components in which the various Components of the system are arranged in a predetermined priority order. When a component is in operation is set, the components of the system that have a lower priority, no energy, so no electricity, received. When a timer generates an output pulse, all components in that audio system become reset so that the user can then choose which of the components he wants to put into operation.
ο α β αο α β α
PD Oa «ο PD Oa «ο
β β α ο ο β β α ο ο
α ο ο ο · ο αα ο ο ο · ο α
* οο λ ύ ο ο* οο λ ύ ο ο
φ ρ ο « D οφ ρ ο «D ο
332Η50332Η50
P 18091P 18091
ι · 5 ·ι · 5 ·
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden, scheraafci-The invention is described below on the basis of exemplary embodiments with reference to the enclosed, scheraafci-
schen Zeichnungen näher erläutert. Es zeigen 5cal drawings explained in more detail. It show 5
Fig. 1 ein Blockdiagramm eines Audio-Systems nach der vorliegenden Erfindung, Fig. 1 is a block diagram of an audio system according to the present invention .
Fig. 2 ein Schaltdiagramm der Teile des Systems nach Fig. 1, die das ZeitgeberSteuersystemFigure 2 is a circuit diagram of the parts of the system of Figure 1 that make up the timer control system
nach der Erfindung enthalten, undincluded according to the invention, and
Fig. 3 ein ähnliches Diagramm wie Fig. 2, wobei jedoch eine alternative Ausführungsforra der Erfindung dargestellt ist.Fig. 3 is a diagram similar to Fig. 2, but showing an alternative embodiment of the invention.
Figur 1 zeigt ein Blockdiagramm eines Systems aus mehreren Audio-Komponenten, das gemäß dem Grundprinzip der vorliegenden Erfindung aufgebaut ist. Dieses System aus mehreren Audio-Komponenten enthält Komponenten bzw= Bauteile 1, 2, ...m, m+1. Das Audio-Ausgangssignal von jeder Komponente wird an einen Ausgangssignal-Bus B angelegt, der eine sogenannte "verdrahtete ODER" Technik verwendet. Das auf dem Äusgangssignal-Bus B liegende Signal wird durch einea aus-= gangsverstärker D verstärkt und dann auf einen Lautsprecher Ξ gegeben.FIG. 1 shows a block diagram of a system comprising a plurality of audio components which is constructed in accordance with the basic principle of the present invention. This system of several audio components contains components or = components 1, 2, ... m, m + 1. The audio output signal from each component is applied to an output signal bus B which uses what is known as a "wired OR" technique. The signal on the output signal bus B is amplified by an output amplifier D and then sent to a loudspeaker Ξ.
Jeder Komponente dieses Systems ist eine bestimmte Stelle in einer Prioritäts-Reihenfolge zugeordnet. Beim vorliegenden Beispiel soll angenommen werden, daß die Prioritäts-Reihenfolge von der Komponente 1 bis zur Komponente nn-1 abnimmt. Das heißt also, daß bei dem System nach Fig. 1 die Komponente 1 die höchste Priorität und die Komponente m+1 die niedrigste Priorität der dargestellten Komponenten haben.Each component of this system is assigned a specific position in a priority order. With the present For example, it should be assumed that the priority order from component 1 to component nn-1 decreases. This means that in the system according to FIG. 1, component 1 has the highest priority and the component m + 1 is the lowest priority of the components shown to have.
332H50332H50
Ρ 18091Ρ 18091
6 * 6 *
Jede Komponente ist mit einer Steuerschaltung versehen. Wenn die entsprechende Komponente durch den Benutzer eingeschaltet wird, sperrt die Steuerschaltung der entsprechenden Komponente ein Signal A1, ..., A , A + -, welches den Energiefluß zu den nachfolgenden Komponenten in der Prioritäts-Reihenfolge sperrt. Wenn beispielsweise die Komponente 1 mit der höchsten Priorität eingeschaltet wird, unterbricht das Signal A1 die Energiezuführung zu dem Komponenten 2, ...Am,Each component is provided with a control circuit. When the corresponding component is switched on by the user, the control circuit of the corresponding component blocks a signal A 1 , ..., A, A + -, which blocks the flow of energy to the following components in the order of priority. For example, if component 1 with the highest priority is switched on, signal A 1 interrupts the power supply to component 2, ... A m ,
Ein Zeitgeber T ist in der Steuerschaltung der Komponente m enthalten. Das Ausgangssignal von dem Zeitgeber T wird je über eine Leitung C zu Rücksetz-Eingängen der Steuerschaltungen jeder Komponente 1, ... m, m+1 , geführt. Dieses Signal auf der Leitung C dient dazu, alle Komponenten in dem System abzuschalten, so daß die Bedienungsperson selektiv eine beliebige Komponente einschalten kann.A timer T is included in the control circuit of the component m. The output from the timer T becomes each via a line C to reset inputs of the control circuits of each component 1, ... m, m + 1. This signal on line C is used to switch all components in turn off the system so that the operator can selectively turn on any component.
Das System nach Fig. 1 soll im Detail unter Bezugnahme auf Fig. 2 erörtert werden, die ein detailliertes Schaltdiagramm der Steuerschaltungen und der zugehörigen Bereiche des Systems nach Fig. 1 zeigt. In Fig. 1 werden;die gleichen Bezugszeichen dazu verwendet, um die Fig. 1 entsprechenden Komponenten zu identifizieren. Weiterhin soll angenommen werden, daß es sich bei der Komponente 1, die bei diesem System die höchste Priorität hat, um ein tape deck, also um ein Magnetband-Kassettengerät, handelt. Dieses Magnet-The system of FIG. 1 will be discussed in detail with reference to FIG. 2 which shows a detailed circuit diagram of the control circuits and associated portions of the system of FIG. In Fig. 1 , the same reference numerals are used to identify components corresponding to Fig. 1. It should also be assumed that component 1, which has the highest priority in this system, is a tape deck, that is to say a magnetic tape cassette device. This magnet
O0 band-Kassettengerät enthält einen Motor M für den Transport des Magnetbandes, einen Magnetkopf H, eine Verstärkerschaltung 0P1 und zugehörige Bauteile.O 0 tape cassette device includes a motor M for transporting the magnetic tape, a magnetic head H, an amplifier circuit 0P1 and related components.
Nimmt man an, daß alle Steuerschaltungen aller Komponenten Qt. zurückgesetzt worden sind, so übermittelt eine Differential bzw. Difforonzschaltung, die aus einem Widerstand R.., Dioden D1 und D„ sowie einem Kondensator C1 besteht, einen Impuls über eine Diode D3 zu der Basis des Transistors Q1,Assuming that all control circuits of all components Qt. have been reset, a differential or Difforonz circuit, which consists of a resistor R .., diodes D 1 and D "and a capacitor C 1 , transmits a pulse via a diode D 3 to the base of the transistor Q 1 ,
:'·:··Ι Ü'W'i. < 332Η50 : '·: ·· Ι Ü'W'i. < 332Η50
" 40»» «««ο"40» »« «« ο
P 18091P 18091
wenn ein Schalter S1 für die Energiezuführung betätigt wird. Dadurch wird der Transistor Q1 eingeschaltet, bzw. leitend, so daß die Spule bzw. Wicklung L1 eines Relais ■ 'when a switch S 1 is operated for the energy supply. As a result, the transistor Q 1 is switched on, or conductive, so that the coil or winding L 1 of a relay ■ '
betätigt wird. Der Kontakt des Relais wird von der normalerweise geschlossenen Stellung zu der normalerweise geöffneten Stellung umgeschaltet. Die normalerweise geschlossene Stellung ist in Fig. 2 durch die Bezugszeichen NC (=normally closed) bzw. NO (=normally opened) gekennzeichnet«, Die zugeführte Speisespannung Vcc wird dann an den Motor M, den Verstärker OP1 sowie über die Widerstände R2 und R4 an die Basis des Transistors Q1 angelegt. Damit hält der Transistor Q., den eingeschalteten Zustand des Relais. Das Ausgangssignal von dem Verstärkeris operated. The contact of the relay is switched from the normally closed position to the normally open position. The normally closed position is shown in Fig. 2 by the reference character NC (= normally closed) or NO (= normally opened) in "The applied supply voltage Vcc then to the motor M, the amplifier OP 1 and of the resistors R 2 and R 4 are applied to the base of transistor Q 1 . In this way, the transistor Q., the switched-on state of the relay. The output from the amplifier
OP1 kann dann durch die Diode D5 an die Ausgangssignalleitung B weitergegeben werden.OP 1 can then be passed on to output signal line B through diode D 5.
Wenn andererseits der Netzschalter S1 in ausgeschaltetem Zustand bleibt, bleibt auch das Relais ausgeschaltet, soOn the other hand, if the power switch S 1 remains in the off state, the relay also remains off, see above
daß der Kontakt des Relais die Speisespannung Vcc über den normalerweise geschlossenen Kontakt auf die Leitung A-, gibt.that the contact of the relay, the supply voltage V cc through the normally closed contact on the line A - gives.
Die Steuerschaltung der zweiten Komponente 2 enthält ein Flip-Flop FF1, dessen Trigger-Eingang T über einen Steuer-' The control circuit of the second component 2 contains a flip-flop FF 1 , the trigger input T of which via a control '
bzw. Sperrschalter S10 mit der Leitung A1 verbunden ist, die der Komponente 2 nur in dem Fall Energie, also Strom, zuführt, daß die erste Komponente 1 nicht eingeschaltet wird. Der Rücksetzeingang R des Flip-Flops FF1 ist ebenfalls mit der Leitung A1 verbunden. Ein Eingang eines UND-or locking switch S 10 is connected to the line A 1 , which supplies the component 2 with energy, ie current, only in the event that the first component 1 is not switched on. The reset input R of the flip-flop FF 1 is also connected to the line A 1 . An input of an AND
''
Gliedes G1 ist an den Ausgang Q des Flip-Flops FF1 und sein zweiter Eingang an die Leitung A1 angeschlossen. Der Ausgang Q des Flip-Flops FF1 ist mit der Basis eines Transistors Q10 verbunden, dessen Kollektor das Signal auf der Leitung A1 empfängt und dessen Emitter so geschaltet ist, daß er einem Verstärker OP2 Energie zuführt= Der Aus-Member G 1 is connected to the output Q of the flip-flop FF 1 and its second input to the line A 1 . The output Q of the flip-flop FF 1 is connected to the base of a transistor Q 10 , the collector of which receives the signal on the line A 1 and the emitter of which is connected so that it supplies energy to an amplifier OP 2 = the output
": Ε.:..= i:»..X"-: 332U50 ": Ε.: .. = i:» .. X "-: 332U50
- sr -- sr -
P 18091P 18091
gang des Verstärkers OP- ist über eine Diode D10 mit der Ausgangssignalleitung B verbunden.output of the amplifier OP- is connected to the output signal line B via a diode D 10.
Wenn die Komponente 1 eingeschaltet wird, so wird kein Energiezuführungspotential an die Leitung A1 angelegt. Damit bewirkt die Betätigung des Schalters S10 in diesem Zustand nicht die Triggerung des Flip-Flops FF1. DadurchWhen component 1 is switched on, no energy supply potential is applied to line A 1 . Thus, the actuation of the switch S 10 in this state does not trigger the flip-flop FF 1 . Through this
IQ bleibt das Ausgangssignal vom Ausgang Q des Flip-Flops FF1 auf einem niedrigen Pegel, so daß der Transistor Q10 im abgeschalteten Zustand gehalten und dem Verstärker OP2 kein Strom zugeführt wird. Das Ausgangssignal des UND-Gliedes G1 hat ebenfalls einen niedrigen Pegel, so daß IQ , the output signal from the output Q of the flip-flop FF 1 remains at a low level, so that the transistor Q 10 is kept in the switched-off state and no current is supplied to the amplifier OP 2. The output signal of the AND gate G 1 also has a low level, so that
jK der Betrieb der Komponenten mit niedrigerer Priorität in dem System gesperrt wird.jK the operation of the components with lower priority in the system is locked.
Wenn andererseits die Komponente 1 eingeschaltet wird, liegt die Leitung A1 auf der Speisespannung V-,-. In diesem FallOn the other hand, when the component 1 is switched on, the line A 1 is on the supply voltage V -, -. In this case
2Q bewirkt die Betätigung des Schalters S10, daß der Flip-Flop FF1 die jeweiligen Zustände ändert, so daß der Transistor Q10 eingeschaltet wird und dem Verstärker OP2 Strom zuführt. Zu diesem Zeitpunkt liegt an dem Ausgang Q des Flip-Flops FF1 ein Signal mit niedrigem Pegel, so daß das Ausgangs-2Q causes the actuation of the switch S 10 that the flip-flop FF 1 changes the respective states, so that the transistor Q 10 is switched on and the amplifier OP 2 supplies current. At this point in time there is a signal with a low level at the output Q of the flip-flop FF 1, so that the output
2g signal des UND-Gliedes G1 ebenfalls einen niedrigen Pegel hat. Damit können die Komponenten, die eine niedrigere Priorität als die Komponente 2 haben, nicht in Betrieb gesetzt werden. Wenn weiterhin beide Komponenten 1 und 2 nicht eingeschaltet werden, bewirken die positive Spannung2g signal of the AND gate G 1 also has a low level. This means that the components that have a lower priority than component 2 cannot be put into operation. If both components 1 and 2 are still not switched on, the cause the positive voltage
OQ auf der Leitung A1 und das hohe Ausgangssignal von dem Ausgang Q des Flip-Flops FF1, daß das Ausgangssignal des UND-Gliedes G1 einen hohen Pegel hat. Damit kann eine ausgewählte Komponente mit niedrigerer Priorität eingeschaltet werden.OQ on the line A 1 and the high output signal from the output Q of the flip-flop FF 1 that the output signal of the AND gate G 1 has a high level. This enables a selected component with a lower priority to be switched on.
* ft O* ft O
Ι ö βΙ ö β
P 18 091P 18 091
Die Steuerschaltung der Komponente m, die den Zeitgeber T enthält, weist einen Flip-Flop FF„ auf, dessen Triggereingang T über einen Steuerschalter S20 mil: der SUhum.·- leitung A . verbunden ist. Wenn sich der Ausgang Q des m-1The control circuit of the component m, which contains the timer T, has a flip-flop FF ″, the trigger input of which T via a control switch S20 mil: the SUhum. line A. connected is. If the output Q of the m-1
Flip-Flops FF3 auf einem hohen Pegel befindet„ schließt er den Kontakt S01. Der Kontakt S0-. wird geschlossen, wenn das Signal auf der Leitung A . aktiviert wird. Alle Kontakte S21, S22 und S23 werden geöffnet, wenn der Zeitgeber T abläuft und einen Schalter Sj& schließt„ wodurch an die Leitung C ein positives Signal angelegt wird. Die oberen Kontakte der Schalter S01 und S00 werden an die Basis des Transistors Q20 angelegt, dessen Kollektor mit der Speisespannung V verbunden und dessen Emitter so geschaltet ist, er/Flip-flops FF 3 is at a high level “he closes the contact S 01 . The contact S 0 -. is closed when the signal on the A line. is activated. All contacts S 21 , S 22 and S 23 are opened when the timer T expires and a switch Sj & closes, whereby a positive signal is applied to the line C. The upper contacts of the switches S 01 and S 00 are applied to the base of the transistor Q 20 , the collector of which is connected to the supply voltage V and the emitter of which is connected so that it /
daß einem Verstärker OP3 Strom zuführt. Wie bei den oben beschriebenen Fällen wird das Ausgangssignals des Verstärkers OP3 über eine Diode D30 der Ausgangssignalleitung B zugeführt. Das Signal an den oberen Kontakten der Schalter S01 und S00 wird über einen Inverter I1 an einen Eingang eines UND-Gliedes G2 angelegt. Das andere Eingangssignal für das UND-Glied G3 wird durch die Leitung A^1 zugeführt» Das Ausgangssignal des UND-Gliedes G3 ist das Steuersignalthat an amplifier OP 3 supplies power. As in the cases described above, the output signal of the amplifier OP 3 is fed to the output signal line B via a diode D 30. The signal at the upper contacts of switches S 01 and S 00 is applied to an input of an AND element G 2 via an inverter I 1 . The other input signal for the AND element G 3 is fed through the line A ^ 1. The output signal of the AND element G 3 is the control signal
Wenn keine der Komponenten höherer Priorität bzw. Ordnung eingeschaltet wird, befindet sich die Leitung Am_<| auf einem hohen Pegel. Wenn in diesem Fall der Schalter S30 geschlossen wird, ändert der Flip-Flop FF3 seinen Zustande so daß an seinem Ausgang Q ein Signal mit hohem Pegel erscheint und der Schalter S31 geschlossen wird? dadurch wird dem Verstärker OP3 über den Transistor Q30 Energie zugeführt.If none of the components of a higher priority or order is switched on, the line A m _ <| is located at a high level. If the switch S 30 is closed in this case, the flip-flop FF 3 changes its state so that a signal with a high level appears at its output Q and the switch S 31 is closed? as a result, the amplifier OP 3 is supplied with energy via the transistor Q 30.
Ein Signal mit niedrigen Pegel wird dann von dem Ausgang des Inverters I1 an das UND-Glied G2 angelegt, wodurch das Steuersignal A auf einen niedrigen Pegel gebracht wird.A low level signal is then applied from the output of the inverter I 1 to the AND gate G 2 , whereby the control signal A is brought to a low level.
"l Ξ.:-.; [Γ:: ]. : 332Η50 "l Ξ.: - .; [Γ ::].: 332Η50
P 18091P 18091
Wenn die Komponente m nicht eingeschaltet wird, wird ein Signal mit hohem Pegel durch den Inverter I an das UND-Glied Gp angelegt, wodurch das Steuersignal A auf einen hohen Pegel gebracht wird.When the component m is not turned on, a high level signal is passed through the inverter I to the AND gate Gp is applied, bringing the control signal A high.
Wenn der Schalter S2^ durch den Zeitgeber T geschlossen wird, werden alle Steuerschaltungen aller Komponenten 1 bis m+1 zurückgesetzt. Bei der Komponente 1 erfolgt dies dadurch, daß an die Basis eines Transistors Q- über eine Differenzier- bzw. Differentiator-Schaltung, die aus Widerständen Rc / Rg / einem Kondensator C2 und einer Diode D7 besteht, ein Impuls angelegt wird. Dadurch wird die Basis-Treiberspannung für den Transistor Q~ unterbrochen, der Stromfluß durch die Windung L- des Relais gesperrt und der Relaiskontakt in die normalerweise geschlossene Stellung (NC) gebracht. In der zweiten Komponente 2 wird der Flip-Flop FF1 zurückgesetzt. In der Komponente m werden die Schalter S31, S32 und S33 geöffnet.When the switch S 2 ^ is closed by the timer T, all control circuits of all components 1 to m + 1 are reset. In the case of component 1, this takes place in that a pulse is applied to the base of a transistor Q- via a differentiator circuit consisting of resistors Rc / Rg / a capacitor C 2 and a diode D 7. This interrupts the base driver voltage for transistor Q ~, blocks the flow of current through winding L- of the relay and brings the relay contact into the normally closed position (NC). In the second component 2, the flip-flop FF 1 is reset. In component m, switches S 31 , S 32 and S 33 are opened.
Eine alternative Ausführungsform eines Systems nach der Erfindung ist in Form eines Diagramms in Fig. 3 dargestellt. Bei dieser Ausführungsform wird das Rücksetzleitungssignal C nur an die erste Komponente 1 angelegt. Dadurch kann durch Betätigung des Zeitgebers T nur die erste Komponente 1, der die höchste Priorität zugeordnet worden ist, abgeschaltet werden. Nachdem die Komponente 1 zurückgesetzt worden ist, können, je nach Bedarf, die anderen Komponenten mit niedrigerer Priorität betätigt werden.An alternative embodiment of a system according to the invention is shown in the form of a diagram in FIG. In this embodiment, the reset line signal C is only applied to the first component 1. This can by actuating the timer T only the first component 1, which has been assigned the highest priority, is switched off will. After component 1 has been reset, the other components can, as required be operated with a lower priority.
Durch das System nach der vorliegenden Erfindung wird es also möglich, jede Komponente, je nach Bedarf, in Betrieb zu setzen, ohne daß den nicht ausgewählten Komponenten Strom zugeführt worden muß. Durch die Zuordnung von PrioritätenThe system according to the present invention therefore makes it possible to operate each component as required without having to apply power to the unselected components. By assigning priorities
3b zu den verschiedenen Komponenten des Systems läßt sich also die Energie einsparen, die bei den bisher üblichen Systemen3b for the various components of the system can therefore be found save the energy that was required with the systems used up to now
332U50332U50
P 18091P 18091
vergeudet wurde. Außerdem können bei Bedarf ohne. Probleme zusätzliche Komponenten zu dem System hinzugefügt werden, ohne daß aufwendige und kostspielige Änderungen der Ver-5 drahtung erforderlich sind.was wasted. You can also do without. Problems adding additional components to the system without the need for complex and costly changes to the wiring.
Claims (3)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57101678A JPS58219820A (en) | 1982-06-14 | 1982-06-14 | Controlling system of circuit apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3321450A1 true DE3321450A1 (en) | 1984-01-05 |
DE3321450C2 DE3321450C2 (en) | 1986-06-19 |
Family
ID=14307005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833321450 Expired DE3321450C2 (en) | 1982-06-14 | 1983-06-14 | Timer-controlled system with several audio components |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS58219820A (en) |
DE (1) | DE3321450C2 (en) |
FR (1) | FR2528651B1 (en) |
GB (1) | GB2123251B (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3013364B2 (en) * | 1989-10-23 | 2000-02-28 | ソニー株式会社 | Karaoke equipment |
US5170381A (en) * | 1989-11-22 | 1992-12-08 | Eldon Taylor | Method for mixing audio subliminal recordings |
DE19624761B4 (en) * | 1996-06-21 | 2004-02-05 | Robert Bosch Gmbh | Radio receiver |
JP2002116787A (en) * | 2000-07-10 | 2002-04-19 | Matsushita Electric Ind Co Ltd | Priority deciding device, priority deciding method and priority deciding program |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL71860C (en) * | 1946-03-27 | 1900-01-01 | ||
JPS5411474Y2 (en) * | 1973-09-19 | 1979-05-23 | ||
US4380809A (en) * | 1979-08-06 | 1983-04-19 | Clarion Co., Ltd. | Automatic power supply system |
GB2102242A (en) * | 1981-07-15 | 1983-01-26 | Summa Nova Corp | Automatic audio mixing selector device |
-
1982
- 1982-06-14 JP JP57101678A patent/JPS58219820A/en active Granted
-
1983
- 1983-06-10 GB GB08315943A patent/GB2123251B/en not_active Expired
- 1983-06-14 FR FR8309831A patent/FR2528651B1/en not_active Expired
- 1983-06-14 DE DE19833321450 patent/DE3321450C2/en not_active Expired
Non-Patent Citations (1)
Title |
---|
DE-Z.: "Elektronik", 1982, H.10, S.99-104 * |
Also Published As
Publication number | Publication date |
---|---|
GB2123251A (en) | 1984-01-25 |
DE3321450C2 (en) | 1986-06-19 |
JPH0378708B2 (en) | 1991-12-16 |
FR2528651A1 (en) | 1983-12-16 |
JPS58219820A (en) | 1983-12-21 |
GB8315943D0 (en) | 1983-07-13 |
GB2123251B (en) | 1985-09-25 |
FR2528651B1 (en) | 1986-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0108283A2 (en) | Electronic switch | |
DE3516985A1 (en) | Direct-current motor | |
DE1588578A1 (en) | Excitation circuit for an electromagnet | |
DE2108101B2 (en) | Switch current circuit | |
DE3321450A1 (en) | TIMER-CONTROLLED SYSTEM OF MULTIPLE AUDIO COMPONENTS | |
DE2408254C3 (en) | Overload protection device for an electrical load | |
DE69509349T2 (en) | Electrical control unit for opening and closing a load or circuit breaker | |
DE3430961A1 (en) | Semiconductor switch | |
EP0660484A2 (en) | Electronic contactor with emergency shut-down | |
DE4020187C2 (en) | ||
EP0560086A2 (en) | Protection circuit for a power-MOSFET driving an inductive load | |
DE3318957A1 (en) | MONOLITHICALLY INTEGRATED, BISTABLE MULTIVIBRATOR CIRCUIT WITH AN OUTPUT ADJUSTABLE | |
DE2930216C2 (en) | ||
DE69020100T2 (en) | Supply circuit for DC voltage regulators with voltage-increasing switching arrangement. | |
DE2610505A1 (en) | MAGNETIC TAPE DEVICE | |
DE3335133C2 (en) | ||
DE69502057T2 (en) | Control circuit for a bias voltage source | |
DE4200680A1 (en) | DRIVER CIRCUIT | |
DE3620352A1 (en) | MONOLITHICALLY INTEGRATED COMMUTING CIRCUIT | |
DE2039710C3 (en) | ||
DE3632119A1 (en) | MONOLITHICALLY INTEGRATED CONTROL CIRCUIT WITH A PRESS-TAKE POWER STAGE FOR SWITCHING INDUCTIVE LOADS | |
DE19512911C1 (en) | Circuit for switching electrical load contg. inductive component | |
DE2914914C2 (en) | ||
DE1424538C (en) | Control circuit for an information carrier drive device | |
DE3153262C2 (en) | Circuit arrangement for operating a bistable relay having a monostable switching characteristic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |