DE3319616A1

DE3319616A1 - Circuit arrangement for generating noise-free switching pulses

Info

Publication number: DE3319616A1
Application number: DE19833319616
Authority: DE
Inventors: Hans-Peter 6800 Mannheim Bufe; Karl Ludwig Dipl.-Ing. 6905 Schriesheim Eiffert
Original assignee: Teldix GmbH
Current assignee: Rockwell Collins Deutschland GmbH
Priority date: 1982-07-08
Filing date: 1983-05-30
Publication date: 1984-01-12

Abstract

A circuit arrangement is proposed which filters out noise signals which influence, for example, the sensor signals of a direct-current motor. This is achieved by the fact that a monostable flip flop is set by the first rising edge of the sensor signal (E) and the monostable flip flop time is set in such a manner that it only returns to the rest position after the noise signals have decayed. The next falling edge of the sensor signal (E) causes a second monostable flip flop to be set, the on-time of which is also sufficiently great for the noise signals to have decayed. The monostable flip flops are followed by an AND gate and an OR gate in such a manner that the output signal (A) satisfies the following logic relation: A = (Q2 . E) + Q, where Q1 is the output signal of the flip flop circuit (13) and Q2 is the inverted output signal of the flip flop circuit (15). <IMAGE>

Description

Schaltungsanordnung zur Erzeugung störungsfreier SchaltimpulseCircuit arrangement for generating interference-free switching pulses

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung störungsfreier Schaltimpulse mit einer ersten monostabilen Kippschaltung mit einer die Dauer deren Ausgangsimpulse bestimmender R-C-Kombination, wobei eine Aufflanke eines Eingangsignals E das Ausgangssignal startet.The invention relates to a circuit arrangement for generating interference-free Switching pulses with a first monostable multivibrator with a duration of which Output pulses determining R-C combination, with an edge of an input signal E the output signal starts.

Eine solche Anordnung ist aus der DE-PS 1 240 922 bekannt. Diese enthält eine mit Transistoren aufgebaute Kippschaltung, die bei Betätigen eines Tastschalters ein Signal abgibt, das für die Dauer des durch die Entladezeit des Kondensators bestimmten instabilen Zustandes am Ausgang ansteht. Durch eine über die Entladezeit des Kondensators hinausgehende Betätigungszeit des Tastschalters kann am Ausgang kein Signal mehr erzeugt werden. Im wesentlichen soll mit dieser Anordnung lediglich eine Prellerscheinung des Tastschalters vermieden werden.Such an arrangement is known from DE-PS 1 240 922. This contains a flip-flop circuit built up with transistors, which when a pushbutton switch is pressed emits a signal that lasts for the duration of the capacitor discharge time certain unstable state is pending at the output. By one about the discharge time of the capacitor's operating time of the pushbutton switch can be set at the output no more signal can be generated. Essentially, this arrangement is only intended to a bouncing phenomenon of the pushbutton switch can be avoided.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zu schaffen, die mit geringem Aufwand an Bauelementen ein gestörtes Eingangssignal üb - die Dauer der Einschaltzeit in ein störungsfreies rchaltsignal umformt.The object of the invention is to create a circuit arrangement which over the duration a disturbed input signal with little expenditure on components the switch-on time is converted into an interference-free switch-on signal.

Diese Aufgabe wird dadurch gelöst, daß eine zweite monostabile Kippschaltung mit einer weiteren, die Dauer deren Ausgangsim pulse bestimmenden R-C-Kombination vorgesehen ist, welche bei einer Abflanke des Eingangssignales E ein Ausgangssignal A erzeugt, wobei ein Reset-Eingang der ersten Kippschaltung mit dem invertierenden Ausgang der zweiten Kippschaltung verbunden ist, und ein Reseteingang der zweiten Kippschaltung mit dem invertierenden Ausgang der ersten Kippschaltung verbunden ist, und das Eingangssignal E und das Ausgangssignal Q2 des invertierenden Ausgangs der zweiten Kippschaltung auf ein UND-Gatter und das Ausgangssignal Q1 der ersten Kippschaltung auf ein ODER-Gatter aufgeschaltet ist, zur Erzeugung eines Ausgangssignals A nach der logischen Beziehung A = (Q2 E) + Q1.This object is achieved in that a second monostable multivibrator with another R-C combination that determines the duration of their output pulses is provided, which at a slope of the input signal E an output signal A is generated, a reset input of the first flip-flop with the inverting Output of the second flip-flop is connected, and a reset input of the second Flip-flop connected to the inverting output of the first flip-flop and the input signal E and the output signal Q2 of the inverting output of the second flip-flop to an AND gate and the output signal Q1 of the first Flip circuit is switched to an OR gate to generate an output signal A according to the logical relationship A = (Q2 E) + Q1.

In einer Ausbildung der Erfindung ist vorgesehen, die jeweils nicht das Ausgangssignal bildenden Ausgänge der Kippschaltungen mit den nicht belegten Eingängen derselben zu verbinden.In one embodiment of the invention it is provided that each is not the outputs of the flip-flops, which form the output signal, with the unused To connect inputs of the same.

Auf diese Weise wird eine Nachtriggerung durch Störflanken vermieden, d.h., die erste, den Kippstufen zugeführte Schaltflanke startet die festgelegte Impulszeit; weitere nachfolgende Störflanken bewirken keine Verlängerung dieser Impulszeit.In this way retriggering due to interference edges is avoided, i.e., the first switching edge fed to the multivibrator starts the specified one Pulse time; further subsequent interference edges do not cause this to be extended Pulse time.

Das Eingangssignal der Schaltungseinrichtung wird in einer bevorzugten Weise von einem Sensor geliefert. Dieser kann als Hallsensor, optischer Sensor, kapazitiver Sensor o.ä. aufgebaut sein. Insbesondere dient eine Lichtschranke, die durch eine sich drehende Blende zyklisch unterbrochen wird, als Sensor. Dieser Sensor erzeugt Impulse, die durch Schwankungen und Einbrüche in der Versorgungsspannung gestört sein können. Weiterbildungsgemäß ist dem Sensor ein Komparator nachgeschaltet, der das Sensorsignal auf eine für die Schaltungseinrichtung geeignete Spannung begrenzt und die nötige Flankensteilheit erzeugt.The input signal of the circuit device is in a preferred Way supplied by a sensor. This can be used as a Hall sensor, optical sensor, capacitive sensor or similar. In particular, a light barrier is used that is cyclically interrupted by a rotating shutter, as a sensor. This sensor generates pulses caused by fluctuations and dips in the supply voltage can be disturbed. According to a further development, a comparator is connected downstream of the sensor, which limits the sensor signal to a voltage suitable for the circuit device and generates the necessary edge steepness.

Die Schaltungsanordnung findet bevorzugt in einer Kommutierungsschaltung zur Ansteuerung eines Gleichstrommotors Verwendung. Diese Motoren weisen zur Drehzahlregelung in den meisten Fällen Schaltregler auf die beim Schalten die Versorgungsspannung beeinflussen können und damit die genannten Störungen verursachen. Selbstverständlich kann diese Schaltungseinrichtung überall dort verwendet werden, wo Störungen eine Auswertung des Nutzsignals erschweren oder nicht ermöglichen.The circuit arrangement is preferably in a commutation circuit to control a DC motor use. These motors point to speed control in most cases switching regulator on the when switching the supply voltage can influence and thus cause the malfunctions mentioned. Of course this circuit device can be used wherever interference occurs Make evaluation of the useful signal difficult or impossible.

Wird der Motor von mehreren, nacheinander einschaltbaren, Phasen angetrieben und jede Phase von je einem Sensor angesteuert, dann ist günstigerweise jedem Sensor ein Komparator und eine SchaltungseinrichRung nachgeschaltet und somit eine Entstörung sämtlicher Sensorsingale erreicht.If the motor is driven by several phases that can be switched on one after the other and each phase is controlled by one sensor each, then each sensor is beneficial a comparator and a circuit device connected downstream and thus an interference suppression of all sensor signals reached.

In den Zeichnungen ist ein Ausführungsbeispiel der Erfindung dargestellt und nachfolgend näher erläutert. Es zeigen Fig. 1 in Blockdiagrammdarstellung eine Anordnung zum Steuern eines Gleichstrommotors, Fig. 2 eine Schaltung zum Entstören der Sensorsignale, Fig. 3 ein Impulsdiagramm der Schaltung.In the drawings, an embodiment of the invention is shown and explained in more detail below. 1 shows a block diagram representation Arrangement for controlling a direct current motor, Fig. 2 shows a circuit for interference suppression of the sensor signals, Fig. 3 is a timing diagram of the circuit.

In Fig. 1 ist ein Motor 1 mit einer an der Stirnseite auf der Motorwelle angeflanschten Blende 2 dargestellt. Diese Blende weist zwei segmentförmige Ausschnitte 3, 4 aus, die sich über 90" erstrecken und gegenüberliegend angeordnet sind. Der Motor ist sowohl für Rechts- als auch für Linkslauf geeignet und trägt an der Stirnseite weiterhin drei als Lichtschranken 5, 6, 7 ausgebildete Sensoren, die über die Blende 2 greifen und von dieser in den Bereichen, in denen sich keine Ausschnitte befinden, unterbrochen werden. Die Lichschranken sind um 1200 versetzt angeordnet, wurden also nacheinander unterbrochen, wobei sich die Unterbre hungszeiten überlappen. Die Ausgangssignale A, B, C r Lichtschranken 5, 6, 7 werden Komparatoren 8a, 8b, 8c zugeführt, deren Referenzspannung so eingestellt ist, daß erst bei Erreichen einer bestimmten, für die weitere Auswertung geeigneten, Signalspannung Ausgangssignale A1, B1, C1 erzeugt werden. Diese Ausgangssignale gel.angen zu den Schaltungen 9a, 9b, 9c, die Störungen, die den Ausgangssignalen überlagert sind, herausfiltern und die gefilterten Signale einer Steuerlogik zuführen. Diese Steuerlogik kann in bekannter Weise aufgebaut sein und dient zum Regeln der Drehzahl und/oder zum Einregeln des Motors in eine bestimmte Stellung.In Fig. 1 there is a motor 1 with one on the end face on the motor shaft Flanged orifice 2 shown. This cover has two segment-shaped cutouts 3, 4, which extend over 90 "and are arranged opposite one another. The Motor is suitable for both clockwise and counterclockwise rotation and carries on the front side furthermore three sensors designed as light barriers 5, 6, 7, which pass through the diaphragm 2 and from this in the areas in which there are no cutouts, to be interrupted. The light barriers are offset by 1200 thus interrupted one after the other, with the interruption times overlapping. The output signals A, B, C r light barriers 5, 6, 7 are comparators 8a, 8b, 8c supplied, the reference voltage of which is set so that only when it is reached a certain signal voltage, suitable for further evaluation, output signals A1, B1, C1 are generated. These output signals reach the circuits 9a, 9b, 9c, filter out the interference superimposed on the output signals, and feed the filtered signals to a control logic. This control logic can be known in Be constructed way and is used to regulate the speed and / or to regulate the Motor in a certain position.

Die Signale A3, B3, C3 werden in Leistungsstufen 11a, 11b, 11c zu Steuerströmen umgeformt, die den hier nicht dargestellten Motorspulen des Motors 1 zugeführt werden.The signals A3, B3, C3 become in power stages 11a, 11b, 11c Control currents converted to the motor coils of the motor, not shown here 1 are fed.

In Fig. 2 ist eine der Schaltungen 9 ausführlich dargestellt und wird nachfolgend beschrieben. Das Eingangssignal E1 der Schaltung, welches von dem Komparator 8a geliefert wird, gelangt zu dem aufflankengetriggerten Eingang 12 einer ersten monostabilen Kippschaltung bzw. eines Monoflops 13, dem abflankengetriggerten Eingang einer zweiten monostabilen Kippschaltung 15 und einem ersten Eingang eines UND-Gatters 16.In Fig. 2 one of the circuits 9 is shown in detail and is described below. The input signal E1 of the circuit, which is from the comparator 8a is supplied, reaches the edge-triggered input 12 of a first monostable multivibrator or a monoflop 13, the edge-triggered input a second monostable flip-flop 15 and a first input of an AND gate 16.

Die monostabilen Kippschaltungen sind extern mit R-C Kombina-.The monostable multivibrators are external with R-C combina- tion.

tionen R1, C1 und R2, C2 beschaltet zur Einstellung der Impulsziten. Der Ausgang Q2 der Kippschaltung 15 ist mit dem zweiten Eingang 19 verbunden. Der zweite Ausgang Q2 ist mitdem zweiten Eingang des UND-Gatters 16 und mit dem Eingang R der ersten Kippschaltung verbunden. Der Ausgang Q1 der ersten Kippschaltung 13 ist über eine Leitung an das ODER-Gatter 17 angeschlossen. Der invertierende Ausgang Q1 der Kippscha;itung 13 ist auf den Eingang 18 zurückgeführt und bildet weiterhin ein Signal für den Eingang R der Kippschaltung 15. Das Ausgangssignal des UND-Gatters 16 gelangt an den zweiten Eingang des ODER-Gatters 17; dieses bildet das Ausgangssignal A2.Functions R1, C1 and R2, C2 wired for setting the pulse times. The output Q2 of the flip-flop 15 is connected to the second input 19. Of the second output Q2 is connected to the second input of AND gate 16 and to the input R connected to the first flip-flop. The output Q1 of the first flip-flop 13 is connected to the OR gate 17 via a line. The inverting output Q1 of the Kippscha; itung 13 is fed back to the input 18 and continues to form a signal for the input R of the flip-flop 15. The output signal of the AND gate 16 reaches the second input of the OR gate 17; this forms the output signal A2.

Anhand der Fig. 3 wird nachfolgend die Funktionsweise der Schaltung näher erläutert. Das vom Sensor erzeugte Signal A hat den in Kurve I dargestellten Verlauf, wobei Anstiegs- und Abfallzeit sowie die eingelagerten Störungen stark vergrößert dargestellt sind. Mittels des Komparators 8 wird durch die eingestellte Referenzspannung UR das Signal E1, welches in Kurve II gezeigt ist, gebildet. Zum Zeitpunkt t1 erhält der aufflankentriggerbare Eingang 12 der Kippschaltung 13 einen Impuls, der den Ausgang Q1 auf log. "1" setzt und die Monoflopzeit TM13 startet. Gleichzeitig wird durch das Signal log.The mode of operation of the circuit is described below with reference to FIG. 3 explained in more detail. The signal A generated by the sensor has that shown in curve I. Course, with rise and fall times as well as the stored disturbances being strong are shown enlarged. By means of the comparator 8 is set by the Reference voltage UR, the signal E1, which is shown in curve II, is formed. To the The edge-triggerable input 12 of the flip-flop circuit 13 receives a point in time t1 Pulse that sets output Q1 to log. "1" is set and the TM13 monoflop time starts. At the same time, the signal log.

"O" am Ausgang Q1 der Kippschaltung 13 der Eingang R der Kippschaltung 15 so gesetzt, daß eine Abflanke des Signals E1 kein Schalten dieser Kippschaltung bewirken kann. Die Monoflopzeit TM13 ist so gewählt, daß die Zeit, in welcher Störungen das Eingangssignal E1 beeinflussen, überbrückt wird. Das Signal des Ausgangs Q1 wird auf das ODER-Gatter 17 geschaltet und an dessen Ausgang A1 somit log. "1" erzeugt. Zum Zeitpunkt t2 schaltet die Kippschaltung 13 in die Ruhestellung zurück. Da jedoch das Signal E1 nicht mehr gestört ist und am Ausgang Q2 der Kippschaltung log. "1" ansteht, erzeugt das UND-Gatter 16 ein -Ausgangssignal D log. "1", das weiterhin das- Ausgangssignal des ODER-Gatters 17 auf log. "1" hält. Zum Zeitpunkt t3 setzt die Abflanke des Signals E1 die Kippschaltung 15, d.h., für die Dauer der eingestellten Zeit TM15 erhält das UND-Gatter 16 ein Signal log. "O". Durch die Ruhestellung der Kippschaltung 13 liegen beide Eingänge des ODER-Gatters auf log. "0" und damit auch dessen Ausgangssignal A1. Durch die Zuführung des Signals Q2 auf den Reset-Eingang R der Kippschaltung 13 bleibt dieses für die Dauer der Zeit TM15 gesperrt. Zum Zeitpunkt t4 schaltet die Kippschaltung 15 in die Ruhestellung zurück. Das zu diesem Zeitpunkt störungsfreie Signal E1 bewirkt weiterhin ein Signal log. "O" am Ausgang des UND-Gatters 16 und damit auch am Ausgang des ODER-Gatters 17. Eine nachfolgende Aufflanke des Signals ' wiederholt den gesamten Zyklus."O" at the output Q1 of the flip-flop 13, the input R of the flip-flop 15 set so that a flank of the signal E1 does not switch this flip-flop can cause. The monoflop time TM13 is chosen so that the time in which disturbances affect the input signal E1, is bridged. The signal of output Q1 is switched to the OR gate 17 and thus log at its output A1. "1" is generated. At time t2, the toggle switch 13 switches back to the rest position. However, since the signal E1 is no longer disturbed and log at the output Q2 of the flip-flop. "1" pending, the AND gate 16 generates an output signal D log. "1" that continues the output signal of the OR gate 17 to log. "1" holds. Set at time t3 the flank of the signal E1 the flip-flop 15, i.e., for the duration of the set Time TM15 the AND gate 16 receives a signal log. "O". Due to the rest position of the Toggle circuit 13, both inputs of the OR gate are at log. "0" and therefore also its output signal A1. By applying the signal Q2 to the reset input R of the flip-flop circuit 13, this remains blocked for the duration of the time TM15. At the time t4 switches the toggle switch 15 back to the rest position. That at this point interference-free signal E1 continues to produce a log signal. "O" at the output of the AND gate 16 and thus also at the output of the OR gate 17. A subsequent rising edge of the Signals' repeats the entire cycle.

Um zu vermeiden, daß bei jeder Auf- bzw. Abflanke die Monoflopzeit TM13 oder TM15 neu gestartet wird, ist der Ausgang Q2 mit dem Eingang 19 bzw. der Ausgang Q1 mit dem Eingang 18 verbunden.In order to avoid the monoflop time with every rising or falling edge TM13 or TM15 is restarted, output Q2 is connected to input 19 or the Output Q1 connected to input 18.

Vorzugsweise wird für die Kippstufen ein integrierter Baustein, beispielsweise Typ CD4098B oder MC14528, verwendet.An integrated module, for example, is preferably used for the flip-flops Type CD4098B or MC14528 is used.

Aus den Signalen Q1, Q2 sowie den entsprechenden Signalen, die von den weiteren Schaltungen 9b, 9c gebildet werden, läßt sich in einfacher Weise die 12-fache Drehfrequenz gewinnen. Dieses hochfrequente Signal kann besonders zur genauen Drehzahlbestimmung herangezogen werden. Dabei ist lediglich darauf zu achten, daß die Monoflopzeiten TM kürzer sind als die Zeit, die bei maximal er Drehzahl zwischen den Einschaltzeitpunkten der Sensoren liegt und den elektrischen Winkel des Motors darstellt.From the signals Q1, Q2 and the corresponding signals sent by the other circuits 9b, 9c are formed, the Gain 12 times the rotational frequency. This high frequency signal can be particularly accurate Speed determination can be used. It is only necessary to ensure that the monoflop times TM are shorter than the time between the switch-on times of the sensors and the electrical angle of the motor represents.

LeerseiteBlank page

Claims

Claims 0 circuit arrangement for generating interference-free Switching pulses with a first monostable multivibrator with a duration of which Output pulses determining R-C combination, with an edge of an input signal E starts the output signal, characterized in that a second monostable Toggle circuit with another one that determines the duration of its output pulse R-C combination is provided, which when the input signal E an output signal A is generated, with a reset input of the first flip-flop with the inverting output of the second flip-flop is connected, and a reset input the second flip-flop with the inverting output of the first flip-flop is connected, and the input signal E and the output signal Q2 of the inverting Output of the second flip-flop to an AND gate and the output signal Q1 the first flip-flop is connected to an OR gate to generate a Output signal A according to the logical relationship A = (Q2 E) + Q1.

2. Circuit device according to claim 1, characterized in that that the inverting output of the first flip-flop with its fl ankentri ggerbaren Input and the non-inverting output of the second flip-flop with their edge-triggerable Input is connected.

3. Circuit arrangement according to claim 1 or 2, characterized in that that the input signal is formed by a sensor, in particular a light barrier is.

5. Circuit arrangement according to one of the preceding claims, characterized by using it in a commutation circuit to control a DC motor.

6. Circuit device according to claim 5, characterized in that that the commutation circuit has at least three phases, each phase is controlled by means of a sensor and each sensor has a comparator and a Circuit device is connected downstream.