DE3312796C2 - - Google Patents
Info
- Publication number
- DE3312796C2 DE3312796C2 DE19833312796 DE3312796A DE3312796C2 DE 3312796 C2 DE3312796 C2 DE 3312796C2 DE 19833312796 DE19833312796 DE 19833312796 DE 3312796 A DE3312796 A DE 3312796A DE 3312796 C2 DE3312796 C2 DE 3312796C2
- Authority
- DE
- Germany
- Prior art keywords
- sin
- cos
- value
- stage
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0353—Reduction of table size by using symmetrical properties of the function, e.g. using most significant bits for quadrant control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5446—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation using crossaddition algorithms, e.g. CORDIC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Complex Calculations (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
Die Erfindung betrifft einen digitalen Oszillator nach dem Oberbegriff des Anspruchs 1, wie er z. B. aus der DE-OS 30 07 907 bekannt ist.The invention relates to a digital oscillator according to the Preamble of claim 1, as he. B. from DE-OS 30 07 907 is known.
Insbesondere für digitale Empfänger, welche als Quadraturempfänger arbeiten, werden Oszillatoren benötigt, die ein komplexes digitales Sinus-/Cosinussignal abgeben. Naheliegend und bekannt ist es, die entsprechenden Sinus- und Cosinuswerte in ROM-Tafeln abzuspeichern. Bei Empfängern mit großer Bandbreite und hoher Auflösung erfordert dies jedoch einen enormen Speicheraufwand.Especially for digital receivers, which act as quadrature receivers work, oscillators are needed, the one deliver complex digital sine / cosine signal. Obvious and it is known to the corresponding sine and Store cosine values in ROM tables. With recipients with a wide bandwidth and high resolution this requires however, an enormous amount of memory.
Aufgabe der Erfindung ist es daher, einen digitalen Oszillator der eingangs genannten Art anzugeben, der bei großer Bandbreite und hoher Frequenzauflösung einen minimalen Gesamtaufwand an Speicherplatz und Rechenschaltungen erfordert. The object of the invention is therefore a digital Specify oscillator of the type mentioned, which at large bandwidth and high frequency resolution a minimal Total amount of memory and arithmetic circuits required.
Die Erfindung ist im Patentanspruch 1 gekennzeichnet. Die weiteren Ansprüche beinhalten vorteilhafte Weiterbildungen und Ausführungen der Erfindung.The invention is characterized in claim 1. The further claims contain advantageous further developments and embodiments of the invention.
Die Erfindung wird im folgenden anhand der Figuren beispielhaft näher erläutert. Als Ausführungsbeispiel wird ein Oszillator beschrieben, der mit einer Datenrate von TA=100 MHz Wertepaare cos(2π kfM/fA), sin(2π kfM/fA) an einen Mischer liefern soll. Die Mischfrequenz fM soll 0 fM 30 MHz, die Frequenzauflösung 10 Hz betragen.The invention is explained in more detail below with reference to the figures. As an exemplary embodiment, an oscillator is described which, with a data rate of T A = 100 MHz, should deliver value pairs cos (2π kf M / f A ), sin (2π kf M / f A ) to a mixer. The mixed frequency f M should be 0 f M 30 MHz, the frequency resolution 10 Hz.
Fig. 1 zeigt ein Blockschaltbild des erfindungsgemäßen Oszillators. Das Rechenwerk ist in drei Stufen RWI bis RWIII aufgebaut. Bei allen Verbindungen ist jeweils die Anzahl der Bitleitungen angegeben. Die unterstrichenen Werte beziehen sich auf die weiter unten beschriebene zweite Ausführung mit RWII₂. Von einem Bedienteil aus erhält der Oszillator den Wert fM/fA als Dualzahl in der Form Fig. 1 shows a block diagram of the oscillator according to the invention. The arithmetic unit is structured in three stages RWI to RWIII. The number of bit lines is specified for all connections. The underlined values refer to the second version with RWII₂ described below. The oscillator receives the value f M / f A from a control unit as a dual number in the form
übermittelt. Beim Ausführungsbeispiel muß N=24 sein, um den sich ergebenden Wertebereich abzudecken. Eine digitale Rechenschaltung, realisiert durch einen überlaufenden Integrator, bildet aus dem Wert fM/fA die Wertefolge x(k)=((kfM/fA) modulo 1). x(k) stellt den nicht ganzzahligen Teil von kfM/fA dar und es gilt 0 x(k) < 1. Aus x(k), dargestellt durchtransmitted. In the exemplary embodiment, N = 24 in order to cover the resulting range of values. A digital arithmetic circuit, implemented by an overflowing integrator, forms the value sequence x (k) = ((kf M / f A ) modulo 1) from the value f M / f A. x (k) represents the non-integer part of kf M / f A and we have 0 x (k) <1. From x (k), represented by
im Ausführungsbeispiel ist M=21, wird mit Hilfe der Stufen RWI, RWII und RWIII die Wertefolge sin(2π x(k)), cos(2π x(k)) berechnet, die wegen der Periodizität von Sinus und Cosinus bezüglich 2π bereits dem gewünschten Oszillatorsignal entspricht. Es werden die Symmetrieeigenschaften von Sinus und Cosinus ausgenutzt, und die Berechnung von sin(2π x(k)), cos(2π x(k)) auf den Wert von sin(2π (k)) und cos(2π (k)) mit 0 (k) <1/8 zurückgeführt. Welche Funktion den einzelnen Stufen des Rechenwerks dabei zukommt, ergibt sich aus der nachfolgend gegebenen mathematischen Formulierung der Zusammenhänge. Der Algorithmus zur Berechnung des Wertepaares sin(2π x(k)), cos(2π x(k)) kann durchin the Embodiment is M = 21, using the steps RWI, RWII and RWIII the value sequence sin (2π x (k)), cos (2π x (k)) calculated because of the periodicity of sine and Cosine with respect to 2π already the desired oscillator signal corresponds. There are the symmetry properties exploited by sine and cosine, and the calculation of sin (2π x (k)), cos (2π x (k)) to the value of sin (2π (k)) and cos (2π (k)) with 0 (k) <1/8. Which Function of the individual stages of the calculator comes, follows from the given below mathematical formulation of the relationships. The algorithm to calculate the pair of values sin (2π x (k)), cos (2π x (k)) can by
beschrieben werden, mit den Funktionenbe described with the functions
folgt der in Fig. 2 angegebenen Funktionstabelle. α₁, α₂ und α₃ entsprechen den ersten 3 Bit der Dualdarstellung vonfollows the function table given in Fig. 2. α₁, α₂ and α₃ correspond to the first 3 bits of the dual representation of
und x(k)mod 2-3 ist identisch mitand x (k) mod 2 -3 is identical to
Entsprechend sind in Fig. 1 die Bitleitungen aufgeteilt und α₁ bis α₃ gemäß den angegebenen Funktionen als Steuereingänge den Stufen RWI bzw. RWIII zugeführt.Accordingly, in Fig. 1, the bit lines are divided and α₁ to α₃ according to the functions specified as control inputs to the stages RWI and RWIII.
Eine einfache Ausführung der ersten Stufe RWI ist in Fig. 3 dargestellt, bestehend aus einem Multiplexer MUX1 und einem Komplementbildner (2er Kompl.). Der Multiplexer gibt in Abhängigkeit von α₃ den Wert =x mod 2-3 bzw. dessen 2er-Komplement aus.A simple embodiment of the first stage RWI is shown in FIG. 3, consisting of a multiplexer MUX 1 and a complement former (2's compl.). The multiplexer outputs the value = x mod 2 -3 or its 2's complement depending on α₃.
Eine einfache Ausführung der dritten Stufe RWIII zeigt Fig. 4. Sie besteht im wesentlichen aus zwei Multiplexern MUX2 und MUX3 sowie zwei Komplementbildnern in je einem Dateneingang der Multiplexer. Nach der Funktionstabelle aus Fig. 2 können die Ausgangswerte sin(2π x) bzw. cos(2π x) in Abhängigkeit von α₁, α₂, α₃ die vier Werte ±sin(2π ), ±cos(2π ) annehmen. Diese Werte liegen dementsprechend jeweils an den Dateneingängen beider Multiplexer an, abgeleitet aus den Werten sin(2π ) und cos(2π ), die von der zweiten Stufe RWII geliefert werden.A simple embodiment of the third stage RWIII is shown in FIG. 4. It essentially consists of two multiplexers MUX 2 and MUX 3 and two complement formers, each in one data input of the multiplexers. According to the function table of Fig. 2, the output values of sin (2π x) and cos (2π x) can vary depending on α₁, α₂, α₃ the four values ± sin (2π), accept ± cos (2π). Accordingly, these values are applied to the data inputs of both multiplexers, derived from the values sin (2π) and cos (2π), which are supplied by the second stage RWII.
Im Ausführungsbeispiel scheidet für die zweite Stufe RWII eine auf den ersten Blick naheliegende Tabellenlösung zur Bestimmung von sin(2π ) und cos(2π ) aus, weil dafür noch ein Speicheraufwand von 2¹⁰k-Bit benötigt würde. Es werden daher zwei vorteilhafte Weiterbildungen der Erfindung angegeben, die eine Realisierung der zweiten Stufe mit minimalem Gesamtaufwand erlauben.In the exemplary embodiment, RWII decides for the second stage an obvious table solution for the Determination of sin (2π) and cos (2π) from because of it a memory requirement of 2¹⁰k bit would still be required. It are therefore two advantageous developments of the invention indicated that a realization of the second stage allow with minimal total effort.
Fig. 5 zeigt eine Ausführungsform der ersten vorteilhaften Weiterbildung der Erfindung. Sie basiert auf einer Reihenentwicklung für Sinus und Cosinus: Fig. 5 shows an embodiment of the first advantageous further illustrates the invention. It is based on a series development for sine and cosine:
sin(2π ) = sin(2π (-h+h)) ≈ sin(2π (-h)) + cos(2π (-h)) · 2πhsin (2π) = sin (2π (-h + h)) ≈ sin (2π (-h)) + cos (2π (-h)) · 2πh
cos(2π ) = cos(2π (-h+h)) ≈ cos(2π (-h)) - sin(2π (-h)) · 2πh.cos (2π) = cos (2π (-h + h)) ≈ cos (2π (-h)) - sin (2π (-h)) · 2πh.
Der Fehler ist dabei kleiner oder gleich und kann durch geeignete Aufteilung von in (-h) und h genügend klein gehalten werden. Die Werte sin(2π (-h)) und cos(2π (-h)) werden mit Hilfe zweier Tabellen, Sinus-ROM und Cosinus-ROM, bestimmt. Da -h eine wesentlich kürzere Dualdarstellung als hat, ergeben sich nun vernünftige ROM-Größen. Außer diesen Tabellen sind zur Berechnung noch drei Multiplikationen, 1 Komplementbildung und zwei Additionen erforderlich: Im Multiplizierer M1 wird h mit 2π multipliziert, in M2 bzw. M3 das Produkt aus 2πh und den Ausgangswerten der ROMs gebildet. In den Addierern ADD1 und ADD2 werden schließlich die Werte entsprechend der vorgenannten Reihenentwicklung zusammengefaßt. Das "R" in den Multiplizierern bedeutet, daß die Ausgangswerte gerundet werden. Die in Fig. 5 angegebene Aufspaltung vonThe error is smaller or the same and can be kept sufficiently small by appropriately dividing in (-h) and h. The values sin (2π (-h)) and cos (2π (-h)) are determined using two tables, sine-ROM and cosine-ROM. Since -h has a much shorter dual representation than, there are now reasonable ROM sizes. In addition to these tables, three multiplications, 1 complement formation and two additions are required for the calculation: in multiplier M 1 , h is multiplied by 2π, in M 2 and M 3, the product of 2πh and the initial values of the ROMs are formed. Finally, in the adders ADD 1 and ADD 2 , the values are summarized in accordance with the series development mentioned above. The "R" in the multipliers means that the initial values are rounded. The indicated in Fig. 5 Resolution of
ist optimal im Sinne eines minimalen Gesamtaufwandes.is optimal in terms of a minimal total effort.
Fig. 6 zeigt eine Ausführungsform der zweiten vorteilhaften Weiterbildung der Erfindung. Ihr liegt die Berechnung von sin(2π ) und cos(2π ) nach einem iterativen Verfahren zur Umrechnung von Polarkoordinaten (r, ϕ) in kartesische Koordinaten (x, y) zugrunde. Bei dem Verfahren wird z=x+jy=r cos ϕ+jr sin ϕ schrittweise durch den Vektor zn=xn+jyn angenähert. Beginnend mit x₀=r und y₀=0 wird beim n-ten Iterationsschritt der Vektor zn-1=xn-1+jyn-1 um den Winkel γn=±arctan 2-n auf z zugedreht. In welche Richtung gedreht wird, hängt jeweils davon ab, ob der erreichte Differenzwinkel Fig. 6 shows an embodiment of the second advantageous embodiment of the invention. It is based on the calculation of sin (2π) and cos (2π) using an iterative process for converting polar coordinates (r, ϕ) into Cartesian coordinates (x, y). In the method, z = x + jy = r cos ϕ + jr sin ϕ is gradually approximated by the vector z n = x n + jy n . Starting with x₀ = r and y₀ = 0, the vector z n-1 = x n-1 + jy n-1 is turned to z by the angle γ n = ± arctan 2 -n in the nth iteration step. The direction in which it is rotated depends on whether the difference angle reached
zwischen zn und z einen positiven oder negativen Wert angenommen hat. Das Verfahren konvergiert, weil |Δϕn| arctan 2-n gegen Null strebt. Mit den Ausgangswerten r=1 und ϕ=2π ergibt sich eine Approximation für cos(2π ) und sin(2π ). Mathematisch läßt sich der n-te Iterationsschritt wie folgt darstellen:between z n and z has a positive or negative value. The method converges because | Δϕ n | arctan 2 -n strives towards zero. With the initial values r = 1 and ϕ = 2π there is an approximation for cos (2π) and sin (2π). The nth iteration step can be represented mathematically as follows:
xn + jyn = (xn-1 + jyn-1) · ej γ n
= cosγn · [(xn-1-sign(γn) · tan |γn| · yn-1) + j(yn-1 + sign(γn) · tan |γn| · xn-1)]x n + jy n = (x n-1 + jy n-1 ) · e j γ n
= cosγ n · [(x n-1 sign (γ n ) · tan | γ n | · y n-1 ) + j (y n-1 + sign (γ n ) · tan | γ n | · x n -1 )]
mitWith
Wegen tan |γn|=2-n sind zur Berechnung von xn und yn keine echten Multiplikationen, sondern nur Schiebeoperationen erforderlich. Da die Stellenzahl von vornherein festliegt, können sie durch entsprechende Verdrahtung ausgeführt werden. Die Multiplikationen mit cos γn werden bereits im ersten Iterationsschritt berücksichtigt. Auch hierzu reicht mit zulässigem Fehler eine Schiebeoperation aus. Gemäß der angegebenen Beziehung ist zur Berechnung von xn, yn und sign(γn) jeweils eine Addition bzw. Subtraktion notwendig.Because of tan | γ n | = 2 -n , no real multiplications are required for the calculation of x n and y n , only shift operations are required. Since the number of digits is fixed from the outset, they can be implemented using appropriate wiring. The multiplications with cos γ n are taken into account in the first iteration step. A sliding operation is also sufficient for this with a permissible error. According to the given relationship, an addition or subtraction is necessary to calculate x n , y n and sign (γ n ).
Um den Iterationsfehler genügend klein zu halten, sind beim Auführungsbeispiel insgesamt 17 Iterationsschritte vorgesehen.In order to keep the iteration error sufficiently small, in the performance example, a total of 17 iteration steps intended.
In der Ausführung nach Fig. 6 sind die ersten fünf Iterationsschritte durch Tafeln SIN-ROM und COS-ROM ersetzt. Dazu wird inIn the embodiment according to FIG. 6, the first five iteration steps are replaced by SIN-ROM and COS-ROM tables. For this, in
aufgespalten.
-h dient als Adresse für die Sinus-/Cosinustafel.
Die Iteration geht also aus von x₅=k · cos(2π (-h))
und y₅=k · sin(2π (-h))
mitsplit up. -h serves as the address for the sine / cosine table. The iteration therefore starts from x₅ = k · cos (2π (-h)) and y₅ = k · sin (2π (-h))
With
Diese Werte werden entsprechend der oben angegebenen Iterationsformel in den Addierern (+) der folgenden Stufen miteinander verknüpft. Die der Multiplikation mit tan |γn| entsprechenden Schiebeoperationen sind in Fig. 6 durch Kreise angedeutet. Vor den Schiebeoperationen wird sign(γn) berücksichtigt, in der Figur mit VZ bezeichnet. Im rechten Teil der Fig. 6 wird zu h jeweils der Wert γm/2π addiert, und zwar wird je nach dem in der vorherigen Stufe erreichten Vorzeichen VZ der Summe der WertThese values are combined with each other in the adders (+) of the following stages according to the iteration formula given above. The multiplication with tan | γ n | corresponding shift operations are indicated by circles in FIG. 6. Before the shift operations, sign (γ n ) is taken into account, designated VZ in the figure. In the right part of FIG. 6, the value γ m / 2π is added to h, depending on the sign VZ reached in the previous stage, the sum becomes the value
oderor
addiert.added.
Claims (8)
- - deren erste Stufe (RWI) in Abhängigkeit vom Wert des Bits α₃, welcher an einen Steuereingang dieser Stufe gelegt ist, den Ausgangswert (k) bildet nach folgender Vorschrift
- - deren zweite Stufe (RWII1/2) aus dem Wert (k) ein komplexes Sinus-/Cosinus-Wertepaar bildet gemäß der Funktion
- - und deren dritte Stufe (RWIII) in Abhängigkeit von den Werten der Bits α₁, α₂, α₃, welche an Steuereingänge dieser Stufe gelegt sind, aus dem Wertepaar [sin(2π (k)), cos(2π (k))] ein Wertepaar [sin(2π x(k)), cos(2π x(k))] bildet gemäß der folgenden Funktionstabelle
- - The first stage (RWI) depending on the value of the bit α₃, which is connected to a control input of this stage, the output value (k) forms according to the following regulation
- - whose second stage (RWII 1/2 ) forms a complex sine / cosine value pair from the value (k) according to the function
- - And their third stage (RWIII) depending on the values of the bits α₁, α₂, α₃, which are connected to control inputs of this stage, from the pair of values [sin (2π (k)), cos (2π (k))] a Value pair [sin (2π x (k)), cos (2π x (k))] forms according to the following function table
- - der Wert (-h) ist zum einen einer Sinus-Tafel (Sinus-ROM), zum anderen einer Cosinus-Tafel (Cosinus-ROM) als Adresse zugeführt, die Tafeln geben die Werte sin(2π (-h)) bzw. cos(2π (-h)) ab;
- - der Wert h ist einem ersten Multiplizierer (M1) zur Multiplikation mit 2π zugeführt; das Ergebnis ist je einem zweiten und dritten Multiplizierer (M2, M3) zur Multiplikation mit dem Wert sin(2π (-h)) bzw. cos(2π (-h)) zugeführt;
- - der Ausgangswert des dritten Multiplizierers (M3) und der Wert sin(2π (-h)) sind weiter einem ersten Addierer (ADD1) zur Addition zugeführt;
- - der Ausgangswert des zweiten Multiplizierers (M2) ist nach Komplementbildung (2er Kompl.) und der Wert cos(2π (-h)) weiter einem zweiten Addierer (ADD2) zur Addition zugeführt (Fig. 5).
- - The value (-h) is supplied on the one hand to a sine table (sine-ROM), on the other hand to a cosine table (cosine-ROM) as an address, the tables give the values sin (2π (-h)) or cos (2π (-h)) from;
- - The value h is fed to a first multiplier (M 1 ) for multiplication by 2π; the result is fed to a second and a third multiplier (M 2 , M 3 ) for multiplication by the value sin (2π (-h)) or cos (2π (-h));
- - The output value of the third multiplier (M 3 ) and the value sin (2π (-h)) are further fed to a first adder (ADD 1 ) for addition;
- - The output value of the second multiplier (M 2 ) is fed to a second adder (ADD 2 ) for addition after the formation of complement (2's compl.) and the value cos (2π (-h)) ( FIG. 5).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833312796 DE3312796A1 (en) | 1983-04-09 | 1983-04-09 | DIGITAL OSCILLATOR FOR GENERATING COMPLEX SIGNALS |
GB08408763A GB2138606B (en) | 1983-04-09 | 1984-04-05 | Digital oscillator for generation of complex signals |
FR8405565A FR2544106A1 (en) | 1983-04-09 | 1984-04-09 | DIGITAL OSCILLATOR DELIVERING COMPLEX SIGNALS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833312796 DE3312796A1 (en) | 1983-04-09 | 1983-04-09 | DIGITAL OSCILLATOR FOR GENERATING COMPLEX SIGNALS |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3312796A1 DE3312796A1 (en) | 1984-10-11 |
DE3312796C2 true DE3312796C2 (en) | 1991-06-20 |
Family
ID=6195848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833312796 Granted DE3312796A1 (en) | 1983-04-09 | 1983-04-09 | DIGITAL OSCILLATOR FOR GENERATING COMPLEX SIGNALS |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE3312796A1 (en) |
FR (1) | FR2544106A1 (en) |
GB (1) | GB2138606B (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT399236B (en) * | 1986-02-03 | 1995-04-25 | Siemens Ag Oesterreich | DIGITAL SINUS GENERATOR |
EP0259514A1 (en) * | 1986-09-11 | 1988-03-16 | Deutsche ITT Industries GmbH | Digital circuit for the simultaneous generation of digital sine and cosine function values |
JPS63186329A (en) * | 1987-01-28 | 1988-08-01 | Nec Corp | Pre-processor for trigonometric function |
US4896287A (en) * | 1988-05-31 | 1990-01-23 | General Electric Company | Cordic complex multiplier |
US5001660A (en) * | 1989-04-27 | 1991-03-19 | Hewlett-Packard Company | Waveform generation method using stored complex data |
DE4001266C2 (en) * | 1990-01-18 | 1994-10-20 | Abb Patent Gmbh | Method and transmission device for the transmission of digital information via power supply networks |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1409849A (en) * | 1964-07-21 | 1965-09-03 | Nouvelles Tech Radioelectrique | Device for determining the analog values of the trigonometric lines of an angle from its digital value |
DE3007907A1 (en) * | 1980-03-01 | 1981-09-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | DIGITAL RECEIVER |
DE3119448C2 (en) * | 1981-05-15 | 1984-10-11 | Siemens AG, 1000 Berlin und 8000 München | Circuit arrangement for generating a cosine signal and a sinusoidal signal |
-
1983
- 1983-04-09 DE DE19833312796 patent/DE3312796A1/en active Granted
-
1984
- 1984-04-05 GB GB08408763A patent/GB2138606B/en not_active Expired
- 1984-04-09 FR FR8405565A patent/FR2544106A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2544106A1 (en) | 1984-10-12 |
GB8408763D0 (en) | 1984-05-16 |
DE3312796A1 (en) | 1984-10-11 |
GB2138606B (en) | 1986-08-13 |
GB2138606A (en) | 1984-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2246968C2 (en) | Device for multiplying two floating point numbers | |
DE2927713C2 (en) | ||
DE2754270C2 (en) | ||
DE1956209C3 (en) | Multiplier | |
DE19758079A1 (en) | Computer system for determining product of two Galois field elements | |
DE2628471B2 (en) | Coordinate transformation circuit | |
DE2736072A1 (en) | ANGLE FUNCTION GENERATOR | |
DE3312796C2 (en) | ||
DE1499281B1 (en) | Calculator for logarithmic calculations | |
DE2612750A1 (en) | MULTIPLE DEVICE | |
DE3340362C2 (en) | ||
DE3201088C2 (en) | ||
DE3740130C1 (en) | Sine wave generator | |
DE2039228A1 (en) | Method and device for converting and shifting the value of number signals of different codes in a data processing system | |
DE4010735A1 (en) | DIGITAL WORLD SERIAL MULTIPLIER CIRCUIT | |
DE2523755C3 (en) | Division device using an approximate equation | |
DE2536974C2 (en) | Subassembly for a digital differential analyzer | |
DE2435873C2 (en) | Installation of a TACAN navigation system | |
EP0629943B1 (en) | Multiplier for real and complex numbers | |
DE2214053A1 (en) | Method and device for controlling a numerically controlled machine tool along a circular path | |
DE3700740A1 (en) | LINEAR APPROXIMATION CHANGEOVER | |
DE1125685B (en) | Adding machine | |
DE3609056C2 (en) | ||
DE4335925C2 (en) | Circuit arrangement for signal processing according to the CORDIC method | |
DE3416536C2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: TELEFUNKEN SYSTEMTECHNIK GMBH, 7900 ULM, DE |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |