DE3232442A1 - Operational amplifier arrangement - Google Patents
Operational amplifier arrangementInfo
- Publication number
- DE3232442A1 DE3232442A1 DE19823232442 DE3232442A DE3232442A1 DE 3232442 A1 DE3232442 A1 DE 3232442A1 DE 19823232442 DE19823232442 DE 19823232442 DE 3232442 A DE3232442 A DE 3232442A DE 3232442 A1 DE3232442 A1 DE 3232442A1
- Authority
- DE
- Germany
- Prior art keywords
- operational amplifier
- input
- output
- inverting input
- operational
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Abstract
Description
Beschreibungdescription
Operationsverstärkeranordnung Die Erfindung betrifft eine offsetspannungskompensierte Operationsverstärkeranordnung, deren Operationsverstärker auf einem Halbleiterchip monolithisch integriert sind.Operational amplifier arrangement The invention relates to an offset voltage compensated Operational amplifier arrangement, the operational amplifier of which is on a semiconductor chip are monolithically integrated.
Bei einem Operationsverstärker ist die Ausgangs spannung UA im allgemeinen nicht Null, wenn sowohl der invertierende Eingang ((-)-Eingang oder auch N-Eingang genannt) als auch der nichtinvertierende Eingang ((+)-Eingang oder auch P-Eingang genannt) auf Nullpotential gelegt werden. Diejenige Eingangsgleichspannung, die an einem der beiden Eingänge des Operationsverstärkers angelegt werden muß, damit dessen Ausgangsgleichspannung UA= 0 wird, wird Offsetspannung UO genannt.In the case of an operational amplifier, the output voltage is generally UA not zero if both the inverting input ((-) input or N input called) as well as the non-inverting input ((+) input or also P input called) are set to zero potential. That input DC voltage that must be applied to one of the two inputs of the operational amplifier so that whose DC output voltage UA = 0 is called the offset voltage UO.
In zahlreichen Operationsverstärkeranwendungen ist eine möglichst vollständige Kompensation der Offsetspannung gefordert. Die Offsetspannung läßt sich im Operationsverstärker selbst oder in dessen externer Schaltung kompensieren. Im Operationsverstärker kann die Kompensation beispielsweise durch einen nachträglichen Widerstandsabgleich an einer geeigneten Stelle seiner Schaltung vorgenommen werden, wie es beispielsweise in IEE JSCC, Vol.In many operational amplifier applications, one is possible complete compensation of the offset voltage is required. The offset voltage leaves compensate themselves in the operational amplifier itself or in its external circuit. In the operational amplifier, the compensation can, for example, be carried out afterwards Resistance adjustment can be carried out at a suitable point in its circuit, as for example in IEE JSCC, Vol.
SC-10, Nr. 6, Seiten 412 bis 416 beschrieben ist.SC-10, No. 6, pages 412-416.
Wenn es nicht möglich ist, die Offsetspannung im Operationsverstärker zu kompensieren, sind KompensationsmaB-nahmen in der äußeren Beschaltung erforderlich. Die einfachste Möglichkeit besteht darin, in Serie mit einem Eingang eine einstellbare Spannungsquelle vorzusehen, wie es beispielsweise in dem Buch von U. Tletze, Ch. Schenk, Halbleiterschaltungstechnik, Springer-Verlag Berlin, Heidelberg, New York, 3. Auflage, 1976, S. 68 bis 71, beschrieben ist. Eine derartige Kompensation der Offsetspannung ist jedoch insbesondere bei m-nolithisch auf einem Halbleiterchip integrierten Scha tun?n unerwünscht, da neben einem manuellen Abgleich der Gffw srEannung zusätzliche Außenanschlüsse am Operati7nsv-rstärker-Baustein erforderlich sind.If it is not possible, the offset voltage in the operational amplifier To compensate, compensation measures are required in the external wiring. The simplest option is to have an adjustable input in series with one input Provide a voltage source, as it is for example in the book by U. Tletze, Ch. Schenk, semiconductor circuit technology, Springer-Verlag Berlin, Heidelberg, New York, 3rd edition, 1976, pp. 68-71. Such a compensation of the However, offset voltage is particularly m-nolithic on a semiconductor chip integrated damage is undesirable, since in addition to a manual comparison of the Gffw Additional external connections on the operational amplifier module required are.
Zur Vermeidung des umständlichen Offsetspannungsabgleichs sind automatische Kompensationsverfahren bekannt geworden.To avoid the cumbersome offset voltage adjustment, automatic Compensation method has become known.
So wird z.B. bei der Chopper-Stabilisations-Technik, wie sie z.B. in der Zeitschrift Elektronik (1981), Heft 1, Seiten 69 bis 72 beschrieben ist. Diese Technik erfordert ebenfalls mindestens einen zusätzlichen Anschluß am Operationsverstärker-Baustein.For example, with the chopper stabilization technique, as it is e.g. in the magazine Electronics (1981), No. 1, pages 69 to 72 is described. This technique also requires at least one additional connection on the operational amplifier module.
Der Erfindung liegt die Aufgabe zugrunde, den Stand der Technik zu verbessern. Insbesondere soll eine Schaltung angegeben werden1 die bei möglichst vernachlässigbarer Offsetspannung möglichst wenig Aufwand erfordert, sich einfach monolithisch integrieren läßt und keine zusätzliche Anschlüsse am Operationsverstärker-Baistein erfordert.The invention is based on the object of providing the prior art to enhance. In particular, a circuit should be specified1 that is as close as possible to negligible offset voltage requires as little effort as possible, simply Can be monolithically integrated and no additional connections on the operational amplifier module requires.
Die Erfindung wird bei einer Anordnung der eingangs genannten Art durch die im kennzeichnenden Teil des Anspruchs 1 genannte Erfindung gelöst.The invention is implemented in an arrangement of the type mentioned at the beginning solved by the mentioned in the characterizing part of claim 1 invention.
Es ist nunmehr möglich, einen Operationsverstärker als monolithisch integrierter Halbleiter-Baustein herzustellen, der bei vernachlässigbar niedriger Offsetspannung mit einem Minimum an Außenanschlüssen auskommt und dessen Offsetspannungskompensation unabhängig von der extern einstellbaren Verstärkung ist. Er weist zwei nicht invertierende Eingänge auf, die beide als Verstärkereingänge verwendet werden können.It is now possible to use an operational amplifier as a monolithic one to manufacture integrated semiconductor chip, which is negligibly lower Offset voltage gets by with a minimum of external connections and its offset voltage compensation is independent of the externally adjustable gain. He has two non-inverting Inputs, both of which can be used as amplifier inputs.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.Advantageous refinements and developments of the invention are specified in the subclaims.
Die Erfindung wird nun anhand von Zeichnungen durch die Beschreibung vorteilhafter Ausführungsbeispiele näher erläutert. Es zeigen im einzelnen: FIG. 1 Schaltbild eines Operationsverstärkers; FIG. 2 Erfindungsgemäße Schaltungsanordnung; FIG. 3 Schaltung der Eingangsstufen mit jeweils zwei parallel geschalteten Transistoren; FIG. 4 Nebeneinander auf dem Halbleiter-Chip angeordnete Eingangs stufen; FIG. 5 Von einem Mittelpunkt gleich weit entfernt angeordnete Eingangsstufen; FIG. 6 Ausführungsbeispiel eines Layout rLt punktgespiegelt parallel geschalteten Trans storen; FIG. 7 Schaltbild eines Operationsverstäikers mit CMOS-Differenzverstärker; FIG. 8 Ausführungsbeispiel eines Layout einer erfindungsgemäßen CMOS-Operationsverst-irkeranordnung.The invention will now be explained with reference to drawings through the description advantageous embodiments explained in more detail. They show in detail: FIG. 1 circuit diagram of an operational amplifier; FIG. 2 circuit arrangement according to the invention; FIG. 3 Connection of the input stages with two transistors each connected in parallel; FIG. 4 input stages arranged next to one another on the semiconductor chip; FIG. 5 Entrance steps equidistant from a center point; FIG. 6 embodiment a layout rLt point-mirrored parallel-connected transistors; FIG. 7 circuit diagram an operational amplifier with CMOS differential amplifier; FIG. 8 embodiment a layout of a CMOS operational amplifier arrangement according to the invention.
In FIG. 1 ist das Schaltbild eines Operationsverstärkers dargestellt. Der invertierende Eingang ist mit N bzw. (-) bezeichnet und der nichtinvertierende Eingang mit P bzw.In FIG. 1 shows the circuit diagram of an operational amplifier. The inverting input is labeled N or (-) and the non-inverting one Input with P resp.
(+). Eine Eingangswechselspannung uE erscheint am Ausgang des Operationsverstärkers verstärkt als Ausgangsspannung UA. Werden nun beide Eingänge an gleiches Gleichspannungspotential gelegt, so entsteht bei nicht offsetspannungskompensiertem Verstärker eine Ausgangsgleichspannung UA, die durch eine zusätzliche Offsetspannung UO an einem der beiden Eingänge, im Beispiel am P-Eingang, zum Verschwinden gebracht werden kann. Die Anschlüsse K1 und K2 dienen der Betriebsspannungszuführung.(+). An AC input voltage uE appears at the output of the operational amplifier amplified as output voltage UA. Both inputs are now connected to the same DC voltage potential If the amplifier is not offset-voltage-compensated, a DC output voltage is generated UA, which is caused by an additional offset voltage UO at one of the two inputs, im Example at the P input, can be made to disappear. The connections K1 and K2 are used to supply the operating voltage.
In FIG. 2 ist die erfindungsgemäße Schaltungsanordnung dargestellt, durch welche die Offsetspannung selbsttätig kompensiert wird. Hierzu werden zwei im Aufwand möglichst identisch gleiche Operationsverstärker 1 und 2, die auf einem Halbleiterchip eng benachbart angeordnet sind, derart zusammengeschaltet, daß der Ausgang A 1 des ersten Operationsverstärkers mit dem invertierenden Eingang N2 des zweiten Operationsverstärkers 2 verbunden ist und der Ausgang A2 des zweiten Operationsverstärkers 2 einerseits mit dem Ausgang A der Operationsverstärkeranordnung unl andererseits über einen ohmschen Spannungteiler mit dem invertierenden Eingang N1 des ersten Operationsverstärkers 1 verbunden ist. Der ohmsche Spannungsteiler besteht aus den Widerständen R1 und R2, die hintereinandergeschaltet sind, wobei der Widerstand R1 am Ausgang A der Operationsverstärkeranordnung und der Widerstand R2 an Bezugspotential angeschlossen ist. Der Verbindungspunkt der beiden Widerstände führt zum invertierenden Eingang N1 des Operationsverstärkers 1.In FIG. 2 shows the circuit arrangement according to the invention, through which the offset voltage is automatically compensated. There are two the same operational amplifier 1 and 2, which are on one Semiconductor chip are arranged closely adjacent, interconnected in such a way that the Output A 1 of the first operational amplifier with the inverting input N2 of the second operational amplifier 2 is connected and the output A2 of the second operational amplifier 2 on the one hand with the output A of the operational amplifier arrangement unl on the other hand via an ohmic voltage divider to the inverting input N1 of the first Operational amplifier 1 is connected. The ohmic voltage divider consists of the Resistors R1 and R2, which are connected in series, with the resistor R1 at the output A of the operational amplifier arrangement and the resistor R2 at reference potential connected. The connection point of the two resistors leads to the inverting one Input N1 of operational amplifier 1.
Der nichtinvertierende Eingang B12 des Operationsverstärkers 1 und/oder der nichtinvertierende Eingang B22 des Operationsverstärkers 2 dienen zum Anschluß der Eingangswechselspannungen u1 bzw. u2, deren anderer Pol jeweils auf Bezugspotential liegt. Wird einer der Eingänge 812 oder 822 nicht benutzt, so ist er direkt oder über einen zur Offsetstromkompensation erforderlichen Widerstand auf Bezugspotential zu schalten.The non-inverting input B12 of the operational amplifier 1 and / or the non-inverting input B22 of the operational amplifier 2 are used for connection of the AC input voltages u1 or u2, the other pole of which is in each case to reference potential lies. If one of the inputs 812 or 822 is not used, it is direct or via a resistor to reference potential required for offset current compensation to switch.
Ferner weist jeder Operationsverstärker zwischen seinem Ausgang und seinem invertierenden Eingang eine Gegenkopplungsschaltung auf. Die Gegenkopplungsschaltung des Operationsverstärkers 1 besteht aus den Widerständen R11 und R12, wobei der Widerstand R12 zwischen Ausgang und invertierendem Eingang B11 und der Widerstand R1l in Reihe zum invertierenden Eingang geschaltet ist. Entsprechend sind die Gegenkopplungswiderstände R22 und R21 am Operationsverstärker 2 geschaltet.Furthermore, each operational amplifier has between its output and its inverting input has a negative feedback circuit. The negative feedback circuit of the operational amplifier 1 consists of the resistors R11 and R12, the resistor R12 between the output and the inverting input B11 and the Resistor R1l is connected in series to the inverting input. Corresponding the negative feedback resistors R22 and R21 are connected to the operational amplifier 2.
Der Gegenkopplungsfaktor des Operationsverstärkers 1 sei als m = R12/R11 und der des Operationsverstärkers 2 als n=R22/R21 definiert. In der erfindungsgemäßen Schaltungsanordnung sind die Absolutwerte der Widerstände von geringerer Bedeutung. Lediglich das Verhältnis dieser Widerstände ist maßgebend für die Güte der Offsetspannungskompensation.The negative feedback factor of the operational amplifier 1 is assumed to be m = R12 / R11 and that of the operational amplifier 2 is defined as n = R22 / R21. In the invention Circuit arrangement, the absolute values of the resistances are of lesser importance. Only the ratio of these resistances is decisive for the quality of the offset voltage compensation.
Die gewünschten Widerstandsverhältnisse können jedoch insbesondere bei monolithisch auf einem Halbleiterchip integrierten Schaltungen relativ genau eingehalten werden.The desired resistance ratios can, however, in particular relatively accurate in the case of monolithically integrated circuits on a semiconductor chip be respected.
Mit den angegebenen Werten von m und n sowie mit der Größe <x = R2/(RlsR2) ergibt sich für die Ausgangsgleichspannung U A2 der Operationsverstärkeranordnung der Ausdruck: n(1+m) 1+n n(1+m) UA2 = - .u1 + .u2 - .U01 1-m.n.α 1-m.n.α 1-m.n.α 1+n + .U02 (1) 1-m.n.α mit m = R12/R11 ; n = R22/R21 U01 = Offsetspannung des Operationsverstärkers 1, U02 = Offsetspannung des Operationsverstärkers 2.With the specified values of m and n as well as with the size <x = R2 / (RlsR2) results for the DC output voltage U A2 of the operational amplifier arrangement the expression: n (1 + m) 1 + n n (1 + m) UA2 = - .u1 + .u2 - .U01 1-m.n.α 1-m.n.α 1-m.n.α 1 + n + .U02 (1) 1-m.n.α with m = R12 / R11; n = R22 / R21 U01 = offset voltage of the operational amplifier 1, U02 = offset voltage of the operational amplifier 2.
Für gleiche Offsetspannungen beider Operat nsverstärker U01 = U02 = U0, wird n(1+m) 1+n 1-m.n UA2 = - .u1 + .u2 + .U0 (2) 1-m.n.α 1-m.n.α 1-m.n.α und für R12 . R22 m.n = = 1 (2) R11.R21 ist die Verstärkeranordnung mit den beiden Operationsverstärkern 1 und 2 offsetspannungskompensiert, so daß die Ausgangsspannung UA2 lediglich die verstärkten Beträge der Eingangswechselspannungen u1 und u2 enthält.For the same offset voltages of both operational amplifiers U01 = U02 = U0, n (1 + m) 1 + n 1-m.n UA2 = - .u1 + .u2 + .U0 (2) 1-m.n.α 1-m.n.α 1-m.n.α and for R12. R22 m.n = = 1 (2) R11.R21 is the amplifier arrangement offset voltage compensated with the two operational amplifiers 1 and 2, so that the output voltage UA2 only the amplified amounts of the input AC voltages contains u1 and u2.
Gemäß Gleichung 1 tritt ein Fehler bei der Kompensation bei ungleichen Offsetspannungen der beiden Operationsverstärker auf, also wenn U01 # U02 ist. Dieser geringfügige Fehler ist bei der Offsetspannungskompensation unvermeidbar, denn exakte Gleichheit der Offsetspannungen U01 und U02 tritt im allgemeinen nicht auf.According to equation 1, an error occurs in the compensation for unequal Offset voltages of the two operational amplifiers, i.e. when U01 is # U02. This minor errors are unavoidable with the offset voltage compensation, because exact In general, the offset voltages U01 and U02 are not equal.
Für den Fall: m.n = 1, also für den Fall minimaler Offsetspannung der Operationsverstärkeranordnung, ergibt sich aus Gleichung 1 1+n 1+n 1+n UA2 = - .u1 + .u2 + [ U02-U01 ] 1-α 1-α 1-α UA2 = V (u2 - u1) + V-(U02 - U01) (4) d.h. die Operationsverstärkeranordnung besitzt die Verstärkung V = (1+n)/(1-α).For the case: m.n = 1, i.e. for the case of minimal offset voltage the operational amplifier arrangement results from equation 1 1 + n 1 + n 1 + n UA2 = - .u1 + .u2 + [U02-U01] 1-α 1-α 1-α UA2 = V (u2 - u1) + V- (U02 - U01) (4) i.e. the operational amplifier arrangement has the Gain V = (1 + n) / (1-α).
Wie aus Gleichung 4 ersichtlich, werden sowohl die Eingangswechselspannungen als auch die Differenz der Offsetspannungen (U02-U01) um diesen Faktor V verstärkt. Es muß jedoch dafür Sorge getragen werden1 daß die Offsetspannungen der beiden hintereinandergeschalteten Operationsverstärker der Operationsverstärkeranordnung möglichst gleich sind. Dies wird dadurch erreicht, daß die Eingangsstufen der beiden Operationsverstärker 1 und 2 Differenzverstärker mit jeweils zwei parallel geschalteten Transistoren sind.As can be seen from Equation 4, both the AC input voltages and the difference between the offset voltages (U02-U01) is amplified by this factor V. However, care must be taken1 that the offset voltages of the two series-connected Operational amplifiers of the operational amplifier arrangement are as identical as possible. this is achieved in that the input stages of the two operational amplifiers 1 and 2 differential amplifiers each with two transistors connected in parallel.
Gemäß FIG. 3 gehören zum Differenzverstärker des Operationsverstärkers 1 die Transistoren T1ll, T112, T121 und T122. Jeweils zwei dieser Transistoren, z.B. die Transistoren T111 und T112, sind parallel ge-schaltet. Ihre gemeinsamen Kollektoranschlüsse sind mit C11 bzw. C12 und ihre gemeinsamen Kollektorwiderstände mit R bzw, R12 11 bezeichnet, deren jeweils anderer Anschluß über der Klemme K1 mit der Betriebsspannung verbunden ist. Die Eingänge des Operationsverstärkers sind in Übereinstimmung mit FIG. 2 mit B11 bzw. B12 bezeichnet.According to FIG. 3 belong to the differential amplifier of the operational amplifier 1 the transistors T111, T112, T121 and T122. Two of these transistors each, e.g. the transistors T111 and T112 are connected in parallel. Your common Collector connections are with C11 or C12 and their common collector resistances denoted by R or R12 11, the other connection of which is via terminal K1 is connected to the operating voltage. The inputs of the op amp are in accordance with FIG. 2 labeled B11 and B12.
In gleicher Weise sind für den Operationsverstärker 2 jeweils zwei der Transistoren T211, T212 T und T ?21 222 parallel geschaltet. Ihre Eingänge sind in Übereinstimmung in FIG. 2 mit B21 bzw. B22 bezeichnet.In the same way, there are two each for the operational amplifier 2 of the transistors T211, T212 T and T? 21 222 connected in parallel. Your entrances are in accordance with FIG. 2 labeled B21 and B22.
In FIG. 4 ist dargestellt, wie die jeweils parallel geschalteten Transistoren auf dem Layout des halbleiterchips angeordnet sind. Wie aus der Figur ersichtlich, sind die jeweils parallel geschalteten Transistoren von einem Mittelpunkt M1 für den Operationsverstärker 1 und M2 für den Operationsvertärker 2 gleich weit entfernt angeordnet.In FIG. 4 shows how the transistors connected in parallel in each case are arranged on the layout of the semiconductor chip. As can be seen from the figure, are the transistors connected in parallel from a center point M1 for the operational amplifier 1 and M2 for the operational amplifier 2 equidistant arranged.
Außerdem ist leicht ersichtlich, daß die Eingangsstufen der beiden Operationsvertärker auf dem Halbleiterchip nebeneinander angeordnet sind.It is also easy to see that the input stages of the two Operational amplifiers are arranged next to one another on the semiconductor chip.
Eine andere besonders vorteilhafte Anordnung der parallel geschalteten Transistoren zeigt FIG. 5. Hier sind nicht nur die Eingangsstufen der beiden Operationsverstärker sondern auch die jeweils parallel geschalteten Transistoren von einem Mittelpunkt M gleich weit voneinander entfernt angeordnet, wodurch die Offsetspannungen, die durch t.echnologiebedingte Geometriefehler verursacht werden, der beiden Operationsverstärker weitgehend gleich wird.Another particularly advantageous arrangement of the parallel-connected Transistors are shown in FIG. 5. Here are not just the input stages of the two operational amplifiers but also the transistors connected in parallel from a center point M arranged equidistant from each other, whereby the offset voltages that caused by technology-related geometry errors of the two operational amplifiers is largely the same.
Voraussetzung für das möglichst gute Gelingen dieser Offsetspannungskompensation ist dabei, daß die Offsetspannungen beider Verstärker in Größe und Vorzeichen nahezu gleich sind. Annähernde Gleichheit ist aber gerade bei monolithisch integrierten Operationsverstärkern relativ leicht zu erreichen. Für die Offsetspannung eines Operationsverstärkers ist fast ausschließlich die Diffe- renzverstärker-Eingangsstufe mit ihren Belastungswiderständen verantwortlich.Prerequisite for the best possible success of this offset voltage compensation is that the offset voltages of both amplifiers in size and sign are almost are the same. However, there is approximate equality especially in the case of monolithically integrated ones Operational amplifiers relatively easy to get to. For the offset voltage of a Operational amplifier is almost exclusively the reference amplifier input stage responsible with their load resistances.
Zur Minimisierung der Offsetspannungen von zwei monolithisch integrierten identisch gleichartig aufgebauten Differenzverstärker-Eingangsstufen zweier Operationsverstärker auf einem Silizium-Halbleiterchip sind in an sich bekannter Weise die folgenden Bedingungen einzuhalten: a) Die Differenzverstärker-Eingangsstufen der beiden Operationsverstärker sind auf dem Halbleiterchip identisch gleich auszubilden und eng benachbart anzuordnen, wobei auf gleicher Orientierung aller Bauelemente zu achten ist.To minimize the offset voltages of two monolithically integrated Identically similarly constructed differential amplifier input stages of two operational amplifiers on a silicon semiconductor chip are the following in a manner known per se Conditions to be met: a) The differential amplifier input stages of the two operational amplifiers must be designed identically on the semiconductor chip and arranged in close proximity, Pay attention to the same orientation of all components.
b) Transistoren und Widerstände der Differenzverstärker-Eingangsstufen der beiden Operationsverstärker sind möglichst großflächig zu realisieren. Insbesondere sollen bei bipolarer Ausführung die bipolaren Eingangstransistoren maximal mögliche Emitterflächen besitzen und die Kollektorwiderstände sollen maximal mögliche Breite (> 30 pm) aufweisen. Jeder der beiden Differenzverstärker-Eingangsstufen soll im Falle bipolarer Transistoren mit zwei möglichst großflächigen Transistoren, wie FIG. 3 zeigt, parallel geschaltet und gemäß FIG. 6 auf dem Halbleiterchip, bei dem die Transistoren wie in FIG. 5 angeordnet sind, verbunden werden.b) Transistors and resistors of the differential amplifier input stages of the two operational amplifiers are to be implemented over the largest possible area. In particular in the case of a bipolar design, the maximum possible number of bipolar input transistors should be used Have emitter areas and the collector resistances should have the maximum possible width (> 30 pm). Each of the two differential amplifier input stages should in the case of bipolar transistors with two transistors with the largest possible area, such as FIG. 3 shows, connected in parallel and according to FIG. 6 on the semiconductor chip where the transistors as shown in FIG. 5 are arranged to be connected.
In FIG. 6 sind gleiche Bauelemente und Anschlüsse mit gleichen Bezugszeichen versehen. Die Emitter der Transistoren sind in FIG. 6 durch eine kurze Kontaktierungs- fläche, die Kollektoren durch eine lange Kontaktierungsfläche und die Basisanschlüsse durch eine dazwischenliegende Kontaktierungsfläche gut zu unterscheiden.In FIG. 6 are identical components and connections with the same reference numerals Mistake. The emitters of the transistors are shown in FIG. 6 through a short contact area, the collectors through a long contact surface and the base connections easy to distinguish an intermediate contact surface.
In FIG. 7 ist ein vorteilhaftes Schaltbild eines Operationsverstärkers in CMOS-Technik dargestellt. Die Eingänge des Differenzverstärkers sind mit G11 und G12 und der Ausgang mit A1 bezeichnet. Die Stromzuführung erfolgt über die Klemmen K1, K2 und K3. Die Transistoren der Differenzverstärkerstufen sind die Transistoren T111, T112, T121 und T122. Wie im bipolaren Fall sind auch hier jeweils zwei Transistoren parallel geschaltet und zwar die Transistoren T111 und T1l2 sowie die Transistoren T121 und T122.In FIG. 7 is an advantageous circuit diagram of an operational amplifier shown in CMOS technology. The inputs of the differential amplifier are with G11 and G12 and the output labeled A1. Power is supplied via the terminals K1, K2 and K3. The transistors of the differential amplifier stages are the transistors T111, T112, T121 and T122. As in the bipolar case, there are also two transistors here connected in parallel, namely the transistors T111 and T1l2 and the transistors T121 and T122.
Die Belastungswiderstände in den Drainzuleitungen zwischen der Anschlußklemme K1 und den Drainelektroden der Differenzverstärkertransistoren werden in vorteilhafter Weise als CMOS-Transistoren realisiert, wobei wiederum für jeden Widerstand zwei Transistoren, nämlich T113 und T114 bzw.The load resistances in the drain leads between the connection terminal K1 and the drain electrodes of the differential amplifier transistors are more advantageous Way implemented as CMOS transistors, again with two for each resistor Transistors, namely T113 and T114 or
T123 und T104 vorgesehen sind. Die Transistoren T112 und 113 T114 sind als Diode geschaltet. Der Spannungsabfall steuert die Gate-Source-Strecken der Transistoren T123 und T124. Bei allen CMOS-Transistoren in den Differenzverstärkerstufen sollte zur Erzielung einer möglichst geringen Offsetspannung das Verhältnis (Kanalweite)/(Kanallänge) gleich sein.T123 and T104 are provided. The transistors T112 and 113 T114 are connected as a diode. The voltage drop controls the gate-source paths of transistors T123 and T124. With all CMOS transistors in the differential amplifier stages To achieve the lowest possible offset voltage, the ratio (channel width) / (channel length) be equal.
Zur Arbeitspunktstabilisierung und Gegenkopplung des Differenzverstärkers dient der Transistor T13, der zwischen den Source-Elektroden der Transistoren T T111, T112, T121 und T122 und der Klemme K2 geschaltet ist. Sein Strom wiederum wird bestimmt durch die mit den Transistoren T14 und T15 in Verbindung mit Transistor T13 gebildete Stromspiegelschaltung, die über die Klemme K3 mit Betriebsspannung versehen wird.For operating point stabilization and negative feedback of the differential amplifier the transistor T13 is used, which is located between the source electrodes of the transistors T. T111, T112, T121 and T122 and the terminal K2 is switched. His stream in turn is determined by that of the transistors T14 and T15 in conjunction with transistor T13 formed current mirror circuit, which is connected to the operating voltage via terminal K3 is provided.
In FIG. 8 ist ein vorteilhaftes Layout einer aus zwei Differenzverstärkern gemäß FIG. 7 gebildeten Operationsverstärkeranordnung dargestellt. Die Indizes in den Bezugszeichen sind wiederum so gewählt, daß deren erste Ziffer Elemente des ersten Operationsverstärkers bezeichnet. Die jeweiligen Source- und Drainelektroden sind mit S bzw. D bezeichnet. Die jeweils dazwischen liegende langgestreckte rechteckförmige Elektrode ist die jeweilige Gateelektrode des Transistors. Gleiche Elemente wie in FIG. 7 wurden mit den gleichen Bezugszeichen versehen. Die für die Offsetspannungskompensation unwesentlichen Transistoren T13 bis T15 bzw. die entsprechenden Transistoren T23 bis T25 sind in FIG. 8 nicht mit aufgenommen. Die Anordnung der Differenzverstärkertransis toren entspricht der in FIG. 5 gezeigten Anordnung.In FIG. 8 is an advantageous layout of one of two differential amplifiers according to FIG. 7 formed operational amplifier arrangement shown. The indices in the reference numerals are again chosen so that their first digit is elements of the first operational amplifier called. The respective source and drain electrodes are denoted by S and D, respectively. The elongated rectangular shape lying in between The electrode is the respective gate electrode of the transistor. Same items as in FIG. 7 have been given the same reference numerals. The one for offset voltage compensation insignificant transistors T13 to T15 or the corresponding transistors T23 through T25 are shown in FIG. 8 not included. The arrangement of the differential amplifier transis gates corresponds to that in FIG. 5 arrangement shown.
Die in der Figur 8 angegebenen Transistoren liegen im allgemeinen nicht weiter als 100 pm auseinander entfernt.The transistors shown in Figure 8 are generally located no more than 100 pm apart.
Falls ein Leistungstransistor, der eine Verlustleistung NV X 100 mW erzeugt, etwa 2 mm von den Eingangsdifferenzverstärkerstufen entfernt angeordnet ist, ist dann mit einer Offsetspannung unter 0,5 mV zu rechnen.If a power transistor with a power dissipation NV X 100 mW generated, located about 2mm from the input differential amplifier stages an offset voltage below 0.5 mV is to be expected.
Bei Benutzung von CMOS-FET, die bekanntlich einen minimalen Stromverbrauch haben, in der erfindungsgemäßen Operationsverstärkeranordnung ist die Offsetspannung, die durch einen Temperaturgradienten auf dem Halbleiterchip hervorgerufen wird, unter Beachtung der hier gegebenen Anweisungen für die Gestaltung des Layouts kleiner als 0,1 mV.When using CMOS FET, which is known to have minimal power consumption have, in the operational amplifier arrangement according to the invention, the offset voltage is by caused a temperature gradient on the semiconductor chip , taking into account the instructions given here for the design of the layout less than 0.1 mV.
Da diese Offsetspannungen gemäß Gleichung 4 sich subtrahieren, ist die Offsetspannung des erfindungsgemäßen Operationsvers tärkeranordnung in vorteilhafter Weise vernachlässigbar klein.Since these offset voltages subtract according to equation 4, is the offset voltage of the operations amplifier according to the invention in an advantageous manner Way negligibly small.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823232442 DE3232442A1 (en) | 1982-09-01 | 1982-09-01 | Operational amplifier arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823232442 DE3232442A1 (en) | 1982-09-01 | 1982-09-01 | Operational amplifier arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3232442A1 true DE3232442A1 (en) | 1984-03-01 |
Family
ID=6172192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19823232442 Withdrawn DE3232442A1 (en) | 1982-09-01 | 1982-09-01 | Operational amplifier arrangement |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3232442A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3619556A1 (en) * | 1985-06-13 | 1986-12-18 | Pioneer Electronic Corp., Tokio/Tokyo | Amplifier circuit |
| FR2600844A1 (en) * | 1986-06-27 | 1987-12-31 | Commissariat Energie Atomique | DOUBLE DIFFERENTIAL SOURCE AMPLIFIER WITH FOUR INDEPENDENT INPUTS |
| WO2020211978A1 (en) | 2019-04-16 | 2020-10-22 | Karlsruher Institut für Technologie | Electronic circuitry for a differential amplifier having at least four inputs |
-
1982
- 1982-09-01 DE DE19823232442 patent/DE3232442A1/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3619556A1 (en) * | 1985-06-13 | 1986-12-18 | Pioneer Electronic Corp., Tokio/Tokyo | Amplifier circuit |
| FR2600844A1 (en) * | 1986-06-27 | 1987-12-31 | Commissariat Energie Atomique | DOUBLE DIFFERENTIAL SOURCE AMPLIFIER WITH FOUR INDEPENDENT INPUTS |
| EP0253704A1 (en) * | 1986-06-27 | 1988-01-20 | Commissariat A L'energie Atomique | Double differential summing amplifier with four independent inputs |
| US4780630A (en) * | 1986-06-27 | 1988-10-25 | Commissariat A L'energie Atomique | Double differential summing amplifier with four independent inputs |
| WO2020211978A1 (en) | 2019-04-16 | 2020-10-22 | Karlsruher Institut für Technologie | Electronic circuitry for a differential amplifier having at least four inputs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102014111130B4 (en) | Operational amplifier with current feedback | |
| DE2154904C3 (en) | Temperature compensated DC reference voltage source | |
| DE2811074C2 (en) | Complementary, powerless comparator / inverter circuit | |
| EP0300560B1 (en) | Comparison circuit | |
| DE69934735T2 (en) | Multi-stage amplifier circuit with improved nested transconductance capacitance compensation | |
| DE1901804B2 (en) | STABILIZED DIFFERENTIAL AMPLIFIER | |
| DE3035272A1 (en) | OPERATIONAL TRANSCONDUCTIVE AMPLIFIER WITH A NON-LINEAR COMPONENT COMPONENT AMPLIFIER | |
| DE3538584C2 (en) | ||
| DE2648577A1 (en) | ELECTRICALLY CHANGEABLE IMPEDANCE CIRCUIT | |
| DE19533768C1 (en) | Current sourcing circuit with cross current regulation esp. for CMOS circuit | |
| DE2447516B2 (en) | CIRCUIT ARRANGEMENT FOR SUPPLYING AN OUTPUT CURRENT PROPORTIONAL TO AN INPUT CURRENT | |
| DE2462423A1 (en) | OPERATIONAL AMPLIFIER | |
| DE3148808C2 (en) | Circuit arrangement for outputting a substantially constant, low voltage | |
| DE2434947B2 (en) | POWER AMPLIFIER | |
| DE3232442A1 (en) | Operational amplifier arrangement | |
| DE3545392A1 (en) | CURRENT MIRROR SWITCHING | |
| DE3043262C2 (en) | ||
| DE2905629B2 (en) | Differential amplifier | |
| DE102004022991B3 (en) | Sample differential amplifier and sample amplifier | |
| DE4427974C1 (en) | Bipolar cascadable circuit arrangement for signal limitation and field strength detection | |
| DE2159036A1 (en) | Light meter with photodiode | |
| DE2648080A1 (en) | BROADBAND AMPLIFIER | |
| EP0275582B1 (en) | Current mirror circuit | |
| DE2903659C2 (en) | ||
| EP0961403A2 (en) | Integrated amplifying circuit comprising temperature compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |