DE3229517C2 - Video D / A converter - Google Patents
Video D / A converterInfo
- Publication number
- DE3229517C2 DE3229517C2 DE3229517A DE3229517A DE3229517C2 DE 3229517 C2 DE3229517 C2 DE 3229517C2 DE 3229517 A DE3229517 A DE 3229517A DE 3229517 A DE3229517 A DE 3229517A DE 3229517 C2 DE3229517 C2 DE 3229517C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- converter
- driver
- driver stages
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Ein Video-D/A-Umsetzer besteht aus zwei Bausteinen, wobei der eine Baustein Treiberstufen (G5 bis G8) mit wahrem Ausgang und der andere Baustein Treiberstufen (G1 bis G4) mit inversem Ausgang aufweist. Eine Treiberstufe des einen Bausteins und eine Treiberstufe des anderen Bausteins bilden jeweils einen Kanal. Die Treiberstufe eines Kanals ist eingangs- und ausgangsseitig zusammengeschaltet und ausgangsseitig über einen Emitterwiderstand (R ↓E ↓1 bis R ↓E ↓4) an Spannungspotential gelegt. Der A/D-Umsetzer weist getrennte Kanäle für mindestens zwei Bildinformationen, Synchronimpulse und Austastimpulse auf. Der an den Emitterwiderständen (R ↓E ↓4 bis R ↓E ↓4) gebildete Summenstrom wird im Video-Ausgang (A1, A2) des A/D-Umsetzers als analoger Spannungswert abgegriffen.A video D / A converter consists of two components, one component having driver stages (G5 to G8) with a true output and the other component having driver stages (G1 to G4) with an inverse output. A driver stage of one module and a driver stage of the other module each form a channel. The driver stage of a channel is connected on the input and output side and connected to voltage potential on the output side via an emitter resistor (R ↓ E ↓ 1 to R ↓ E ↓ 4). The A / D converter has separate channels for at least two pieces of image information, sync pulses and blanking pulses. The total current formed at the emitter resistors (R ↓ E ↓ 4 to R ↓ E ↓ 4) is tapped as an analog voltage value in the video output (A1, A2) of the A / D converter.
Description
Die Erfindung bezieht sich auf einen Video-D/A-Umsetzer, der aus binär a^igesteia-Tten Treiberstufen besteht Die Erfindung lieg, auf dem Gebiet der Signalübertragung und findet vorwiegend Anwendung bei Bildschiirmsystemen.The invention relates to a video D / A converter which consists of binary a ^ igesteia-Tten driver stages. The invention is in the field of signal transmission and is mainly used in Screen systems.
Zur Weiterführung binärer Informationen auf ein Displaysystem müssen die digitalen Spannungswerte in analoger Form als Videosignale zur Verfügung stehen. Hierfür werden D/A-Umsetzer verwendetTo pass on binary information to a display system, the digital voltage values must be in analog form are available as video signals. D / A converters are used for this
Schnelle Digital-Analog-Umsetzer aus ECL-NOR-Gattern sind bekannt aus der Zeitschrift »Elektronik« 1979, Heft 26, Seite 58,59. Fertige Schaltungen z. B. sind aufgrund der vielen verwendeten Bauteile und der aufwendigen Herstellungsart (Hybridschaltungen) sehr teuer. Ferner sind die bekannten Schaltungen nicht schnell genug, um auch Signalübertragungen von Fernsehbildern zu ermöglichen. Denn hierbei treten Zeiten (beispielsweise von Punkt zu Punkt innerhalb eines Bildes) von unter 100 Nanosekunden auf. Bei hochauflösenden Displaysystemen zur Abbildung sehr feiner Strukturen treten sogar noch kürzere Zeiten auf (bis unter 20 nsec). Besonders die Anstiegs- und Abfallzeiten sollten kleiner 4 ns sein. /Fast digital-to-analog converters made from ECL-NOR gates are known from the magazine "Elektronik" 1979, issue 26, page 58,59. Finished circuits z. B. are due to the large number of components used and the complex manufacturing method (hybrid circuits) expensive. Furthermore, the known circuits are not fast enough to enable signal transmission of television pictures. Because this is where times come (for example from point to point within an image) of less than 100 nanoseconds. With high-resolution display systems for imaging very finely Structures occur even shorter times (down to less than 20 nsec). Especially the rise and fall times should be less than 4 ns. /
D/A-Umsetzer in ECL-Technik sind ebenfalls bekannt aus dem Buch »Halbleiter-Schaltungstechnik« von Tietze und Schenk, Springer-Verlag, 1980, Seite 642, 643. Allerdings sind hier keine Anschlußmöglichkeiten für Synchron- und Austastimpulse und kein Normpegel vorhanden. D / A converters using ECL technology are also known from the book "Semiconductor Circuit Technology" by Tietze and Schenk, Springer-Verlag, 1980, pages 642, 643. However, there are no connection options for synchronous and blanking pulses and no standard level .
Auch der zuerst genannte D/A-Umsetzer in ECL-Technik erreicht sehr geringe Verarbeitungszeiten (Auflösung bis 40 MHz), doch können ebenfalls Video-Signale nicht verarbeitet werden, weil keine Anschlußmöglichkeiten für Synchron- und Austastimpuise vorhanden sind und keine genormten Pegel an 75Ω-1,εί-tungen erzeugbar sind. The first mentioned D / A converter in ECL technology also achieves very short processing times (resolution up to 40 MHz), but video signals cannot be processed either because there are no connection options for synchronous and blanking pulses and no standardized levels at 75Ω -1, εί-lines can be generated.
Mitteln einen schnellen Digital/Analog-Umsetzer zu konstruieren, der zusätzlich zu den binären Bildinformationen mit Synchron- und Austastimpulsen ansteuerbar ist und ausgangsseitig mit 75 Ω abgeschlossen ist Erfindungsgemäß wird dies durch die kennzeichnenden Merkmale des Patentanspruchs erzielt.Means a fast digital / analog converter too construct, which can be controlled with synchronous and blanking pulses in addition to the binary image information and is terminated on the output side with 75 Ω According to the invention this is achieved by the characterizing features of the patent claim.
Vorteilhaft bei dem erfindungsgemäßen D/A-Umscizer ist besonders der stark reduzierte Bauteileaufwand, so daß der Wandler sehr einfach und kostengünstig herA particularly advantageous feature of the D / A Umscizer according to the invention is the greatly reduced number of components, so that the converter is very simple and inexpensive stellbar ist Diese Schaltung kann zudem sehr steile Si gnalflanken verarbeiten und erfüllt die geforderten Normpegel, so daß eine sehr hohe Auflösung und genaue Spannungspegel erreicht werden. Weitere Vorteile sind aus der nachfolgenden Be-This circuit can also be very steep Si Process signal edges and meet the required standard level, so that a very high resolution and precise voltage levels can be achieved. Further advantages are derived from the following
Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnung näher erläutertAn exemplary embodiment of the invention is explained in more detail below with reference to the drawing
Der erfindungsgemäße D/A-Umsetzer besteht aus mehreren getrennten Kanälen, die ausgangsseitig zu eiThe D / A converter according to the invention consists of several separate channels, the output side to egg nem Video-Ausgang zusammengefaßt sind. Es sind zwei binär ansteuerbare Bild-Informationskanäle BitX und Bit 2 vorhanden, wobei jedem Kanal vier Spannungspegel verarbeitet werden können. Ferner ist ein binär ansteuerbarer Kanal für Synchronimpulse und ein binärare summarized in a video output. There are two binary controllable image information channels BitX and Bit 2 , whereby four voltage levels can be processed in each channel. There is also a binary controllable channel for sync pulses and a binary one ansteuerbarer Steuer-Kanal für Austastimpulse vorhanden.controllable control channel for blanking pulses available.
Jeder Kanal besisht jeweils aus einer Treiberstufe mit inversem Ausgang und einer Treiberstufe mit wahrem Ausgang. Dabei sind die Treiberstufen sämtlicher Kanä-Each channel has one driver stage inverse output and a driver stage with true output. The driver stages of all channels are Ie bausteinmäßig zusammengefaßt so daß alle Treiber stufen mit inverütm und alle Treiberstufen mit wahrem Ausgang jeweils einen Baustein (Chip) bilden. In der Zeichnung sind diese Bausteine gestrichelt umrandet Die bausteinmäßig zusammengefaßten TreiberstufenIe combined in modules so that all drivers levels with inverütm and all driver levels with true Each output form a component (chip). These building blocks are outlined in dashed lines in the drawing The driver stages combined in modules mit inversem Ausgang, die aus ECL-Gattern (beispielsweise UND-Gliedern) bestehen, sind in der Zeichnung mit Gi bis G 4 bezeichnet G i und G 2 verarbeiten dabei die digitalen Spannungswerte der beiden Informationskanäle Bit 1 und Bit 2, während die Treiberstufewith inverse output, which consist of ECL gates (for example AND gates) are denoted by Gi to G 4 in the drawing. G i and G 2 process the digital voltage values of the two information channels bit 1 and bit 2, while the driver stage G 3 die Synchronimpulse Sync unci G 4 die Austastimpulse AusL verarbeiten. Im ersten Informationskanal wurde auch andeutungsweise die Spannungsversorgung von minus 5,2 Volt der Treiberstufe dargestellt G 3 process the sync pulses Sync and G 4 the blanking pulses AusL . In the first information channel, the voltage supply of minus 5.2 volts for the driver stage was also indicated
bausteinmäßig zusammengefaßten Treiberstufen mit wahrem Ausgang G 5 bis G 8 geschaltet. Die Treiberstufen Gl und G 5 bilden somit den ersten Informationskanai. Die weiteren Kanäle werden aus den Treiberstufen G 2 und G 6, G 3 und G 7 usw. gebildet. Aus-Module-based driver stages with true output G 5 to G 8 switched. The driver stages Gl and G 5 thus form the first information channel. The other channels are formed from the driver stages G 2 and G 6, G 3 and G 7, etc. The end- gangsseitig sind die Treiberstufen jedes Kanals zusammengeführt und über Emitterwiderstände Re ι bis Re* auf ECL-Potential gelegt Ein Kondensator C unterdrückt Störungen, die über die Stromversorgung eingekoppelt werden könnten.On the output side, the driver stages of each channel are brought together and connected to ECL potential via emitter resistors Re ι to Re * . A capacitor C suppresses interference that could be coupled in via the power supply.
Der gemeinsame Anschluß der Treiberstufen G 1, G 2, G 3 und G 4 sowie der gemeinsame Anschluß der Treiberstufen G 5, G 6, G 7 und G 8 bilden die Video-Ausgänge. Der Ausgang A 1 (Video normal) der Treiberstufe G 4 ist über Spannungsteilerwiderstände RX und R2 an Betriebsspannung + Ub angeschaltet. Der Ausgang A 2 (Video invertiert) der Treiberstufe G 8 ist ebenfalls über Spannungsteilerwiderstände R 3 und R 4 an Betriebsspannung + Ub gelegt. Die Auslegung dieser Widerstände /?1 = /?3und/?2=/?4 ergibt die ge normten analogen 75 Ω-Videoausgänge (wahr und in- vers). The common connection of the driver stages G 1, G 2, G 3 and G 4 and the common connection of the driver stages G 5, G 6, G 7 and G 8 form the video outputs. The output A 1 (video normal) of the driver stage G 4 is connected to the operating voltage + Ub via voltage divider resistors RX and R2 . The output A 2 (inverted video) of the driver stage G 8 is also connected to the operating voltage + Ub via voltage divider resistors R 3 and R 4. The design of these resistors /? 1 = /? 3 and /? 2 = /? 4 results in the standardized analog 75 Ω video outputs (true and inverse).
Der erfindungsgemäße D/A-Umsetzer besteht also aus zwei verschiedenen Bausteinen (Chips, integriertenThe D / A converter according to the invention thus consists of two different components (chips, integrated
Schaltkreisen), auf deren Eingänge binäre Informationen gegeben werden. Damit führt der erste Baustein mit den Treiberstufen G1 bis G 4 die invertierte Information über die Emitterwiderstände RE\ bis Re* und der zweite Baustein mit den Treiberstufen G 5 bis G 8 die nicht invertierten Informationen über die selben Emitterwiderstände Re ι bis Re4. Die Anordnung arbeitet somit als geschaltete Konstantstromquelle, so daß der Summenstrom aber die Emitterwiderstände unabhängig von Eingangszustand stets gleich ist Eventuell noch auftretende Störspitzen werden durch den Kondensator C unterdrückt Durch die unterschiedlichen Emitterwiderstände Re ι bis Re4 läßt sich somit eine Anpassung an die Spannungswerte der Binär-, Synchron- und Austastwerte an den Eingängen erzielen. Der Summenstrom der Emitterwiderstände Re 1 bis Rea ergibt am Video-Ausgang A 1 bzw. Λ 2 einen analogen SpannungswertCircuits), on whose inputs binary information is given. The first module with the driver stages G1 to G 4 thus carries the inverted information via the emitter resistors R E \ to Re * and the second module with the driver stages G 5 to G 8 carries the non-inverted information via the same emitter resistors Re ι to Re 4. the arrangement thus operates as a switched constant current source, so that the total current but the emitter resistors is always, regardless of the input state of the same may still occur spike noise is suppressed by the capacitor C by the different emitter resistors Re thus ι to Re 4 can be an adaptation to the voltage values of the binary -, synchronous and blanking values at the inputs. The total current of the emitter resistors Re 1 to Rea results in an analog voltage value at the video output A 1 or Λ 2
Der erfindungsgemäße D/A-Umsetzer besteht also aus zwei verschiedenen integrierten Bausteinen. In dem einen Baustein sind die Treiberstufen Gl bis G 4 mit invertiertem Ausgang und in dem anderen Baustein die Treiberstufen G 5 bis G 8 mit den wahren Ausgängen vorhanden. Die spannungsmäßige Wichtung jeder Treiberstufe erfolgt durch gemeinsame Emitterwiderstände Re 1 bis Reα. So stellt der Emitterwiderstand Re ι den Strom für die Treiberstufe G1 und G 5 ein.The D / A converter according to the invention therefore consists of two different integrated modules. In one module the driver stages G1 to G 4 with inverted output and in the other module the driver stages G 5 to G 8 with the true outputs. The voltage-related weighting of each driver stage is carried out by common emitter resistors Re 1 to Reα. The emitter resistor Re ι sets the current for the driver stage G1 and G 5.
Erfindungsgemäß weist jeder integrierte Baustein einen Ausgang für ein analoges Video-Signal auf. So ist dem Baustein mit den Treiberstufen Gl bis G 4 der wahre Video-Ausgang A 1 und dem Baustein mit den Treiberstufen G 5 bis G 8 der invertierte Video-Ausgang A 2 zugeordnet Eine Anpassung der Ausgänge A 1 und A 2 an den Normpegel (0,714 Volt an 75 Ω) erfolgt durch die Spannungsteilerwiderstände R 1 bis R 4. Auf die Anschlüsse A 1 bzw. A 2 wird über die Spar.p.ungsteüerwiderstände die Stromversorgung + Ub für die Ausgangsstufen Cl, G2, G3, G4, G5, G 6, G 7, G 8 geführt. Dabei wird der Gesamtstrom, gebildet aus den Emitterwiderständen Re^ bis /?£4, aus den Endtreiberstufen G 4 bzw. G 8 herausgeführt, so daß sich an den Teilerwiderständen R MR 2 bzw. R 3/R 4 ein analoger Spannungswert einstelltAccording to the invention, each integrated module has an output for an analog video signal. The component with the driver stages Gl to G 4 is assigned the true video output A 1 and the component with the driver stages G 5 to G 8 is assigned the inverted video output A 2 Adaptation of the outputs A 1 and A 2 to the standard level ( 0.714 volts at 75 Ω) is carried out through the voltage divider resistors R 1 to R 4. The power supply + Ub for the output stages Cl, G 2, G3, G4, G5 is connected to the connections A 1 and A 2 via the saving voltage control resistors , G 6, G 7, G 8 out. The total current, formed from the emitter resistors Re ^ to /? £ 4 , is led out of the output driver stages G 4 or G 8, so that an analog voltage value is set at the divider resistors R MR 2 and R 3 / R 4
Die Grundidee der Erfindung ist also, pro Kanal ein invertierendes und ein nichtinvertierendes Element zu verwenden.The basic idea of the invention is therefore to have one inverting and one non-inverting element per channel use.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
5050
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3229517A DE3229517C2 (en) | 1982-08-07 | 1982-08-07 | Video D / A converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3229517A DE3229517C2 (en) | 1982-08-07 | 1982-08-07 | Video D / A converter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3229517A1 DE3229517A1 (en) | 1984-02-09 |
DE3229517C2 true DE3229517C2 (en) | 1985-10-17 |
Family
ID=6170366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3229517A Expired DE3229517C2 (en) | 1982-08-07 | 1982-08-07 | Video D / A converter |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3229517C2 (en) |
-
1982
- 1982-08-07 DE DE3229517A patent/DE3229517C2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3229517A1 (en) | 1984-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4108709B4 (en) | Reception comparator | |
DE3901636C2 (en) | ||
EP0275941A2 (en) | ECL-compatible CMOS input/output circuits | |
DE19537203A1 (en) | Sense amplifier | |
DE2903327C2 (en) | Circuit arrangement for the transmission of direct current signals between galvanically separated signal lines | |
DE2514462A1 (en) | CIRCUIT ARRANGEMENT FOR CONVERTING A VOLTAGE LEVEL | |
DE3117222A1 (en) | COMPLEX LOGIC CIRCUIT | |
DE3511688C2 (en) | ||
DE3229517C2 (en) | Video D / A converter | |
EP0057239B1 (en) | Monolithic integrated push-pull driver circuit | |
EP0013686A1 (en) | Latch circuit | |
EP0904576B1 (en) | Power supply circuit | |
DE3700296A1 (en) | SEMICONDUCTOR DIFFERENTIAL AMPLIFIER | |
EP0351634B1 (en) | Semiconductor circuit for fast switching processes | |
DE3309396A1 (en) | CIRCUIT ARRANGEMENT FOR LEVEL ADJUSTMENT | |
EP0432280A1 (en) | Interface between two electrical circuits operating under different supply voltages | |
EP0093899B1 (en) | Circuit for matching test equipment with a test piece | |
DE3823738A1 (en) | Logic circuit | |
DE10252594B3 (en) | transistor circuit | |
EP0215280A1 (en) | Signal translator circuit | |
DE3010618C2 (en) | ||
DE2214476A1 (en) | Color blocking circuit | |
DE4339304B4 (en) | Circuit arrangement with a transmission element | |
EP1543618B1 (en) | Transistor circuit | |
EP1014379B1 (en) | Integrated circuit with decoder element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03M 1/80 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: BBC BROWN BOVERI AG, 6800 MANNHEIM, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ASEA BROWN BOVERI AG, 6800 MANNHEIM, DE |
|
8339 | Ceased/non-payment of the annual fee |