DE3208021A1

DE3208021A1 - INTEGRATED SEMICONDUCTOR CIRCUIT

Info

Publication number: DE3208021A1
Application number: DE19823208021
Authority: DE
Inventors: Toyohiko Kodaira Tokyo Hongo; Isao Tokyo Matsumura; Tomohiro Kokubunji Tokyo Ohkubo; Masaki Machida Tokyo Shirai
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-04-24
Filing date: 1982-03-05
Publication date: 1982-11-11
Also published as: GB2097581A

Description

Integrated semiconductor circuit

Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung, wie sie im Oberbegriff des Patentanspruchs 1 angegeben ist. Insbesondere betrifft sie eine integrierte Halbleiterschaltung mit Halbleiterschaltungselementen vom MIS-Typ (Metall-Isolator-Halbleiter), und im einzelnen eine integrierte Halbleiterschaltung, die mit Mitteln versehen ist, um durch Lichteinstrahlung verursachte Fehlfunktionen beim Betrieb der Schaltung zu verhindern.The present invention relates to an integrated semiconductor circuit as described in the preamble of the patent claim 1 is specified. In particular, it relates to a semiconductor integrated circuit comprising semiconductor circuit elements from MIS (Metal-Insulator-Semiconductor) type, and specifically one integrated semiconductor circuit provided with means to prevent malfunctions caused by light irradiation to prevent when operating the circuit.

Die integrierte Halbleiterschaltung (die im folgendenThe semiconductor integrated circuit (hereinafter

TO kurz als "IC" bzeichnet wird), wird gewöhlich als Teil eines elektronischen Gerätes fertig gestellt, indem die Schaltungselemente auf einem Halbleitersubstrat wie z.B. einer einkristallinen Siliziumscheibe mit Hilfe der integrierten Schaltungstechnik hergestellt und das fertige Halbleitersubstrat in eine Umhüllung eingekapselt wird, wie z.B. in eine keramische Umhüllung oder eine Umhüllung aus Gießharz, damit ein Schutz gegen äußere mechanische Beschädigungen gegeben ist. Je naph dem jeweiligen elektronischen Gerät ist es für eine so hergestellte integrierte Halbleiterschaltung möglicherweise nicht notwendig, am Ende mit einer Umhüllung versehen zu werden. Bei einer elektronischen Uhr beispielsweise kann ein Außengehäuse wie das Metallgehäuse der elektronischen Uhr als Schutzgehäuse für die integrierte Halbleiterschaltung dienen, so daß die darin eingebaute integrierte Halbleiterschalutng selbst keine besondere Umhüllung benötigt. Wenn weiterhin das Außengehäuse des elektronsichen Gerätes selbst als Umhüllung für die integrierte Halbleiterschaltung dienen kann, so können die Produktionskosten für den IC oder für das elektronische Gerät mit Vorteil deutlich reduziert werden.TO is referred to as "IC" for short), is commonly referred to as part of a electronic device completed by the circuit elements on a semiconductor substrate such as a monocrystalline silicon wafer with the help of integrated circuit technology and the finished semiconductor substrate is encapsulated in an envelope, such as a ceramic envelope or a coating made of cast resin, so that there is protection against external mechanical damage. Je naph depending on the electronic device, it may not be for an integrated semiconductor circuit produced in this way necessary to be provided with a coating at the end. In the case of an electronic watch, for example, an outer case as the metal housing of the electronic clock serve as a protective housing for the integrated semiconductor circuit, so that the built-in semiconductor circuitry itself does not require any special casing. If the outer case continues of the electronic device itself can serve as an enclosure for the integrated semiconductor circuit, so can the Production costs for the IC or for the electronic device can advantageously be significantly reduced.

Von diesem Standpunkt aus wurde für einen Stand derFrom this standpoint, the

•—ζ) —• —ζ) -

Technik, bei dem das Außengehäuse des elektronsichen Gerätes ebenso als Schutzgehäuse für die integrierte Halbleiterschaltung selbst verwenden werden kann, angenommen, daß keine Schwierigkeiten entstehen, wenn die Umhüllung der integrierten Halbleiterschaltung selbst fortgelassen wird. Nichts desto weniger haben die Erfinder das Problem herausgefunden, daß einige integrierte Halbleiterschaltungen durch Lichteinfall während der Zeit des Zusammenbaus des elektronischen Gerätes beeinflußt werden können, sei es bei dem Fall, daß der Schaltungsbetrieb untersucht wird, oder in dem Fall, daß die Betriebsweisen der Schaltung des elektronischen Gerätes, das die integrierte Halbleiterschaltung enthält, einreguliert werden. Es hat sich herausgestellt, daß Einflüsse auf die Schaltungstätigkeit des IC durch Licht insbesondere bei ICs vorherrschen, die Schaltungselemente vom MIS oder MOS-Typ (Metall-Oxid-Halbleiter) mit hohen Eingangsimpedanzen aufweisen (beide werden gewöhnlich als "MIS-Typ-Schaltungselemente" bezeichnet). Da bei einem IC vom MIS-Typ, der.keine Endverkapselung besitzt, die Eingangsimpedanzen der Schaltungselemente vom MIS-Typ, d.h. der Feldeffekttransistoren mit isoliertem Gate, hoch sind, bei Bestrahlung der Schaltungselemente vom MIS-Typ mit Licht ein Leckstrom an der den IC vom MIS-Typ bildenden PN-Grenze auf, falls die Impedanzen der anderen Schaltungselemente, die mit den Schaltungselementen vom MIS-Typ verbunden sind, hoch sind, so daß der durch Licht verursachte Leckstrom das Arbeiten des IC blockiert.Technology in which the outer housing of the electronic device can also be used as a protective housing for the integrated semiconductor circuit itself, assuming that no difficulties arise if the encapsulation of the semiconductor integrated circuit itself is omitted will. Nevertheless, the inventors have found the problem that some semiconductor integrated circuits can be influenced by incidence of light during the time of assembly of the electronic device, be it in the case that the circuit operation is examined, or in the case that the operations of the circuit of the electronic device containing the semiconductor integrated circuit can be adjusted. It turned out that influences on the circuit activity of the IC by light predominate, especially in ICs, the circuit elements of the MIS or MOS (Metal Oxide Semiconductor) type with high input impedances (both are usually referred to as "MIS-type circuit elements"). There with one MIS-type IC that does not have end caps that Input impedances of MIS-type circuit elements, i.e. insulated gate field effect transistors, are high, when the MIS-type circuit elements are irradiated with light, a leakage current at the PN boundary constituting the MIS-type IC on if the impedances of the other circuit elements connected to the MIS-type circuit elements are high, so that the leakage current caused by light blocks the IC from working.

Insbesondere wird ein IC vom MIS-Typ, der eine Oszillatorschaltung enthält, in seiner Funktion durch Licht leicht gestört.Der Betrieb der Oszillatorschaltung kann durch Licht unterbrochen werden, oder es kann die Oszillationsfrequenz aufgrund des Lichtes schwanken. Diese durch Licht verursachte Fehlfunktion eines IC vom MIS-Typ wird zwar durch Abschirmen des Lichts wieder gut gemacht, aber die Folge davon ist, daß eine Untersuchung der Funktionsweise des MIS-IC und ein Einregulieren der Schaltung einer elektronischen Vorrichtung,In particular, an MIS-type IC using an oscillator circuit contains, in its function slightly disturbed by light. The operation of the oscillator circuit can be caused by light be interrupted, or the oscillation frequency may fluctuate due to the light. This caused by light Malfunction of an MIS-type IC is made good by shielding the light, but the result is that an examination of the functionality of the MIS-IC and adjustment of the circuit of an electronic device,

bei der eine solche Untersuchung durchgeführt wird, besonders kompliziert wird.in which such an examination is carried out becomes particularly complicated.

Um die bei einer Oszillatorschlatung des MIS-IC auftretenden Probleme und die Einflüsse von Licht auf einen MIS-IC, der einen auf einem Siliziumsubstrat gebildeten Uhrenschaltkreis aufweist, verständlich zu machen, wird unter Bezugnahme auf die Figuren nun ein CMOS-IC beschrieben. In order to avoid the problems that occur when the MIS-IC is switched on by an oscillator and the effects of light on one MIS-IC, the one formed on a silicon substrate To make clock circuit understandable, a CMOS IC will now be described with reference to the figures.

Figur 1 zeigt den Schaltplan der jeweiligen Schaltungseinheiten einer Uhrenschaltung, die auf einem IC-Chip 1 einer elektronischen Uhr angeordnet ist. Dieser IC-Chip 1 (d.h. der Halbleiter-Chip) ist mit einer Oszillatorschaltung 3 ausgestattet, der zwischen seinen Eingangsanschlüssen A und B einen Quarzoszillator 2 besitzt und dessen Ausgangsanschluß sowohl mit einer Frequenzteilerschaltung 4 wie mit einer von der Frequenzteilerschaltung 4 angesteuerten Treiberschaltung 5 verbunden ist, so daß das zum Ansteuern eines Motors oder einer Flüssigkristallanzeige dienende Signal an dem Ausgangsanschluß C der Treiberschaltung 5 herausgeführt wird. Von einem Spannungsversorgungsanschluß D wird andererseits eine Versorgungsspannung zugeführt, die an die Treiberschaltung 5 angelegt ist und an einen Spannungsregler 6. Die an die Oszillatorschaltung 3 und an den Frequenzteiler 4 angelegte Versorgungsspannung ist durch den Spannungsregler 6 stabilisiert.FIG. 1 shows the circuit diagram of the respective circuit units of a clock circuit which are on an IC chip 1 an electronic clock is arranged. This IC chip 1 (i.e., the semiconductor chip) is provided with an oscillator circuit 3 equipped, which has a crystal oscillator 2 between its input connections A and B and its output connection both with a frequency divider circuit 4 and with one controlled by the frequency divider circuit 4 Driver circuit 5 is connected, so that the serving for driving a motor or a liquid crystal display Signal at the output terminal C of the driver circuit 5 is led out. From a power supply connection D, on the other hand, is supplied with a supply voltage which is applied to the driver circuit 5 and to a voltage regulator 6. The supply voltage applied to the oscillator circuit 3 and to the frequency divider 4 is through the voltage regulator 6 stabilized.

Hierbei wird ein in Figur 2 dargestellter Schaltkreis beispielsweise als Oszillatorschaltung 3 verwendet. Dieser Schaltkreis ist in der US-Patentschrift Nr. 4 100 502 beschrieben und im Stand der Technik bekannt. Bei dieser Oszillatorschaltung bezeichnen die Bezugszeichen Q-j und Q^ P-Kanal-MISFET (d.h. einen Feldeffekttransistor mit isolierem Gate und einem P-Kanal) sowie einen N-Kanal-MISFET, (d.h. einen Feldeffekttransistor mit isoliertem gate und einem N-Kanal), die eine CMOS-Inverterschaltung bilden und deren Gates jeweils gegen Überspannungen am Eingang durch einenIn this case, a circuit shown in FIG. 2 is used as an oscillator circuit 3, for example. This Circuitry is described in U.S. Patent No. 4,100,502 and is known in the art. At this Oscillator circuits are denoted by the reference characters Q-j and Q ^ P-channel MISFET (i.e. a field effect transistor with an isolating Gate and a P-channel) and an N-channel MISFET, (i.e. a field effect transistor with an insulated gate and an N-channel) which form a CMOS inverter circuit and whose Gates each against overvoltages at the input by one

Eingangsschutzwiderstand RD und eine Schutzdiode D geschützt sind. Das Bezugszeichen C₁ bezeichnet eine Trimmerkapazität zum Einstellen der Oszillatorfrequenz, das Bezugszeichen C- bezeichnet eine feste Kapazität. Die beiden MISFETs Q-. und Q₂ sin unabhängig voneinander durch eine Kopplungskapazität C₃ mit einem MIS-Aufbau vorgespannt. Zwischen den Gate- und Drain-Elektroden der MISFETs Q- und Q₂ sind andererseits ein P-Kanal und ein N-Kanal MISFET Q₃ bzw. Q^ geschaltet, die als Vorwiderstände arbeiten. Zwischen die FETs Q- und Q₂ sind Strombegrenzungswiderstande RL., und RL₂ gschaltet, deren Verbindungspunkt mit dem Anschluß B verbunden ist. Das Bezugszeichen 7 bezeichnen einen Wellenformschaltkreis, der die Ausgangswellenformen des CMOS-Inverters in eine zählbare Impulsform bringt, wobei zu diesem Zweck ein P-Kanal und ein N-Kanal-MISFET Qt- bzw. Q₆ zusammen eine komplementäre Schaltung bilden.Input protective resistor RD and a protective diode D are protected. The reference symbol C ₁ denotes a trimmer capacitance for setting the oscillator frequency, the reference symbol C- denotes a fixed capacitance. The two MISFETs Q-. and Q ₂ sin independently biased by a coupling capacitance C ₃ with an MIS structure. On the other hand, a P-channel and an N-channel MISFET Q ₃ and Q ^, which work as series resistors, are connected between the gate and drain electrodes of the MISFETs Q and Q _2. Between the FETs Q, and Q ₂ are current limiting resistors RL., And RL ₂ gschaltet whose connection point is connected to the terminal B. Reference numeral 7 denotes a waveform circuit which converts the output waveforms of the CMOS inverter into a countable pulse form, for which purpose a P-channel and an N-channel MISFET Qt and Q ₆ together form a complementary circuit.

Wenn bei einer so aufgebauten Oszillatorschaltung beispielsweise der Eingangsschutzwiderstand RD mit von außen kommendem Licht bestrahlt wird, so entsteht ein Rückwärts-Leckstrom an der PN-Grenze zwischen dem P -dotierten Diffusionsgebiet und dem denWiderstand bildenden N-dotierten Substrat aufgrund der Elektronen-Loch-Paare, die in der Nachbarschaft der PN-Grenzflache gebildet werden. Dies entspricht dem Einbau eines Leckwiderstandes R„ entsprechend der Darstellung in Figur 2. Dieser Leckwiderstand ändert sich entsprechend der Bestrahlung mit Licht. Dieser Leckwiderstand hat einen relativ hohen Widerstandswert, da aber die Eingangsimpedanz des MISFET Q₁ höher als dieser ist, wird die Vorspannung (d.h. der Vorspannungspunkt) des MISFET Q₁, die durch das Verhältnis zwischen dem Leckwiderstand R. und dem Vorwiderstand Q-^ bestimmt wird, jeweils nach Maßgabe der Umgebungsbedingungen verändert. Fällt beispielsweise Licht so ein, daß der Leckwiderstand R„ reduziert wird, so wird die Vorspannung V_r zwischen der Gate- und der Source-Elektrode des FET Q₁ reduziert, so daß je nach den UmständenIf, for example, the input protective resistor RD is irradiated with light coming from outside in an oscillator circuit constructed in this way, a reverse leakage current occurs at the PN boundary between the P -doped diffusion region and the N-doped substrate forming the resistor due to the electron-hole pairs formed in the vicinity of the PN interface. This corresponds to the installation of a leakage resistor R "as shown in FIG. 2. This leakage resistance changes according to the irradiation with light. This leakage resistance has a relatively high resistance value, but since the input impedance of the MISFET Q _{1 is} higher than this, the bias voltage (i.e. the bias point) of the MISFET Q ₁ , which is determined by the ratio between the leakage resistance R. and the series resistance Q- ^ is changed depending on the environmental conditions. For example, if light is incident in such a way that the leakage resistance R n is reduced, the bias voltage V _r between the gate and source electrodes of the FET Q _{1 is} reduced, so that depending on the circumstances

Oszillationen kaum auftreten oder abgebrochen werden oder die Oszillationsfrequenz schwankt. Es hat sich herausgestellt, daß Wirkungen des von außen einfallenden Lichts auch in der Koppelkapazität C₃ auftreten, die einen MIS-Aufbau hat und die in der P-Wanne des N-Substrats gebildet ist. Folglich tritt aufgrund des einfallenden Lichtes ein Leckstrom an der PN-Grenze zwischen der P-Wanne und dem Substrat auf, die die Kapazität mit dem MIS-Aufbau bildet, was entsprechend der Figur 2 der Einfügung eines Leckwider-Standes Rk¹ entspricht. Wegen des Leckwiderstandes R ' neigt die Vorspannung des MISFET Q- zum Schwanken, so daß Erscheinungen wie die zuvor beschriebenen auftreten, übrigens treten durch externes Licht verursachte Einflüsse auch bei den MISFETs Q^ und Q₄ auf, dieals Vorwiderstände arbeiten.Selbst bei der Referenzspannungsgeneratorschaltung des Spannungsreglers (vgl. Figur 1) ist zu beachten, daß die Oszillatorschaltung durch das Ansteigen oder Abfallen der Ausgangsspannung aufgrund des Leckstromes an dieser PN-Grenze beeinflußt wird.Oscillations hardly occur or are canceled or the oscillation frequency fluctuates. It has been found that effects of the incident light also occur in the coupling capacitance C ₃ , which has an MIS structure and which is formed in the P-well of the N-substrate. As a result of the incident light, a leakage current occurs at the PN boundary between the P-well and the substrate, which forms the capacitance with the MIS structure, which corresponds to the insertion of a leakage resistor Rk ^{1 in} accordance with FIG. Because of the leakage resistance R 'inclines the bias voltage of the MISFET Q to fluctuate, so that phenomena such as occur the above-described way, influences caused occur by external light even when the MISFETs Q ^ and Q _4, dieals resistors arbeiten.Selbst at the reference voltage generator circuit of the voltage regulator (see FIG. 1), it should be noted that the oscillator circuit is influenced by the rise or fall of the output voltage due to the leakage current at this PN limit.

Wird also die Oszillatorschaltung mit Licht bestrahlt,· so stellt sich heraus, daß die Vorspannung der Verstärkerschaltung in der Oszillatorschaltung schwankt.If the oscillator circuit is irradiated with light, it turns out that the bias of the amplifier circuit fluctuates in the oscillator circuit.

Es ist daher notwendig, daß die Oszillatorschaltungseinheit des Uhren-MIS-IC von Außenlicht abgeschirmt ist. Wenn der IC-Chip wirklich als Endprodukt in dem Uhrengehäuse verwendet wird, wird er in einem abgeschirmten Zustand eingepackt und eingebaut. Wenn aber der IC-Chip bei der Überprüfung der Schaltungsfunktionen des IC vor dem Verpacken mit Außenlicht bestrahlt wird, insbesondere, wenn die Oszillationsfrequenz eingestellt wird, so schwankt wie zuvor beschrieben die Oszillationsfrequenz,, so daß die Schwierigkeit auftritt, daß die unter dieser Bedingung eingestellte Oszillationsfrequenz des Halbleiterchip verschieden ist von der Frequenz, die nach dem Einpacken und bei dem tatsächlichen Gebrauch im Außengehäuse aer Uhr vorliegt. Um dieses zu verhindern, ist es notwendig, daß in dem Zustand vor demIt is therefore necessary that the oscillator circuit unit of the watch MIS-IC is shielded from outside light. if the IC chip is actually used as the final product in the watch case, it is packed in a shielded state and built in. But if the IC chip in checking the circuit functions of the IC before packaging is irradiated with outside light, particularly when the oscillation frequency is adjusted, fluctuates as before described the oscillation frequency, so that the difficulty occurs that the oscillation frequency of the semiconductor chip set under this condition is different from the frequency that is present in the outer casing of the watch after packaging and during actual use. To this too prevent it is necessary to be in the state before

JZUuUZiJZUuUZi

endgültigen Einbau des Halbleiterchips die Prüfarbeiten wie das Untersuchen und das Ei-nregulieren der Schaltung unter genügender Abschirmung durchgeführt werden. Beispielsweise kann man vorsehen, daß der Chip und die Meßvorrichtung selbst genügend abgeschirmt werden. Dies verschlechtert die Ausführbarkeit und birgt die Gefahr in sich, daß die Untersuchungen und die Einregulierungen nicht genau genug ausgeführt werden. Weiterhin neigt die Abschirmung dazu, ungenügend zu sein, so daß die oben beschriebenen Probleme nicht gelöst werden.Final installation of the semiconductor chip, the testing work such as examining and adjusting the circuit be carried out with sufficient shielding. For example, it can be provided that the chip and the measuring device be shielded sufficiently. This worsens the feasibility and carries the risk that the Investigations and adjustments are not carried out precisely enough. Furthermore, the shield tends to insufficient, so that the problems described above are not solved.

Aufgabe der Erfindung ist daher, eine integrierte Halbleiterschaltung vom MIS-Typ anzugeben, die, wenn sie (noch) im Zustand des Halbleiterchips ist, durch Licht unbeeinflußt ist.The object of the invention is therefore to provide an integrated semiconductor circuit of the MIS type, which, when it is (still) in the state of the semiconductor chip, is unaffected by light is.

Weiter ist es Ziel der Erfindung, eine integrierte Halbleiterschaltung anzugeben, deren Oszillatorschaltkreis vor Fehlfunktion geschützt ist, selbst bei Einfluß von Licht.Another object of the invention is an integrated semiconductor circuit specify whose oscillator circuit is protected from malfunction, even under the influence of light.

Weiter ist es Ziel der Erfindung, eine integrierte Halbleiterschaltung anzugeben, die für die Herstellung einer elektronischen Uhr geeignet ist.It is also an object of the invention to provide an integrated semiconductor circuit which is used for the production of a electronic watch is suitable.

Diese Aufgabe wird mit einer im Oberbegriff des Patentanspruchs 1 angegebenen integrierten Halbleiterschaltung gelöst, die erfindungsgemäß nach dem kennzeichnenden Teil des Patentanspruchs 1 angegebenen Weise ausgestaltet ist.This object is achieved with an integrated semiconductor circuit specified in the preamble of claim 1, according to the invention according to the characterizing part of claim 1 specified manner is designed.

Weitere, vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.Further, advantageous refinements of the invention emerge from the subclaims.

Gemäß der vorliegenden Erfindung wird mit Hilfe eines Abschirmfilmes diejenige PN-Grenzschicht von Außenlicht abgeschirmt, die wenigstens einen Teil der Schaltungselemente darstellt, die eine Oszillatorschaltungseinheit in Form einer integrierten Schaltung auf einem Halbleitersubstrat bilden.According to the present invention, that PN boundary layer is shielded from outside light with the aid of a shielding film, which represents at least a part of the circuit elements that make up an oscillator circuit unit in the form of an integrated circuit on a semiconductor substrate.

Im folgenden wird nun die Erfindung anhand der in den Figuren dargestellten Ausführungsbeispiele beschrieben und näher erläutert.The invention will now be described below with reference to the exemplary embodiments shown in the figures explained in more detail.

320802T320802T

Figur 1 zeigt in einem Diagramm schematisch einen IC-Chip für einen IC einer elektronischen Uhr, auf den die vorliegende Erfindung angewendet werden kann. Figur 2 ist ein Ersatzschaltbild für eine Oszillatorschaltungseinheit eines IC-Chip einer elektronsichen Uhr entsprechend der Figur 1.FIG. 1 shows schematically an IC chip in a diagram for an IC of an electronic watch to which the present invention can be applied. Figure 2 is an equivalent circuit diagram for an oscillator circuit unit an IC chip of an electronic watch according to FIG. 1.

Figur 3 zeigt schematisch ein Layout für einen IC-Chip, der mit einem Abschirmfilm gemäß der vorliegenden Erfindung versehen ist.FIG. 3 schematically shows a layout for an IC chip provided with a shielding film according to the present invention is provided.

Figur 4 ist eine teilweise vergrößerte Draufsicht eines anderen Ausführungsbeispieles, bei dem ein Abschirmfilm gemäß der vorliegenden Erfindung in der Oszillatorschaltungseinheit ausgebildet ist.Figure 4 is a partially enlarged plan view of another embodiment in which a shield film is formed according to the present invention in the oscillator circuit unit.

Figur 5 zeigt einen Querschnitt durch den größeren Teil der Oszillatorschaltung gemäß der vorliegenden Erfindung.Figure 5 shows a cross section through the greater part of the oscillator circuit according to the present invention.

Figur 6 zeigt eine Draufsicht auf die Kopplungskapazität gemäß einem anderen Ausführungsbeispiel der Erfindung. Figur 7 zeigt einen Querschnitt entlang der Linie X-X der Figur 6.FIG. 6 shows a plan view of the coupling capacitance according to another exemplary embodiment of the invention. FIG. 7 shows a cross section along the line X-X in FIG. 6.

Figur 8 zeigt eine Draufsicht eines Eingangsschutzwiderstandes gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung.
Figur 9 zeigt einen Querschnitt entlang der Linie Y-Y der Figur 8.FIG. 8 shows a plan view of an input protective resistor according to another exemplary embodiment of the present invention.
FIG. 9 shows a cross section along the line YY in FIG.

Figur 10 zeigt in einer Draufsicht einen Eingangsschutzwiderstand und einen Anschlußflecken gemäß einer Modifizierung der Figur 8.FIG. 10 shows a plan view of an input protective resistor and a connection pad according to a modification of Figure 8.

Figuren 11 und 12 zeigen eine weitere Modifikation der vorliegenden Erfindung, die Figur 11 einen Querschnitt entlang der Linie X-X der Figur 12, die Figur 12 eine Draufsicht.Figures 11 and 12 show another modification of the present one Invention, FIG. 11 shows a cross section along the line X-X in FIG. 12, FIG. 12 a top view.

Figuren 13 und 14 zeigen eine weitere Modifikation der vorliegenden Erfindung, wobei Figur 13 einen Schnitt entlang der Linie X-X der Figur 14 darstellt, die Figur 14 eine Draufsicnt.Figures 13 and 14 show another modification of the present one Invention, FIG. 13 showing a section along the line X-X of FIG. 14, the FIG 14 a top view.

Figuren 15 und 16 zeigen in einer weiteren ModifikationFigures 15 and 16 show a further modification

der vorliegenden Erfindung einen Querschnitt entlang der Linie X-X sowie eine Draufsicht der Figur 16.of the present invention is a cross-section along the line X-X and a plan view of FIG Figure 16.

Figur 17 zeigt schematisch das Layout für eine andere Ausführungsform eines IC-Chip einer elektronischen Uhr gemäß der vorliegenden Erfindung.FIG. 17 schematically shows the layout for another embodiment an IC chip of an electronic watch according to the present invention.

Figur 18 zeigt eine Draufsicht auf die Koppelkapazität der Oszillatorschaltung des in Figur 17 dargestellten IC-Cip.Figure 18 shows a plan view of the coupling capacitance Oscillator circuit of the IC chip shown in FIG.

Figur 19 zeigt einen Querschnitt entlang der Linie X-X derFIG. 19 shows a cross section along the line X-X of FIG

Figur 18, wobei diese Ausführungsform einen Schutzfilm und eine Passivationsfilm aufweist.Figure 18, this embodiment having a protective film and has a passivation film.

Figur 20 is€ eine teilweise vergrößerte Draufsicht der Figur 19 zur Erläuterung der Abschirmbedingungen.FIG. 20 is a partially enlarged plan view of FIG. 19 to explain the shielding conditions.

Figur 21 zeigt in einem vergrößerten Querschnitt ähnlich wie die Figur 20 die Abschirmstruktur, die für die Erläuterung der Effekte der vorliegenden Erfindung verwendet wird.FIG. 21 shows, in an enlarged cross section, similar to FIG. 20, the shielding structure which is necessary for the explanation the effects of the present invention is used.

Figur 22 zeigt in einer Draufsicht einen Eingangsschutzwiderstand, der in der Oszillatorschaltung des IC-Chip gemäß Figur 17 enthalten ist.
Figur 23 zeigt einen Querschnitt entlang der Linie Y-Y der Figur 22, sie zeigt die Verbindungsleitungen und den Schutzfilm.FIG. 22 shows a plan view of an input protective resistor which is contained in the oscillator circuit of the IC chip according to FIG.
Fig. 23 is a cross section taken along the line YY of Fig. 22, showing the connection lines and the protective film.

Figur 24 zeigt eine Draufsicht auf den Eingangsschutzwiderstand, der in dem IC-Chip der Figur 17 gemäß einer weiteren Ausführungsform der vorliegenden Erfindung verwendet wird.
Figur 25 zeigt einen Querschnitt entlang der Linie Z-Z derFIG. 24 shows a plan view of the input protection resistor used in the IC chip of FIG. 17 according to a further embodiment of the present invention.
FIG. 25 shows a cross section along the line ZZ of FIG

Figur 24, zeigt aber auch die Verbindungsleitungen, die ebenfalls als Schutzfilm dienen. Figur 26 ist eine teilweise vergrößerte Draufsicht auf die Abschirmstruktur gemäß einer Modifikation der 5 Figur 25.Figure 24, but also shows the connecting lines, which also serve as a protective film. FIG. 26 is a partially enlarged plan view of FIG Shielding structure according to a modification of FIG. 25.

Die vorliegende Erfindung wird nun im einzelnen unterThe present invention is now detailed below

Bezugnahme auf die Ausführungsbeispiele darstellenden Zeichnungen beschrieben, in denen eine Anwendung auf einen IC vom MIS-Typ einer elektronischen Uhr gezeigt ist.With reference to the drawings illustrating the exemplary embodiments, in which an application to an IC of the MIS type of electronic watch is shown.

Die Figur 3 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung und insbesondere ein schematisches Layout für einen IC-Chip, der die gleiche Schaltung aufweist, wie der Uhren-Schaltkreis, der in einem IC-Chip gemäß der Figur 1 enthalten ist. Das Bezugszeichen 1 bezeichnet ein Siliziumhalbleitersubstrat, das Bezugszeichen 3 eine Fläche, in der eine Oszillatorschaltung vorhanden ist und die die gleiche Schaltung wie jene der Figur 2 aufweist. Die Bezugszeichen 4, 5 und 6 bezeichnen ein Gebiet, in dem eine Freguenzteilerschaltung ausgebildet ist, ferner ein Gebiet, in dem eine Treiberschaltung vorhanden ist, sowie ein Gebiet, in dem eine Spannungsregelungsschaltung ausgebildet ist; sie entsprechen alle den gleichen Schaltrkeisen der Figur 1, so daß sie mit den gleichen Bezugszeichen wie jene der Figur 1 bezeichnet sind. Andererseits ist das Gebiet 3 der in Figur 3 dargestellten Oszillatorschaltung aus dem gleichen Schaltkreis wie die der Figur 2 aufgebaut. Das Bezugszeichen 8 bezeichnet Außenanschlüsse, beispielsweise aus Aluminium hergestellte Anschlußflecken.FIG. 3 shows an exemplary embodiment of the present invention and in particular a schematic layout for an IC chip that has the same circuit as the clock circuit that is in an IC chip according to the figure 1 is included. The reference numeral 1 denotes a silicon semiconductor substrate, reference numeral 3, an area in which an oscillator circuit is provided and which are the same Circuit like that of Figure 2 has. Reference numerals 4, 5 and 6 denote an area in which a frequency dividing circuit is formed, furthermore a region in which a driver circuit is present and a region in which a voltage regulation circuit is formed; they all correspond to the same switching circuits of Figure 1, so that they are denoted by the same reference numerals as those in FIG. On the other hand, area 3 is that in FIG 3 constructed from the same circuit as that of FIG. The reference number 8 denotes External connections, for example connection pads made of aluminum.

Gemäß der vorliegenden Erfindung ist bei einem so aufgebauten IC-Chip auf der gesamten Fläche der die jeweilige 5 Schaltung bildenden Teile 3 bis 6 gleichmäßig ein Abschirmoder Abdeckfilm 9 ausgebildet. Zum Beispiel kann dieser Abschirmfilm entweder ein zweiter Aluminiumfilm sein, der auf einer ersten Verbindungsleitung ausgebildet ist, die auf dem IC-Chip 1 die einzelnen Schaltungselemente verbindet, oder er kann ein dritter oder ein weiterer Aluminiumfilm sein, und kann aus einem anderen Metall bestehen oder · ein Isolationsfilm sein, der abschirmende Eigenschaften hat. Der Abschirmfilm 9 kann auch nur über dem Gebiet 3 ausgebildet sein, das die Oszillatorschaltung enthält, wie dies in vergrößertem Maßstab in Figur 4 dargestellt ist.According to the present invention, there is one so constructed IC chip on the entire surface of the parts 3 to 6 forming the respective 5 circuit evenly a shielding or Cover film 9 is formed. For example, this shielding film can be either a second aluminum film, the is formed on a first connecting line which connects the individual circuit elements on the IC chip 1, or it can be a third or another aluminum film, and can consist of a different metal or be an insulating film that has shielding properties. The shielding film 9 can also be formed only over the area 3 which contains the oscillator circuit, as shown on an enlarged scale in FIG.

Die Figur 5 zeigt im Querschnitt den Aufbau des Gebietes 3, in dem die Oszillatorschaltung aufgebaut ist, wobei dieses Gebiet 3 mit dem in den Figuren 3 oder 4 dargestellten Schutzfilm 9 bedeckt ist. Dieser IC ist ein MIS-IC, der einen LOCOS (lokale Oxidation von Silizium) besitzt. Im einzelnen ist ein N-Siliziumsubstrat 10 mit den jeweiligen Elementen der Figur 2 versehen und ferner mit einem zweiten Aluminiumfilm 9, der eine Dicke von etwa 2 pm hat und der auf der gesamten Oberfläche als Abschirmfilm mit der bekannten Vakuumaufdampftechnik hergestellt ist.Der Eingangsschutzwiderstand RD istin einem Elementgebiet angeordnet, das durch einen Feldoxidfilm 11 (LOCOS) geteilt ist, der eine Dicke von 1 ym besitzt und auf der Hauptfläche des N-Substrats mit lokaler Oxidation gebildet ist, wobei ein P -dotiertes Diffusionsgebiet 12 als Widerstand RD eingesetzt wird. Die Bezugszeichen 13 und 14 bezeichnen Aluminiumelektroden, die eine Dicke von 1 pm an beiden Enden des Widerstandsgebietes 12 besitzen und für dieses Anschlüsse bilden. Das Bezugszeichen 15 bezeichnet einen Oxidfilm, der gleichzeitig mit der Bildung des Gateoxidfilms ausgebildet wird und eine Dicke von etwa 500 8 (50 nm) besitzt. Die Bezugszeichen 16 und 17 bezeichnen Phosphosilikatglasfilme (PSG), deren Dicke etwa 6000 S (6OO nm) beträgt.FIG. 5 shows, in cross section, the structure of the area 3 in which the oscillator circuit is constructed, wherein this area 3 is covered with the protective film 9 shown in FIGS. 3 or 4. This IC is a MIS IC, the one LOCOS (local oxidation of silicon). Specifically, there is an N-type silicon substrate 10 with the respective elements 2 and further provided with a second aluminum film 9, which has a thickness of about 2 μm and which is on the entire surface as a shielding film with the well-known vacuum vapor deposition technique The input protective resistor RD is arranged in an element area defined by a Field oxide film 11 (LOCOS) is divided, which has a thickness of 1 ym and is formed on the main surface of the N substrate with local oxidation, wherein a P -doped diffusion region 12 is used as a resistor RD. Reference numerals 13 and 14 denote aluminum electrodes having a thickness of 1 pm at both ends of the resistance region 12 and make connections for this. Reference numeral 15 denotes an oxide film that is formed simultaneously with the formation of the gate oxide film is formed and a thickness of about 500 8 (50 nm). The reference numerals 16 and 17 denote phosphosilicate glass films (PSG), the thickness of which is about 6000 S (600 nm) amounts to.

Die Kopplungskapazität C, besteht aus einer P-dotierten Wanne 18 als die eine Elektrode, die relativ tief in das Substrat 10 eindiffundiert wird, die andere Elektrode besteht aus einem polykristallinen Siliziumfilm 19, der über der Wanne angeordnet ist und eine Dicke von etwa 4000 S (400 nm) besitzt, sowie einem aus einem Oxidfilm 15 bestehenden Dielektrikumsfilm, dessen Dicke 500 8 (50 nm) beträgt. Für die Spannungsversorgung des polykristallinen Siliziumfilms 19 dient eine erste Aluminiumleiterbahnschicht 20, deren Dicke etwa 1 ym beträgt.The coupling capacitance C, consists of a P-doped Well 18 as the one electrode, which is diffused relatively deep into the substrate 10, the other electrode of a polycrystalline silicon film 19, which is arranged over the well and a thickness of about 4000 S (400 nm) and one composed of an oxide film 15 Dielectric film, the thickness of which is 500 8 (50 nm). A first aluminum conductor track layer 20 serves to supply voltage to the polycrystalline silicon film 19, whose thickness is about 1 ym.

Unter den MISFETs Q. und Q₂ oder Q₃ und Q. sind sowohlAmong the MISFETs Q. and Q ₂ or Q ₃ and Q. are both

5 P-Kanal-MISFETs, bei denen P⁺-dotierte Diffusionsgebiete 21 und 22 als Source- und Draingebiete verwendet werden, sowie5 P-channel MISFETs, in which P ⁺ -doped diffusion regions 21 and 22 are used as source and drain regions, and

N-Kanal-MISFETs, bei denen N⁺-dotierte Diffusionsgebiete 2 4 und 25 in einer P-dotierten Wanne 23 als Source- bzw. Draingebiete verwendet werden. Die Bezugszeichen 26 und 27 bezeichnen polykristalline Silizium-Gate-Elektroden, die eine Dicke von 4000 S (400 nm) besitzen und sich auf den Gate-Oxidfilmen 15, deren Dicke 500 8 (50 nm) beträgt, befinden. Die Bezugszeichen 28, 29, 30 und 31 bezeichnen Aluminiumelektroden, deren Dicke 1 lim beträgt, sowie Verbindungsleitungen für sie.N-channel MISFETs in which N ⁺ -doped diffusion regions 2 4 and 25 in a P-doped well 23 are used as source and drain regions. Reference numerals 26 and 27 denote polycrystalline silicon gate electrodes which have a thickness of 4,000 S (400 nm) and are located on the gate oxide films 15, the thickness of which is 500 8 (50 nm). Reference numerals 28, 29, 30 and 31 denote aluminum electrodes, the thickness of which is 1 lim, and connection lines for them.

Wegen der Bedeckung der gesamten Oberfläche der Oszillatorschaltung mit dem Abschirmfilm 9 können Arbeiten wie z.B. Funktionsprüfungen der Oszillatorschaltung oder der gesamten Schaltung, das Einstellen der Oszillatorfrequenz und die Auswahl des Chip ohne Abdunkeln der Umgebung durchgeführt werden,bevor der IC-Chip eingekapselt oder in das Außengehäuse der Uhr eingebaut wird. Selbst wenn also externes Licht wie z.B. eine Beleuchtungslampe in der Umgebung vorhanden ist,wird sie wirksam durch den Abschirmfilm 9 abgedeckt, so daß kein Licht die jeweils darunter liegenden PN-Grenzschichten erreichen kann. Als Folge davon tritt aufgrund einfallenden Lichtes weder ein Leckstrom an den PN-Grenzschichtflachen auf, noch schleicht sich ein Leckwiderstand in die Eingangsschutzwiderstands- und Kopplungskapazitätsschaltung ein, so daß die Charakteristiken der Vorwiderstände Q₃ und 0. und der FETs Q- und Q₂ nicht fluktuieren. Folglich wird die Oszillatorschaltung davor geschützt, aufgrund von Licht falsch zu arbeiten bzw. in ihrer Funktion unterbrochen zu werden. Weil bei dem Beipsiel der Figur 3 das die Regelschaltung enthaltende Gebiet "6 ebenfalls mit dem Abschirmfilm 9 überzogen ist, tritt kein Leckstrom auf, so daß die Ausgangsspannung des Reglers und die von der Oszillatorschaltung 3 verbrauchte Leistung, die diesem von der Regelschaltung zugeführt wird, konstant sind, so daß verhindert wird, das Leistung unnötigerweise verbraucht wird, und daß auf diese Weise die Schaltungsfunktionen stabilisiert werden.Because the entire surface of the oscillator circuit is covered with the shielding film 9, work such as functional tests of the oscillator circuit or the entire circuit, setting the oscillator frequency and selecting the chip can be carried out without darkening the surroundings before the IC chip is encapsulated or in the outer housing the clock is installed. Thus, even if external light such as an illuminating lamp is present in the vicinity, it is effectively covered by the shielding film 9 so that no light can reach the respective underlying PN boundary layers. As a result, no leakage current occurs at the PN interface surfaces due to incident light, nor does leakage resistance creep into the input protection resistor and coupling capacitance circuit, so that the characteristics of the series resistors Q ₃ and 0 and the FETs Q and Q ₂ do not fluctuate. As a result, the oscillator circuit is protected from working incorrectly or being interrupted in its function due to light. Because in the example of FIG. 3 the area 6 containing the control circuit is also covered with the shielding film 9, there is no leakage current, so that the output voltage of the controller and the power consumed by the oscillator circuit 3, which is supplied to it by the control circuit, are constant, so that power is prevented from being consumed unnecessarily and thus the circuit functions are stabilized.

Indem im wesentlichen die ganze Fläche der Oszillatorschaltung oder des Chip, die leicht Lichteinflüssen ausgesetzt sind, mit dem Abschirmfilm bedeckt werden, wird ein genügender Abschirmeffekt erreicht, mit dem durch Leckströme verursachte charakteristische Fluktuationen verhindert werden, so daß hierdurch die Untersuchung des IC-Chip oder auch das Einregulieren der Schaltung und die Auswahl sowie eine präzise Ausführung von Messungen erleichtert und vereinfacht werden. Da der Chip selbst mit dem Abschirmfilm 9 abgeschirmt ist, befindet er sich selbst dann, wenn die Oszillationsfrequenz beispielsweise unter eine externe Lichtquelle vorsehenden Bedingungen einreguliert wird, unter einer äquivalenten (oder dunklen) Umgebungsbedingung, wie wenn er von dem Außengehäuse umgeben wäre, so daß die Oszillationsfrequenz für den tatsächlichen Gebrauch einfach und genau einreguliert werden kann.By essentially removing the entire area of the oscillator circuit or chip that is easily exposed to light are covered with the shielding film, a sufficient shielding effect is achieved with the leakage currents caused characteristic fluctuations can be prevented, thereby making the inspection of the IC chip or also the adjustment of the circuit and the selection as well as a precise execution of measurements facilitated and be simplified. Since the chip itself is shielded with the shielding film 9, it is there even if the oscillation frequency is regulated, for example, under conditions providing an external light source an equivalent (or dark) environmental condition as if it were surrounded by the outer housing, so that the oscillation frequency can be easily and precisely adjusted for actual use.

Gemäß einem anderen Merkmal des vorliegenden Beispiels besitzt der die Öszillatorschaltung enthaltende Chip selbst keine Funktion, die einen Einfall von Außenlicht erfordert, sondern solche Schaltungseinheiten (insbesondere PN-Grenzschichten der Konstruktionselemente) an den jeweiligen Teilen, die für das Verhindern eines solchen Einfalls notwendig" sind, so daß die gesamte Oberfläche des Chip oder die ganze dieses Problem aufstellende Schaltungseinheit ausreichend mit dem Schutzfilm bedeckt ist. Da insbesondere die Oszillatorschaltungseinheit dazu neigt, aufgrund von Lichteinfluß in der Oszillationsfrequenz zu schwanken, wobei diese durch Licht verursachten Schwankungen in den Charakteristiken zu einer Verschlechterung des endgültigen elektronischen Produkts führt, besteht die Gefahr, daß das Endprodukt nicht als elektronische Uhr arbeiten kann. Aus diesem Gesichtspunkt hat das Bedecken der Oszillatorschaltungseinheit mit einem Schutzfilm wie bei dem vorliegenden Beispiel eine besondere Bedeutung. Da weiterhin der Uhren-IC-Chip vollständig in einem Gießharz eingebettet ist, ist der Abschirmeffekt einerAccording to another feature of the present example, the chip including the oscillator circuit owns itself not a function that requires the incidence of outside light, but such circuit units (especially PN boundary layers the construction elements) on the respective parts that are necessary to prevent such an incursion " are so that the entire surface of the chip or the entire circuit unit posing this problem is sufficient is covered with the protective film. In particular, since the oscillator circuit unit tends to be due to Light influence to fluctuate in the oscillation frequency, these light-caused fluctuations in the characteristics leads to the deterioration of the final electronic product, there is a risk that the final product will not can work as an electronic watch. From this point of view, covering the oscillator circuit unit with a Protective film as in the present example has a special meaning. As the watch IC chip continues to be fully in is embedded in a casting resin, the shielding effect is one

solchen Bauart ausreichend. Ein nicht vergossenes, montiertes Produkt wird jedoch unter Bedingungen erhalten, bei denen vor dem Verpacken des IC-Chip entweder in eine Verpackung oder in das Außengehäuse der elektronischen Vorrichtung, d.h. die Uhr, auftretende Einflüsse nicht vernachlässigt werden können. Gemäß dem vorliegenden Beispiel ist der Abschirmfilm so aufgebaut, daß er auf der Oberfläche des Chip selbst gebildet ist und dort hervorragende Wirkungen zeigt. Das bedeutet, daß Arbeiten, wie z.B. das Einregulieren vor dem Verpacken unter gewöhnlichen Beleuchtungsbedingungen durchgeführt werden können, und daß diese Arbeiten bemerkenswert erleichtert werden.such a design is sufficient. However, a non-potted, assembled product is obtained under conditions where before packaging the IC chip either in a package or in the outer case of the electronic device, i.e. the clock, influences that occur cannot be neglected. According to the present example, the The shielding film is structured to be formed on the surface of the chip itself and has excellent effects there shows. This means that work such as adjusting before packing under ordinary lighting conditions can be carried out, and that this work is remarkably facilitated.

Wird ein IC-Chip gemäß der vorliegenden Erfindung für die Herstellung einer elektronischen Vorrichtung verwendet, so muß keine besondere Verpackung, wie beispielsweise eine Gießharzverpackung für den IC-Chip verwendet werden, sondern das Außengehäuse der elektronischen Vorrichtung kann als Verpackung für den IC-Chip verwendet werden, so daß die Produktionskosten der elektronischen Vorrichtung reduziert werden könnne.If an IC chip according to the present invention is used for the manufacture of an electronic device, no special packaging, such as, for example, cast resin packaging, has to be used for the IC chip, but rather the outer case of the electronic device can be used as a package for the IC chip so that the Production cost of the electronic device can be reduced.

Unter Bezugnahme auf die Figuren 6 und 7 wird nun ein weiteres Ausüfhrungsbeispiel der vorliegenden Erfindung beschrieben. A further exemplary embodiment of the present invention will now be described with reference to FIGS. 6 and 7.

Dieses Ausführungsbeispiel ist so aufgebaut, daß die Abschirmmittel in dem oben beschriebenen die Kopplungskapazität enthaltenen Teil angeordnet ist und sich darin von der Ausführungsform der Figur 5 unterscheidet, daß die Aluminiumverbindung 20 genügend breit für Abschirmzwecke ausgebildet ist und daß die zweite Aluminiumschicht, die den Abschirmfilm dort bildete, weggelassen ist. Insbesondere ist die Aluminiumverbindung 20 der Figur 5 mit einer gewöhnlichen Breite ausgebildet, wie durch die mit'einzelnen Punkten versehenen Linien in Figur 6 angedeutet ist, wobei die Verbindung 20 sich zu einer Fläche erweitert, die ausreicht, die Wanne einzuschließen, wie dies mit der ausgezogenen Linie 40 angedeutet ist. Beispielsweise ist die VerbindungThis embodiment is constructed so that the shielding means in the one described above has the coupling capacitance contained part is arranged and differs from the embodiment of Figure 5 in that the aluminum connection 20 is sufficiently wide for shielding purposes and that the second aluminum layer, the shielding film formed there is omitted. In particular, the aluminum joint 20 of Figure 5 is conventional Width formed, as by the individual points provided lines in Figure 6 is indicated, wherein the connection 20 expands to an area which is sufficient include the tub, as indicated by the solid line 40. For example, the connection is

40 nach außen um die Breite I- für einige 10 ym von der Grenze der Fläche 18 der P-Wanne aufgeweitet, so daß der schnabelförmige Teil 11a des Eeldoxidfilms 11 genügend von ihr bedeckt wird. Mit dem Bezugszeichen 41 ist ein Durchbruchsloch bezeichnet, das in dem Glasfilm 16 für einen Anschluß an die Verbindung 40 an den polykristallinen Siliziumfilm 19 vorgesehen ist,das Bezugszeichen 42 bezeichnet ein Kontaktloch, das in dem Glasfilm 16 ausgebildet ist, so daß über eine Aluminiumverbindungsleitung 43 ein Potential an die Wanne 18 angelegt werden kann.40 expanded outward by the width I for a few 10. Reference numeral 41 denotes a through hole which is provided in the glass film 16 for connection to the connection 40 to the polycrystalline silicon film 19, reference numeral 42 denotes a contact hole which is formed in the glass film 16 so that an aluminum connection line 43 a potential can be applied to the well 18.

Aufgrund der Ausweitung der Verbindungsleitung 40, die zum Anlegen eines Potentials an die obere Elektrode 19 der Kopplungskapazität C₃ dient, kann die PN-Grenze genügend aufgeweitet sein, so daß Licht daran gehindert wird, auf sie einzufallen. Daherkann ein ausreichender Abschirmfilm hergestellt werden, in dem bloß das Ätzmaskenmuster für die Verbindung 40 geändert wird, und ohne daß der Produktionsprozeß wesentlich geändert werden muß. Gemäß dieser Ausführungsform ist es nicht notwendig, einen darüber liegenden Aluminiumabschirmfilm entsprechend der Figur 5 anzuordnen. Insbesondere ist die Fläche an der Umfangskante des Diffusionsgebiets 18 oder der polykristalline Siliziumfilm 19 andern schnabelförmigen Teil 11a so aufgebaut, daß Licht ohne Schwierigkeit, einfallen kann, aber es genügend durch die Verbindungsleitung 20 abgeschirmt wird, so daß das Problem von durch Lichteinfall verursachten Leckströmen nicht auftritt. Due to the expansion of the connecting line 40, which is used to apply a potential to the upper electrode 19 of the coupling capacitance C ₃ , the PN boundary can be widened enough so that light is prevented from falling on it. Therefore, a sufficient shielding film can be produced by merely changing the etching mask pattern for the interconnection 40 without significantly changing the production process. According to this embodiment, it is not necessary to arrange an overlying aluminum shielding film as shown in FIG. Specifically, the surface at the peripheral edge of the diffusion region 18 or the polycrystalline silicon film 19 other beak-shaped part 11a is constructed so that light can enter it without difficulty, but it is sufficiently shielded by the connection line 20 so that the problem of leakage currents caused by incidence of light does not arise occurs.

Ein weiteres Ausführungsbeispiel der Erfindung wird im folgenden unter Bezugnahme auf die Figuren 8 und 9 beschrieben. Another embodiment of the invention is is described below with reference to FIGS. 8 and 9.

Dieses Beispiel bezieht sich auf den Eingangsschutzwiderstand 12 der Figur 5. Die in Figur 5 gezeigten Spannungsquellenleitungen 50 sind so entlang dem Widerstand 12 angeordnet, so daß sie ihn teilweise überlappen, wie durch die strichpunktierten Linien in den Figuren 8'und 9 ange-This example relates to the input protective resistor 12 in FIG. 5. The voltage source lines shown in FIG 50 are arranged along the resistor 12 so that they partially overlap it, as through the dash-dotted lines in Figures 8 'and 9

deutet ist, wohingegen die Spannungsversorgungsleitungen in dem vorliegenden Beispiel in transversaler Richtung entsprechend dem Verlauf der ausgezogenen Linien aufgeweitet sind, so daß sie als Abschirmfilm 51 verwendet werden. Beispielsweise ist die Breite des Abschirmfilms 51 (d.h. die Breite £_? gesehen aus der Richtung des Diffusionsgebietes 12) einige 10 pm bis 50 ym groß, und die Breite der Spannungsversorgungsleitungen 50 ist für ein überlappungsgebiet mit dem Diffusionsgebiet 12 ausreichend.whereas, in the present example, the power supply lines are widened in the transverse direction in accordance with the course of the solid lines, so that they are used as the shield film 51. For example, the width of the shielding film 51 (ie, the width £ _? Viewed from the direction of the diffusion region 12) is several 10 μm to 50 μm, and the width of the voltage supply lines 50 is sufficient for an area of overlap with the diffusion region 12.

Da die Spannungsversorgungsleitungen 50 selber in dieser Weise ausgedehnt sind, daß sie die Fläche genügend bedecken, die das Widerstandsgebiet 12 enthält, ist das vorliegende Ausführungsbeispiel vorteilhaft, weil der Abschirmeffekt ähnlich zu den voran beschriebenen Ausführungsbeispielen erreicht werden kann,, und weil die Abschirmstruktur leicht ohne Änderung des im Stand der Technik bekannten Herstellungsprozesses gebildet werden kann. ■; Die Figur 10 zeigt eine Modifikation von Figur 8. Gemäß diesem Ausführungsbeispiel sind in der Kontaktfläche zv/ischen dem Anschlußflecken 8 aus Aluminium an der Eingangsseite und dem Eingangsschutzwiderstand 12 Aluminiumfilme 60 an der Seite des Anschlußfleckens 8 entsprechend den gestrichelten Linien über den Schutzwiderstand 12 hinaus ausgedehnt, so daß sie als darüber liegender Aluminiumabschirmfilm 61 die Nähe der anderen Kontaktfläche des Schutzwiderstandes 12 erreichen. Da der Anschlußflecken selbst durch bloße Ausdehnung als ausreichender Schutzfilm ausgestaltet sein kann, wird nur wenig an freier Fläche vergeudet und der Produktionsprozeß ist einfach.Since the voltage supply lines 50 themselves are extended in this way that they sufficiently cover the area, which includes the resistance region 12, the present embodiment is advantageous because of the shielding effect similar to the embodiments described above can be achieved, and because the shielding structure is light can be formed without changing the manufacturing process known in the art. ■; FIG. 10 shows a modification of FIG. 8. According to this exemplary embodiment, there are in the contact area zv / ischen the terminal pad 8 made of aluminum on the input side and the input protective resistor 12 aluminum films 60 on the side of the connection pad 8 in accordance with the dashed lines beyond the protective resistor 12 expanded so that they as the overlying aluminum shield film 61 are in the vicinity of the other contact surface of the protective resistor Reach 12. Since the connection pad itself is designed as a sufficient protective film by mere expansion can be, little space is wasted and the production process is simple.

Die Figuren 11 und 12 zeigen eine weitere Modifikation des Kondensators C₃ gemäß der vorliegenden Erfindung. Der voran beschriebene Kondensator C₃ ist durch einen Aluminium-■ film 72 abgeschirmt,der sich über den polykristallinen Siliziumfilm 19 erstreckt, ,welcher eine Elektrode des Kondensators bildet, und sich ferner über den Anschlußteil·Figures 11 and 12 show a further modification of the capacitor C ₃ according to the present invention. The capacitor C ₃ described above is shielded by an aluminum film 72, which extends over the polycrystalline silicon film 19, which forms an electrode of the capacitor, and also extends over the connection part.

18' der PN-Grenzschicht zwischen der P-Wanne 18 und dem N-Substrat erstreckt. Der Aluminiumfilm 72, der als Abschirmfilm dient, kontaktiert durch ein in dem Phosphosilikatglasfilm 16 ausgebildetes Kontaktloch 71 das P-Wannengebiet 18 und dient als andere Elektrode der Kapazität C . Der polykristalline Siliziumfilm 19 erstreckt sich teilweise über einen Teil des Anschlußteiles 18' der PN-Grenzschicht, bis der elektrisch über ein Kontaktloch 73 mit einem Aluminiumfilm 74 verbunden ist, der simultan mit dem Aluminiumfilm 73 ausgebildet ist. Der so gebildete Kondensator C₃ wird vollständiger von Außenlicht abgeschirmt. 18 'of the PN interface between the P-well 18 and the N-substrate. The aluminum film 72 serving as a shield film contacts the P-well region 18 through a contact hole 71 formed in the phosphosilicate glass film 16, and serves as another electrode of the capacitance C. The polycrystalline silicon film 19 extends partially over a part of the terminal part 18 'of the PN junction until it is electrically connected via a contact hole 73 to an aluminum film 74 which is formed simultaneously with the aluminum film 73. The capacitor C ₃ thus formed is more completely shielded from outside light.

Die Figuren 13 und 14 zeigen eine Modifikation des Schutzwiderstandes RD gemäß der vorliegenden Erfindung.Figures 13 and 14 show a modification of the protective resistor RD according to the present invention.

Das P-dotierte Widerstandsgebiet des Widerstandes RD ist mit einem Anschluß über ein Kontaktloch 76 mit einem polykristallinen Siliziumfilm 78 verbunden. Der andere Anschluß des Widerstandsgebietes kontaktiert durch ein Kontaktloch 75 des Phosphosilikatglasfilms 16 einen Aluminiumfilm 77.The P-doped resistance area of the resistor RD is connected via a contact hole 76 with a polycrystalline Silicon film 78 connected. The other connection of the resistance area makes contact through a contact hole 75 of the phosphosilicate glass film 16 is an aluminum film 77.

Dieser Aluminiumfilm 77 ist so ausgedehnt, daß er den Anschlußteil der PN-Grenze zwischen dem Substrat 10 und dem P-dotierten Gebiet 12 bedeckt, so daß das P-dotierte Gebiet nicht mit Licht bestrahlt werden kann. Dieser Aufbau bewirkt einen vollständigeren Abschirmeffekt als die bislang beschriebenen Konstruktionen. Gemäß dieser Konstruktion kann die vorliegende Erfindung leicht auf einen konventionellen MIS-IC angewendet werden, der eine zweilagige Konstruktion aus einer polykristallinen Siliziumschicht und einer Aluminiumschicht besitzt.This aluminum film 77 is so expanded that it is the terminal part the PN boundary between the substrate 10 and the P-doped region 12 is covered, so that the P-doped region cannot be irradiated with light. This structure causes a more complete shielding effect than that previously described constructions. According to this construction, the present invention can easily be applied to a conventional one MIS-IC can be applied, which is a two-layer construction of a polycrystalline silicon layer and an aluminum layer owns.

Die Figuren 15 und 16 zeigen ein weiteres Ausführungsbeispiel der vorliegenden Erfindung und eine solche Abschirmstruktur für den MISFET, die man mit einem Prozeß ähnlich zu dem Fall des in den Figuren 13 und 14 dargestellten Beispiels anwenden kann. Dieser MISFET besitzt einen Aufbau, bei dem in dem N-Halbleitersubstrat 10 ein P-Draingebiet und ein Sourcegebiet 80 gebildet sind und bei dem zwischenFigures 15 and 16 show another embodiment of the present invention and such a shield structure for the MISFET, which can be obtained with a process similar to the case of that shown in Figs Example can apply. This MISFET has a structure in which the N-type semiconductor substrate 10 has a P-type drain region and a source region 80 are formed and where between

diesen Gebieten ein Gateisolationsfilm 81 aus Siliziumoxid gebildet ist und sich auf dem Gateisolationsfilm 81 eine Gateelektrode 82 aus polykristallinem Silizium befindet. Durch ein Kontaktloch 87 steht eine Sourceelektrode 83 aus polykristallinem Silizium mit dem Sourcegebiet 80 in ohmschen Kontakt. Diese Sourceelektrode 80 wird simultan mit der polykristallinen Siliziumschicht der Gateelektrode 82 hergestellt. Ein Phosphosilikatglasfilm 84 wird auf der Gateelektrode 82 und der Sourceelektrode 83 ausgebildet.a gate insulating film 81 made of silicon oxide in these areas and a gate electrode 82 made of polycrystalline silicon is provided on the gate insulating film 81. A source electrode 83 made of polycrystalline silicon with the source region 80 protrudes through a contact hole 87 ohmic contact. This source electrode 80 becomes the gate electrode simultaneously with the polycrystalline silicon layer 82 manufactured. A phosphosilicate glass film 84 is applied to the Gate electrode 82 and the source electrode 83 are formed.

Weiterhin steht eine Aluminium-Drainelektrode 85 über ein Kontaktloch 86 des PhosphosilikatglasfiIms 84 mit dem Draingebiet 79 in ohmschen Kontakt. Insbesondere bei diesem Ausführungsbeispiel ist der als Draineleketrode 85 vorgesehene Aluminiumfilm so ausgebildet, daß er die gesamten Flächen der Source- und Draingebiete bedeckt, wie dies Figur 16 zeigt. Dieser Aluminiumfilm 85 bedeckt die PN-Grenzschichten der Source- und Drain-Gebiete, so daß er als Abschirmfilm wirkt. Als Folge davon werden die Source- und Draingebiete vor einer Bestrahlung mit Licht geschützt.Furthermore, an aluminum drain electrode 85 is connected to the via a contact hole 86 of the phosphosilicate glass film 84 Drain area 79 in ohmic contact. In this embodiment in particular, the one provided as the drain electrode 85 is provided Aluminum film formed so as to cover the entire surfaces of the source and drain regions, like this Figure 16 shows. This aluminum film 85 covers the PN interfaces the source and drain regions so that it acts as a shield film. As a result, the source and drainage areas protected from exposure to light.

Die Struktur des so hergestellten MISFET wird für solche MISFETs verwendet, mit denen als Transistoren Q- und Q₃ die Oszillatorschaltung der Figur 2 aufgebaut ist.The structure of the MISFET produced in this way is used for those MISFETs with which the oscillator circuit of FIG. 2 is constructed _{as transistors Q and Q 3.}

Ein weiteres Ausführungsbeispiel der vorliegenden Erfindung wird unter Bezugnahme auf die Figuren 17 bis 26 beschrieben.Another embodiment of the present invention will be described with reference to Figs.

Gemäß dem nachfolgend beschriebenen Ausführungsbeispiel sind wenigstens diejenigen Schaltungselemente der integrierten Halbleiterschaltung, die durch Licht beeinflußbar sind, mit sie umgebenden abgesetzten Stufen versehen, und der Abschirmfilm erstreckt sich von den Oberflächen dieser Elemente zu den Oberflächen der abgesetzten Stufen derart, daß externes Licht wirksam reflektiert wird und aufgrund des Schutzfilmes daran gehindert wird, die Schaltungselemente zu erreichen.According to the exemplary embodiment described below, at least those circuit elements are integrated Semiconductor circuits which can be influenced by light are provided with remote steps surrounding them, and the shielding film extends from the surfaces of these elements to the surfaces of the stepped steps in such a way that that external light is effectively reflected and, due to the protective film, is prevented from affecting the circuit elements to reach.

Unter Bezugnahme auf die Figuren wird nun dieses Aus-With reference to the figures, this embodiment is now

führungsbeispiel der Erfindung, das in einem IC-Chip einer elektronischen Uhr eingesetzt wird, beschrieben und näher erläutert.Management example of the invention, which is used in an IC chip of an electronic watch, described and in more detail explained.

Figur 17 zeigt schematisch ein Layout der die MIS-Schaltungselemente bildenden Gebiete, die für einen IC-Chip einer elektronischen Uhr verwendet werden. In der Figur 17 bezeichnet das Bezugszeichen 101 ein Siliziumhalbleitersubstrat, das dieselbe elektronische Uhrenschaltung aufweist, wie in der Figur 1, wobei die der Figur 1 gleichen Schaltungsteile mit den gleichen Bezugszeichen versehen sind. Mit dem Bezugszeichen 3 ist in Figur 17 ein Gebiet bezeichnet, das ein MIS-Schaltungselement bildet und das den gleichen Schaltungsaufbau wie bei Figur 2 aufweist. Die Bezugszeichen 4, 5 und 6 bezeichnen ein Gebiet, in dem ein Schaltungselement vom MIS-Typ der Frequenzteilerschaltung ausgebildet ist, ein weiteres Gebiet, in dem ein Schaltungselement vom MIS-Typ des Treiberkreises ausgebildet ist, sowie ein weiteres Gebiet, in dem ein Schaltungselement vom MIS-Typ für die Spannungsregelungsschaltung gebildet ist.FIG. 17 schematically shows a layout of the MIS circuit elements constituting areas used for an IC chip of an electronic watch. In the Figure 17, reference numeral 101 denotes a silicon semiconductor substrate which is the same electronic watch circuit as in FIG. 1, the circuit parts identical to FIG. 1 being provided with the same reference numerals are. Reference numeral 3 in FIG. 17 denotes an area which forms an MIS circuit element and which has the same circuit structure as in FIG. The reference numerals 4, 5 and 6 denote an area in which a circuit element of the MIS type of the frequency divider circuit is formed, another area in which a circuit element is formed by the MIS type of the driver circuit, and another area in which a circuit element from MIS type is formed for the voltage regulation circuit.

Unter den die Oszillatorschaltung 3 bildenden Schaltungselementen sind insbesondere die von Licht beeinflußbaren Elemente, nämlich die Kapazität C3, der Widerstand RD und die FETs Q₃ und Q₄ mit Abschirmfilmen 301, 302, 303 usw. gemäß der vorliegenden Erfindung versehen. Der Abschirmfilm muß nicht notwendigerweise auf allen Schaltungselementen, die von Licht beeinflußbar sind, angeordnet sein, aber er · muß wenigstens bei den Schaltungselementen vorgesehen sein, die stark durch Licht beeinflußbar sind, so daß der unbedingt notwendige Effekt erreicht wird. Gemäß der vorliegenden Erfindung ist weiter ein Abschirmfilm 601 für einen Teil des Schaltungselementes der Spannungsregelungsschaltung 6 vorgesehen, die die Oszillatorschaltung 3 mit einer Spannung versorgt und die durch .Licht beeinflußbar ist. Mit dem Bezugszeichen IOO sind Anschlußflecken bezeichnet, die als Außenanschlüsse dienen. Im folgenden wird der Auf-Among the circuit elements constituting the oscillator circuit 3, specifically, the elements susceptible to light, namely the capacitance C3, the resistor RD, and the FETs Q ₃ and Q _{4 are provided} with shielding films 301, 302, 303, etc. according to the present invention. The shielding film does not necessarily have to be arranged on all circuit elements which can be influenced by light, but it must be provided at least on the circuit elements which are strongly influenced by light, so that the absolutely necessary effect is achieved. According to the present invention, a shielding film 601 is further provided for part of the circuit element of the voltage regulating circuit 6 which supplies the oscillator circuit 3 with a voltage and which can be influenced by light. Connection pads, which serve as external connections, are designated by the reference symbol IOO. The following is the

bau des Abschirmfilms beschrieben, der bei denjenigen Schaltungselementen vorgesehen ist, die leicht durch Licht beeinflußt werden.construction of the shielding film described in those Circuit elements are provided which are easily influenced by light.

Die Figuren 18 und 19 zeigen ein Beispiel, bei dem der erfindungsgemäße Abschirmfilm bei der Kopplungskapazität C, der Oszillatorschaltung 3 vorgesehen ist. Die Koppelkapazität Ct besitzt einen MIS-Aufbau. Sie enthält eine P-dotierte Wanne 109, die auf einer Hauptoberflache eines N-dotierten Siliziumsubstrats 108 mit einer an sich bekannten Diffusionstechnik hergestellt wird, weiterhin einen dünnen Gateoxidfilm 110, der auf der Oberfläche der P-Wanne 109 gebildet ist und als dielektrischer Film dient, ferner einen polykristallinen Siliziumfilm 111, der als die andere Elektrode auf dem dieelektrischen Film angeordnet ist. Zu beachten ist, daß der relativ dicke FeId-SiO₂-FiIm 112 mit einer Dicke von etwa 1 ym entlang seiner Peripherie mit einer abgesetzten Stufe 113 (d.h. dem entfernten Teil des FeId-SiO₂) mit einer ausreichenden Tiefe von etwa 0,5 ym versehen ist. Auf den Phosphosilikatglasfilm 114 ist über der Wanne 109 eine Aluminiumleiterbahn 116 ausgebildet, die ein Durchbruchsloch 115 bedeckt und dadurch als Elektrode der P-Wanne 109 dient. Diese Aluminiumanschlußleitung erstreckt sich im wesentlichen über die Oberflächen dieser Elemente in einer Weise, so daß das PN-Grenzschicht-Gebiet zwischen der Wanne 109 und dem Substrat 110 bedeckt ist und sie sich in die abgesetzten Stufen 113 hinein erstreckt. Demzufolge erstreckt sich die Aluminiumleiterbahn 116 nicht nur SO₇ daß diegesamte Fläche der Kapazität C^ bedeckt ist, sondern fällt in die umlaufende Stufe 113 nach außen ab bis sie die Siliziumoberfläche erreicht. Übrigens ist der Teil der Stufe 113 mit einem P-Diffusionsgebiet 117 bei dem gleichen Diffusionsschritt ausgebildet, bei dem der FeId-SiO₂-FiIm 112 als Maske für die Wanne 109 dient, aber das Diffusionsgebiet 117 wird nicht als Schaltungselement verwendet. Das Bezguszeichen 118 bezeichnet einen Phosphosilikatglasfilm, der sich auf der zweiten SchichtFIGS. 18 and 19 show an example in which the shielding film of the present invention is applied to the coupling capacitance C of the oscillator circuit 3. The coupling capacitance Ct has an MIS structure. It contains a P-doped well 109, which is produced on a main surface of an N-doped silicon substrate 108 using a diffusion technique known per se, and a thin gate oxide film 110, which is formed on the surface of the P-well 109 and serves as a dielectric film , further a polycrystalline silicon film 111 disposed as the other electrode on the dielectric film. It should be noted that the relatively thick field SiO ₂ film 112 with a thickness of about 1 μm along its periphery has a step 113 (ie the removed part of the field SiO ₂ ) with a sufficient depth of about 0.5 ym is provided. On the phosphosilicate glass film 114, an aluminum conductor track 116 is formed above the tub 109, which covers a through hole 115 and thus serves as an electrode of the P-tub 109. This aluminum lead extends substantially over the surfaces of these elements in a manner so that the PN junction area between the well 109 and the substrate 110 is covered and it extends into the stepped steps 113. As a result, the aluminum conductor track 116 not only extends SO _{7 so} that the entire area of the capacitance C ^ is covered, but falls into the circumferential step 113 to the outside until it reaches the silicon surface. Incidentally, the part of the step 113 having a P diffusion region 117 is formed in the same diffusion step that the field SiO ₂ film 112 serves as a mask for the well 109, but the diffusion region 117 is not used as a circuit element. The reference number 118 denotes a phosphosilicate glass film, which is on the second layer

ÖIÜ'ÖÜZ i ÖIÜ'ÖÜZ i

befindet. Das Bezugszeichen 119 bezeichnet eine Aluminiumleiterbahn, die für das Anlegen eines Potentials an den polykristallinen Siliziumfilrn 111 dient, und die elektrisch mit dem polykristallinen Siliziumfilm 111 durch ein Durchbruchsloch 120 verbunden.ist, welches in dem Phorphosilikatglasfilm 114 als der ersten Schicht gebildet ist.is located. The reference numeral 119 denotes an aluminum conductor track, which is used to apply a potential to the polycrystalline silicon film 111, and which is electrical with the polycrystalline silicon film 111 through a through hole 120 connected, which is in the phorphosilicate glass film 114 is formed as the first layer.

Obgleich die Aluminiumleiterbahn 116 im wesentlichen die gesamte Fläche der Koppelkapazität C-, bedeckt und sich in die umlaufende Stufe 113 hinein erstreckt, kann entsprechend der vorangehenden Beschreibung die gewöhnliche Verbindungstechnik angewendet werden, ohne jede Änderung im Herstellungsverfahren, so daß ein Abschirmen der Aluminiumleiterbahn gebildet wird, die genügende Abschirmwirkungen besitzt. Da das Element als ganzes mit der Aluminiumleiterbahn 116 bedeckt ist, wird externes Licht 121 selbst dann, wenn es auf ein oberhalb der Aluminiumleiterbahn 116 befindliches Gebiet einfällt, durch diese Leiterbahn 116 vollständig reflektiert, wie dies in vergrößertem Maßstab in Figur 20 dargestellt ist, so daß es nicht in das EIement eindringen kann. Da weiterhin entsprechend der Figur 20 die Aluminiumleiterbahn 116 sich bis zu der das Element umgebenden Stufe 113 erstreckt, wird das Licht auch dann, wenn es schräg auf die umgebende Fläche einfällt, durch das Aluminium 116 in der Stufe 113 reflektiert, so daß es das Element nicht erreichen kann. Das bedeutet, daß die gekrümmte Oberfläche der Aluminiumleiterbahn 116, die die Stufe 113 bedeckt, ebenfalls zu einer wirksamen Reflexion externen Lichts 121 beiträgt, so daß an den PN-Grenzschichten des Kapazitätselements kein wesentlicher, durch Lichteinfall verursachter Leckstrom auftreten kann. In dem Gebiet außerhalb der Stufe 113 gelangt Licht teilweise in das Silizium, bis es die PN-Grenze zwischen dem P-Gebiet 117 und dem Substrat 118 erreicht. Selbst wenn an dieser PN-Grenze ein Leckstrom erzeugt wird, so führt dies dennoch nicht zu Schwierigkeiten, weil das P-Gebiet 117 selbst nichtAlthough the aluminum conductor 116 is essentially the entire area of the coupling capacitance C-, covered and turned extends into the circumferential step 113, can accordingly of the preceding description, the usual connection technology can be used without any change in the manufacturing process, so that a shielding of the aluminum conductor is formed, which has sufficient shielding effects. Since the element as a whole with the aluminum conductor track 116 is covered, external light 121 becomes even when it is on an above the aluminum conductor track 116 Area incident, fully reflected by this conductor track 116, as shown on an enlarged scale is shown in Figure 20 so that it cannot penetrate the element. Since continue according to the figure 20 the aluminum conductor track 116 extends up to the the element surrounding step 113 extends, the light is also when it is obliquely incident on the surrounding surface, through the aluminum 116 in the step 113 reflects so that it the element cannot reach. This means that the curved surface of the aluminum conductor 116 that the Step 113 covered, also contributes to an effective reflection of external light 121, so that at the PN interfaces of the capacitance element no essential, due to the incidence of light caused leakage current can occur. In the area outside the step 113, light partially enters the Silicon until it reaches the PN boundary between the P region 117 and substrate 118. Even if at this PN limit a leakage current is generated, it does not lead to any trouble because the P region 117 itself does not

für irgendein Schaltungselement benutzt wird.is used for any circuit element.

Das vorliegende Beispiel ist andererseits so aufgebaut, daß der FeId-SiO₂-FiIm 112 entlang der Peripherie des Kapazitätselements teilweise entfernt ist, so daß es durch die Aluminium-Verbindungsleitung 116 abgeschirmt wird, die sich in die genügend abgesetzte Stufe 113 erstreckt. Demzufolge kann die Lage der Stufe 113 so nahe an die Wanne 109 herangelegt werden, daß der Abschirmeffekt in genügendem Ausmaß aufrechterhalten bleibt. Mit anderen Worten können die Breite des Feld-SiO„-Filmes, der sich zwischen den P-Gebieten 109 und 117 befindet, oder der Vorsprung des sich außerhalb des Kapazitätselements erstreckenden Aluminiumfilms 116 minimalisiert werden, so daß damit ein Beitrag für eine hohe Integration des IC geliefert wird. Wäre insbesondere der das Kapazitätselement umgebende FeId-SiO₂-FiIm 112 gleichmäßig entsprechend der Figur 21 ausgebildet, so könnte externes Licht 121 ohne Schwierigkeit eindringen, sofern nicht die Verbindungsleitung 116 entsprechend der strichpunktierten Linie aus- gedehnt ausgebildet ist, und sich soweit über den FeId-SiO₂-FiIm 112 erstreckt, so daß sie eine genügende Abschirmwirkung hat. Dieses erweiterte Vorspringen der Aluminiumverbindungsleitung 116 und damit die Vergrößerung der von ihr besetzten Fläche wirkt sich nachteilig auf eine Integration der Schaltung aus. Zieht das gemäß der Erfindung besonders bevorzugte Ausführungsbeispiel die Stufe 113 entsprechend der Figur 20 vor, so daß eine genügende Abschirmwirkuhg erzielt wird, ohne 'daß die Aluminiumverbindungsleitung 116 besonders ausgedehnt sein muß, so daß die Integrationsdichte bei dieser Ausführungsform erhöht wird.The present example, on the other hand, is constructed in such a way that the FeId-SiO ₂ -FiIm 112 is partially removed along the periphery of the capacitance element, so that it is shielded by the aluminum connecting line 116, which extends into the step 113, which is sufficiently recessed. As a result, the position of the step 113 can be placed so close to the trough 109 that the shielding effect is maintained to a sufficient extent. In other words, the width of the field SiO "film located between the P regions 109 and 117 or the projection of the aluminum film 116 extending outside the capacitance element can be minimized, so that a contribution to high integration of the IC is delivered. In particular, if the field-SiO ₂ -FIIm 112 surrounding the capacitance element were formed uniformly according to FIG -SiO ₂ -FiIm 112 extends so that it has a sufficient shielding effect. This extended protrusion of the aluminum connecting line 116 and thus the enlargement of the area occupied by it has a disadvantageous effect on the integration of the circuit. If the embodiment particularly preferred according to the invention prefers the step 113 according to FIG. 20, so that a sufficient shielding effect is achieved without the aluminum connecting line 116 having to be particularly extended, so that the integration density is increased in this embodiment.

Die beschriebene, einen Abschirmfilm verwendete Abschirmstruktur, die für ein durch Licht beeinflußbares Schaltungselement vorgesehen wird (d.h. der Koppelkondensator in dem vorliegenden Beispiel) ermöglicht es, daß Arbeiten wie z.B. die Überprüfung der SchaltungsfunktionThe described, a shielding film used shielding structure for a light influenceable Circuit element is provided (i.e. the coupling capacitor in the present example) enables that Work such as checking the circuit function

des IC-Chip, das Einregeln der Oszillationsfrequenz oder die Chipauswahl ohne Abdunkeln der Umgebung ausgeführt werden kann, bevor der IC-Chip mit einer Umhüllung versehen, oder ohne eine solche Umhüllung in das Außengehäuse der Uhr eingebaut wird.of the IC chip, the adjustment of the oscillation frequency or the chip selection are carried out without darkening the surroundings can be provided before the IC chip with an enclosure, or without such an enclosure in the outer housing the clock is installed.

Unter Bezugnahme auf die Figuren 22 und 23 wird im folgenden der Fall beschrieben, bei dem die vorliegende Erfindung auf einen Eingangsschutzwiderstand RD (vgl. Figur 2) angewendet wird.Referring to Figs. 22 and 23, the following describes the case where the present invention is applied to an input protection resistor RD (see FIG. 2).

Dieses Ausführungsbeispiel bezieht sich auf den Eingangsschutzwiderstand RD (Figur 2), mit dem die Oszillatorschaltung entsprechend der obigen Beschreibung aufgebaut ist. Der für die Isolierung der Elemente vorgesehene FeId-SiO₂-FiIm 112 wird selektiv auf einer Hauptoberfläche des N-dotierten Siliziumsubstrats 108 aufgewachsen und es wird ein P-dotiertes Eingangsschutzwiderstandsgebiet 130 in dem Gebiet eines Elementes mit der bekannten Diffusionstechnik gebildet. Der Oxidfilm 110, der simultan mit dem Gateoxidfilm ausgebildet wird, sind im Bereich der Kontaktlöcher 131 bzw. 132 mit einer üblichen Aluminiumverbindungsleitung 133 bedeckt. Von dem FeId-SiO₃-FiIm 112 ist ein Teil entfernt, so daß entsprechend dem voranbeschriebenen ersten Ausführungsbeispiel das Widerstandsgebiet 130 mit einer abgesetzten Stufe 113 umgeben ist. Insbesondere ist bei den Phosphosilikatglasfilmen 114 bzw. 118 an der ersten bzw. der zweiten Schicht mit einer Ausnehmung 134 so versehen, daß sie in die Stufe 113 übergehen und damit insgesamt einen tiefen Einschnitt bilden. Mit dem Bezugszeichen 135 ist ein P -Gebiet bezeichnet, das mit dem gleichen Diffusionsschritt wie das Widerstandsgebiet 130 gebildet wird und das nicht weiter für ein Schaltungselement genutzt wird.This exemplary embodiment relates to the input protective resistor RD (FIG. 2) with which the oscillator circuit is constructed in accordance with the description above. _{The field SiO 2} -FiIm 112 provided for isolating the elements is selectively grown on a main surface of the N-doped silicon substrate 108 and a P-doped input protective resistance region 130 is formed in the area of an element using the known diffusion technique. The oxide film 110, which is formed simultaneously with the gate oxide film, is covered with a conventional aluminum connecting line 133 in the region of the contact holes 131 and 132, respectively. A part is removed from the field-SiO ₃ -FiIm 112, so that the resistance region 130 is surrounded by a step 113 in accordance with the first exemplary embodiment described above. In particular, in the case of the phosphosilicate glass films 114 and 118, the first and second layers are provided with a recess 134 in such a way that they merge into the step 113 and thus overall form a deep incision. Reference numeral 135 denotes a P region which is formed with the same diffusion step as the resistance region 130 and which is no longer used for a circuit element.

Es ist wichtig, daß nicht nur die gesamte Oberfläche des Schutzwiderstandes, sondern auch die Oberfläche der Stufe 113 mit einem auf der zweiten Schicht befindlichen Aluminiumfilm 136 bedeckt ist, so daß der Film 136 alsIt is important that not only the entire surface of the protective resistor, but also the surface of the Step 113 is covered with an aluminum film 136 located on the second layer, so that the film 136 as

320802 ]320802]

Abschirmfilm dient. Bei der insoweit beschriebenen Konstruktion wird entsprechend den zu Figur 20 ausgeführten Überlegungen eine ausreichende Abschirmwirkung mit dem Aluminiumfilm 136 erzielt, so daß an der PN-Grenze zwischen dem P -Gebiet 130 und dem Substrat 108 ein durch einfallendes Licht verursachter Leckstrom in dem Ausmaß verhindert wird. Dementsprechend entwickeln sich bei diesem Ausführungsbeispiel keine durch Leckwiderstände verursachte Abweichungen der Vorspannung noch eine Fluktuation der Oszillationsfrequenz.Shielding film is used. With the construction described so far a sufficient shielding effect with the Aluminum film 136 obtained so that at the PN boundary between the P region 130 and the substrate 108 prevents leakage current caused by incident light to the extent will. Accordingly, in this embodiment, leak resistance does not develop Deviations in the bias nor a fluctuation in the oscillation frequency.

Die Figuren 24 und 25 zeigen ein drittes Ausführungsbeispiel der vorliegenden Erfindung, das aus dem voranbeschriebenen zweiten Ausführungsbeispiel mit der abgesetzten Stufe entwickelt ist, wobei, diejenigen Teile, die mit dem zweiten Ausführungsbeispiel übereinstimmen, mit den gleichen Bezugszeichen versehen sind und nicht weiter erläutert werden.FIGS. 24 and 25 show a third exemplary embodiment of the present invention that is derived from that described above second embodiment with the stepped step is developed, wherein, those parts that correspond to the second embodiment, are provided with the same reference numerals and no further explained.

Bei dem dritten Ausführungsbeispiel sind die Aluminiumleiterbahnen 140 und 141, die mit den beiden Enden des Widerstandsgebietes 130 für die Anlegung eines Potentials verbunden sind, mit vergrößerten Breiten versehen, derart, daß sie als Abschirmfilme verwendet werden, wobei eine der Leiterbahnen 141 gebildet wird durch Verlängern eines Teils der Erdungsleiterbahn 142, die sich in der Nachbarschaft von ihr erstreckt. Die Abschirmfilme 140 und 141 sind über dem Glasfilm auf der das Element umgebenden Stufe 113 verlängert, wobei der Glasfilm 114 ebenfalls mit einer Stufe 143 versehen ist, die dem Umriß der Stufe 113 folgt. Durch. Verlängern der Leiterbahnen 140 und 141 in diese Stufe 143 kann wie zuvor ein ausreichender Abschirmeffekt erzielt werden. Bei diesem hier besprochenen Ausführungsbeispiel ist der vorgesehene Aluminiumfilm nicht von dem Element getrennt, sondern die Aluminiumverbindungsleitungen 140 und 141 selbst sind verlängert um als Abschirmfilm zu dienen.In the third embodiment, the conductors are aluminum 140 and 141, which are connected to the two ends of the Resistance area 130 for the application of a potential are connected, provided with enlarged widths, such as that they are used as shield films, one of the conductive lines 141 being formed by elongating a part the ground trace 142, which is in the neighborhood extends from her. The shield films 140 and 141 are over the glass film on the step 113 surrounding the element, the glass film 114 also having a step 143, which follows the outline of the step 113. By. Extending the conductor tracks 140 and 141 into this stage 143 a sufficient shielding effect can be obtained as before. In this embodiment discussed here the provided aluminum film is not separated from the element, but the aluminum interconnection lines 140 and 141 themselves are elongated to serve as a shielding film.

5 Demzufolge kann der Abschirmfilm gebildet werden, indem5 Accordingly, the shield film can be formed by

J Z U Ö U I I JZU Ö U II

bloß der übliche Verbindungsschritt ausgeführt wird ohne daß der Herstellungsprozeß geändert werden muß. Da weiterhin der eine Abschirmfilm 141 als Teil der Masse-Verbindungsleitung 142 ausgebildet ist, kann die von den Verteilungsleitungen besetzte Fläche reduziert werden, so daß der Integrationsgrad verbessert wird,merely the usual joining step is carried out without changing the manufacturing process. Since then the one shield film 141 formed as part of the ground connection line 142 may be that of the distribution lines occupied area can be reduced, so that the degree of integration is improved,

Eie Figur 26 zeigt eine Abwandlung des dritten, zuvor beschriebenen Ausführungsbeispiels.FIG. 26 shows a modification of the third exemplary embodiment described above.

Gemäß dieser Abwandlung ist der um das Widerstandsgebiet 130 befindliche FeId-SiO -Film 112 bezüglich seiner Tiefe teilweise mittels einer Ätztechnik bis zu seiner Mitte entfernt, so daß eine Stufe 113 gebildet wird. Weiterhin ist der darüberliegende Glasfilm 114 ebenfalls durch Ätzen mit einer Stufe 143 versehen, die der Stufe entspricht. Wird die Aluminiumverbindungsleitung 140 entsprechend der Darstellung von den Oberflächen aller Elemente in die Stufen 143 und 113 verlängert, so kann das Eindringen von Licht in senkrechter Richtung so deutlich reduziert werden, daß ein ausreichender Abschirmeffekt erzielt wird. Da weiterhin das Eindringen von Licht von der Tiefe der Stufe 113 abhängt, ist es wünschenswert, daß diese Tiefe gleich oder größer der halben Dicke des FeId-SiO₂ ^-FiImS 112 ist (damit nämlich das tiefere Ende der Stufe 113 an der gleichen oder einer tieferen Stelle wie die Hauptoberfläche des Substrats 8 liegt).According to this modification, the depth of the field SiO film 112 located around the resistance region 130 is partially removed up to its center by means of an etching technique, so that a step 113 is formed. Furthermore, the overlying glass film 114 is also provided with a step 143 by etching, which corresponds to the step. If the aluminum connecting line 140 is extended from the surfaces of all the elements into the steps 143 and 113 as shown, the penetration of light in the vertical direction can be so significantly reduced that a sufficient shielding effect is achieved. Further, since the penetration of light from the depth of the step depends on 113, it is desirable that this depth is equal to or greater than half the thickness of FeId-SiO ₂ ^- FiImS 112 (so namely the lower end of stage 113 on the same or a deeper place like the main surface of the substrate 8).

Da entsprechend der vorangehenden Beschreibung nur die PN-Grenzflachen solcher Elemente der Oszillatorschaltung, die besonders durch Licht beeinflußbar sind oder die Kanalteile der MISFETs mit dem beschriebenen Abschirmfilm bedeckt werden sollen, braucht nicht die Oszillatorschaltung als ganzes mit dem Abschirmfilm bedeckt werden. Weiterhin kann der Aufbau der Oszillatorschaltung in verschiedener Weise so abgeändert werden, daß die Gate-Elektroden der CMOSFETs entsprechend der US-PS 3 855 549 miteinander direkt verbunden sind.Since, according to the preceding description, only the PN boundary surfaces of such elements of the oscillator circuit, which are particularly susceptible to light or which cover the channel parts of the MISFETs with the shielding film described are to be, the oscillator circuit need not be covered as a whole with the shielding film. Farther the structure of the oscillator circuit can be modified in various ways so that the gate electrodes of the CMOSFETs according to US Pat. No. 3,855,549 are directly connected to one another.

320802"320802 "

Soll mit dem insoweit beschriebenen IC-Chip eine elektronische Uhr, wie z.B. eine Armbanduhr hergestellt werden, so können die folgenden Verfahrensschritte durchgeführt werden:If an electronic watch, such as a wristwatch, is to be manufactured with the IC chip described in this respect, so the following procedural steps can be carried out:

1. Montieren von Teilen wie dem IC-Chip, dem Quarzoszillator, der Trimmerkapazität oder der festen Kapazität in dem Schaltungssubstrat eines Uhrenmoduls, um das Modul, in dem die Uhrenschaltung aufgebaut wird, herzustellen. Bei diesem Verfahrensschritt braucht das IC-Einbauteil des Schaltungs-Substrats weder mit Kunstharz noch mit einer anderen Umhüllung umgeben werden.1. Assemble parts like the IC chip, the crystal oscillator, the trimmer capacitance or the fixed capacitance in the circuit substrate of a clock module to the module in which the clock circuit is established. In this process step, the IC component needs the circuit substrate are not surrounded by synthetic resin or any other covering.

2. Inbetriebsetzen des mit dem ersten Verfahrensschritt hergestellten Moduls mit Hilfe einer Batterie, so daß die Oszillationsfrequenz der Oszillatorschaltung durch Einstellen der Trimmerkapazität o.a. auf einen vorgegebenen Pegel eingestellt wird. Hierbei kann das Einregeln der Schaltung an einer beliebigen Stelle ausgeführt werden, weil externes Licht ohne Einfluß ist und unberücksichtigt bleiben kann.2. Putting the module produced in the first process step into operation with the aid of a battery, so that the The oscillation frequency of the oscillator circuit is set to a predetermined level by setting the trimmer capacitance or the like will. The adjustment of the circuit can be carried out at any point because it is external Light is without influence and can be disregarded.

3. Montieren des Moduls, bei dem zuvor das Einregulieren der Schaltung ausgeführt wurde, in das Außengehäuse der Uhr.3. Mount the module, in which the adjustment of the circuit was previously carried out, in the outer casing of the clock.

Damit kann eine Uhr fertiggestellt werden, deren Schaltungsfunktionen vollständig eindreguliert sind. In this way, a clock can be completed whose circuit functions are fully regulated.

Die auf diese Weise hergestellte elektronische Uhr ist mit besonderen Vorzügen selbst bei einer Wartung für das Ersetzen der Batterie o.a. mit Vorzügen versehen. Insbesondere bei dem Fall, bei dem ein Teil des Außengehäuses der Uhr. z.B. der rückseitige Deckel für das Ersetzen der Batterie entfernt wird, so daß die Frequenz eingeregelt werden muß, kann diese Einregelung durchgeführt werden, ohne daß Einflüsse durch externes Licht auf den geöffneten Teil des offenen Gehäuses berücksichtigt werden müssen. Damit kann bei einer Uhr, die den IC-Chip gemäß der vorliegenden Erfindung verwendet, das Einregeln der Schaltung bemerkenswert leicht durchgeführt werden.The electronic watch produced in this way is particularly advantageous even when it is serviced for the Replacing the battery or similar has advantages. Especially in the case where part of the outer casing the clock. E.g. the back cover for replacing the battery is removed so that the frequency can be adjusted must be carried out, this adjustment can be carried out without the influence of external light on the open Part of the open housing must be taken into account. Thus, in a watch that uses the IC chip according to the present Invention used, the tuning of the circuit can be performed remarkably easily.

Die vorliegende Erfindung kann nicht nur auf einen Uhren-IC-Chip angewendet werden, sondern auch auf einenThe present invention can be applied not only to a watch IC chip but also to one

OZUÖUZ JOZUÖUZ J

MIS-IC, der eine Oszillatorschaltung aufweist.MIS-IC that has an oscillator circuit.

Da gemäß der Beschreibung der vorliegenden Erfindung die PN-Grenze von wenigstens einem Teil der Elemente der Oszillatorschaltung mit einer Abschirmschicht abgeschirmt ist,wird das Auftreten eines Leckstromes (oder eines Leckwiderstandes) an der PN-Grenze aufgrund von Lichteinfall verhütet, so daß der gewünschte charakteristische Wert, z.B. die gewünschte Oszillationsfrequenz, immer ohne irgendwelche Schwankungen eingestellt wird. Da weiterhin ein genügender Abschirmeffekt selbst bei Gegenwart von Umgebungslicht erreicht wird, treten selbst dann keine Schwierigkeiten auf, wenn verschiedene Arbeiten wie das Einregulieren, das Auswählen unter gewöhnlichen Beleuchtungsbedingungen ausgeführt werden, so daß diese Arbeiten leicht und genau ausgeführt werden können.Since, according to the description of the present invention, the PN limit of at least a part of the elements of the The oscillator circuit is shielded with a shielding layer, the occurrence of a leakage current (or a leakage resistance) at the PN limit due to incidence of light prevented, so that the desired characteristic value, e.g. the desired oscillation frequency, always without any fluctuations are stopped. There continues to be a sufficient shielding effect even in the presence of Ambient light is achieved, no trouble arises even when various works like that Adjusting, selecting can be carried out under ordinary lighting conditions, so that these works can be carried out easily and accurately.

ι ³^ι ³ ^

LeerseiteBlank page

Claims

PATENTANWÄLTE - - PATENT LAWYERS - -

SHIP ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK

MARIAHILFPLATZ 2 & 3, MÜNCHEN SO POSTADRESSE: POSTFACH 93 O1 6O, D-BOOO MÜNCHEN 95MARIAHILFPLATZ 2 & 3, MÜNCHEN SO POST ADDRESS: POSTFACH 93 O1 6O, D-BOOO MUNICH 95

HITACHI, LTD. March 5, 1982

DEA-25 593

PATENT CLAIMS

Ai Integrated semiconductor circuit, characterized by

Circuit elements arranged in a plurality of areas formed on a main surface of a semiconductor substrate in the Are spaced apart and form an oscillator circuit, each of these circuit elements a PN junction formed on the main surface and wherein each circuit element is electrically connected to a different circuit element by connecting lines is connected, which extend on the main surface between these areas, so that at least one Part of the circuit arrangement of the oscillator circuit is provided, and by

a protective film formed on the semiconductor substrate over the major surface of at least one of the plurality of areas is arranged, which are provided with the formwork elements, so that the PN limit of the

The sensitive circuit element is shielded from light that falls from the outside onto the semiconductor substrate.

2. Integrated semiconductor circuit according to claim 1, characterized in that the shielding film consists of consists of an aluminum film.

3. Integrated semiconductor circuit according to claim 1, characterized characterized in that the shield film is formed on the main surfaces of the individual areas is.

4. Integrated semiconductor circuit according to claim 3, characterized in that the shielding film is made of aluminum.

5. Integrated semiconductor circuit according to claim 1, characterized in that the shielding film is formed by part of the connecting line, the is connected to the circuit element to be shielded.

6. Integrated semiconductor circuit according to claim 5, characterized characterized in that the connection line constituting the shield film is made of an aluminum film.

7. Integrated semiconductor circuit according to claim 1, characterized in that the circuit elements P-channel and N-channel insulated gate field effect transistors connected in series with one another for the Execution of amplifications are connected that P-channel and N-channel field effect transistors with insulated gate each between the gate and drain electrodes of the P-channel and insulated gate N-channel amplifier field effect transistors connected to generate bias voltages, and that the shielding film is formed on a major surface of at least one of the areas associated with the Bias P-channel and N-channel field effect transistors with insulated gate is formed.

8. Integrated semiconductor circuit according to claim 7, characterized in that the circuit elements as such formed capacitances between the gate electrodes of the P-channel and N-channel amplifier transistors with isolated gate.

9. Integrated semiconductor circuit according to claim 8, characterized in that a further shielding film is formed on the main surface of the areas containing these capacitances.

10. Integrated semiconductor circuit according to claim 9, characterized in that the white tere A shield film is formed with an electrode of the capacitance.

3238021

11. Integrated semiconductor circuit according to claim 7, characterized in that such Circuit elements form resistors with the gate electrodes of the P-channel and N-channel amplifier transistors connected to an insulated gate.

12. Integrated semiconductor circuit according to claim 11, characterized in that a further Shielding film is formed on the main surfaces of those areas containing the resistors.

13. Integrated semiconductor circuit according to claim 12, characterized in that another Shield film is formed on one electrode of these resistors.