DE3146969A1 - CIRCUIT ARRANGEMENT FOR SIMULATING PERIPHERAL UNITS - Google Patents

CIRCUIT ARRANGEMENT FOR SIMULATING PERIPHERAL UNITS

Info

Publication number
DE3146969A1
DE3146969A1 DE19813146969 DE3146969A DE3146969A1 DE 3146969 A1 DE3146969 A1 DE 3146969A1 DE 19813146969 DE19813146969 DE 19813146969 DE 3146969 A DE3146969 A DE 3146969A DE 3146969 A1 DE3146969 A1 DE 3146969A1
Authority
DE
Germany
Prior art keywords
data
interface circuits
sinp
sind
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813146969
Other languages
German (de)
Inventor
Maria Grazia Lecco Corti
Mario Milano Landi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italtel SpA
Original Assignee
Italtel SpA
Italtel Societa Italiana Telecomunicazioni SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Italtel SpA, Italtel Societa Italiana Telecomunicazioni SpA filed Critical Italtel SpA
Publication of DE3146969A1 publication Critical patent/DE3146969A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Description

(DB 478)(DB 478)

Ital. Anm. Nr. 26228 A/80 .Ital. Note no.26228 A / 80.

AT: 26. November 1980 11140/H/RiAT: November 26, 1980 11140 / H / Ri

ITALTELITALTEL

Societä Italiana Telecomunicazioni s.p.a.. Piazzale Zavattari 12, Mailand / ItalienSocietä Italiana Telecomunicazioni s.p.a .. Piazzale Zavattari 12, Milan / Italy

Schaltungsanordnung zum Simulieren von periphereri Einheiten Circuit arrangement for simulating peripheral units

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.
15The invention relates to a circuit arrangement according to the preamble of claim 1.
15th

Eine elektronische Datenverarbeitungsanlage (nachfolgend kurz "Rechner" genannt) kann mit einer Mehrzahl von peripheren Einheiten verbunden sein, die sich in ihren jeweiligen Eigenschaften (übertragungsgeschwindigkeit, Serien- oder Parallel übertragung, Codierungsart usw.) erheblich voneinander unterscheiden können. Beispiele hierfür sind Fernschreiber, Karten-, Lochstreifen- und Magnetstreifen!eser. Schnell- und Langsamdrucker, Daten-Terminals, Karten- und Streifenlocher usw. Die für die Verbindung mit den peripheren Einheiten vorgesehenen Schnittstellen-Schaltungen des Rechners werden hierbei häufig in bestimmten Funktionseinheiten, den sogenannten Modulen zusammengefaßt, die auch Schaltungen für die überwachung und Betriebssteuerung der Verbindung zwischen den SchnittsteUenschaltungen und den peripheren Einheiten enthalten. Da für jeden Typ einer mit dem Rechner verbindbaren peripheren Einheit eine entsprechend spezialisierte Schnittstellenschaltung vorgesehen ist, unterscheiden sich auch die elektrischen Eigenschaften der die Schnittstellenschaltungen enthaltenden Eingangs/Ausgangs-ModuTe voneinander. Diese Unterschiede der Eingangs/Ausgangs-Module können zu einigen Problemen, insbesondere zu erheblichem Aufwand beim Prüfen der Module sowohl während ihrer technischen Entwicklung als auch bei der Endabnahme nach der Herstellung führen, wenn die zugehörigen peripheren Einheiten physisch bereitgestellt und tatsächlich angeschlossen werden müssen. Außer den damit verbundenen Kosten ergeben sich auch gewisse "logistische" Probleme.An electronic data processing system (hereinafter referred to as "computer" called) can be connected to a plurality of peripheral units, which differ in their respective properties (transmission speed, Serial or parallel transmission, coding type, etc.) significantly from each other can distinguish. Examples of this are teleprinters, card, punched tape and magnetic stripe! Esers. Fast and slow printers, Data terminals, card and strip punches, etc. The interface circuits provided for connection to the peripheral units of the computer are often combined in certain functional units, the so-called modules, which are also circuits for monitoring and operational control of the connection between the Interface circuits and the peripheral units included. There for each type of peripheral unit that can be connected to the computer If a correspondingly specialized interface circuit is provided, the electrical properties of the interface circuits also differ containing input / output modules from each other. These differences in the input / output modules can lead to some Problems, in particular the considerable effort involved in testing the modules, both during their technical development and during final acceptance after manufacture when the associated peripheral units need to be physically provided and actually connected. In addition to the associated costs, there are also certain "logistical" problems.

31459693145969

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, mit der die peripheren Einheiten unter einfacher Anpassung an die elektrischen Eigenschaften simuliert werden können, die von dem zu prüfenden Rechner und insbesondere von einem Eingangs/Ausgangs-Modul des Rechners jeweils verlangt werden.The invention is based on the object of specifying a circuit arrangement with which the peripheral units with simple adjustment on the electrical properties can be simulated by the computer to be tested and in particular by an input / output module of the computer are required.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung gelöst.This object is achieved by the circuit arrangement characterized in claim 1 solved.

Die hier beschriebene, mit den Schnittstellenschaltungen beispielsweise eines der Module eines zur Steuerung einer Fernmeldeanlage dienenden Rechners verbindbare Schaltungsanordnung hat den Vorteil, daß die Prüfung und.Erprobung der Module während und nach der Fertigung erheblich vereinfacht und verbilligt wird.The one described here, with the interface circuits, for example one of the modules of a computer used to control a telecommunications system connectable circuit arrangement has the advantage that the test and. Testing of the modules during and after production is considerably simplified and is cheaper.

An einem Ausführungsbeispiel wird die Erfindung im folgenden näher erläutert. In der Zeichnungen zeigen:The invention is explained in more detail below using an exemplary embodiment. In the drawings show:

Figur 1 ein Blockschaltbild der Schaltungsanordnung; und Figur 2 schematisch ein Anwendungsbeispiel der Erfindung zur Erprobung oder Endkontrolle eines Eingangs/Ausgangs-Moduls.FIG. 1 shows a block diagram of the circuit arrangement; and FIG. 2 schematically shows an application example of the invention for testing or final inspection of an input / output module.

Figur 1 zeigt schematisch eine Ausführungsform der Simulierschaltung (in Figur 2 mit SP bezeichnet), die von einem Mikroprozessor MP gesteuert und auf fehlerfreien eigenen Betrieb überwacht wird. Der Mikroprozessor MP ist mit einem doppelt gerichteten Datenbus BDB an eine Wählschaltung DEP zur Auswahl von Schnittstellenschaltungen SINP und SIND sowie an eine erste oder Ausgangs-Datenaustauschsteuerschaltung SOUT angeschlossen, die den DatenfluS vom Datenbus BDB zu einer der Schnittstellenschaltungen SINP, SIND steuert. Ferner ist der Mikroprozessor an mindestens eine, darstellungsgemäß jedoch zwei Eingangs-Datenaustauschsteuerschaltungen SIP und SID angeschlossen, die den Datenfluß von jeweils einer der Schnittsteil enschaltungen zu dem Datenbus BDB steuern.Figure 1 shows schematically an embodiment of the simulation circuit (in Figure 2 labeled SP), which is controlled by a microprocessor MP and monitored for error-free operation. The microprocessor MP is with a bidirectional data bus BDB to a selection circuit DEP for the selection of interface circuits SINP and SIND as well as to a first or output data exchange control circuit SOUT connected, which control the flow of data from the data bus BDB to one of the interface circuits SINP, ARE controls. Furthermore, the microprocessor is connected to at least one, but according to the illustration two input data exchange control circuits SIP and SID connected, which control the flow of data from each of the interface circuits to the data bus BDB.

3H69693H6969

^ Die dargestellte SimiiiierschaTtung (SP) soil mit einem Modul mit Schnittsteil enschaltungen (beispielsweise gemäß der Patentanmeldung P 31 33 716.3) verbunden werden, die nachprüfen können, ob zwei dieser Schnittstellen-Schaltungen, die benachbart angeordnet und zur gleichzeitigen Ausführung derselben Funktion bestimmten peripheren Einheiten zugeordnet sind, miteinander synchron arbeiten (sogenannter "link"-Betrieb). Zu diesem Zweck sind die eigenen Schnittstellenschaltungen der hier beschriebenen Simulierschaltung (SP) gemäß ihrer körperlichen Position oder Anordnung an "geraden" und "ungeraden" Stellen in eine erste Gruppe von Schaltungen SINP und eine zweite Gruppe von Schaltungen SIND unterteilt, und demgemäß enthält die Simulierschaltung die erwähnten beiden Eingangs-Datenaustausch-Steuereinheiten SIP und SID, zu denen über zwei verschiedene einfach gerichtete Busse BP bzw. BD die Daten der "geraden" Schnittstellenschaltungen SINP bzw. der "ungeraden" Schaltungen SIND übertragen werden. Die Simulierschaltung ist also in der Lage, gleichzeitig die von den beiden benachbarten, im "link"-Betrieb arbeitenden Schnittstellen kommenden Daten aufzunehmen und zu verarbeiten.^ The illustrated simulation circuit (SP) is intended to be combined with a module with a sectional part circuits (for example according to patent application P 31 33 716.3) connected, which can check whether two of these interface circuits, which are arranged adjacently and assigned to certain peripheral units for the simultaneous execution of the same function, with one another work synchronously (so-called "link" operation). To this end are the own interface circuits of the simulation circuit described here (SP) according to their physical position or arrangement in "even" and "odd" positions in a first group of circuits SINP and a second group of circuits ARE subdivided, and accordingly the simulation circuit includes the aforementioned two input data exchange control units SIP and SID, to which the data of the "even" interface circuits are sent via two different single-directional buses BP and BD SINP or the "odd" circuits SIND are transmitted. The simulation circuit is therefore able to simultaneously record the data coming from the two neighboring interfaces operating in "link" mode and process.

Die vom doppelt gerichteten Datenbus BDB kommenden Daten gelangen unter Steuerung der Ausgangs-Datenaustauschsteuereinheit SOUT zu allen Schnittstellenschaltungen SIND und SINP über einen weiteren einfach gerichteten Bus BC."The data coming from the bi-directional data bus BDB get under Control of the output data exchange control unit SOUT to all interface circuits SIND and SINP via another unidirectional bus BC. "

Enthält der zu prüfende Modul keine Schnittstellenschaltungen,die im "link"-Betrieb arbeiten, dann bedarf es in der hier beschriebenen Simulierschaltung nicht der Unterscheidung zwischen "geraden" und "ungeraden" Schaltungen, so daß alle Schnittstellenschaltungen ihre Daten einer einzigen Eingangs-Datenaustauschschaltung (statt SIP und SID) über einen einzigen einfach gerichteten Bus (statt BD und BP) übermitteln. 30If the module to be tested does not contain any interface circuits that are included in the "link" operation work, then it is necessary in the simulation circuit described here does not distinguish between "even" and "odd" circuits, so that all interface circuits share their data with a single one Input data exchange circuit (instead of SIP and SID) via a single one Transmit single direction bus (instead of BD and BP). 30th

Die Adresse der zu wählenden Schnittstelle wird vom Mikroprozessor MP über den Datenbus BDP der Wähl schaltung DEP übermittelt, in der sie in dem Befehlsregister RC gespeichert und sodann (ggf. innerhalb einer Folge mehrerer Adressen) den Decodieren! DEC zugeführt wird, von denen einer eine der Leitungen AB zur Befähigung der Schnittstellenschaltungen SIND, SINP aktiviert. Aus Gründen erhöhter Zuverlässigkeit sind zweiThe address of the interface to be selected is taken from the microprocessor MP via the data bus BDP of the selection circuit DEP in which it stored in the command register RC and then (possibly within a Sequence of several addresses) the decoding! DEC is fed from which one one of the lines AB to enable the interface circuits ARE, SINP activated. For reasons of reliability, there are two

' Decodierer DEC vorgesehen, deren Ausgänge an eine Vergleichsschaltung CO geschaltet sind, die bei Feststellung eines Unterschiedes ihrer Eingangssignale ein Fehlersignal E erzeugt, das zusammen mit Fehlersignalen E weiterer (nicht dargestellter) Kontrollschaltkreise in einem Zustandsregister RS gespeichert wird.'Decoder DEC is provided, the outputs of which are sent to a comparison circuit CO are connected, which generates an error signal E when a difference in their input signals is detected, which, together with error signals E. further control circuits (not shown) in a status register RS is saved.

Die vom Mikroprozessor MP in die Schnittstellenschaltungen zu sendenden Daten gelangen unter Parallel übertragung über den Datenbus BDB in die Ausgangs-Datenaustauschsteuerschaltung SOUT, in der ein Parallel/Serien-Wandler P/S und ein Paritätsgenerator GP für die serielle Weiterleitung der Daten über den Bus BC zu derjenigen Schnittstellenschaltung SIND, SINP sorgen, die von der Wählschaltung DEP über die entsprechende Leitung AB befähigt worden ist.Those to be sent by the microprocessor MP into the interface circuits Data are transferred to the BDB in parallel via the data bus Output data exchange control circuit SOUT in which a parallel / serial converter P / S and a parity generator GP for the serial forwarding of the data via the bus BC to that interface circuit SIND, SINP provide, which has been enabled by the selection circuit DEP via the corresponding line AB.

Die Schnittstellenschaltungen SIND, SINP enthalten die Leitungstreiber und Leitungsempfänger, die für den Datenaustausch mit der betreffenden Schnittstelle INT des angeschlossenen Moduls erforderlich sind. Ferner enthalten sie von der Wählschaltung DEP über die Befähigungsleitungen AB angesteuerte Befähigungsschaltkreise und bei einer möglichen Ausführungsform auch Paritätskontrollkreise, die eines der Fehlersignale E liefern können, die im Zustandsregister RS der Ausgangs-Datenaustauschsteuereinheit SOUT oder der Eingangs-Datenaustauschsteuereinheiten SIP oder SID gespeichert werden.The interface circuits SIND, SINP contain the line drivers and line receivers that are required for data exchange with the relevant interface INT of the connected module. Further contain them from the selector circuit DEP via the enabling lines AB driven enablement circuits and in one possible embodiment also parity control loops that are one of the error signals E can deliver that in the status register RS of the output data exchange control unit SOUT or the input data exchange control units SIP or SID can be stored.

Die Datenaustauschsteuereinheiten SID bzw. SIP erhalten die Daten von den Schnittstellenschaltungen SIND bzw. SINP über den Bus BD bzw. BP. Nach einer Serien/Parallel-Umwandlung durch den Umwandler S/P erfolgt eine Paritätskontrolle durch die Schaltung CP. Ein Fehler wird ggf. zusammen mit anderen Fehlersignalen E, die von den Kontroll- und Selbstkontrollschaltungen (nicht dargestellt) der Datenaustauschsteuerschaltungen erzeugt werden, im Zustandsregister RS gespeichert.The data exchange control units SID or SIP receive the data from the interface circuits SIND or SINP via the bus BD or BP. After a series / parallel conversion is carried out by the S / P converter a parity check by the circuit CP. An error is possibly together with other error signals E from the control and self-control circuits (not shown) of the data exchange control circuits are generated, stored in the status register RS.

Die von dem Mikroprozessor MP kommenden Befehle C werden im Befehlsregister RC gespeichert. Gemäß der dargestellten Ausführungsform ist nur die Steuereinheit SID mit einem Befehlsregister RC ausgerüstet, in dem auch die Befehle des Mikroprozessors MP für die Steuereinheit SIPThe commands C coming from the microprocessor MP are in the command register RC saved. According to the embodiment shown, only the control unit SID is equipped with a command register RC, in which also the commands of the microprocessor MP for the control unit SIP

gespeichert werden. Im Rahmen der Erfindung kann aber die Steuereinheit SIP auch ein eigenes Befehlsregister RC haben.get saved. In the context of the invention, however, the control unit SIP also have their own command register RC.

Durch Einwirken auf die Multiplexer MPX5 die darstellungsgemäß in den beiden Eingangs-Datenaustauschsteuereinheiten vorgesehen sind, kann der Mikroprozessor MP über den Datenbus BDB den Inhalt der Zustandsregister RS oder die von den Schnittstellenschaltungen SIND, SINP kommenden Daten empfangen.By acting on the multiplexer MPX 5, which are provided in the two input data exchange control units as shown, the microprocessor MP can receive the content of the status register RS or the data coming from the interface circuits SIND, SINP via the data bus BDB.

Da die hier beschriebene Simulierschaltung vorteilhaft für die Erprobung oder Endkontrolle eines Moduls eingesetzt werden kann, ist auch die Überprüfung ihrer eigenen Funktionsfähigkeit wichtig. Die zu diesem Zweck durchzuführenden Maßnahmen sind an sich bekannt, wie z.B. die Verdopplung des Decodierer DEC und die Verwendung der Vergleichsschaltung CO (die ebenfalls verdoppelt werden könnte) in der Wähl schaltung DEP. Ferner besteht die Möglichkeit, auf Befehl des Mikroprozessors MP den Inhalt des Befehlsregisters RC in das Zustandsregister RS zu überschreiben, von wo der vom Mikroprozessor gesendete Befehl bei Fehl erfreiheit der Register und des Datenbusses BDB unverändert als "Zustandswort" zurückkommen wird, sowie die Möglichkeit, in den Schnittstellenschaltungen SIND und SINP den Ausgang der Leitungstreiber mit dem Eingang der Leitungsempfänger zu verbinden, womit die Fehlerfreiheit der Übertragungswege und der an der Datenübertragung beteiligten Schaltungen überprüft wird. Der Mikroprozessor MP hat darüberhinaus die Möglichkeit, künstlich bestimmte Fehler,z.B. Paritätsfehler in den Datenfluß zu den Schnittstellenschaltungen SIND3 SINP einzuführen sowie die Übermittlung von Antwortsignalen zu verzögern oder zu unterdrücken. Dies ist besonders zweckmäßig bei der Erprobung oder Endkontrolle z.B. eines Eingangs/Ausgangs-Since the simulation circuit described here can be used advantageously for the testing or final inspection of a module, it is also important to check its own functionality. The measures to be carried out for this purpose are known per se, such as, for example, the doubling of the decoder DEC and the use of the comparison circuit CO (which could also be doubled) in the selection circuit DEP. Furthermore, there is the possibility of overwriting the contents of the command register RC into the status register RS on command of the microprocessor MP, from where the command sent by the microprocessor will return unchanged as a "status word" if the register and the data bus BDB are free from errors, as well as the possibility of in the interface circuits SIND and SINP to connect the output of the line driver to the input of the line receiver, which checks that the transmission paths and the circuits involved in the data transmission are free from errors. The microprocessor MP also has the option of artificially determined errors, for example parity errors, in the data flow to the interface circuits SIND 3 SINP and of delaying or suppressing the transmission of response signals. This is particularly useful when testing or final inspection, e.g. of an input / output

■ Moduls zur Überprüfung seiner Kontrollschaltungen. 30■ Module for checking its control circuits. 30th

Oft wird die Erprobung oder Kontrolle unter Steuerung eines elektronischen Prüfrechners EP durchgeführt. Die hier beschriebene Simulierschaltung enthält daher eine spezielle Schnittstellenschaltung ESI, über dieOften the testing or control is under control of an electronic one Test computer EP carried out. The simulation circuit described here therefore contains a special interface circuit ESI via which

der Prüfrechner EP Zugang zum doppelt gerichteten Datenbus BDB erhält. 35the test computer EP receives access to the bi-directional data bus BDB. 35

' Figur 2 zeigt schematisch die Verwendung der hier beschriebenen Simulierschaltung SP für die Erprobung eines Eingangs/Ausgangs-Moduls eines elektronischen Rechners EL. Der zu prüfende Modul MOP ist gleichwertig mit anderen Modulen MO und über doppelt gerichtete Verbindungen, deren Anzahl η gleich derjenigen der Schnittstellenschaltungen INT, mit denen der Modul MOP ausgestattet ist, an die Simulierschaltung SP angeschlossen. Der Prüfrechner EP verkehrt im Dialogbetrieb einerseits mit der Simulierschaltung SP und andererseits mit einer Betriebssteuerschaltung TCC, die den Datenaustausch zwischen einem externen Rechner und einer Fernsteuerschaltung CON und/oder mit den Eingangs/Ausgangs-Modulen MO des Rechners EL ermöglicht. Als Betriebssteuerschaltung TCC kann beispielsweise vorteilhaft die in der Patentanmeldung P 31 33 715.5 beschriebene Schaltungsanordnung verwendet werden. Die Fernsteuerschaltung CON verkehrt ihrerseits im Dialogbetrieb mit einer Zentraleinheit CP. Die Schaltung M kann ein Speicher sein.'Figure 2 shows schematically the use of the simulation circuit described here SP for testing an input / output module of an electronic computer EL. The MOP module to be tested is equivalent to other modules MO and via bi-directional connections, their number η equal to that of the interface circuits INT with which the Module MOP is equipped, connected to the simulation circuit SP. The test computer EP operates in dialogue mode on the one hand with the simulation circuit SP and on the other hand with an operating control circuit TCC, which enables data exchange between an external computer and a remote control circuit CON and / or with the input / output modules MO of the computer EL. The operating control circuit TCC can, for example, be advantageous the circuit arrangement described in patent application P 31 33 715.5 can be used. The remote control circuit CON is reversed for its part in interactive mode with a central unit CP. The circuit M can be a memory.

LeerseiteBlank page

Claims (5)

PatentansprücheClaims 1y Schaltungsanordnung zum Simulieren von peripheren Einheiten einer elektronischen Datenverarbeitungsanlage, inbesondere eines Rechners, dessen Schnittstellenschaltungen in unterschiedlichen Modulen zur überwachung und Steuerung der Verbindung mit den peripheren Einheiten zusammengefaßt sind, dadurch gekennzeichnet , daß ein Mikroprozessor (MP) den Datenaustausch mit den Schnittstellen-Schaltungen der Datenverarbeitungsanlage (Rechner EL) steuert; daß der Mikroprozessor (MP) über einen doppelt gerichteten Datenbus (BDB) mit einer Wähl schaltung (DEP), mit der eine Anzahl von mit1y circuit arrangement for simulating peripheral units of a electronic data processing system, in particular a computer, its interface circuits in different modules monitoring and control of the connection with the peripheral units are combined, characterized in that a microprocessor (MP) exchanges data with the interface circuits the data processing system (computer EL) controls; that the microprocessor (MP) has a bi-directional data bus (BDB) with a selector circuit (DEP), with which a number of with -z--z- Schnittstellenschaltungen der Datenverarbeitungsanlage (Rechner EL) verbindbaren eigenen Schnittstellenschaltungen (SIND5 SINP) zur Datenübertragung befähigbar sind, und mit mindestens zwei den Datenaustausch zwischen den eigenen Schnittstellenschaltungen (SIND, SINP) und dem Mikroprozessor (MP) steuernden Eingangs- und Ausgangs-Einheiten (SIP5 SID5 SOUT) verbunden ist;Interface circuits of the data processing system (computer EL) connectable own interface circuits (SIND 5 SINP) are capable of data transmission, and with at least two input and output units (SIP) controlling the data exchange between the own interface circuits (SIND, SINP) and the microprocessor (MP) 5 SID 5 SOUT) is connected; daß ein erster einfach gerichteter Bus (BC) für die übertragung der vom doppelt gerichteten Datenbus (BDB) kommenden Daten zu den Schnittstellenschaltungen (SIND5 SINP) unter Steuerung der Ausgangs-Datenaustauschsteuereinheit (SOUT) vorgesehen ist; und daß mindestens ein zweiter einfach gerichteter Bus (BD5 BP) für die übertragung der Daten von den Schnittstellenschaltungen (SIND5 SINP) zu dem doppelt gerichteten Datenbus (BDB) unter Steuerung durch mindestens eine Eingangs-Datenaustauschsteuereinheit (SID5 SIP) vorgesehen ist.that a first single-directional bus (BC) is provided for the transmission of the data coming from the double-directional data bus (BDB) to the interface circuits (SIND 5 SINP) under the control of the output data exchange control unit (SOUT); and that at least one second unidirectional bus (BD 5 BP) is provided for the transmission of the data from the interface circuits (SIND 5 SINP) to the bidirectional data bus (BDB) under the control of at least one input data exchange control unit (SID 5 SIP). 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß an den doppelt gerichteten Datenbus (BDB) eine Schnittstellenschaltung (ESI) zum Dialogverkehr mit einem elektronischen Rechner (EP) angeschlossen ist, mit dem eine Erprobung der Datenverarbeitungsanlage (Rechner EL)5 deren periphere Einheiten simuliert werden, steuerbar ist.2. Circuit arrangement according to claim 1, characterized in that an interface circuit (ESI) for dialog traffic with an electronic computer (EP) is connected to the double-directional data bus (BDB), with which a testing of the data processing system (computer EL) 5 their peripheral units can be simulated, is controllable. 3. Schaltungsanordnung nach Anspruch 1 oder 2, insbesondere für eine Datenverarbeitungsanlage mit jeweils zwei synchron arbeitenden peripheren Einheiten, dadurch gekennzeichnet, daß die Schnittstellenschaltungen (SIND5 SINP) jeweils einander abwechselnd in zwei Gruppen angeordnet sind und die Daten zu dem doppelt gerichteten Datenbus (BDB) von den Schnittstellenschaltungen (SIND) der einen Gruppe über einen diesen gemeinsamen einseitig gerichteten Bus (BD) unter Steuerung einer ersten Eingangs-Datenaustauschsteuereinheit (SID) und von den Schnittstellenschaltungen (SINP) der anderen Gruppe über einen diesen gemeinsamen anderen einseitig gerichteten Bus (BP) unter Steuerung einer zweiten Eingangs-Datenaustauschsteuereinheit (SIP) übertragbar sind.3. Circuit arrangement according to claim 1 or 2, in particular for a data processing system with two synchronously operating peripheral units, characterized in that the interface circuits (SIND 5 SINP) are arranged alternately in two groups and the data to the double-directional data bus (BDB ) from the interface circuits (SIND) of one group via a common unidirectional bus (BD) under the control of a first input data exchange control unit (SID) and from the interface circuits (SINP) of the other group via a common unidirectional bus (BP) ) can be transmitted under the control of a second input data exchange control unit (SIP). 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß die Anzahl (n) der eigenen Schnittsteilenschaltungen (SIND5 SINP) gleich derjenigen der Schnittstellenschaltungen eines anschließbaren Eingangs/Ausgangs-Moduls (MOP) der Datenverarbeitungsanlage (Rechner EL) ist.4. Circuit arrangement according to one of claims 1 to 3, characterized in that the number (n) of its own interface circuits (SIND 5 SINP) is equal to that of the interface circuits of a connectable input / output module (MOP) of the data processing system (computer EL). 5. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet , daß die Wähl schaltung (DEP), die Ausgangs-Datenaustauschersteuereinheit (SOUT) und mindestens eine Eingangs-Datenaustauschsteuereinheit (SID) jeweils ein Befehlsregister (RC) für Befehle des Mikroprozessors (MP) und ein Zustandsregister (RS) für Fehlersignale (E) eigener Betriebskontron schaltungen enthalten. 5. Circuit arrangement according to one of the preceding claims, characterized in that the selection circuit (DEP), the output data exchange control unit (SOUT) and at least one Input data exchange control unit (SID) each have an instruction register (RC) for instructions from the microprocessor (MP) and a status register (RS) for error signals (E) own Betriebskontron circuits included.
DE19813146969 1980-11-26 1981-11-26 CIRCUIT ARRANGEMENT FOR SIMULATING PERIPHERAL UNITS Withdrawn DE3146969A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8026228A IT1209283B (en) 1980-11-26 1980-11-26 CIRCUIT PROVISION TO SIMULATE THE PERIPHERAL UNITS OF AN ELECTRONIC PROCESSOR.

Publications (1)

Publication Number Publication Date
DE3146969A1 true DE3146969A1 (en) 1982-11-18

Family

ID=11218997

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813146969 Withdrawn DE3146969A1 (en) 1980-11-26 1981-11-26 CIRCUIT ARRANGEMENT FOR SIMULATING PERIPHERAL UNITS

Country Status (4)

Country Link
DE (1) DE3146969A1 (en)
FR (1) FR2494869A1 (en)
GB (1) GB2093235A (en)
IT (1) IT1209283B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216712A (en) * 1991-10-23 1993-08-27 Internatl Business Mach Corp <Ibm> Computer system, method for performing inner-viewing task on computer system and i/o processor assembly

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Z: Electronics / Juli 17, 1980, S. 126-129 *
US-Z: IEEE Transactions on Communications, Vol. COM-28, No. 9, September 1980, S. 1516-1523 *

Also Published As

Publication number Publication date
IT8026228A0 (en) 1980-11-26
FR2494869A1 (en) 1982-05-28
GB2093235A (en) 1982-08-25
IT1209283B (en) 1989-07-16

Similar Documents

Publication Publication Date Title
DE2726753C2 (en) Remote controlled test interface adapter
DE4223600C2 (en) Multiprocessor computer system and method for transmitting control information and data information between at least two processor units of a computer system
DE19742716C2 (en) Control and data transmission system and method for transmitting security-related data
DE2813418A1 (en) SETUP IN AN ELECTRONIC DATA PROCESSING SYSTEM FOR REPORTING ERROR AND OPERATING CONDITIONS
WO2004029737A1 (en) Redundant control unit arrangement
DE3701663C2 (en) Circuit for facilitating the testing of a higher order circuit arrangement and test method for such a circuit arrangement
DE3247801A1 (en) CIRCUIT ARRANGEMENT FOR CONNECTING SEVERAL COMPUTER PAIRS
DE3411015C2 (en)
EP0920154A2 (en) Method and circuit for selective and digital and serial transmission
DE19515194A1 (en) Communication network and control device for vehicle
DE3146969A1 (en) CIRCUIT ARRANGEMENT FOR SIMULATING PERIPHERAL UNITS
DE69636805T2 (en) Mass storage disk assembly for use in computer systems
DE3137046A1 (en) &#34;CIRCUIT ARRANGEMENT FOR DETECTING FAULTS IN A DATA PROCESSING SYSTEM&#34;
DE3634019C2 (en)
DE102008012730B3 (en) Electronic control and diagnostic device for operating a valve unit
DE102006050542A1 (en) A method of transmitting signals between a memory device and a memory controller
EP1038223B1 (en) Monitoring system for a digital trimming cell
DE2402875B2 (en) Remote control device for railway safety systems, with a control center and with a computer
WO1996024517A1 (en) Process for simulating dynamic situations in a railway network
EP0274653B1 (en) Method for diagnosing and testing an interface unit
DE102005046134B4 (en) Method for information forwarding with electronic components and correspondingly designed module
DE1932614C3 (en) Test device for determining a multiple selection of processing units in a data processing system
DE19758993B3 (en) Control and data transmission installation
EP0645703B1 (en) Method for checking the proper coupling of integrated circuit modules
DE3241175A1 (en) Test system for testing control unit assemblies containing processors and/or memory assemblies forming peripheral complements to such control unit assemblies

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee