DE3145039A1 - INTEGRATED SEMICONDUCTOR CIRCUIT - Google Patents
INTEGRATED SEMICONDUCTOR CIRCUITInfo
- Publication number
- DE3145039A1 DE3145039A1 DE19813145039 DE3145039A DE3145039A1 DE 3145039 A1 DE3145039 A1 DE 3145039A1 DE 19813145039 DE19813145039 DE 19813145039 DE 3145039 A DE3145039 A DE 3145039A DE 3145039 A1 DE3145039 A1 DE 3145039A1
- Authority
- DE
- Germany
- Prior art keywords
- signal line
- signal
- signal lines
- semiconductor circuit
- integrated semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 22
- 230000000694 effects Effects 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 241001676573 Minium Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/32—Reducing cross-talk, e.g. by compensating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
3U50393U5039
HITACHI, LTD., Tokyo, JapanHITACHI, LTD., Tokyo, Japan
Integrierte HalbleiterschaltungIntegrated semiconductor circuit
Die Erfindung betrifft eine integrierte Halbleiterschaltung mit einer Einrichtung zur Verhinderung gegenseitiger Störungen der.Signalleitungen.The invention relates to a semiconductor integrated circuit having a device for prevention mutual interference of the signal lines.
In Fig. 1 ist das Layout von Signalleitungen einer herkömmlichen integrierten Halbleiterschaltung in der Draufsicht dargestellt. Bei integrierten Halbleiterschaltungen zur Verarbeitung digitaler oder analoger Signale, die beispielsweise wie in Fig. 1 aufgebaut sind, wird, wenn die beiden Signalleitungen A und _B nahe nebeneinander auf dem Substrat T_ verlaufen, durch kapazitive oder induktive elektrische Kopplung zwischen den Signalleitungen A_ und B eine anomale Spannung auf einer der Signalleitungen induziert, was zuIn Fig. 1, the layout of signal lines of a conventional integrated semiconductor circuit is shown in plan view. In semiconductor integrated circuits, digital or for processing analog signals, for example, constructed as shown in FIG. 1, when the two signal lines A and _B close to each other on the substrate T_ extend, through capacitive or inductive electrical coupling between the signal lines A_ and B is a abnormal voltage induced on one of the signal lines, leading to
680-16989-M917-032-SF-Bk680-16989-M917-032-SF-Bk
3U50393U5039
dem Problem der gegenseitigen elektrischen Beeinflussung, beispielsweise zum Auftreten von Übersprecheffekten, führen kann.the problem of mutual electrical interference, for example the occurrence of crosstalk effects, can lead.
Bei der in Fig. 1 schematisch dargestellten Schaltung kann beispielsweise eine gegenseitige elektrische-Beeinflussung der Signalleitungen bei der zweiten Signalleitung B eintreten, die ein Signal e_~ überträgt, dessen elektrische Amplitude relativ klein ist, da diese Leitung nahe an der Signalleitung A vorgesehen ist, die ein Signal e1 überträgt, dessen Strom- oder Spannungsamplitude groß ist und dessen Frequenz hoch ist.In the circuit shown schematically in Fig. 1, for example, mutual electrical interference of the signal lines can occur in the second signal line B, which transmits a signal e_ ~ , the electrical amplitude of which is relatively small, since this line is provided close to the signal line A, which transmits a signal e 1 whose current or voltage amplitude is large and whose frequency is high.
Im einzelnen treten bei digital-analogen Hybridschaltungen erhebliche Einflüsse von der digitalen Signalleitung zur analogen Signalleitung auf. Als Ergebnis davon kann auf der Analogsignalleitung ein Rauschen erzeugt werden, so daß gegenüber einer vorgegebenen integrierten Schaltung im gleichen Substrat die Eigenschaften verschlechtert werden oder Fehlfunktionen auftreten können. Derartige wechselseitige Beeinflussungen von Digitalsignalleitungen führen entsprechend zu Fehlfunktionen in vorgegebenen Digitalschaltungen.In particular, the digital-analog hybrid circuits have considerable influences digital signal line to analog signal line. As a result, on the analog signal line a noise can be generated, so that compared to a given integrated circuit in the the same substrate, the properties can be deteriorated or malfunctions can occur. Such mutual influencing of digital signal lines lead accordingly to malfunctions in given digital circuits.
Zur Verhinderung elektrischer Störungen von Signalleitungen wurde bereits versucht, die Leitungen beim Layoutdesign auf dem Substrat der integrierten Halbleiterschaltung möglichst weit voneinander entfernt anzuordnen. Hierbei tritt jedoch das Problem auf, daß dann Freiheiten beim Layoutdesign verlorengehen bzw keine höhere Integrations- Attempts have already been made to prevent electrical interference from signal lines in the layout design on the substrate of the integrated semiconductor circuit as far from one another as possible to be arranged remotely. Here, however, the problem arises that freedom in layout design is then lost or no higher integration
dichte auf einem Halbleiterchip erzielt werden kann.density can be achieved on a semiconductor chip.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltung anzugeben, bei der durch gegenseitige elektrische Beeinflussung von Signalleitungen erzeugtes Rauschen zurückgedrängt oder beseitigt ist und zugleich größere Freiheit beim Layout der Signalleitungen besteht.The invention is based on the object of specifying an integrated semiconductor circuit in which Noise generated by mutual electrical interference between signal lines is suppressed or is eliminated and at the same time there is greater freedom in the layout of the signal lines.
Die Aufgabe wird anspruchsgemäß gelöst.The problem is solved according to the claims.
Die erfindungsgemäße integrierte Halbleiterschaltung weist prinzipiell eine erste Signalleitung, die ein erstes Signal überträgt, und eine zweite Signalleitung, die ein zweites Signal überträgt, auf dem Substrat auf und ist gekennzeichnet durch eine dritte auf dem Substrat ausgebildete Signalleitung, die ein drittes Signal überträgt, dessen Phase der des ersten Signals entgegengesetzt ist, so daß übersprecheffekte zwischen der ersten und der zweiten Signalleitung durch Übersprechef f ekte zwischen der zweiten und der dritten Signalleitung aufgehoben werden.The semiconductor integrated circuit according to the invention basically has a first signal line, which transmits a first signal, and a second signal line, which transmits a second signal, on the substrate and is identified by a third signal line formed on the substrate which transmits a third signal, whose phase is opposite to that of the first signal, so that cross-talk effects between the first and the second signal line by crosstalk ef ects between the second and the third Signal line are canceled.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert; es zeigen:The invention is explained in more detail below with reference to the drawing; show it:
Fig. 2: das■Layout von Signalleitungen einer erfindungsgemäßen integrierten Halbleiterschaltung; Fig. 2: the ■ layout of signal lines of a semiconductor integrated circuit according to the invention;
3U50393U5039
Fig. 3: das Layout von Signalleitungen einer anderen Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltung;Fig. 3: the layout of signal lines of another embodiment of the invention semiconductor integrated circuit;
Fig. 4: das Layout von Signalleitungen einer weiteren Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltung;4: the layout of signal lines of a further embodiment of the invention semiconductor integrated circuit;
Fig. 5: das Layout von Signalleitungen einer weiteren Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltung/Fig. 5: the layout of signal lines of a further embodiment of the invention integrated semiconductor circuit /
Fig. 6 (A) und (B) ,·Fig. 6 (A) and (B), ·
Fig. 7(A) und (B);Figures 7 (A) and (B);
Fig. 8(A) und (B);Figs. 8 (A) and (B);
Fig. 9(A) und (B);Figures 9 (A) and (B);
Fig.10(A) und (B) undFig. 10 (A) and (B) and
Fig.11(A) und (B): Draufsichten bzw Querschnittsdarstellungen zur Erläuterung der Anordnung und des Aufbäus von Signalleitungen erfindungsgemäßer Halbleiterschaltungen;Fig. 11 (A) and (B): plan views or cross-sectional views to explain the arrangement and the structure of signal lines of semiconductor circuits according to the invention;
Fig.11(C): eine Querschnittsdarstellung des Aufbaus von Signalleitungen einer modifizierten Aus führungs form der erfindungsgemäßen integrierten Halbleiterschaltung;Fig. 11 (C): a cross-sectional view of the structure of signal lines of a modified embodiment of the invention semiconductor integrated circuit;
Fig.12(A) und (B) undFig. 12 (A) and (B) and
Fig.13(A) und (B): Draufsichten bzw Querschnittsdarstellungen zur Erläuterung der Anordnung und des Aufbaus von Signalleitungen erfindungsgemäßer Halbleiterschaltungen.Fig. 13 (A) and (B): top views or cross-sectional views to explain the arrangement and the construction of signal lines of semiconductor circuits according to the invention.
3ΊΑ50393ΊΑ5039
Bei den im folgenden erläuterten Ausführungsformen erfindungsgemäßer integrierter Halbleiterschaltungen (ICs) sind lediglich solche Signalleitungen dargestellt, die in unmittelbarem Bezug zum Erfindungskonzept stehen, und alle übrigen Schaltungen bzw Schaltungsbestandteile in der Umgebung dieser Signalleitungen weggelassen. -In the embodiments explained below integrated semiconductor circuits (ICs) according to the invention, only those signal lines are shown, which are directly related to the concept of the invention, and all other circuits or Circuit components in the vicinity of these signal lines are omitted. -
In Fig. 2 ist das Layout von Signalleitungen einer Ausführungsform der erfindungsgemäßen Halbleiterschaltung dargestellt.FIG. 2 shows the layout of signal lines of an embodiment of the semiconductor circuit according to the invention shown.
Bei dieser Ausführungsform verläuft eine dritte Signalleitung A2 parallel zur ersten Signalleitung A-zwischen der ersten Signalleitung A1 und der zweiten Signalleitung B . Auf der ersten Signalleitung A. und der zweiten Signalleitung A2 werden Signale mit entgegengesetzter Phase übertragen. Wenn die Signalleitung A1 nahe bei der Signalleitung A~ angeordnet ist und der Abstand zwischen der Signalleitung A.. und der zweiten Signalleitung B gleich dem Abstand zwischen der Signalleitung A2 und der zweiten Signalleitung B ist (Iß B = 1A B ), werden Spannungsoder Stromänderungen auf der Signalleitung B , die durch induktive und kapazitive Kopplung von den beiden Signalleitungen A1 und A0 induziert sind, aufgehoben, da die Phasen der Signale e* und -eder beiden Signalleitungen A1 und A2 einander entgegengesetzt sind. Als Ergebnis bleibt die Signalleitung B von der ersten Signalleitung A1 unbeeinflußt. In this embodiment, a third signal line A 2 runs parallel to the first signal line A-between the first signal line A 1 and the second signal line B. Signals with opposite phase are transmitted on the first signal line A. and the second signal line A 2. If the signal line A 1 is arranged close to the signal line A ~ and the distance between the signal line A .. and the second signal line B is equal to the distance between the signal line A 2 and the second signal line B (Iß B = 1 A B), voltage or current changes on the signal line B, which are induced by inductive and capacitive coupling from the two signal lines A 1 and A 0 , are canceled, since the phases of the signals e * and of the two signal lines A 1 and A 2 are opposite to one another. As a result, the signal line B remains unaffected by the first signal line A 1.
In Fig. 3 ist eine andere Ausführungsform der erfindungsgemäßen Halbleiterschaltung dargestellt. Die dritte Signalleitung A0 überträgt ein Signal -e. , dessen Phase der des Signals e.. auf der ersten SignalleitungIn Fig. 3, another embodiment of the semiconductor circuit according to the invention is shown. The third signal line A 0 transmits a signal -e. , whose phase is that of the signal e .. on the first signal line
A1 entgegengesetzt ist. Die Signalleitungen A1 und A0,A 1 is opposite. The signal lines A 1 and A 0 ,
■— ι — 1 —A ■ - ι - 1 - A
in denen die Signalströme e., und -e., miteinanderin which the signal streams e., and -e., with one another
— I I- I I
entgegengesetzten Phasen fließen, überkreuzen einander und sind verdrillt angeordnet. In diesem Fall können die beiden Signalleitungen A1 und A0 durch die Verdrillung stärker integriert werden als bei der in Fig. 2 dargestellten Ausführungsform, wobei die elektrische Beeinflussung der Signalleitung B zugleich erheblich kleiner gehalten werden kann.opposite phases flow, cross each other and are arranged twisted. In this case, the two signal lines A 1 and A 0 can be more strongly integrated by the twist than in the embodiment shown in FIG. 2, wherein the electrical influence on the signal line B can be kept considerably smaller at the same time.
Die Erfindung umfaßt neben der Ausführungsform von Fig. 3 auch solche Fälle, in denen ein starker Signalstrom in der zweiten Signalleitung B fließt und ,,,.., die zweite Signalleitung B entsprechend die erste '' Signalleitung A1 elektrisch beeinflußt. Durch einanderIn addition to the embodiment of FIG. 3, the invention also includes cases in which a strong signal current flows in the second signal line B and,,,, ..., the second signal line B correspondingly electrically influences the first '' signal line A 1. Mixed up
benachbarte Anordnung der Signalleitungen A1 und A0, die Signale e* und -e- entgegengesetzter Phase übertragen, in unmittelbarer Nachbarschaft zu einer anderen Signalleitung B mit hohem Strom wird die Beeinflussung der Signalleitungen A1 und A0 durch die Signalleitung B gleich. Wenn die Ausgänge der beiden Signalleitungen A1 ' ! .· und A0 auf die beiden Eingangsanschlüsse eines Differenzverstärkers gegeben werden, wird das Differenzsignal der Rauschkomponenten an den Ausgangsanschlüssen des Differenzverstärkers entsprechend gleich Null. Als Ergebnis kann daher das Rauschen verhindert werden. Der entsprechende Schaltungsaufbau dieser erfindungsgemäßen Weiterbildung eignet sich in besonderem MaßeAdjacent arrangement of the signal lines A 1 and A 0 , which transmit signals e * and -e- of opposite phase, in the immediate vicinity of another signal line B with a high current, the influence of the signal lines A 1 and A 0 by the signal line B is the same. If the outputs of the two signal lines A 1 '! . · And A 0 are applied to the two input terminals of a differential amplifier, the difference signal of the noise components at the output terminals of the differential amplifier is correspondingly equal to zero. As a result, therefore, the noise can be prevented. The corresponding circuit structure of this development according to the invention is particularly suitable
L 3H5039L 3H5039
für Fälle, in denen ein Differenzverstärker eingangsseitig vorgesehen ist und die Differenzausgänge über zwei Leitungen abgenommen werden.for cases in which a differential amplifier on the input side is provided and the differential outputs are picked up via two lines.
In Fig. 4 ist eine entsprechende Ausführungsform dargestellt, bei der ein Differenzverstärker 3^ empfangsseitig angeordnet ist, um eine gegenseitige elektrische Beeinflussung bzw ein Übersprechen von der Signalleitung B zu den beiden Signalleitungen A1 und A~ zu verhindern, wenn in der zweiten Signalleitung B ein Signalstrom e_2 mit relativ kleiner elektrischer Amplitude fließt und die beiden Signalleitungen A1 und A„ die Signalströme e* und ^e1 führen. Bei der in Fig. 4 dargestellten Ausführungsform sind ferner in der Signalleitung B eine Eingangsschaltung 4^ und eine Ausgangsschaltung S_ vorgesehen. Eingangsseitig ist ferner an den beiden Signalleitungen A1 und A_ ein Differenzverstärker 2_ vorgesehen.In Fig. 4 a corresponding embodiment is shown in which a differential amplifier 3 ^ is arranged on the receiving side in order to prevent mutual electrical interference or crosstalk from the signal line B to the two signal lines A 1 and A ~ when in the second signal line B. a signal current e_ 2 with a relatively small electrical amplitude flows and the two signal lines A 1 and A "carry the signal currents e * and ^ e 1. In the embodiment shown in FIG. 4, an input circuit 4 ^ and an output circuit S_ are also provided in the signal line B. On the input side, a differential amplifier 2_ is also provided on the two signal lines A 1 and A_.
Die Anordnung des Differenzverstärkers 3_ auf der Empfangsseite, dh an der Ausgangsseite der beiden Signalleitungen A1 und A2, erlaubt eine Unterdrückung von Gleichtaktstörungen am Ausgangsanschluß des Differenzverstärkers 3_ durch die Gleichtaktunterdrückungsfunktion des Differenzverstärkers j} und damit eine erhebliche Verringerung der elektrischen Beeinflussung der beiden Signalleitungen A1 und A9 durch die Signalleitung B.The arrangement of the differential amplifier 3_ on the receiving side, i.e. on the output side of the two signal lines A 1 and A 2 , allows common-mode interference at the output connection of the differential amplifier 3_ to be suppressed by the common-mode suppression function of the differential amplifier j} and thus a considerable reduction in the electrical influence on the two signal lines A 1 and A 9 through signal line B.
Die in Fig. 4 dargestellte Schaltungsstruktur eignet sich ferner auch zur Verhinderung einer elektri-The circuit structure shown in Fig. 4 is also suitable for preventing electrical
schen Störbeeinflussung der Signalleitung 13 durch die Signalleitungen A. und A2.interference on the signal line 13 by the signal lines A. and A 2 .
Bei der in Fig. 5 dargestellten erfindungsgemäßen Ausführungsform sind die beiden Signalleitungen A1 und A- gegenüber der Anordnung von Fig. 4 miteinander verdrillt ausgebildet. Die übrigen, mit gleichen Bezugszahlen bezeichneten Schaltungsbestandteile sind gleich wie bei Fig. 4.In the embodiment according to the invention shown in FIG. 5, the two signal lines A 1 and A- are designed to be twisted with one another compared to the arrangement of FIG. 4. The remaining circuit components, denoted by the same reference numbers, are the same as in FIG. 4.
Im folgenden wird der erfindungsgemäße Aufbau der Signalleitungen A-, A2 und B auf dem Halbleitersubstrat (Chip) näher erläutert.The structure according to the invention of the signal lines A-, A 2 and B on the semiconductor substrate (chip) is explained in more detail below.
1. Zwei parallele Signalleitungen A1 und A0, die Signalströme entgegengesetzter Phasen zur übertragung des ersten Signals e. führen:1. Two parallel signal lines A 1 and A 0 , the signal currents of opposite phases for the transmission of the first signal e. to lead:
Wie aus den Fig. 6(A) und 6 (B) hervorgeht, bestehen die Signalleitung B, die das zweite Signal eo überträgt, sowie die beiden Signalleitungen A1 und A2 aus Aluminium (Al)'und sind flach auf einer Isolierschicht (SiO3-FiIm) 6_ auf dem Substrat 1_ ausgebildet. 'As can be seen from FIGS. 6 (A) and 6 (B), the signal line B, which transmits the second signal e o , and the two signal lines A 1 and A 2 are made of aluminum (Al) 'and are flat on an insulating layer (SiO 3 -FiIm) 6_ formed on the substrate 1_. '
Die in Fig. 7(A) und (B) dargestellte Ausführungsform zeigt, wie die beiden aus Al bestehenden Signalleitungen A1 und A2 in Doppelschichtstruktur in Form einer oberen und einer unteren Schicht mit einer dazwischenliegenden Isolierschicht 1_, beispielsweise einer Polyimidharzschicht, ausgebildet sind. Die zweite Signalleitung B besteht aus einer Alu-The embodiment shown in Fig. 7 (A) and (B) shows how the two signal lines A 1 and A 2 made of Al are formed in a double-layer structure in the form of an upper and a lower layer with an intervening insulating layer 1_, for example a polyimide resin layer . The second signal line B consists of an aluminum
miniumschicht auf derselben Höhe wie die Aluminiumschicht A„, die die untere Schicht der Doppelstruktur darstellt.minium layer at the same level as the aluminum layer A ", which represents the lower layer of the double structure.
Bei der in Fig. 8(A) und (B) dargestellten Ausführungsform besteht die Signalleitung A1 aus einer Al-Schicht, während die andere Signalleitung A0 als diffundierte Halbleiterschicht 8 ausgebildet ist, deren durch entsprechende Dotierung erzeugterLeitfähigkeitstyp von dem des Substrats verschieden ist und die in der Oberfläche des Halbleitersubstrats Λ_ unter der Isolierschicht £ angeordnet ist. Die Signalleitung B für das zweite Signal e_2 besteht aus Aluminium und befindet sich auf der gleichen Höhe wie die Signalleitung A-.In the embodiment shown in Figs. 8 (A) and (B), the signal line A 1 consists of an Al layer, while the other signal line A 0 is formed as a diffused semiconductor layer 8 whose conductivity type produced by appropriate doping is different from that of the substrate and which is arranged in the surface of the semiconductor substrate Λ_ under the insulating layer. The signal line B for the second signal e_2 is made of aluminum and is at the same height as the signal line A-.
Bei der in Fig. 9(A) und 9(B) dargestellten erfindungsgemäßen Ausführungsform bestehen die beiden Signalleitungen A.. und A2 für die ersten Signale e.j aus Aluminium und sind flach auf der Isolierschicht 6_ ausgebildet, während die Signalleitung B für das zweite Signal e_2 aus einer diffundierten Halbleiterschicht JJ besteht, deren durch entsprechende Dotierung erzeugter Leitfähigkeitstyp von dem des Substrats verschieden ist und die in der Oberfläche des Halbleitersubstrats J_ unterhalb der Signalleitungen A., und A„ angeordnet ist. In the embodiment according to the invention shown in FIGS . 9 (A) and 9 (B), the two signal lines A .. and A 2 for the first signals ej are made of aluminum and are flat on the insulating layer 6_, while the signal line B for the second Signal e_ 2 consists of a diffused semiconductor layer JJ, the conductivity type of which, produced by appropriate doping, differs from that of the substrate and which is arranged in the surface of the semiconductor substrate J_ below the signal lines A., and A ".
Bei der in Fig. 10(A) und 10(B) dargestellten Ausführungsform der erfindungsgemäßen Halbleiterschaltung bestehen die Signalleitungen A1 und A2 für die ersten Signale e- aus Al-Schichten, die in Doppel-In the embodiment of the semiconductor circuit according to the invention shown in FIGS. 10 (A) and 10 (B), the signal lines A 1 and A 2 for the first signals e consist of Al layers which are in double
Schichtanordnung mit einer unteren und einer oberen Schicht und einer dazwischenliegenden Isolierschicht ausgebildet sind,während die Signalleitung B. für das zweite Signal e~ aus einer diffundierten Halbleiterschicht K) besteht, deren durch entsprechende Dotierung hervorgerufener Leitfähigkeitstyp von dem des Halbleitersubstrats verschieden ist und die in der Oberfläche des Halbleitersubstrats 1_ gerade unterhalb der Signalleitungen A1 und A0 angeordnet ist.Layer arrangement are formed with a lower and an upper layer and an insulating layer in between, while the signal line B. for the second signal e ~ consists of a diffused semiconductor layer K), the conductivity type of which is different from that of the semiconductor substrate due to the corresponding doping and that in the Surface of the semiconductor substrate 1_ is arranged just below the signal lines A 1 and A 0 .
2. Verdrillt-symmetrische Signa!leitungen A1 und A«, die Signalströme entgegengesetzter Phasen für das erste Signal e* führen:2. Twisted symmetrical signal lines A 1 and A «, which carry signal currents of opposite phases for the first signal e *:
Bei der in den Fig. 11(A), 11(B) und 11(C) dargestellten Ausführungsform sind wiederum die beiden Signalleitungen A1 und A0 für die ersten Signale e., dargestellt, wobei die Signalleitung A1 aus einer Isolierschicht 6^ auf dem Substrat erzeugten Al-Schicht besteht, während die Signalleitung A„ aus einer diffundierten Halbleiterschicht 8^ aufgebaut ist, deren durch entsprechende Dotierung erzeugter Leitfähigkeitstyp von dem des Substrats verschieden ist und die auf der Oberfläche des Halbleitersubstrats unterhalb der Isolierschicht &_ vorgesehen ist. Die Signalleitungen A1 und A2 kreuzen sich verdrillt-symmetrisch, wie aus der in Fig. 11(A) dargestellten Draufsicht auf ihre ebene geometrische Anordnung hervorgeht. Die zweite Signalleitung B besteht aus einer Al-Schicht, die sich in der gleichen Ebene wie die Signalleitung A1 befindet.When, in FIGS. 11 (A), 11 (B) and 11 (C) illustrated embodiment are, in turn, the two signal lines A 1 and A shown 0 for the first signals e., Wherein the signal line A 1 of an insulating layer 6 ^ consists of Al layer produced on the substrate, while the signal line A "is made up of a diffused semiconductor layer 8 ^ whose conductivity type produced by appropriate doping is different from that of the substrate and which is provided on the surface of the semiconductor substrate below the insulating layer & _ . The signal lines A 1 and A 2 cross each other in a twisted symmetrical manner, as can be seen from the plan view of their planar geometric arrangement shown in FIG. 11 (A). The second signal line B consists of an Al layer which is in the same plane as the signal line A 1 .
Fig. 11(C) betrifft eine gegenüber Fig. 11(B) modifizierte Ausführungsform. Die Signalleitungen A. und A2 für die ersten Signale e.. bestehen aus Al-Schichten in Doppelstrukturaufbau aus einer unteren und einer oberen Schicht, die durch eine dazwischenliegende Isolierschicht 1_ voneinander isoliert sind, wobei die beiden Signalleitungen A1 und A2 in der Draufsicht auf die ebene geometrische Anordnung wie in Fig. 11(A) miteinander verdrillt sind.Fig. 11 (C) relates to an embodiment modified from Fig. 11 (B). The signal lines A. and A 2 for the first signals e .. consist of Al layers in a double structure construction of a lower and an upper layer, which are isolated from each other by an intervening insulating layer 1_ , the two signal lines A 1 and A 2 in the Top view of the planar geometric arrangement as in Fig. 11 (A) are twisted together.
Bei der in den Fig. 12(A) und 12(B) dargestellten Ausführungsform bestehen die beiden Signalleitungen A.. und A2 für die ersten Signale e- aus Al-Schichten und sind auf der Oberfläche der Isolierschicht 6^ verdrillt angeordnet. Im Kreuzungsbereich der Signalleitungen A- und A„ ist ein Teil der Signalleitung A0 herausgeschnitten. Die beiden Enden des herausgeschnittenen Teils der Signalleitung A» sind durch eine obere Al-Schicht Yl. miteinander verbunden, die zwei in der dazwischenliegenden Isolierschicht 1_ vorgesehene Durchgangslöcher V\_ überbrückt. Auf diese Weise sind die beiden Signallinien A1 und A2 im Bereich ihrer Überkreuzungen elektrisch voneinander isoliert.In the embodiment shown in FIGS. 12 (A) and 12 (B), the two signal lines A .. and A 2 for the first signals e- consist of Al layers and are arranged twisted on the surface of the insulating layer 6 ^. A part of the signal line A 0 is cut out in the intersection area of the signal lines A- and A ". The two ends of the cut-out part of the signal line A »are through an upper Al layer Yl. connected to one another, bridging two through holes V \ _ provided in the insulating layer 1_ lying therebetween. In this way, the two signal lines A 1 and A 2 are electrically isolated from one another in the area of their crossovers.
Bei der in den Fig. 13(A) und 13(B) dargestellten erfindungsgemäßen Ausführungsform bestehen die beiden Signalleitungen A1 und A2 für die ersten Signale eaus Al-Schichten und sind auf der Oberfläche des Substrats verdrillt angeordnet. Im Kreuzungsbereich der Signalleitungen A1 und A2 ist ein Teil einer Signalleitung, beispielsweise der Signalleitung A2, herausgeschnitten.In the embodiment according to the invention shown in FIGS. 13 (A) and 13 (B), the two signal lines A 1 and A 2 for the first signals consist of Al layers and are arranged in a twisted manner on the surface of the substrate. In the crossing area of the signal lines A 1 and A 2 , a part of a signal line, for example the signal line A 2 , is cut out.
Längs des herausgeschnittenen" Teils der Signalleitung A„ ist eine Diffusionsschicht 13 entsprechender Dotierung mit einem Leitfähigkeitstyp auf der Oberfläche des Halbleitersubstrats 2_ erzeugt, der von dem des Substrats verschieden ist. Teile der Al-Schichten der Signalleitung A- sind durch die Durchgangs löcher J_4_, die in der Isolierschicht 6^ vorgesehen sind, mit der Diffusionsschicht VS^ in Kontakt gebracht. Die beiden Signalleitungen A1 und A0 sind entsprechend auf diese WeiseAlong the cut out "part of the signal line A" a diffusion layer 13 of corresponding doping with a conductivity type different from that of the substrate is produced on the surface of the semiconductor substrate 2_ . Parts of the Al layers of the signal line A- are through the through holes J_4_, which are provided in the insulating layer 6 ^ are brought into contact with the diffusion layer VS ^ The two signal lines A 1 and A 0 are correspondingly in this way
— I ■—A - I ■ - A
an den Kreuzungsstellen elektrisch voneinander isoliert.electrically isolated from each other at the crossing points.
Aufgrund des oben anhand von beispielhaften Ausführungen erläuterten Erfindungskonzepts kann durch elektrische Beeinflussung von Signalleitungen in integrierten Halbleiterschaltungen erzeugtes Rauschen durch Verwendung zweier Signalleitungen, die Signale entgegengesetzter Phase führen, zweier verdrillt-symmetrisch angeordneter Signalleitungen bzw durch Verwendung von Differenzverstärkern ausgeschaltet werden.On the basis of the inventive concept explained above with reference to exemplary embodiments, by electrical influence of signal lines in integrated semiconductor circuits noise generated by use two signal lines that carry signals of opposite phase, two twisted symmetrical arranged signal lines or by using Differential amplifiers are switched off.
Das Erfindungskonzept ist entsprechend bei integrierten Schaltungen sehr breit anwendbar. Es läßt zugleich größtmögliche Freiheit beim Layoutdesign, erleichtert das Schaltungsdesign und führt ferner zu einer Erhöhung der Integrationsdichte.The concept of the invention is accordingly integrated Circuits very broadly applicable. At the same time it allows the greatest possible freedom in layout design, facilitated the circuit design and also leads to an increase in the integration density.
Das Erfindungskonzept läßt sich entsprechend auf Digitalschaltungen, Analogschaltungen sowie integrierte Halbleiterschaltungen anwenden, bei denen beide Schaltungsprinzipien kombiniert sind.The concept of the invention can be adapted accordingly apply to digital, analog and semiconductor integrated circuits where both circuit principles are combined.
, *5 ■ Leerseite, * 5 ■ Blank page
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55159480A JPS5784149A (en) | 1980-11-14 | 1980-11-14 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3145039A1 true DE3145039A1 (en) | 1982-09-16 |
Family
ID=15694687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813145039 Withdrawn DE3145039A1 (en) | 1980-11-14 | 1981-11-12 | INTEGRATED SEMICONDUCTOR CIRCUIT |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5784149A (en) |
| DE (1) | DE3145039A1 (en) |
| FR (1) | FR2498852A1 (en) |
| GB (1) | GB2089122A (en) |
| IT (1) | IT1140065B (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0433023A2 (en) * | 1989-12-12 | 1991-06-19 | AT&T Corp. | Improved interference suppression in optical communication systems |
| EP0525703A1 (en) * | 1991-08-01 | 1993-02-03 | Siemens Aktiengesellschaft | Connector for local networks |
| EP0583111A1 (en) * | 1992-08-06 | 1994-02-16 | AT&T Corp. | Patch plug for cross-connect equipment |
| WO1994005092A1 (en) * | 1992-08-24 | 1994-03-03 | British Telecommunications Public Limited Company | Apparatus and method for crosstalk cancellation in data correctors |
| WO1994006216A1 (en) * | 1992-09-04 | 1994-03-17 | Pressac Limited | Method and apparatus for crosstalk cancellation in data connectors |
| DE19809570A1 (en) * | 1998-03-05 | 1999-09-23 | Siemens Ag | Electric signal line e.g. for TTL integrated circuit connection to optocoupler |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514749A (en) * | 1983-01-18 | 1985-04-30 | At&T Bell Laboratories | VLSI Chip with ground shielding |
| JPS59231852A (en) * | 1983-06-15 | 1984-12-26 | Hitachi Ltd | Semiconductor device |
| JPS60175470A (en) * | 1984-02-21 | 1985-09-09 | Agency Of Ind Science & Technol | Josephson integrated circuit |
| JPS60254635A (en) * | 1984-05-30 | 1985-12-16 | Fujitsu Ltd | Ic device |
| JPS60254489A (en) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | Semiconductor storage device |
| JPS62174943A (en) * | 1986-01-29 | 1987-07-31 | Hitachi Ltd | Circuit device |
| JPH0625015Y2 (en) * | 1986-06-13 | 1994-06-29 | シャープ株式会社 | Semiconductor device |
| JPS63141A (en) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | Semiconductor memory |
| JPS6366792A (en) * | 1986-06-27 | 1988-03-25 | テキサス インスツルメンツ インコ−ポレイテツド | Cross connected complementary bit line for semiconductor memory |
| JPS63234657A (en) * | 1987-03-24 | 1988-09-29 | Toshiba Corp | Signal transmission system |
| US5014110A (en) * | 1988-06-03 | 1991-05-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring structures for semiconductor memory device |
| US5414393A (en) * | 1992-08-20 | 1995-05-09 | Hubbell Incorporated | Telecommunication connector with feedback |
| US5432484A (en) * | 1992-08-20 | 1995-07-11 | Hubbell Incorporated | Connector for communication systems with cancelled crosstalk |
| US5295869A (en) | 1992-12-18 | 1994-03-22 | The Siemon Company | Electrically balanced connector assembly |
| JP3283984B2 (en) * | 1993-12-28 | 2002-05-20 | 株式会社東芝 | Semiconductor integrated circuit device |
| US5618185A (en) * | 1995-03-15 | 1997-04-08 | Hubbell Incorporated | Crosstalk noise reduction connector for telecommunication system |
| JPH09326610A (en) * | 1996-06-06 | 1997-12-16 | Mitsubishi Electric Corp | Microwave integrated circuit |
| US5994946A (en) * | 1996-10-31 | 1999-11-30 | Metaflow Technologies, Inc. | Alternating inverters for capacitive coupling reduction in transmission lines |
| US5944535A (en) * | 1997-02-04 | 1999-08-31 | Hubbell Incorporated | Interface panel system for networks |
| US5931703A (en) * | 1997-02-04 | 1999-08-03 | Hubbell Incorporated | Low crosstalk noise connector for telecommunication systems |
| ES2147495B1 (en) * | 1997-07-30 | 2001-04-01 | Mecanismos Aux Es Ind S L | METHOD FOR IMPROVING THE CHARACTERISTICS OF ELECTROMAGNETIC COMPATIBILITY IN DIFFERENTIAL COMMUNICATION SYSTEMS. |
| AU2003255884A1 (en) * | 2002-09-13 | 2004-04-30 | Koninklijke Philips Electronics N.V. | Coding of information in integrated circuits |
| JP4817354B2 (en) * | 2004-11-05 | 2011-11-16 | ローム株式会社 | Semiconductor chip |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539073B2 (en) * | 1974-12-25 | 1980-10-08 |
-
1980
- 1980-11-14 JP JP55159480A patent/JPS5784149A/en active Pending
-
1981
- 1981-10-15 GB GB813171A patent/GB2089122A/en not_active Withdrawn
- 1981-10-23 FR FR8119920A patent/FR2498852A1/en not_active Withdrawn
- 1981-11-10 IT IT24940/81A patent/IT1140065B/en active
- 1981-11-12 DE DE19813145039 patent/DE3145039A1/en not_active Withdrawn
Non-Patent Citations (3)
| Title |
|---|
| DE-Z: Der Elektroniker, 1968, Heft 4, S. 153-163 * |
| DE-Z: Der Elektroniker, 1979, Heft 10, EL1-EL9 * |
| DE-Z: Der Elektroniker, 1979, Heft 11, EL22-EL28 * |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0433023A2 (en) * | 1989-12-12 | 1991-06-19 | AT&T Corp. | Improved interference suppression in optical communication systems |
| EP0433023A3 (en) * | 1989-12-12 | 1992-05-13 | American Telephone And Telegraph Company | Improved interference suppression in optical communication systems |
| EP0525703A1 (en) * | 1991-08-01 | 1993-02-03 | Siemens Aktiengesellschaft | Connector for local networks |
| EP0583111A1 (en) * | 1992-08-06 | 1994-02-16 | AT&T Corp. | Patch plug for cross-connect equipment |
| WO1994005092A1 (en) * | 1992-08-24 | 1994-03-03 | British Telecommunications Public Limited Company | Apparatus and method for crosstalk cancellation in data correctors |
| GB2284511A (en) * | 1992-08-24 | 1995-06-07 | British Telecomm | Apparatus and method for crosstalk cancellation in data correctors |
| GB2284511B (en) * | 1992-08-24 | 1996-12-04 | British Telecomm | Apparatus for crosstalk cancellation in data connectors |
| WO1994006216A1 (en) * | 1992-09-04 | 1994-03-17 | Pressac Limited | Method and apparatus for crosstalk cancellation in data connectors |
| US5679027A (en) * | 1992-09-04 | 1997-10-21 | Pressac Ltd. | Apparatus for crosstalk cancellation in data connectors |
| DE19809570A1 (en) * | 1998-03-05 | 1999-09-23 | Siemens Ag | Electric signal line e.g. for TTL integrated circuit connection to optocoupler |
| DE19809570C2 (en) * | 1998-03-05 | 2000-02-17 | Siemens Ag | Signal connection |
| US6265655B1 (en) | 1998-03-05 | 2001-07-24 | Siemens Aktiengesellschaft | Signal-transmitting connection with protection against magnetic field interference |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5784149A (en) | 1982-05-26 |
| FR2498852A1 (en) | 1982-07-30 |
| GB2089122A (en) | 1982-06-16 |
| IT8124940A0 (en) | 1981-11-10 |
| IT1140065B (en) | 1986-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3145039A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE69002986T2 (en) | PCB arrangement to reduce signal interference. | |
| DE60012107T2 (en) | Capacitive crosstalk compensation for a communications connector | |
| DE19781846B4 (en) | Circuit housing, in particular flip-chip or C4 housing with power supply and ground planes | |
| EP1110277B1 (en) | Printed circuit board arrangement with a multipole plug-in connector | |
| DE3446614A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
| WO2009138168A1 (en) | Circuit board for electrical connector and electrical connector | |
| DE2752438A1 (en) | ARRANGEMENT FOR PACKING MONOLITHICALLY INTEGRATED SEMI-CONDUCTOR CIRCUITS | |
| DE19810617B4 (en) | Hybrid transformer for HF mixers in printed circuit | |
| DE4336727A1 (en) | Arrangement of electrical components | |
| WO1998008190A1 (en) | Chip card with an induction coil and method for its manufacture | |
| DE2708261A1 (en) | MECHANICAL FILTER | |
| DE3416107A1 (en) | BUS LINE ARRANGEMENT WITH HIGH CAPACITY IN LAYER DESIGN | |
| DE3787137T2 (en) | SEMICONDUCTOR ARRANGEMENT. | |
| DE69107082T2 (en) | A connector assembly for detachable connection between two conductor strips. | |
| DE69025973T2 (en) | Semiconductor arrangement with a multilayer conductor structure | |
| DE2837318C2 (en) | Arrangement for establishing an electrical connection | |
| DE3214991C2 (en) | ||
| DE2808833C2 (en) | Printed circuit, especially foil wiring | |
| DE19809570C2 (en) | Signal connection | |
| EP1075027A2 (en) | Contacting of metal interconnections of integrated semiconductor chips | |
| DE2627297C2 (en) | Multi-layer printed circuit board | |
| DE4201633C2 (en) | Thermal print head | |
| DE9214898U1 (en) | Control unit | |
| DE2557179C2 (en) | Line arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |