DE3134650A1 - "CIRCUIT FOR TRANSMITTING CONTROL DATA" - Google Patents

"CIRCUIT FOR TRANSMITTING CONTROL DATA"

Info

Publication number
DE3134650A1
DE3134650A1 DE19813134650 DE3134650A DE3134650A1 DE 3134650 A1 DE3134650 A1 DE 3134650A1 DE 19813134650 DE19813134650 DE 19813134650 DE 3134650 A DE3134650 A DE 3134650A DE 3134650 A1 DE3134650 A1 DE 3134650A1
Authority
DE
Germany
Prior art keywords
bsd
decentralized
bgr
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813134650
Other languages
German (de)
Other versions
DE3134650C2 (en
Inventor
Karl-Eckardt Dipl.-Ing. Huhn
Ralf Ing.(Grad.) Skiba
Frank Ing.(grad.) 1000 Berlin Ziemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DeTeWe Deutsche Telephonwerke AG and Co KG
Original Assignee
DEUTSCHE TELEPHONWERKE und KABELINDUSTRIE AG 1000 BERLIN
Deutsche Telephonwerke und Kabelindustrie AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DEUTSCHE TELEPHONWERKE und KABELINDUSTRIE AG 1000 BERLIN, Deutsche Telephonwerke und Kabelindustrie AG filed Critical DEUTSCHE TELEPHONWERKE und KABELINDUSTRIE AG 1000 BERLIN
Priority to DE19813134650 priority Critical patent/DE3134650A1/en
Priority to NL8203008A priority patent/NL8203008A/en
Priority to LU84324A priority patent/LU84324A1/en
Priority to GB08223812A priority patent/GB2107089B/en
Priority to DK371782A priority patent/DK371782A/en
Priority to IE2006/82A priority patent/IE53434B1/en
Priority to BE0/208837A priority patent/BE894142A/en
Priority to IT22988/82A priority patent/IT1190972B/en
Priority to GR69121A priority patent/GR77610B/el
Priority to FR8214758A priority patent/FR2512307B1/en
Publication of DE3134650A1 publication Critical patent/DE3134650A1/en
Application granted granted Critical
Publication of DE3134650C2 publication Critical patent/DE3134650C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Description

Schaltungsanordnung zur übertragung von SteuerdatenCircuit arrangement for the transmission of control data

Die Erfindung "bezieht sich auf eine Schaltungsanordnung zur Übertragung von Steuerdaten zwischen einer zentralen Steuereinrichtung und peripheren Punktionseinheiten, insbesondere zur Steuerung eines digitalen Vermittlungssystems.The invention "relates to a circuit arrangement for the transmission of control data between a central control device and peripheral puncture units, in particular for controlling a digital switching system.

Digitale Vermittlungssysteme arbeiten vorzugsweise mit einem Pulscode-Modulations-Verfahren (PCM), wobei analoge Nachrichten oder Zeichen für die Übertragung in digitale Pulsfolgen umgesetzt werden. Pur die Übertragung der Steuerdaten zwischen einer zentralen Steuerung und den peripheren Funktionseinheiten wird ein Sammelleitungsnetζ (BUS-Netz) mit paralleler Übertragung oder ein Sternnetz mit serieller Übertragung verwendet bzw. Mischformen beider Netze. Dabei ist eine zyklische Befehlsausgäbe zu jeder peripheren Funktionseinheit mit deren nachfolgender Abtastung zur Informationsaufnahme möglich oder es werden den einzelnen peripheren Funktionseinheiten Befehle gegeben, die sie zu einer Abgabe von Informationen anreizen. Auch hierbei sind Mischformen bekannt.Digital switching systems preferably work with a pulse code modulation method (PCM), with analog messages or characters for transmission can be converted into digital pulse trains. Purely the transmission of the control data between a central control and the peripheral functional units is a Sammelleitungsnetζ (BUS network) parallel transmission or a star network with serial transmission used or mixed forms of both networks. There is a cyclic command output for each peripheral functional unit with their subsequent scanning for information recording possible or commands are given to the individual peripheral functional units that they send information incentivize. Mixed forms are also known here.

Der Erfindung liegt die Aufgabe zugrunde, eine einfache, gesicherte und vom technologischen Fortschritt weitgehend unabhängige Steuerdatenübertragung zwischen einer zentralen Steuereinrichtung und peripheren Funktionseinheiten eines digitalen Vermittlungssystems zu schaffen. Diese Aufgabe ist durch die Erfindung gelöst, wie sie in den Kennzeichnungsteilen der Patentansprüche dargestellt sind. Anhand einer Zeichnung, die aus zwei Figuren besteht, wird die Erfindung nachfolgend näher erläutert...The invention is based on the object of a simple, secure and control data transmission between a central one that is largely independent of technological progress To create control device and peripheral functional units of a digital switching system. This job is solved by the invention as presented in the characterizing parts of the claims. Using a drawing, which consists of two figures, the invention is explained in more detail below ...

Es zeigt dieIt shows the

Fig. 1 das Blockschaltbild eines Baugruppenrahmens und dieFig. 1 shows the block diagram of a module frame and the

Fig. 2 das Blockschaltbild der zentralen Steuereinrichtungen. 2 shows the block diagram of the central control devices.

Die Steuerdatenübertragung zwischen einem zentralen Mikroprozessor ZMP eines digitalen Vermittlungssystems und dezentralen Mikroprozessoren DMP der peripheren in Baugruppenrahmen BGR. zusammengefaßten Baugruppen BG wird in zyklischen. Zeitabständen durchgeführt. Dabei ist beispielsweise ein Zyklus von 10 ms festgelegt, während dessen Dauer in einer Sichtung vom zentralen Mikroprozessor ZMP zu den dezentralen Mikroprozessoren DMP Daten gesendet werden und während jeweils z.B. n=5 Zyklen ein Datenaustausch in beiden Richtungen abläuft. Um diesen Datenaustausch zu steuern, sind zwischen dem zentralen Mikroprozessor ZMP und den m Baugruppenrahmen BGR m Ein-Ausgabe-Bausteine zur seriellen Datenübertragung BSD 1...BSD m gesetzt. Je einer der Ein-Ausgabe-Bausteine BSD versorgt sämtliche Baugruppen BG eines Baugruppenrahmens BGR, so daß bei parallel geschalteten m Ein-Ausgabe-Bausteinen BSD die adressengleichen Baugruppen BG der m Baugruppenrahmen BGE gleichzeitig bedient werden.The transfer of control data between a central microprocessor ZMP of a digital switching system and decentralized microprocessors DMP of the peripheral in assembly frames BGR. summarized assemblies BG is in cyclic. Carried out at intervals. For example, a A cycle of 10 ms is set, during which time in one sighting from the central microprocessor ZMP to the decentralized Microprocessors DMP data are sent and data is exchanged in both directions during e.g. n = 5 cycles expires. To control this data exchange, are between the central microprocessor ZMP and the m assembly frame BGR m input / output modules for serial data transmission BSD 1 ... BSD m set. One of the input / output modules BSD supplies all modules BG of a module frame BGR, so that when m input / output modules BSD are connected in parallel the same-address assemblies BG of the m assembly frames BGE at the same time to be served.

Für den Datenaustausch sind eine bidirektionale Sammel-Datenleitung DB, zwei Takt-Leitungen RD, WR, zwei Steuerleitungen INTS, INIV und Masseleitungen vorhanden.A bidirectional collective data line is used for data exchange DB, two clock lines RD, WR, two control lines INTS, INIV and ground lines are available.

Die bidirektionale Sammel-Datenleitung DB verbindet den Daten-Eingang und den Daten-Ausgang des Ein-Ausgabe-Bausteins BSD mit den Daten-BTJS-Anschlüssen der dezentralen Mikroprozessoren DMP der Baugruppen BG eines Baugruppenrahmens BGR. Dabei ist an den Daten-Ausgang des Ein-Ausgabe-Bausteins eine bistabile, taktgesteuerte Kippstufe FF geschaltet.The bidirectional collective data line DB connects the data input and the data output of the input / output module BSD with the data BTJS connections of the decentralized microprocessors DMP of the assemblies BG of an assembly frame BGR. There is a bistable, clock-controlled device at the data output of the input-output module Flip-flop FF switched.

Diese Kippstufe FF dient der Pufferung der Datenbits in Senderichtung zu den dezentralen Mikroprozessoren DMP, wodurch die Laufzeiten und Bauteiletoleranzen im Ein-Ausgabe-Baustein BSD JO und in den dezentralen Mikroprozessoren DMP ausgeglichen werden· Der bistabilen Kippstufe FF ist eine Treiberstufe TZ nachgeschaltet. Vor dem Daten-Eingang ist der Schmitt-Triggerteil derThis flip-flop FF is used to buffer the data bits in the transmission direction to the decentralized microprocessors DMP, whereby the Run times and component tolerances in the BSD input / output module JO and in the decentralized microprocessors DMP are balanced The bistable trigger stage FF is followed by a driver stage TZ. Before the data input, the Schmitt trigger part is the

Treiberstufe TZ gelegt und eine Inverterstufe, des Inverterverhaltens der Treiberstufe TZ wegen, nachgeschaltet.Driver stage TZ placed and an inverter stage, the inverter behavior the driver stage TZ because of, connected downstream.

Auf der peripheren Ebene besteht der Empfanger einer Baugruppe BG aus einem Schmitt-Trigger und der Sender aus einem Leitungstreiber. Sender und Empfänger sind als ein Baustein ausgeführt, ein sogenannter Transceiver, dessen Übertragungsrichtung durch einen Befehl eingestellt wird. In der Grundstellung, in der keine Daten übertragen werden, sind Sender und Empfänger gesperrt.At the peripheral level, the receiver consists of an assembly BG from a Schmitt trigger and the transmitter from a line driver. Sender and receiver are as one building block executed, a so-called transceiver, the transmission direction of which is set by a command. In the basic position, In which no data is transmitted, the sender and receiver are blocked.

Die Taktanschlüsse der η dezentralen Mikroprozessoren DMP für die Taktsignale ED, VR werden ebenfalls zu Sammelleitungen zusammengefaßt und über die Taktleitungen RD, WH an den' den Baugruppenrahmen BGR zugeordneten Ein-Ausgabe-Baustein BSD... geführt. Die Taktleitung RD wird außer an den Eingang des Ein-Ausgabe-Bausteins BSD auch an die bistabile Kippstufe Fi1 und das nachgeschaltete Gatter geführt. Somit wird der Ein-Ausgäbe-Baustein BSD jedes Baugruppenrahmens BGS seitens der dezentralen Mikroprozessoren DMP der Baugruppen BG 1...BG η direkt durch deren Signale gesteuert.The clock connections of the η decentralized microprocessors DMP for the clock signals ED, VR are also combined to form bus lines and routed via the clock lines RD, WH to the input / output module BSD ... assigned to the module frame BGR. In addition to the input of the input / output module BSD, the clock line RD is also fed to the bistable multivibrator Fi 1 and the downstream gate. Thus, the input-output module BSD of each assembly frame BGS is controlled directly by the signals of the decentralized microprocessors DMP of the assemblies BG 1 ... BG η.

Die Steuerleitungen INTS, IUW dienen zum Einleiten und Synchronisieren des vermittlungs- und sicherungstechnischen Datentransfers sowie der Unterscheidung der Ein- und Ausgabe. Zu diesem Zweck ist der dezentrale Mikroprozessor DMP einer Baugruppe BG, vorzugsweise der ersten Baugruppe BG 1, als Versorgungsbaustein für einen Baugruppenrahmen BGR ausgebildetο Die Steuerleitung INTS verbindet den Ein-Ausgabe-Mikroprozessor EAMP der Zentralsteuerung mit dem Interrupteingang INT. Die Unterscheidung der Ein- oder Ausgabe von Daten wird durch einen kurzen oder langen Impuls am Interrupteingang INT gekennzeichnet. Über das Signal INTS wird die Adressierung des Baugruppenrahmens BGR durch den zentralen Ein-Ausgabe-Mikroprozessor EAMP vorgenommen, während die Baugruppen BG 2...BGn.The control lines INTS, IUW are used for initiating and synchronizing the switching and security-related data transfer as well as the distinction between input and output. to For this purpose, the decentralized microprocessor DMP is a module BG, preferably the first module BG 1, as a supply module trained for a sub-assembly frame BGR ο The control line INTS connects the input-output microprocessor EAMP of the central control with the interrupt input INT. The distinction between the input and output of data is made by a short or long pulse at the interrupt input INT. The module frame is addressed via the INTS signal BGR made by the central input-output microprocessor EAMP, while the modules BG 2 ... BGn.

eines Hahmens durch den zugeordneten dezentralen Mikroprozessor DMP einer speziellen Baugruppe, vorzugsweise der Baugruppe BG angesteuert werden.a frame by the assigned decentralized microprocessor DMP of a special assembly, preferably the assembly BG can be controlled.

Die aus dem Ein-Ausgabe-Mikroprozessor EAMP in einem festen
Zeitraster seriell ausgegebenen Signale INTV werden von" dem dezentralen Mikroprozessor DMP der vorzugsweise ersten Baugruppe
BG 1 eines Baugruppenrahmens BGR... aufgenommen und sternförmig auf die Interrupteingänge INI der zugeordneten Baugruppen
BG 2...BGn längenbewertet verteilt.The EAMP from the I / O microprocessor in a fixed
Time pattern serially output signals INTV are "from" the decentralized microprocessor DMP of the preferably first assembly
BG 1 of a module frame BGR ... added and star-shaped to the interrupt inputs INI of the assigned modules
BG 2 ... BGn length-weighted distributed.

, ■>-■ Leerseite , ■> - ■ Blank page

Claims (3)

DeTeWeDeTeWe Berlin, den 19.08.1981 GAE 6 P 2500Berlin, August 19, 1981 GAE 6 P 2500 Patentansprüche:Patent claims: Verfahren zur Übertragung von Steuerdaten zwischen einer zentralen Steuereinrichtung und peripheren Funktionseinheiten, insbesondere zur Steuerung eines digitalen Vermittlungssystems, dadurch gekennzeichnet, daß einem zentralen Mikroprozessor (ZMP) m Ein-Ausgabebausteine zur seriellen Datenübertragung (BSD 1...BSD m) zugeordnet sind, wobei die Senderichtung vom zentralen Mikroprozessor (ZMP) zu den dezentralen Mikroprozessoren (DMP) der Baugruppen (BG 1...BG n) der Baugruppenrahmen (BGR 1...BGR m) und die Empfangsrichtung in umgekehrter Veise festgelegt ist, daß über die m Ein-Ausgabebausteine zur seriellen Datenübertragung (BSD 1...BSD m) die Daten zu jeweils η Baugruppen (BG 1...BG n) von m peripheren Baugruppenrahmen (BGS 1...BGR m) verteilt werden, indem die Taktsignale (KD, VR) der dezentralen Mikroprozessoren (DMP) der Baugruppen (BG 1...BG n) eines Baugruppenrahmens (z.B. BGR 1) über je eine unidirektionale Sammelleitung (RD, WR) zu den Takteingängen des ihm zugeordneten Ein-Ausgabebausteines (z.B. BSD 1) geführt werden und zum Datenaustausch zwischen dem zentralen Mikroprozessor (ZMP) und den dezentralen Mikroprozessoren (DMP) eines Baugruppenrahmens (z.B. BGR 1) eine bidirektionale Sammel-Datenleitung (DB) zwischen den Datenanschlüssen desselben EinAusgabe-Bausteins zur seriellen Datenübertragung (z.B. BSD 1) und den Dateneingängen der zugeordneten dezentralen Mikroprozessoren geschaltet ist, so daß ein Datenaustausch unter direkter Taktsteuerung der dezentralen Mikroprozessoren möglich ist und
daß jedem Ein- Ausgabebaustein zur seriellen Datenübertragung (BSD 1...BSD m) in Senderichtung zum Ausgleich von Laufzeiten eine bistabile, taktgesteuerte Kippstufe (S1F) zugeordnet ist.Method for the transmission of control data between a central control device and peripheral functional units, in particular for controlling a digital switching system, characterized in that a central microprocessor (ZMP) m input / output modules for serial data transmission (BSD 1 ... BSD m) are assigned, wherein the direction of transmission from the central microprocessor (ZMP) to the decentralized microprocessors (DMP) of the assemblies (BG 1 ... BG n) of the assembly frame (BGR 1 ... BGR m) and the direction of reception in the reverse Veise is determined that the m Input / output modules for serial data transmission (BSD 1 ... BSD m) the data to η modules (BG 1 ... BG n) from m peripheral module frames (BGS 1 ... BGR m) are distributed by the clock signals ( KD, VR) of the decentralized microprocessors (DMP) of the modules (BG 1 ... BG n) of a module frame (e.g. BGR 1) via a unidirectional bus line (RD, WR) to the clock inputs of the input / output assigned to it building block (e.g. BSD 1) and for data exchange between the central microprocessor (ZMP) and the decentralized microprocessors (DMP) of a module frame (e.g. BGR 1) a bidirectional collective data line (DB) between the data connections of the same input / output module for serial data transmission (eg BSD 1) and the data inputs of the assigned decentralized microprocessors is switched, so that a data exchange with direct clock control of the decentralized microprocessors is possible and
that a bistable, clock-controlled multivibrator (S 1 F) is assigned to each input / output module for serial data transmission (BSD 1 ... BSD m) in the transmission direction to compensate for transit times. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der dezentrale Mikroprozessor (DMP) einer speziellen Baugruppe (z.B. BG 1) Jedes Baugruppenrahmens (BGR...) als Versorgungsbaustein ausgeführt ist, der zusätzlich zu den Sammel-Daten (DB)-und Taktleitungen (RD,.WR) mit einem Ein-Ausgabe-Mikroprozessor (EAMP) der Zentralsteuerung über Steuerleitungen (INTS, INTV) verbunden ist, die dem Einleiten und Synchronisieren der vermittlungs- und sicherungstechnischen Datenübertragung und der Unterscheidung von nur Senden oder Senden und Empfangen dienen.2. The method according to claim 1, characterized in that the decentralized microprocessor (DMP) is a special assembly (e.g. BG 1) Each module frame (BGR ...) is designed as a supply module that, in addition to the collective data (DB) and clock lines (RD, .WR) with an input / output microprocessor (EAMP) of the central control is connected via control lines (INTS, INTV), which initiate and synchronize the switching and security-related data transmission and the distinction between just sending and sending serve and receive. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der dezentrale Mikroprozessor (DMP) der speziellen Baugruppe (z.B. BG 1) jedes Baugruppenrahmens (BGR...) die in einem festen Zeitraster eintreffenden Steuersignale (INTV), die über die eine Steuerleitung (INTV) seriell geführt werden, an die nachfolgenden Baugruppen (BGZ...BG n) sternförmig verteilt. 3. The method according to claim 2, characterized in that the decentralized microprocessor (DMP) of the special assembly (e.g. BG 1) of each assembly frame (BGR ...) fixed time grid incoming control signals (INTV), the via which a control line (INTV) is routed in series, distributed in a star shape to the following assemblies (BGZ ... BG n).
DE19813134650 1981-08-28 1981-08-28 "CIRCUIT FOR TRANSMITTING CONTROL DATA" Granted DE3134650A1 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE19813134650 DE3134650A1 (en) 1981-08-28 1981-08-28 "CIRCUIT FOR TRANSMITTING CONTROL DATA"
NL8203008A NL8203008A (en) 1981-08-28 1982-07-27 SWITCH FOR TRANSMISSION OF STEERING INFORMATION.
LU84324A LU84324A1 (en) 1981-08-28 1982-08-06 CIRCUIT ARRANGEMENT FOR TRANSMITTING CONTROL DATA
GB08223812A GB2107089B (en) 1981-08-28 1982-08-18 Control data transfer arrangement
DK371782A DK371782A (en) 1981-08-28 1982-08-19 CLUTCH ARRANGEMENT FOR TRANSMISSION OF CONTROL DATA
IE2006/82A IE53434B1 (en) 1981-08-28 1982-08-19 A circuit arrangement for transfer of control data
BE0/208837A BE894142A (en) 1981-08-28 1982-08-19 ARRANGEMENT OF CIRCUITS FOR THE TRANSMISSION OF ORDER DATA
IT22988/82A IT1190972B (en) 1981-08-28 1982-08-26 CIRCUIT PROVISION TO TRANSMIT COMMAND DATA
GR69121A GR77610B (en) 1981-08-28 1982-08-26
FR8214758A FR2512307B1 (en) 1981-08-28 1982-08-30 METHOD FOR TRANSMITTING ORDER DATA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813134650 DE3134650A1 (en) 1981-08-28 1981-08-28 "CIRCUIT FOR TRANSMITTING CONTROL DATA"

Publications (2)

Publication Number Publication Date
DE3134650A1 true DE3134650A1 (en) 1983-03-17
DE3134650C2 DE3134650C2 (en) 1987-07-30

Family

ID=6140641

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813134650 Granted DE3134650A1 (en) 1981-08-28 1981-08-28 "CIRCUIT FOR TRANSMITTING CONTROL DATA"

Country Status (10)

Country Link
BE (1) BE894142A (en)
DE (1) DE3134650A1 (en)
DK (1) DK371782A (en)
FR (1) FR2512307B1 (en)
GB (1) GB2107089B (en)
GR (1) GR77610B (en)
IE (1) IE53434B1 (en)
IT (1) IT1190972B (en)
LU (1) LU84324A1 (en)
NL (1) NL8203008A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8420277D0 (en) * 1984-08-09 1984-09-12 Murphy D L Enuretic aid

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1478363A (en) * 1974-07-30 1977-06-29 Mullard Ltd Data transmission systems
CA1143812A (en) * 1979-07-23 1983-03-29 Fahim Ahmed Distributed control memory network

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Also Published As

Publication number Publication date
NL8203008A (en) 1983-03-16
BE894142A (en) 1982-12-16
IT8222988A0 (en) 1982-08-26
GR77610B (en) 1984-09-25
FR2512307B1 (en) 1986-03-07
GB2107089B (en) 1985-04-11
LU84324A1 (en) 1983-02-28
DK371782A (en) 1983-03-01
FR2512307A1 (en) 1983-03-04
IT1190972B (en) 1988-02-24
GB2107089A (en) 1983-04-20
IE822006L (en) 1983-02-28
DE3134650C2 (en) 1987-07-30
IE53434B1 (en) 1988-11-09

Similar Documents

Publication Publication Date Title
EP2204014B1 (en) Communication method and master-slave system for a field bus configured according to the AS-interface standard
EP0383986B1 (en) Method and arrangement for the transmission of data between a central data station and a plurality of data terminal devices in the local area
DE102008060007A1 (en) Method for transmitting data in an automated control system
EP0356530B1 (en) Dialogue system
DE3134650A1 (en) "CIRCUIT FOR TRANSMITTING CONTROL DATA"
DE3700528C2 (en) Independent data transfer control
DE2264085C2 (en) Telecontrol system with at least one main center to which a main network is assigned
DE3315205A1 (en) METHOD FOR CLAMPING INFORMATION FROM STATIONS AS PART OF A LOOP-LOCATED NETWORK AND LOOP-LIKE LOCAL NETWORK FOR CARRYING OUT THE METHOD FOR CLOCKING INFORMATION
WO1989008359A1 (en) Process for addressing processing units
EP0521253A2 (en) Method of bidirectional data communication
DE3117089A1 (en) Device in railway systems for backed-up long-distance transmission of binary data words
DE1437360B2 (en) DEVICE FOR TRANSMISSION OF DIGITAL INFORMATION
EP0106985A2 (en) Operation monitoring of digital transmission links
EP0923466B1 (en) Data bus for vehicles with several passenger safety devices
DE19818268A1 (en) Data communication system
DE4124733C2 (en) Data transmission system
DE10206904A1 (en) Communications in distributed control system with suppression of cyclical communications following equidistance problem involves suppressing all further messages in first subsequent cycle
DE3530219C2 (en)
DE2244173C3 (en) Road traffic signal system with a central facility
DE2808204C2 (en) Transmission device for the connection of spatially distant peripheral units to a data processing system
DE4321484C1 (en) Method for coordinating and controlling digital data transmission processes in a communications network
DE3121774C2 (en)
DE2249725C3 (en) Serial interface for data input and output devices
DE19717111C2 (en) Parallel bus system for the synchronous transmission of data packets
DD275975A1 (en) CIRCUIT ARRANGEMENT OF AN ACTIVE OPTICAL STAR COUPLER

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: DETEWE-DEUTSCHE TELEPHONWERKE AG & CO, 1000 BERLIN

8339 Ceased/non-payment of the annual fee