DE3131031A1 - Method for producing area doping when fabricating integrated complementary MOS field effect transistors - Google Patents
Method for producing area doping when fabricating integrated complementary MOS field effect transistorsInfo
- Publication number
- DE3131031A1 DE3131031A1 DE19813131031 DE3131031A DE3131031A1 DE 3131031 A1 DE3131031 A1 DE 3131031A1 DE 19813131031 DE19813131031 DE 19813131031 DE 3131031 A DE3131031 A DE 3131031A DE 3131031 A1 DE3131031 A1 DE 3131031A1
- Authority
- DE
- Germany
- Prior art keywords
- photoresist layer
- photoresist
- layer
- areas
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 230000000295 complement effect Effects 0.000 title claims abstract description 5
- 230000005669 field effect Effects 0.000 title claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000002513 implantation Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 5
- 238000009833 condensation Methods 0.000 abstract description 2
- 230000005494 condensation Effects 0.000 abstract description 2
- 125000000664 diazo group Chemical group [N-]=[N+]=[*] 0.000 abstract description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229920005989 resin Polymers 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- SLGWESQGEUXWJQ-UHFFFAOYSA-N formaldehyde;phenol Chemical compound O=C.OC1=CC=CC=C1 SLGWESQGEUXWJQ-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Verfahren zum Erzeugen der Felddotierung beim HerstellenMethod for generating the field doping during manufacture
von integrierten komplementären N0S-Feldeffekttransistoren.of integrated complementary N0S field effect transistors.
Die vorliegende Patentanmeldtmg betrifft ein Verfahren zum Erzeugen der Felddotierung durch Ionenimplantation beim Herstellen von integrierten komplementären MOS-Feldeffekttransistoren (CMOS-FETs) unter Verwendung einer Doppel-Fotolackschicht als Implantations- und Ätzmaske.The present patent application relates to a method for generating field doping by ion implantation in the manufacture of integrated complementary MOS field effect transistors (CMOS-FETs) using a double photoresist layer as an implantation and etching mask.
Ein solches Verfahren ist in einem Aufsatz von T. Ohzone et al im IEEE Transaction on Electron Devices, Vol. ED-27, No. 9, September 1980 auf den Seiten 1789 bis 1795 für einen Silizium-Gate-n-Wannen-CM0S-Prozeß beschrieben. Dabei wird auf einem p-Siliziumsubstrat ein Oxid aufgewachsen, darauf zur Definition der n-Wannen-Bereiche eine Fotolackmaske erzeugt, das Oxid selektiv geätzt, anschließend z. B. Phosphor implantiert, die Fotolackmaske wieder entfernt, der Phosphor zur Ausbildung der n-Wannen in Substrat eindiffundiert, das Oxid ganzflächig entfernt, danach zur lokalen Oxidation ein neues Oxid aufgewachsen und darauf Siliziumnitrid abgeschieden. Darm wird zur Definition der aktiven Bereiche eine weitere Fotolackmaske erzeugt, die Siliziumnitridschicht selektiv geätzt und Bor in die freigeätzten Feldbereiche implantiert.Such a method is described in an article by T. Ohzone et al IEEE Transaction on Electron Devices, Vol. ED-27, No. September 9, 1980 to the Pages 1789-1795 for a silicon gate n-well CMOS process. Included an oxide is grown on a p-type silicon substrate to define the n-well regions, a photoresist mask is created, the oxide is selectively etched, then z. B. implanted phosphorus, the photoresist mask removed again, the phosphorus for Formation of the n-wells diffused into the substrate, the oxide removed over the entire surface, then a new oxide was grown for local oxidation and silicon nitride on top deposited. Another photoresist mask is used to define the active areas generated, the silicon nitride layer etched selectively and boron in the etched-free field areas implanted.
Ein Teil der freigeätzten Feldbereiche befindet sich innerhalb der implantierten n-Wannen. Das Problem liegt nun darin, diese Bereiche auf einfache Weise wirkungsvoll vor der Borimplantation zu schützen, um am Prozeßende elektrisch funktionsfähige Schaltungen zu erhalten. Dazu könnte nach dem Entfernen der Fotolackmaske für die Nitridätzung eine neue Fotolackmaske auf die zu schützenden n-Wannen-Bereiche aufgebracht werden. Dabei kann bei der Borimplantation die Maskierwirkung der Oxid/Nitrid-Doppelschicht ungenügend sein, bzw. die Wahl der Implantationsenergie eingeschraLkt sein.A part of the etched-free field areas is located within the implanted n-wells. The problem now is to keep these areas simple Way to effectively protect against boron implantation to be electrical at the end of the process to maintain functional circuits. This could be done after removing the photoresist mask for the nitride etching a new photoresist mask on the ones to be protected n-tub areas be applied. In the case of boron implantation, the masking effect of the oxide / nitride double layer can be used insufficient or the choice of implantation energy be limited.
Bei dem bekannten Verfahren wird zum Schutz der n-Wannen vor der Borimplantation die Fotolackmaske für die Nitridätzung auf der Oxid/Nitrid-Doppelschicht belassen und darauf eine weitere Fotolackmaske erzeugt. Dies geschieht in der Weise, daß nach dem selektiven Ätzen der Siliziumnitridschicht auf die dazu verwendete Fotolackmaske eine weitere Fotolackschicht ganzflächig aufgetragen wird, die dann so strukturiert wird, daß die sonst freiliegenden n-Wannen-Bereiche abgedeckt bleiben. Dann erfolgt die Borimplantation der Feldbereiche.In the known method, the n-type wells are protected from the boron implantation leave the photoresist mask for the nitride etching on the oxide / nitride double layer and then another photoresist mask is produced. This is done in such a way that after the selective etching of the silicon nitride layer on the photoresist mask used for this purpose another layer of photoresist is applied over the entire surface, which is then structured in this way that the otherwise exposed n-well areas remain covered. Then it takes place the boron implantation of the field areas.
Es hat sich gezeigt, daß die geschilderte Prozeßfolge nicht erfolgreich ist, wenn z. B. für die Fotolackmasken ein Fotolack auf der Basis von Phenolkondensationsharzen (Phenol-Formaldehyd-Novolack) mit einer vom Diazotyp bestehenden fotoaktiven Komponente (AZ-Fotolacke der Firma Shipley : Positiv Resist der Serie 1300 bzw. 1400) zum Einsatz kommen und die Siliziumnitridätzung in Tetrafluorkohlenstoff (CF4)/02-Plasma erfolgt.It has been shown that the process sequence outlined is unsuccessful is if z. B. for the photoresist masks a photoresist based on phenolic condensation resins (Phenol-formaldehyde novolac) with a photoactive component of the diazo type (AZ photoresists from Shipley: Positive Resist of the 1300 or 1400 series) are used come and the silicon nitride etching is carried out in tetrafluorocarbon (CF4) / 02 plasma.
Durch die Nitridätzung wird die Oberfläche der ersten Fotolackmaske so verändert, daß sie beim Aufbringen der zweiten Fotolackschicht von dieser nicht mehr vollständig benetzt wird. Damit können Teile der freiliegenden n-Wannen-Bereiche nicht mit Fotolack abgedeckt werden und deshalb bei der nachfolgenden Borimplantation auf unerwünschte Weise dotiert werden.The nitride etching becomes the surface of the first photoresist mask changed in such a way that when the second photoresist layer is applied it does not more fully wetted. This allows parts of the exposed n-well areas are not covered with photoresist and therefore during the subsequent boron implantation be doped in an undesirable manner.
Die Aufgabe, die der Erfindung zugrundeliegt, besteht in einer Verbesserung des bekannten Verfahrens, wobei gewährleistet ist, daß ein vollkommener Schutz der teilweise frei liegenden n (bzw. p)-Wanuaen vor der Bor (bzw. Phosphor)-Implantation unter Verwendung der oben angeführten Fotolacke erreicht wird.The object on which the invention is based is to improve the known method, which ensures that a complete protection of the partially exposed n (or p) -Wanuaen before boron (or phosphorus) implantation using the above listed photoresists is achieved.
Diese Aufgabe wird durch ein Verfahren der eingangs genalmten Art gelöst, welches gekennzeichnet ist durch den Ablauf folgender Verfahrensschritte: a) Aufbringen einer ersten Fotolackschicht auf das mit der Siliziumnitridschicht versehene oxidierte Siliziumsubstrat, b) Vorbacken der ersten Fotolackschicht, c) Strukturieren der ersten Fotolackschicht durch Belichten und Entwickeln zur Definition der aktiven Transistorbereiche, d) Nachbacken der strukturierten ersten Fotolackschicht, e) Aufbringen einer zweiten Fotolackschicht auf die erste Fotolackschicht und auf die, durch die Strukturierung der ersten Fotolackschicht freigelegten Siliziumnitridbereiche, f) Vorbacken der zweiten Fotolackschicht, g) Erzeugen einer Struktur in der zweiten Fotolackschicht durch Belichten und Entwickeln, wobei die durch die Strukturierung der ersten Fotolackschicht entstandenen freiliegenden Bereiche bedeckt bleiben, h) Nachbacken der zweiten Fotolackschicht, i) Durchführung der Feldimplantation in die Feldoxidbereiche, J) ganzflächige Belichtung, k) Entfernen der zweiten Fotolackschicht, 1) Ätzung der nicht von der ersten Fotolackschicht bedeckten Nitridschicht- und Oxidschichtbereiche des Siliziumsubstrats und m) Entfernen der ersten Fotolackschicht.This task is carried out by a method of the type mentioned at the beginning solved, which is characterized by the following process steps: a) Application of a first photoresist layer on the one with the silicon nitride layer provided oxidized silicon substrate, b) prebaking of the first photoresist layer, c) Structuring the first photoresist layer by exposure and development for definition the active transistor areas, d) post-baking of the structured first photoresist layer, e) applying a second photoresist layer to the first photoresist layer and on the silicon nitride areas exposed by the structuring of the first photoresist layer, f) prebaking the second photoresist layer, g) creating a structure in the second Photoresist layer through exposure and development, whereby through the structuring exposed areas of the first photoresist layer remain covered, h) post-baking the second photoresist layer, i) carrying out the field implantation in the field oxide areas, J) all-over exposure, k) Remove the second photoresist layer, 1) etching of the not from the first photoresist layer covered nitride layer and oxide layer areas of the silicon substrate and m) removing the first photoresist layer.
Es liegt im Rahmen der Erfindung, die zweite Fotolackschicht mittels ganzflächiger Belichtung und einer auf den Fotolack abgestimmten Entaicklerlösung zu entfernen.It is within the scope of the invention to use the second photoresist layer full-surface exposure and a developer solution tailored to the photoresist to remove.
Das Nachbacken der ersten Fotolackmaske bei 170 + C erfolgt, um die Schicht gegen im Fotolack enthaltene Lösungsmittel der zweiten Fotolackschicht resistent zu machen.The re-baking of the first photoresist mask at 170 + C takes place to the Layer resistant to solvents contained in the photoresist of the second photoresist layer close.
Durch das erfindungsgemäße Verfahren wird die Nitridätzung in der Prozeßfolge so angeordnet, daß eine ungünstige Beeinflussung der Oberfläche der ersten Fotolackmaske durch den Nitridätzprozeß vermieden wird.The method according to the invention, the nitride etching in the Process sequence arranged so that an adverse effect on the surface of the first photoresist mask is avoided by the nitride etching process.
Das Verfahren nach der Lehre der Erfindung ist sowohl für p-Wannen- als auch für n-Doppelwannen-CM0S-Prozesse anwendbar.The method according to the teaching of the invention is applicable to both p-well as well as for n-double tub CM0S processes.
Weitere Einzelheiten ergeben sich aus den Unteransprüchen sowie aus der Beschreibung der in der Zeichnung befindlichen Figuren 1 bis 4, welche die erfindungswesentlichen Verfahrensschritte im Schnittbild darstellen.Further details emerge from the subclaims and from the description of the figures 1 to 4 in the drawing, which represent the essential elements of the invention Represent process steps in a sectional view.
In einem Ausführungsbeispiel werden anhand der Figuren 1 bis 4 die erfindungswesentlichen Verfahrensschritte eines n-Wannen-CMOS-Prozesses unter Vensendung von positiv arbeitenden Fotolacken (AZ 1450 J von Shipley) beschrieben. Für gleiche Teile sind in allen Figuren gleiche Bezugszeichen verwendet.In one embodiment, the process steps essential to the invention of an n-well CMOS process with use of positive working photoresists (AZ 1450 J from Shipley). For same Parts are given the same reference numerals in all figures.
Figur 1: Auf ein mit n-lMannen 2 versehenes p-dotiertes Siliziumsubstrat 3 mit einem spezifischen Widerstand von 18 bis 24 Q cm wird durch thermische Oxidation eine z. B. 50 nm dicke Si02-Schicht 4 aufgewachsen und darauf durch ein CVD-Verfahren (chemical vapor deposition) eine z. B. 100 nm dicke Siliziumnitridschicht 5 abgeschieden.FIG. 1: On a p-doped silicon substrate provided with n-male 2 3 with a resistivity of 18 to 24 Ωcm is obtained by thermal oxidation a z. B. 50 nm thick SiO2 layer 4 and grown on it by a CVD process (chemical vapor deposition) a z. B. 100 nm thick silicon nitride layer 5 is deposited.
Dann wird ganzflächig auf die Siliziumnitridschicht 5 eine erste Fotolackschicht 6 von z. B. 1,5 /um Dicke aufgebracht und bei z. B. 85 It. 20C vorgebacken.A first photoresist layer is then applied over the entire surface of the silicon nitride layer 5 6 of z. B. 1.5 / um thickness and applied at z. B. 85 It. 20C pre-baked.
Figur 2: Zur Definition der aktiven Bereiche wird die erste Fotolackschicht 6 durch Belichten und Entwickeln auf herkömmliche Weise strukturiert und anschließend bei 170 + #O # nachgebacken, um die Fotolackschicht 6 gegen im später aufzubringenden zweiten Fotolack (7) enthaltende Lösungsmittel resistent zu machen.Figure 2: The first photoresist layer is used to define the active areas 6 structured by exposure and development in a conventional manner and then baked at 170 + #O # in order to apply the photoresist layer 6 against the later second photoresist (7) containing solvents to make resistant.
Während beim bekannten Verfahren Setzt die. Nitrid- und Oxidätzung durchgeführt wird, wird beim Verfahren nach der Lehre der Erfindung die zweite Fotolackschicht 7 ganzflächig in einer Schichtdicke von z. B. 1,5 /um auf die erste Fotolackmaske 6 aufgebracht und nach dem Vorbacken bei z. B. 85 + 20C durch Belichtung und Entwicklung so strukturiert, daß die durch die erste Fotolackschicht 6 freigelegten Bereiche 12 der n-Wannenbereiche 2 bedeckt bleiben. Es entsteht die in Figur 3 dargestellte Anordnung.While the known method sets the. Nitride and oxide etching is carried out, in the method according to the teaching of the invention, the second photoresist layer 7 over the entire area in a layer thickness of z. B. 1.5 / µm on the first photoresist mask 6 applied and after prebaking at z. B. 85 + 20C by exposure and development structured in such a way that the areas exposed by the first photoresist layer 6 12 of the n-well areas 2 remain covered. The result is that shown in FIG. 3 Arrangement.
Nach dem Nachbacken der zweiten Fotolackinaske 7 bei 0 120 + 5 C erfolgt die Borimplantation in die Feldoxid-12 -2 bereiche 9 mit z. B. einer Dosis von 4 x 10 cm 2 und einer Energie von 105 keV.After the second photoresist mask 7 has been re-baked at 0 120 + 5 C takes place the boron implantation in the field oxide 12 -2 areas 9 with z. B. a dose of 4 x 10 cm 2 and an energy of 105 keV.
Dann wird eine ganzflächige Belichtung durchgeführt und die zweite Fotolackmaske 7 mittels eines 1:1 AZ-Entwicklers (Firma Shipley) entfernt. Organische Rückstände werden durch Behandlung im Sauerstoffplasma (z. B. zwei Minuten) entfernt. Nach Entfernung der freigelegten Nitrid (5)- und Oxid (4)-Schichtbereiche durch teilweise Behandlung in einem Tetrafluorkohlenstoff/Sauerstoff-Plasma bzw. einer gepufferten Flußsäure entsteht die in Figur 4 dargestellte Anordnung.Then a full-surface exposure is carried out and the second Photoresist mask 7 removed by means of a 1: 1 AZ developer (Shipley). Organic Residues are removed by treatment in oxygen plasma (e.g. two minutes). After removing the exposed nitride (5) and oxide (4) layer areas through partially Treatment in a tetrafluorocarbon / oxygen plasma or a buffered hydrofluoric acid results in the arrangement shown in FIG.
Die weitere Prozeßfolge zur Herstellung von CMOS-Bauelementen geschieht nach Entfernung der ersten Fotolackmaske im Sauerstoffplasma in bekannter Weise.The further process sequence for the production of CMOS components takes place after removing the first photoresist mask in the oxygen plasma in a known manner.
8 Patentansprüche 4 Figuren Leerseite8 claims 4 figures Blank page
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813131031 DE3131031A1 (en) | 1981-08-05 | 1981-08-05 | Method for producing area doping when fabricating integrated complementary MOS field effect transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813131031 DE3131031A1 (en) | 1981-08-05 | 1981-08-05 | Method for producing area doping when fabricating integrated complementary MOS field effect transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3131031A1 true DE3131031A1 (en) | 1983-02-24 |
Family
ID=6138668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813131031 Withdrawn DE3131031A1 (en) | 1981-08-05 | 1981-08-05 | Method for producing area doping when fabricating integrated complementary MOS field effect transistors |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3131031A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3305923A1 (en) * | 1983-02-21 | 1984-08-23 | Siemens AG, 1000 Berlin und 8000 München | Process for prebaking substrates coated with positive photoresist based on naphthoquinonediazide and phenolformaldehyde resin |
| EP0171111A2 (en) * | 1984-07-13 | 1986-02-12 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Process to superpose two positive photoresist layers |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1340796A (en) * | 1971-08-03 | 1974-01-30 | Hughes Aircraft Co | Self-registered doped layer for preventing field inversions in mis circuits |
| US4013484A (en) * | 1976-02-25 | 1977-03-22 | Intel Corporation | High density CMOS process |
| DE2655455A1 (en) * | 1975-12-10 | 1977-06-16 | Ibm | RADIATION-SENSITIVE PAINT STRUCTURE AND ITS USE |
| US4045250A (en) * | 1975-08-04 | 1977-08-30 | Rca Corporation | Method of making a semiconductor device |
| WO1981000931A1 (en) * | 1979-09-20 | 1981-04-02 | American Micro Syst | Cmos p-well selective implant method,and a device made therefrom |
| DE3044434A1 (en) * | 1979-11-27 | 1981-08-27 | Western Electric Co., Inc., 10038 New York, N.Y. | RESIST STRUCTURE ON A SUBSTRATE AND METHOD FOR DESIGNING A PATTERN IN THIS |
| DE3015572A1 (en) * | 1980-04-23 | 1981-10-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Masking with photo lacquer - uses second layer of photo lacquer with enlarged holes and reduced islands |
-
1981
- 1981-08-05 DE DE19813131031 patent/DE3131031A1/en not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1340796A (en) * | 1971-08-03 | 1974-01-30 | Hughes Aircraft Co | Self-registered doped layer for preventing field inversions in mis circuits |
| US4045250A (en) * | 1975-08-04 | 1977-08-30 | Rca Corporation | Method of making a semiconductor device |
| DE2655455A1 (en) * | 1975-12-10 | 1977-06-16 | Ibm | RADIATION-SENSITIVE PAINT STRUCTURE AND ITS USE |
| US4013484A (en) * | 1976-02-25 | 1977-03-22 | Intel Corporation | High density CMOS process |
| WO1981000931A1 (en) * | 1979-09-20 | 1981-04-02 | American Micro Syst | Cmos p-well selective implant method,and a device made therefrom |
| DE3044434A1 (en) * | 1979-11-27 | 1981-08-27 | Western Electric Co., Inc., 10038 New York, N.Y. | RESIST STRUCTURE ON A SUBSTRATE AND METHOD FOR DESIGNING A PATTERN IN THIS |
| DE3015572A1 (en) * | 1980-04-23 | 1981-10-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Masking with photo lacquer - uses second layer of photo lacquer with enlarged holes and reduced islands |
Non-Patent Citations (3)
| Title |
|---|
| US-Z: IEEE Journal of Solid State Circuits, Vol. SC-14, No.2, April 1979, S.312-318 * |
| US-Z: IEEE Transaction on Electron Devices, Vol. ED-27, No.9, Sept. 1980, S.1789-1795 * |
| US-Z: Solid State Technology, April 1980, S. 117-121 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3305923A1 (en) * | 1983-02-21 | 1984-08-23 | Siemens AG, 1000 Berlin und 8000 München | Process for prebaking substrates coated with positive photoresist based on naphthoquinonediazide and phenolformaldehyde resin |
| EP0171111A2 (en) * | 1984-07-13 | 1986-02-12 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Process to superpose two positive photoresist layers |
| EP0171111A3 (en) * | 1984-07-13 | 1987-07-22 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Process to superpose two positive photoresist layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0123182B1 (en) | Process for producing highly integrated complementary mos field effect transistor circuits | |
| DE69012611T2 (en) | Method for manufacturing bipolar vertical transistors and high voltage CMOS transistors in a single integrated circuit. | |
| DE3485880T2 (en) | METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS. | |
| DE2661099C2 (en) | ||
| DE19654738B4 (en) | Method of manufacturing a semiconductor device | |
| EP0000327B1 (en) | Method for making self-aligned integrated semiconductor devices | |
| DE3002051C2 (en) | ||
| EP0148342B1 (en) | Process for the simultaneous production of rapid short-channel and voltage-resistant mos transistors in vlsi circuits | |
| DE2923995A1 (en) | METHOD FOR PRODUCING INTEGRATED MOS CIRCUITS WITH AND WITHOUT MNOS STORAGE TRANSISTORS IN SILICON GATE TECHNOLOGY | |
| EP0244607A1 (en) | Method of producing optimized CMOS field effect transistors of the VLSI technique | |
| EP0303050B1 (en) | Process for producing wells for cmos-transistor circuits separated by isolation trenches | |
| DE10141916A1 (en) | MOS semiconductor device and method of manufacturing the same | |
| DE2153103A1 (en) | Integrated circuit arrangement and method of making the same | |
| EP0081804A2 (en) | Process for making adjacent ion impurity implanted wells for manufacturing highly integrated complementary MOS field effect transistor circuits | |
| EP0005185B1 (en) | Method for simultaneously forming schottky-barrier diodes and ohmic contacts on doped semiconductor regions | |
| EP0006510B1 (en) | Method of forming adjacent impurity regions of different doping in a silicon substrate | |
| EP0250721A2 (en) | Integrated circuit comprising bipolar and complementary MOS transistors on a common substrate, and production method | |
| EP0157926B1 (en) | Method of producing a highly integrated circuit of mos field-effect transistors | |
| DE2103468B2 (en) | Method for manufacturing a semiconductor device | |
| EP0135163A1 (en) | Method of producing highly integrated complementary circuits of MOS field effect transistors | |
| EP0304541A1 (en) | Method of making implanted wells and islands of integrated CMOS circuits | |
| EP0038951B1 (en) | Method of making photoresist structures for integrated circuits | |
| DE69615642T2 (en) | Method of manufacturing a semiconductor device | |
| DE2814695A1 (en) | METHOD OF MANUFACTURING AN INTEGRATED CIRCUIT | |
| DE2839933A1 (en) | INTEGRATED CIRCUIT WITH INSULATING SUBSTRATE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8141 | Disposal/no request for examination |