DE3119890A1

DE3119890A1 - ELECTRONIC TIMER WITH A MOTOR CONTROL CIRCUIT

Info

Publication number: DE3119890A1
Application number: DE19813119890
Authority: DE
Inventors: Jean-Claude 1066 Epalinges Berney
Original assignee: Berney SA Jean Claude
Current assignee: Berney SA Jean Claude
Priority date: 1980-05-21
Filing date: 1981-05-19
Publication date: 1982-03-11
Also published as: GB2077002B; GB2077002A; FR2483142A1; JPS5719688A

Description

Elektronisches Zeitmsssqerat mit einer PlotorsfceuerschaltunqElectronic timing unit with a plotter remote control

Dia vorliegende Erfindung betrifft ein elektronisches Zeitmessgerät mit einem, eine Spule aufti/eisenden Schrittmotor, das eine flotorsteuerschaltung zur Abgabe eines Piotorimpulses an die genannte Spule besitzt.The present invention relates to an electronic timepiece with a, a coil-on / ironing stepper motor that has a flotor control circuit for dispensing of a pilot pulse to said coil.

Bei Zeitmessgeräten mit Schrittmotor ist es erwünscht, eine Möglichkeit zur Uebem/achung des Rotorlaufes während des Plotorimpulses zu haben, entweder um den Motoriropuls zu beenden, wenn der Rotorschritt sichergestellt ist oder um andere für die Arbeitsweise des Motors wichtige Parameter fcu prüfen. Bekannte System, führen diese Ueberuachung mit Hilfe einer Analyse des Stromes in der Piotorspule während des Impulses durch. Diese Systeme »it Stromanalyse sind entweder an die Integrationsmöglichkeiten oder an die Plotorkennlinien schlecht angepasst. Zur Feststellung eines bestimmten Punktes der Kennlinie des Spulen— stromes uährend des Plotorimpulses verwenden diese bekannten Systeme einen Strompegeldetektor mit fester Ansprechschuielle. Diese Lösung ist ziemlich kritisch uiegen der bei der Herstellung der Motorspulen und der den Detektor bildenden integrierten Elemente unvermeidlich auftretenden grossan Streuungen. Die integrierten Elemente sind zudem stark temperaturabhängig, so dass Störungen der Arbeitsweise nicht ausgeschlossen werden können.In timing devices with a stepper motor, it is desirable to be able to monitor the rotor running during the plotor pulse, either to end the motor pulse when the rotor step is ensured or to check other parameters fcu that are important for the operation of the motor. Known systems carry out this monitoring with the help of an analysis of the current in the Piotorspule during the pulse. These systems »it current analysis are poorly adapted either to the integration options or to the plotter characteristics. In order to determine a certain point on the characteristic curve of the coil current during the plotter pulse, these known systems use a current level detector with a fixed response signal. This solution is quite critical because of the large variations that inevitably occur in the manufacture of the motor coils and the integrated elements forming the detector . The integrated elements are also highly temperature-dependent, so that malfunctions in operation cannot be ruled out.

Es ist daher Zweck der vorliegenden Erfindung, ein Zeitmessgerät mit einem Schrittmotor und mit einer Schaltung zur Analyse des Strones in der Plotor— spule und zur Steuerung des Motors vorzusehen, das die erwähnten NachteileIt is therefore the purpose of the present invention to provide a timepiece with a Stepper motor and with a circuit for analyzing the current in the plotter— coil and to provide control of the motor that has the disadvantages mentioned

31133903113390

nicht aufweist, d.h. das eine grosse Betriebssicherheit aufweist und eine Integration seiner Komponenten ermöglicht*does not have, i.e. which has a high level of operational reliability and a Integration of its components enables *

Das erfindungsgemässe Zeitmessgerät zeichnet sich dadurch aus, dass es auf den Pegel des Stromes in der genannten Spule ansprechende Mittel aufweist, um ein Ausgangssignal abzugeben, wenn der Pegel des genannten Stromes eine einstellbare Ansprechschwelle übersteigt , weiter auf den Pegel des Stromes ansprechende Plittel, um diB genannte Ansprechschtiielle einzustellen, wobei diese Mittel zu einem gegebenen Zeitpunkt des Motorimpulses ansprechen, und endlich auf das genannte Ausgangssignal ansprechende Mittel, um die Dauer des genannten Plotorimpulses zu steuern.The timing device according to the invention is characterized in that it records has means responsive to the level of the current in said coil in order to to emit an output signal when the level of said current is an adjustable one Response threshold exceeds, further to the level of the current responsive Plittel in order to set diB called Response Schemes, wherein these means respond at a given point in time of the motor pulse, and finally means responsive to said output signal for controlling the duration of said plotter pulse.

Ausführungsbeispiele der Erfindung werden nun anhand der Zeichnung näher beschrieben. In der Zeichnung zeigt:Embodiments of the invention will now be described in more detail with reference to the drawing. In the drawing shows:

Die Fig. 1 und 2 Kennlinien dss Stromes in der Motorspule während des Motorsimpulses bei geringer bezu*. hoher Motorlast;1 and 2 characteristic curves of the current in the motor coil during the motor pulse with low reference *. high engine load;

Die Fig. 3 das Schaltbild einer Ausführungsforro der erfindungsgemässen Schaltung mit einem Speicherkondensator; und3 shows the circuit diagram of an embodiment of the inventive Circuit with a storage capacitor; and

Die Fig. & das Schaltbild eineir AusfOhrungsform der erfindungsgemässen Schaltung mit logischen Speicheraitteln.The Fig. & The circuit diagram an embodiment of the circuit according to the invention with logic storage means.

Die Fig. 1 zeigt die Kennlinie des Stromes in der Motorspule eines Schrittmotors während des Motorimpulses bei geringer Motorlast. Der Strom steigt zunächst gemäss der Zeitkonstante L/R der Motorspule exponentibll an, um dann unter dem Einfluss der durch die Rotorbewegung erzsugten Gegen-EMK abzubiegen (Punkt A). Wenn der Rotor den grössten Teil eeines Schrittes ausgeführt hat, nimmt die Gegen—EMK ab, was einen erneuten Anstieg des Stromes (Punkt B) ergibt, welcher darauf rasch gegen seinen Maximalwert strebt. Der Motorimpuls kann bei Punkt C, d.h. im Zeitpunkt, in welchem der Strom erneut den demFig. 1 shows the characteristic of the current in the motor coil of a stepping motor during the motor pulse with low motor load. The current initially increases exponentially according to the time constant L / R of the motor coil, and then to turn under the influence of the back EMF generated by the rotor movement (Point a). When the rotor has carried out most of its step, the back-EMF decreases, which results in a renewed increase in the current (point B), which then quickly strives towards its maximum value. The motor pulse can at point C, i.e. at the point in time at which the current again meets the dem

311C390311C390

Punkt A entsprechenden bJert erreicht, ohne weiteres unterbrochen werden, oder noch besser bei Punkt C¹, d.h. im Zeitpunkt, in welchem der Strom den 1,5-fechen Wert des Stromes im Punkt A erreicht hat. Wegen der grosssn Steilheit der Kennlinie in diesem Bereich liegen die Punkte C und C sehr nahe beieinander, so dass dBr Leistungsverbrauch des Motors in beiden Fällen praktisch gleich ist. Die Fig. 2 zeigt die Kennlinie des Stromes, wenn dsr Plotor stark belastet ist. Der Rotor dreht sich sehr viel langsamer als im vorhergehenden Fall, so dcss die Gegen—ENK nur eine geringe Amplitude aufweist. Sie Punkte A und B treten nur schwach in Erscheinung und der Punkt C entspricht nicht «ehr mit Sicherheit dem Zeitpunkt, in welchem der Rotor den grössten Teil seines Schrittes ausgeführt hat, sondern in Wirklichkeit einem schlecht defi— nierten Zwischenstand, aus welchem der Rotor ebensogut seinen Schritt beenden kann wie auch in die Ausgangslage zurückkehren kann. Es wäre also gefährlich, den Motorimpuls zu diesem Zeitpunkt zu beenden. Dagegen befindet eich der Punkt C, der dem Zeitpunkt entspricht, in welchem der Strom den 1,5—fachen Wert des Stromes im Punkt A erreicht, in einer sicheren Zone, in welcher der Motorimpuls risikolos unterbrochen werden kann.Point A corresponding bJert is reached, can be interrupted without further ado, or even better at point C ¹ , ie at the point in time at which the current has reached 1.5 times the value of the current in point A. Because of the steepness of the characteristic curve in this area, points C and C are very close to one another, so that the dBr power consumption of the motor is practically the same in both cases. Fig. 2 shows the characteristic of the current when the plotter is heavily loaded. The rotor turns much more slowly than in the previous case, so that the counter-ENK has only a small amplitude. Points A and B appear only weakly and point C does not correspond with certainty to the point in time at which the rotor has carried out the largest part of its step, but in reality a poorly defined intermediate position from which the rotor just as well can finish his step as well as return to the starting position. So it would be dangerous to stop the motor pulse at this point. On the other hand, point C, which corresponds to the point in time at which the current reaches 1.5 times the value of the current in point A, is in a safe zone in which the motor pulse can be interrupted without risk.

Um diesen Punkt C¹ mit einer gewissen Genauigkeit zu detektieren, wird ein Spulenstrom—Pegeldetektor verwendet. Die Fig. 3 und 4 zeigen zwei Beispiele von erfindungsgemässen Strompegeldetektoren mit einstellbarer Ansprechechwelle. In order to detect this point C ¹ with a certain accuracy, a coil current level detector is used. 3 and 4 show two examples of current level detectors according to the invention with an adjustable response threshold.

In Fig. 3 liefert ein Quarzoszillator 1 ein Signal mit genauer Frequenz. z.B. 32768 Hz, an den Eingang "a" eines Frequenzteilers 2, welcher Signale mit der Frequenz 0,5 Hz en seinem Ausgang "b", 1 Hz an seinem Ausgang "c", 256 Hz an seinem Ausgang "d", 2 kHz an seinem Ausgang "b" und 32 Hz en seinem Ausgang "fⁿ abgibt. Der Ausgang "c" (1 Hz) des Teilers 2 ist mit dem Takteingang "aⁿ eines D—Flip—Flops FF3 verbunden, dessen Rückstelleingang "bⁿ »it dem Aus—In Fig. 3, a crystal oscillator 1 supplies a signal with a precise frequency. eg 32768 Hz, to the input "a" of a frequency divider 2, which signals with the frequency 0.5 Hz at its output "b", 1 Hz at its output "c", 256 Hz at its output "d", 2 kHz at its output "b" and 32 Hz at its output "f ⁿ . The output" c "(1 Hz) of the divider 2 is connected to the clock input" a ^{n of} a D flip-flop FF3, whose reset ^{input "b n} »With the end—

31 1339031 13 390

gang "d" (256 Hz) des Teilers 2 und dessen ProgramraiBreingang ^Hc" mit dem positiven Pol (+) einer nicht gezeigten elektrischen Speisequelle verbunden ist. Der direkte Ausgang "d" von FF3 ist mit dem Setzeingang "a" eines RS-Flip-Flops mit NOR-Toren FF4 verbunden, dessen Ausgang "b" mit dem Setzßingang "a" eines zweiten RS-Flip-Flops niit NOR-Toren FF5 verbunden ist. Der Rü^kstelleingang "c" von FF4 ist mit dam Ausgang "e" (2 kHz) des Teilers 2 und der Rückstelleingang "c" von FF5 ist mit dBm Ausgang "a" eines ODER-Tores 6 verbunden, dessen Eingang "b" niit dBm Ausgang "f" (32 Hz) des Teilers 2 verbunden ist. Die später noch erläutert wird, bilden die Flip-Flops FF3, FF4 und FF5 Bine Schaltung IOD zur Erzeugung der Antriebsimpulse des Schrittmotors.output "d" (256 Hz) of the divider 2 and whose program input ^H c "is connected to the positive pole (+) of an electrical supply source (not shown). The direct output" d "of FF3 is connected to the set input" a "of an RS- Flip-flops connected to NOR gates FF4, the output "b" of which is connected to the set input "a" of a second RS flip-flop niit NOR gates FF5. The reset input "c" of FF4 is connected to the output " e "(2 kHz) of divider 2 and the reset input" c "of FF5 is connected to dBm output" a "of an OR gate 6, whose input" b "is connected to dBm output" f "(32 Hz) of divider 2 As will be explained later, the flip-flops FF3, FF4 and FF5 form a circuit IOD for generating the drive pulses of the stepping motor.

Für die folgende Beschreibung wird angenommen, dass die Stufen d?.s Frequenzteilers 2 durch die negativen Flanken ihrer Taktimpulse und die Flip-Flops und die Zähler durch die positiven Flanken ihrer Taktimpulse betätigt werden» Ferner ist es bekannt, dass bei RS-Flip-Flops mit NOR-Toren der Setzeingang gegenüber dem Rückstelleingang Priorität hat. Dede Sekunde betätigt das 1 Hz-Ausgangssignal vom Ausgang "c" des Teilers 2 dBn Flip-Flop FF3, dessen Ausgang vom logischen Zustand "0" zum logischen Zustand ⁿ1" wechselt, was das aufeinanderfolgende Wechseln in den Zustand "1" zunächst von FF4 und dann von FF5 bewirkt. Da der Setzeingang Priorität hat, kann FF4 solange nicht in den Zustand "0" zurückwechseln, als FF3 noch nicht in den Zustand "0" zurückgewechselt hat, und FF5 kann nicht in den Zustand "S" zurückkehren, solange FF4 nicht in den Zustand "D" zurückgekehrt ist.For the following description it is assumed that the stages of the frequency divider 2 are actuated by the negative edges of their clock pulses and the flip-flops and the counters are actuated by the positive edges of their clock pulses. Flops with NOR gates the set input has priority over the reset input. Every second actuates the 1 Hz output signal from the output "c" of the divider 2 dBn flip-flop FF3, the output of which changes from the logic state "0" to the logic state ⁿ 1 ", which is the successive change to the state" 1 "initially from FF4 and then caused by FF5. Since the set input has priority, FF4 cannot change back to the "0" state as long as FF3 has not yet changed back to the "0" state, and FF5 cannot return to the "S" state, as long as FF4 has not returned to the "D" state.

Nach einer halben Periode des Signeies 256 Hz, d.h. 2 ms nach dem Beginn des 1 Hz-5ignales, wechselt der Ausgang "d" (256 Hz) des Teilers 2 auf "1", was FF3 zurückstellt. Da FF3 wieder auf "0" ist, kann FF4 bei der nächsten. Halbperiode des 2 kHz-Signales am Ausgang "eⁿ des Teilers 2 auf "0" zurückkehren,After half a period of the 256 Hz signal, ie 2 ms after the start of the 1 Hz signal, output "d" (256 Hz) of divider 2 changes to "1", which resets FF3. Since FF3 is back to "0", FF4 can use the next. Half-cycle of the 2 kHz signal at the output "e ⁿ of divider 2" returns to "0",

I 1 ^r: ^Λ I 1 ^r : ^Λ

i ι ο j i ι ο j

^™ 3 ^"^ ™ 3 ^ "

d.h. nach G,2E ms. Endlich kann, da FF4 wieder im Zustand "0™ ist, such FF5 in den Zustand ⁰EF zurückkehren. Uienn kein Signal ans Eingang ⁿc^K von Tor 6 anliegt, dann erfolgt die Rückstellung von FF5 eine Halbperiode später durch das Signal vom Ausgang ™f^B (32 Hz) des Teilers 2, d.h. T6 ms nach dem Er— schsinen des 1 Hz—Signales am Takteingang "a" von FF3. Auf diese lileise wechseln die Flip—Flops FF3, FF4 und FF5 jede Sekunde nacheinander zuerst in den Zustand "1" und nachher in den Zustand "0", d.h. FF3 nach 2 ms, FF 4 nach 2,25 ms und FF5 nicht später als 16 ms nach Erscheinen des 1 Hz—Signales ara Eingang "a" von FF3.ie after G, 2E ms. Finally, since FF4 is again in the "0 ™" state, FF5 can return to the ⁰ EF state. If there is no signal at the input ⁿ c ^K of gate 6, FF5 is reset a half-period later by the signal from the output ™ f ^B (32 Hz) of divider 2, ie T6 ms after the appearance of the 1 Hz signal at the clock input "a" of FF3. In this way, the flip-flops FF3, FF4 and FF5 switch to the first one after the other every second State "1" and then to state "0", ie FF3 after 2 ms, FF 4 after 2.25 ms and FF5 not later than 16 ms after the appearance of the 1 Hz signal ara input "a" of FF3.

Der durch den Ausgang "b^H von FF5 abgegebene Ispuls wird zur Ansteuerung des Schrittmotors benützt. Beim vorliegenden Beispiel handelt es sich um einen bipolaren Schrittmotor, der Impulse von wechselnder Polarität erhält. Um dies yii orroinhon. ί cf Hot» Jlucnann ⁿHⁿ tinrt FT¹^ m-ii- Hon ΓΐηηΞηηοη Ir₅₃H tjnn 7uoi The discharged through the output "b ^H of FF5 Ispuls is used for controlling the stepping motor. In the present example is a bipolar stepper motor, which pulses of alternating polarity is obtained. To yii orroinhon this. Ί cf Hot" Jlucnann ⁿ H ⁿ tinrt FT ¹ ^ m-ii- Hon ΓΐηηΞηηοη Ir ₅₃ H tjnn 7uoi

NAHD-Toren 7 und 8 verbunden. Der Eingang "b" von Tor 7 ist mit dem Ausgang "bⁿ (0,5 Hz) von Teiler 2 und mit den: Eingang eines Inverters 9'verbunden, dessen Ausgang mit dem Eingang "b" des Tores 8 verbunden ist. Die Tore 7 und 8 sind also nacheinander durchgängig und an ihren Ausgängen erscheinen nacheinander negative Steuerimpulse (Pegel "0"). Der Ausgang "c" von Tor 7 ist mit einem aus PIGS—Transistoren 9 und 10 bestehenden Leistungsinverter und mit dem Eingang "a" eines UND—Tores 11 verbunden. Der Ausgang "c" von Tor 8 ist mit einem zweiten aus riOS—Transistoren 12 und 13 bestehenden Leistungsinver— ter und mit dem Eingang "a" eines UND-Tores 14 verbunden.NAHD gates 7 and 8 connected. The input "b" of gate 7 is connected to the output "b ⁿ (0.5 Hz) of divider 2 and to the: input of an inverter 9 ', the output of which is connected to the input" b "of gate 8. The Gates 7 and 8 are consecutively continuous and negative control pulses appear one after the other (level "0") at their outputs. The output "c" of gate 7 is connected to a power inverter consisting of PIGS transistors 9 and 10 and to the input "a" an AND gate 11. The output "c" of gate 8 is connected to a second power inverter consisting of riOS transistors 12 and 13 and to the input "a" of an AND gate 14.

Die Spule 50 des Rotors ist zwischen die Ausgänge dieser Inverter geschaltet, d.h, in bekannter Konfiguration zwischen die Senken der Transistoran 9 und 10 und die Sanken der Transistoren 12 und 13. Dann ein negativer Impuls am Ausgang "c" von Tor 7 erscheint, fliesst der Strom vom positiven Pol der Speise— quelle ober Transistor 9, Rotorspule 50, Transietor 13 zum negativen Pol derThe coil 50 of the rotor is connected between the outputs of these inverters, i.e., in a known configuration, between the drains of the transistors at 9 and 10 and the drops of transistors 12 and 13. Then a negative pulse on the output "c" appears from gate 7, the current flows from the positive pole of the feed— source above transistor 9, rotor coil 50, Transietor 13 to the negative pole of

3 11 33S03 11 33S0

Quelle» Der Transistor 13 hat sinen geringen, aber nicht vernachlSssigbaren Innenwiderstand und es erscheint an seiner 5enke eine dem Strom durch die Wotorspule proportionale Spannung. Diese Spannung wird über ein Durchgangs— tor 15, dessen Steuereingang ⁿa™ mit drsra Ausgang ™b^B des Teilers 2 und mit dera Eingang "b^H des UND—Tores 7 verbunden ist, und über einen Kondensator an den Eingang ^ea^B eines Verstärkers 'JB angelegt«Source: The transistor 13 has a low but not negligible internal resistance and a voltage proportional to the current through the word coil appears at its drain. This voltage is supplied through a transit gate 15, whose control input ⁿ a ™ with drsra output ™ b ^B of the divider 2 and with dera input "b ^H of the AND gate 7 is connected, and via a capacitor to the input ^e a ^B a Amplifier 'JB created «

Wenn ein negativer Impuls am Ausgang "c" von Tor 8 erscheint, fliesst der Strom über Transistor 12, die flotorspule 50 und Transistor 10. An den Klemmen des Transistors 10 erscheint nun eine dem Strom in der Piotorspule proportionale Spannung. Diese Spannung wird ihrerseits an den Eingang "a" des Verstärkers 1B angelegt und zwar über den Kondensator 17 und ein zweites Durchgangstor 16, dessen Steuerklemme "a" mit dem Ausgang des Inverters 9 und mit dem Eingang "bⁿ des UND-Tores 8 verbunden ist. Am Eingang des Verstärkers 18 liegt also eine Spannung an, uielche darstellend ist für den Strom in der Fiotorspule und eine gleichbleibende Polarität aufweist. Dieser Verstärker 18 besteht in bekannter Weise aus einem einfachen Paar von komplementären MOS-Transistoren. Sein Ausgang "b^w ist mit dem Eingang eines zweiten, mit dem ersten gepaarten invertierenden Verstärkers 19 verbunden, dessen Ausgang mit dem Eingang "c" des Tores 6 verbunden ist. Der Ausgang "b" des Verstärkers 18 ist über ein Durchgangstor 20, dessen Steusranschluss "a" mit dem Ausgang "d" von FF3 verbunden ist ._When a negative pulse appears at the output "c" of gate 8, the current flows through transistor 12, the flotorspule 50 and transistor 10. A voltage proportional to the current in the piotorspule now appears at the terminals of transistor 10. This voltage is in turn applied to the input “a” of the amplifier 1B via the capacitor 17 and a second through gate 16, the control terminal “a” of which is connected to the output of the inverter 9 and to the input “b ^{n of} the AND gate 8 A voltage is thus present at the input of the amplifier 18, which is representative of the current in the motor coil and has a constant polarity. This amplifier 18 consists in a known manner of a simple pair of complementary MOS transistors. Its output "b ^w is connected to the input of a second inverting amplifier 19 paired with the first, the output of which is connected to the input "c" of the gate 6. The output "b" of the amplifier 18 is via a through gate 20, the control connection "a" of which is connected to the output "d" of FF3 ._

Der gleiche Ausgang "d" von FF3 ist auch mit dem Einqanq eines Inverters 21 verbunden, dessen Ausgang mit den Eingängen "bⁿ der UND—Tore 11 und 14 verbunden ist. Die Ausgänge "c" dieser Tore sind mit den Gatterelektroden der Transistoren 22 bezw. 23 verbunden, velche mit den Transistoren 10 bezb/. 13 parallelgeschaltet sind.The same output "d" of FF3 is also connected to the input of an inverter 21, the output of which is connected to the inputs "b ^{n of} the AND gates 11 and 14. The outputs" c "of these gates are connected to the gate electrodes of the transistors 22 and 23, respectively, are connected in parallel with the transistors 10 and 13, respectively.

Die Elemente 17, 18, 19 und 20 bilden eine Diskriminatorschaltung 101, welcheThe elements 17, 18, 19 and 20 form a discriminator circuit 101, which

η _ J I ¹ η _ JI ¹

χι » · Ι··χι »· Ι ··

den Pegel des Stromes in der Spule 50 mit einem einstellbaren Schuiellwert vergleicht und an ihrem Ausgang ⁿa" ein Signal mit dem logischen Pegel "1" liefert,, wann dieser Strom grosser wird als der genannte Schbiellwert. Die Schaltung weist P.ittel auf, um den Wert I des Stromes in der Spule 5D in einem bestimmten Zeitpunkt, z.B. 2 ms, nach dem Beginn des durch die Schaltung gelieferten Plotorimpulses zu speichern und um den Ansprechschfcielluert der Schaltung 101 auf einen Pegel Ril_ zu fixieren, üobei Ri der Innenaidsr— stand eines jeden der Transistoren 10 oder 13 ist. Die Eingangsspannung Ue an der Klemme "a" des Kondensators 17 ist proportional zu diesem Strom gemäss der Beziehung:compares the level of the current in the coil 50 with an adjustable threshold value and ^{delivers a signal with the logic level "1" at its output n} a "when this current becomes greater than the specified threshold value. The circuit has P.ittel, in order to store the value I of the current in the coil 5D at a certain point in time, for example 2 ms, after the start of the plotter pulse supplied by the circuit and to fix the response level of the circuit 101 to a level Ril_, with Ri being the internal aidsr— stand of each of the transistors 10 or 13. The input voltage Ue at the terminal "a" of the capacitor 17 is proportional to this current according to the relationship:

Ue = Ri I dabei ist Ue = EingangsspannungUe = Ri I where Ue = input voltage

I = Strom in 5pule 50I = current in coil 50

Die Spannung Us am Ausgaf.y des Vststärkers 19 ist gleich i Us = (Ua - Va1 )/i + Va1 wobei
Va = Vc + Ue sodassThe voltage Us at the output y of the amplifier 19 is equal to i Us = (Ua - Va1 ) / i + Va1 where
Va = Vc + Ue so that

Us s. (Vc + Ue - Vai)/5 + Va1
dabei ist Va = Spannung am Eingang υοη Verstärker 18 VuI — Ein^risriⁱ^ss^ri3r5r!ijn^ri 3Π ys^TNsts^T*ke^-n IS - f^*r «e^che Us s- Va β = Verstärkungsgrad von Verstärker 18 Vc = Spannung an den Klemmen von Kondensator 17Us s. (Vc + Ue - Vai) / 5 + Va1
where Va = voltage at the input υοη amplifier 18 VuI - Ein ^ri ^{sri i} ^ ss ^ri 3r5r! ijn ^ri 3Π ys ^TN sts ^T * ke ^-n IS - f ^ * r «e ^ che Us s- Va β = gain of Amplifier 18 Vc = voltage across the terminals of capacitor 17

Wenn β sehr gross ist, kann der zweite Ausdruck vernachlässigt uerden und man erhält Binen Pegeldetektor, dessen Schuelluert gleich ist Ud = Va1 - Vc dabei ist Ud = ÄnsprechspannungIf β is very large, the second term can be neglected and one obtains a level detector whose Schuelluert is equal to Ud = Va1 - Vc where Ud = response voltage

Bei Beginn eines Plotorimpulses ist FF3 auf "1", die Ausgänge der UND-Tore 11 und 14 sind auf "0" und die Transistoren 22 und 23 nichtleitend. Dagegen ist das Durchgangstor 20 leitend, was den Verstärker 18 kurzschliesst und den liiert von Va auf Va1 festlegt, unabhängig vom Wert von Ue. Die SpannungAt the beginning of a plotter pulse, FF3 is at "1", the outputs of the AND gates 11 and 14 are at "0" and transistors 22 and 23 are non-conductive. Against it the through gate 20 is conductive, which short-circuits the amplifier 18 and defines the relationship from Va to Va1, regardless of the value of Ue. The voltage

r^ A y - -. ,~ r\r ^ A y - -. , ~ r \ Ui i - ^ J J Ui i - ^ JJ

■ ■·· · · a nt*· »et *«'Γ« |_S a ■ ■ ·· · · a nt * · »et *« 'Γ «| _S a

I «Bit· · ··* B ·I «Bit · · ·· * B ·

I at· ····I at · ····

an den Klemmen von Kondensator 17 wirdat the terminals of capacitor 17

Uc = Ua1 - Ue oder auchUc = Ua1 - Ue or also

Uc = Ua1 - RiIUc = Ua1 - RiI

U-'enn nach 2ms FF3 auf "0" zurückkehrt, schaltet Ίοτ 20 um und der Ladestrontkreis (18, 20) des Kondensators 17 wird unterbrochen. Der Kondensator kann sich weder auflad: noch entladen, so dass die Spannung an seinen Klemmen konstant blerⁱ'jt auf:U-'enn returns to "0" after 2ms FF3, switches Ίοτ 20 and the charging current circuit (18, 20) of the capacitor 17 is interrupted. The capacitor can neither boots,: nor discharged, the voltage across its terminals constant bler ⁱ 'that jt on:

Uc = Va1 — Ril„ dabei ist: I_ = Stromuiert nach 2 ms 2ms 2msUc = Va1 - Ril "where: I_ = currentuates after 2 ms 2ms 2ms

Durch Einsetzen dieses UJertes in die früher erhaltene Gleichung für Ud erhält man:Substituting this value into the equation for Ud obtained earlier, we obtain man:

Ud = Wa1 - Uc = Va1 - Va1 + RiI₀ ,Ud = Wa1 - Uc = Va1 - Va1 + RiI ₀ ,

2ms*2ms *

^Ud = ^RiI2ms ^Ud = ^RiI 2ms

Im Augenblick, in dem FF3 auf ^aD" zurückkehrt, gehen die Eingänge "b" der UND-Tore 11 und 14 auf "1^IF und einer der Transistoren 22 oder 23 uird leitend, uas die Eingangsspannung des Diskriminators 101 verändert. Sie wird:At the moment when FF3 returns to ^a D ", the inputs" b "of the AND gates 11 and 14 go to" 1 ^IF and one of the transistors 22 or 23 becomes conductive, uas the input voltage of the discriminator 101 changes. She will:

Ue = σι RiI uiobei b<, < 1Ue = σι RiI uiobei b <, <1

Durch geeignete Wahl der Geometrien der Transistoren 10 und 13 einerseits und der Transistoren 22 und 23 anderseits kann der Koeffizient Oi mit einer gewissen Genauigkeit festgelegt uerden. Es soll nun betrachtet werden, für welchen Strom die Änsprechschwelie erhalten wird:By suitable choice of the geometries of the transistors 10 and 13 on the one hand and the transistors 22 and 23, on the other hand, the coefficient Oi can have a a certain degree of accuracy. It shall now be considered for which current the response threshold will receive:

Ud = K RiId = Fil„ worausUd = K RiId = Fil "from what

2ms2ms

Auf diese li/eise kann man die Änsprechschwelie in Bezug auf den Strom Td in Funktion des Wertes des Stromes I₀ in dfer Spule 50 in einem bestimmten Zeit-In this way, the response threshold in relation to the current Td can be determined as a function of the value of the current I ₀ in the coil 50 in a certain time.

2ms2ms

31133903113390

punkt einstellen und ausserdem das Verhältnis festlegen, das nan zwischen diesan beiden Parametern haben will, aus Figuren 1 und 2 folgt,set point and also determine the relationship that nan between want to have this on both parameters, it follows from Figures 1 and 2,

dass für ^= 2/3 die Schwelle ungefähr ( in Fig. 2 ist der Strom I ungefähr gleich dem Strom IA) das 1,5-fache von IA beträgt, _uas die grosste Sicherheit garantiert, wie vorher erwähnt. Es ist klar, dass das in diesem Beispiel gewählte Zeitintervall von 2 ms verändert und an jedem Rotortyp angepasst werden kann.that for ^ = 2/3 the threshold (in Fig. 2 the current I is approximately equal to the current IA) is 1.5 times IA, _{among other things} s guarantees the greatest safety, as mentioned before. It is clear that the time interval of 2 ms selected in this example can be changed and adapted to each rotor type.

Nachdem Ff3 nach 2ms auf "0" zurückgekehrt ist und dann FF 4 nach 2,25 ms, kann FF5 auf "0" zurückkehren, sobald der Ausgang des Verstärkers 19 auf "1" geht, d.h. im Zeitpunkt, indem der Strom in der Spule den Schwellwert Id übersteigt, also im Bereich der Punkte C* in Fig* 1 und 2. Wenn FF5 auf "0" zurückkippt, wird der Plotorimpuls unterbrochen. Wan hat also eine automatische Anpassung der Dauer der Plotorimpulse an die Bewsgungsdauer des Rotnrs, welche die Punkte C genau bestimmt.After Ff3 has returned to "0" after 2 ms and then FF 4 after 2.25 ms, FF5 can return to "0" as soon as the output of the amplifier 19 goes to "1", ie at the time when the current in the coil exceeds the threshold value Id, that is to say in the area of points C * in FIGS. 1 and 2. If FF5 tilts back to "0", the plotter pulse is interrupted. So Wan has an automatic adjustment of the duration of the plotter impulses to the movement duration of the Rotnrs, which determines the points C exactly.

Im Beispiel nach Fig. 3 werden der Kondensator 17 und die Transistoren 22 und 23 zur Festlegung und Einstellung des Ansprechschwellwertes des Diskriminator 101 verwendet. Der Kondensator 17 ermöglicht die Speicherung des Strompegels in der Spule 50 in einem vorbestimmten Zeitpunkt nach Beginn des Flotorimpulses. Der Wert dieses Kondensators 17 ist unkritisch und bereitet keine Schwierigkeiten bei der Integration. Die Transistoren 22 und 23 sind den Transistoren 10 und 13 der Speiseschaltung für die flotorspule 50 parallel geschaltet»In the example according to FIG. 3, the capacitor 17 and the transistors 22 and 23 for determining and setting the response threshold value of the discriminator 101 used. The capacitor 17 enables the storage of the Current level in the coil 50 at a predetermined time after the start of the Flotor pulse. The value of this capacitor 17 is not critical and prepares no difficulties with integration. The transistors 22 and 23 are the transistors 10 and 13 of the supply circuit for the flotorspule 50 in parallel switched »

Der Leitwert der Transistoren 22 und 23 ist in einem bekannten Verhältnis zum Leitwert der Transistoren 10 und 13» Die Einschaltung dieser Transistoren 22 und 23 ermöglicht also die Eingangsspannung am Pegeldiskriminator im gleichen bekannten Verhältnis zu verandern und folglich den Ansprechschwell-The conductance of transistors 22 and 23 is in a known ratio on the conductance of transistors 10 and 13 »The activation of these transistors 22 and 23 thus enables the input voltage at the level discriminator im to change the same known ratio and consequently the response threshold

Q 1 1 Γ O O Π in- ^ ι I JuaUQ 1 1 Γ O O Π in- ^ ι I JuaU

9 4 * ft 9 4 * ft

wert in Bezug auf den Pegel des Stromes zu einem bestimmten Zeitpunkt des Hotorimpulses, der vorher gespeichert wurde, festzulegen.value in relation to the level of the current at a given time of the The heart rate that was previously saved.

Dan kann den Schuellwert auch mit einem Widerstandsnetzwerk festlegen, das eine Bezugsspannung oder einen Bezugsstrom liefert. Es ist Jedoch schwierig, bei der Integration genaue lifiderstandselemente zu erhalten. Diese Schwierigkeit kann jedoch umgangen werden, indem man ausserhalb der integrierten Schaltung einen Widerstand vorsieht, der in Funktion der Flotorkennlinien und der-Speiseschaltung für die Flotorspule ausgewählt wird.Dan can also set the threshold with a resistor network that supplies a reference voltage or a reference current. However, it is difficult to obtain accurate resistance elements upon integration. However, this difficulty can be circumvented by going outside the built-in Circuit provides a resistor that is a function of the flotor characteristics and the feed circuit for the Flotorspule is selected.

Eine andere, in Fig. 4 gezeigte Losung besteht darin, ein selbstregulierendes Widerstandsnetzwerk zu verwenden.Another solution, shown in Fig. 4, is a self-regulating one To use resistor network.

In Fig. 4 findet man wiederum den Oszillator 1, den Teiler 2 und eine Schaltung 102 zur Erzeugung der Plotorirapulse für den Motor. Diese Schaltung weist den D-Flip-Flop FF3 auf, der bei jedem flotorimpuls niit der im beschriebenen Beispiel verwendeten Repetitionsfrequenz von 1 Hz während 2ms in den Zustand "1" geht. Die Schaltung 102 weist fünf weitere D-Flip-Flops FF24„ FF27, FF30, FF33 und FF36 auf.In Fig. 4 one finds again the oscillator 1, the divider 2 and a circuit 102 for generating the Plotorirapulse for the motor. This circuit has the D-flip-flop FF3, which with each flotorimpuls niit the described in Example used repetition frequency of 1 Hz during 2ms in the state "1" goes. The circuit 102 has five further D flip-flops FF24 "FF27, FF30, FF33 and FF36.

Der Ausgang "d" von FF3 ist mit dem Setzeingang ⁿa" des D-Flip—Flops FF24, mit dem Rückstelleingang "a" eines D-Flip-Flops FF25 und mit dem Eingang ^Ma" eines ODER-Tores 26 verbunden.The output "d" of FF3 is connected to the set input ⁿ a "of the D flip-flop FF24, to the reset input" a "of a D flip-flop FF25 and to the input ^M a" of an OR gate 26.

Der direkte Ausgang "b" von FF24 ist mit dem Setzeingang "a" des D-Flip—Flops FF27, mit dsm Rückstelleingang "a" eines D-Flip-flops FF28 und mit dem Eingang "a" eines ODER—Tores 29 verbunden. The direct output “b” of FF24 is connected to the set input “a” of the D flip-flop FF27, to the reset input “a” of a D flip-flop FF28 and to the input “a” of an OR gate 29.

Der direkte Ausgang "b" von FF27 ist mit dem Setzeingang "a" des D-Fiip-Flops FF30, mit dem Rückstelleingang "e" eines D-Flip—Flops FF31 und Bit dem Eingang "a" eines ODER—Tores 32 verbunden. The direct output "b" of FF27 is with the set input "a" of the D-Fiip-Flop FF30, with the reset input "e" of a D flip-flop FF31 and bit connected to the input "a" of an OR gate 32.

Der direkte Ausgang "b" von FF3O ist «it dem Setzeingang "a" des D-Flip-FlopsThe direct output "b" of FF30 is «it the set input" a "of the D flip-flop

3 ι 1C3303 ι 1C330

— 11— t - 11 t ·· «■ β t* - . Ii #··· «■ β t * -. Ii #

FF33, mit dam Rückstelleingang "a" eines D-Flip-Flops FF34 und mit dem Eingang "a" eines ODER-Tores 35 verbunden.FF33, with the reset input "a" of a D flip-flop FF34 and with the input "a" of an OR gate 35 is connected.

J Der direkte Ausgang "b" von FF33 ist mit dem Setzeingang "a" des D-Flip-FlopsJ The direct output "b" of FF33 is connected to the set input "a" of the D flip-flop

FF 36 verbunden, dessen direkter Ausgang "b" mit dan Eingängen "aⁿ von UND-Toren 37 und 38 und dessen Rückstelleingang ⁿcⁿ mit dem Ausgang eines ODER-torss 39 verbunden ist, dessen Eingang "a" mit dem Ausgang "f" (32 Hz) des Teilers 2 und dessen Eingang "b" mit den Eingängen "d" von FF25, FF28, FF31 und FF34 verbunden ist. Die Takteingänge "c" von FF24, FF27, FF30 und FF33 sind mit dem Ausgang "a" (Frequenz 32768 Hz, Periode 30/us) des Oszillators • jj verbunden, während die Eingänge "d" von FF24, FF27, FF30 und FF33 mit dem negativen Speisurcgspol verbunden sind. FF 36 connected, whose direct output "b" is connected to the inputs "a ⁿ of AND gates 37 and 38 and whose reset ^{input n} c ^{n is} connected to the output of an OR gate 39, whose input" a "is connected to the output" f "(32 Hz) of the divider 2 and whose input" b "is connected to the inputs" d "of FF25, FF28, FF31 and FF34. The clock inputs" c "of FF24, FF27, FF30 and FF33 are connected to the output" a "(Frequency 32768 Hz, period 30 / us) of the oscillator • jj, while the inputs" d "of FF24, FF27, FF30 and FF33 are connected to the negative supply pole.

Die Flip-Flops FF25, FF28, FF31 und FF34 bilden Teil einer Pageldiskriminator-•chaltung 103, wie nachfolgend beschrieben wird.The flip-flops FF25, FF28, FF31 and FF34 form part of a Pageldiskriminator- • circuit 103 as described below.

Die direkten Ausgänge "b" von FF25, FF2B, FF31 und FF34 sind mit den entsprechenden Eingängen "b" der ODER-Tore 26, 29, 32 und 35 verbunden, während die Takteingänge"c" von FF25, FF28, FF31 und FF34 mit den entsprechenden in— versen Ausgängen "e* von FF24, FF27, FF30 und FF33 verbunden sind.The direct outputs "b" of FF25, FF2B, FF31 and FF34 are connected to the corresponding inputs "b" of the OR gates 26, 29, 32 and 35, while the clock inputs "c" of FF25, FF28, FF31 and FF34 are connected to the corresponding inverse outputs "e * of FF24, FF27, FF30 and FF33 are connected.

Ein zweiter Eingang "b" des UND-Tores 37 ist mit dem Ausgang "b" (0,5 Hz) des Teilers 2 sowie mit dem Steuereingang eines Durchgangstores 40 und dem Eingang eines Inverters 42 verbunden. Der Ausgang dieses Inverters 42 ist mit einem Eingang "b" des UND—Tores 38 und mit dem Steuereingang eines Ourchgangstoies 41 verbunden. Die Ausgänge der Tore 37 und 38 sind je mit einer Klemme der Plotorspule 50 und mit einem der Tore 40 und 41 verbunden, deren Ausgänge gemeinsam am Eingang der Pegeldiskriminatorschaltung 103 angeschlossen sind.A second input “b” of the AND gate 37 is connected to the output “b” (0.5 Hz) of the divider 2 and to the control input of a through gate 40 and the input of an inverter 42. The output of this inverter 42 is connected to an input “b” of the AND gate 38 and to the control input of a through-passage 41. The outputs of the gates 37 and 38 are each connected to a terminal of the plotter coil 50 and to one of the gates 40 and 41, the outputs of which are jointly connected to the input of the level discriminator circuit 103.

In jeder Sekunde geht FF3 auf "1", was FF24, FF27, FF30 und FF33 auf "1" gehen lässt, während FF25, FF28, FF31 und FF34 euf "0" zurückgehen. Die Ausgänge der ODER-Tore 26, 29, 32 und 35 sind daher im Zustand "1". Die Ein-Every second FF3 goes to "1", what FF24, FF27, FF30 and FF33 goes to "1" while FF25, FF28, FF31 and FF34 go back to "0". the Outputs of the OR gates 26, 29, 32 and 35 are therefore in the "1" state. The A-

311C390311C390

— 1 ? —- 1 ? -

lit it a« 444 >· <··lit it a «444 > · <··

gangs "a" der UND-Tore 37 und 38 sind auf ⁿ1^tt und je nach Zustand des *usganges "b" des Teilers 2 geht einer der Ausgänge der UND-Tore 37 und 38 auf "1"» während der andere auf "0" bleibt.gangs "a" of the AND gates 37 and 38 are on ⁿ 1 ^tt and depending on the state of the * output "b" of the divider 2, one of the outputs of the AND gates 37 and 38 goes to "1" »while the other is on" 0 "remains.

Die Spule 50 wird also entsprechend dem Zustand des Ausganges ⁿb" des Teilers 2 gespeist und das diesem Zustand entsprechende der Durchgangs— tore 40 und 41 leitet dem Eingang des Pegeldiskriminators 103 eine dem Strom in der Mntorspule 50 proportionale Spannung zu. Diese Spannung resultiert vom Spannungsabfall des Flotorstromes am Innenwiderstand der Tore 37 und 38, die für die Speisung der Plotorspule Leistungstransistoren aufweisen.The coil 50 is thus fed in accordance with the state of the output ⁿ b "of the divider 2 and the passage gates 40 and 41 corresponding to this state feed a voltage proportional to the current in the motor coil 50 to the input of the level discriminator 103. This voltage results from the Voltage drop of the flotor current at the internal resistance of the gates 37 and 38, which have power transistors for supplying the plotter coil.

2ms nach Beginn des Piotorinjpulses gsht ΓΓ3 auf "0" zurück und FF24, FF27, FF30 und FF33 kehren gemäss den Taktimpulsen mit je 30 ajs Abstand nacheinander2ms after the start of the Piotorinj pulse gsht ΓΓ3 back to "0" and FF24, FF27, FF30 and FF33 return one after the other according to the clock pulses, each 30 ajs apart

tyom Beginn des Motorimpulses/ auf "0" zurück. Nach einam Zeitintervall von 2,125ms Vkommt also FF33 auf ¹¹O" zurück und FF36 ist nun bereit, auf "0" zurückzukehren, tias spätestens 16 ns (^ Periode des Signales am Ausgang "f" des Teilers 2) nach Beginn des Motorimpulses geschieht. Die Rückstellung von FF36 bringt auch die Eingänge "a" der UND-Tore 37 und 38 auf ⁿ0". yas den FlotDrimpuls unterbricht. Diese Impulse haben also, biie bei der Schaltung nach Fig. 3, eine maximale Dauer von 16 ms, sie können aber früher unterbrochen werden durch das Erscheinen eines geeigneten Signales am Ausgang des Pegeldiskriminators 103, welches an den Eingang "b" des ODER-Tores 39 angelegt wird, und von da an den Rückstelleingang "c" von FF36 gelangt. tyom start of the motor pulse / back to "0". After a time interval of 2.125ms V comes FF33 back to ¹¹ O "and FF36 is now ready to return to" 0 ", this happens at the latest 16 ns (^ period of the signal at output" f "of divider 2) after the start of the motor pulse. Resetting FF36 also brings the "a" inputs of AND gates 37 and 38 to ⁿ 0 ". yas interrupts the float pulse. These pulses have a maximum duration of 16 ms in the circuit according to FIG. 3, but they can be interrupted earlier by the appearance of a suitable signal at the output of the level discriminator 103, which is sent to the input "b" of the OR gate 39 is applied and from there arrives at the reset input "c" of FF36.

Die Pegeldiskriminatorschaltung 103 arbeitet in der folgenden li/eise.The level discriminating circuit 103 operates in the following manner.

Die Eingangsspannung gelangt an die Quelle "a" eines N-flOS-Transistors N1, dessen Senke mit der Senke eines P—PlOS-Transistors P1 verbunden ist, wobei die Quelle des letzteren mit dem positiven Pol der Speisungsquelle verbunden ist. Die Transistoren N1 und P1 bilden einen invsrtierenden Uerstärksr mit komplementären FlOS-Transistoren, dessen Ausgang mit dem Eingang einesThe input voltage goes to the source "a" of an N-flOS transistor N1, the drain of which is connected to the drain of a P — PlOS transistor P1, where the source of the latter connected to the positive pole of the supply source is. The transistors N1 and P1 form an invsrtierenden Uerstärksr complementary FlOS transistors, the output of which is connected to the input of a

O ■ i ο ο '3 - 13 -O ■ i ο ο '3 - 13 -

invertierenden Verstärkers 43 verbunden ist, dem ein weiterer invertierender Verstärker £ώ folgt, dessen Ausgang mit dem Eingang "b" dos ODER=Tores 38 und mit den Eingängen "d™ von FF25, FF28, FF31 und FF34 verbunden ist. Die Verstärker 43 und 44 sind ähnlich dem bus den Transistoren N1 und P1 bestehenden Verstärker und weisen gepaarte Transistoren auf. Die Gatterelektroden der Transijtoren N1 und P1 sind mit Binem gemeinsamen Punkt A eines Widerstandsteetzwerkes verbunden, dessen Widerstände aus den Senke-Quellen-Strecken von MOS-Transistoren bestehen, wie dies nachfolgend erläutert wird.inverting amplifier 43 is connected, followed by a further inverting amplifier £ ώ, the output of which is connected to the input "b" dos OR = gate 38 and to the inputs "d ™ of FF25, FF28, FF31 and FF34. The amplifiers 43 and 44 are similar to the bus the transistors N1 and P1 existing amplifier and have paired transistors. The gate electrodes of the transistors N1 and P1 are connected to a common point A of a resistor network whose resistors consist of the sink-source lines of MOS transistors, as explained below.

Mit dem gemeinsamen Punkt A sind die Gatter und Senken dar N-NOS-Transistoren N1 · und ND,5 und der P-PlOS-Transistoren PI ·, P2, P4 und P8 verbunden, deren Qjellen je mit dem Ausgang der ODER-Tore 35, 32, 29 und 26 verbunden sind. Die Quelle von Transistor N1* ist mit dem negativen Pol der Speisequelle verbunden, äährerid die Quells dss Transistors KQ,5 mit dsm inversen Ausgang ⁿs™ von FF33 verbunden ist.The gates and sinks of the N-NOS transistors N1 · and ND, 5 and the P-PlOS transistors PI ·, P2, P4 and P8 are connected to the common point A , 32, 29 and 26 are connected. The source of transistor N1 * is connected to the negative pole of the supply source, the source dss transistor KQ, 5 is connected to dsm inverse output ⁿ s ™ of FF33.

Es ist bekannt, dass die Π05—Transistoren einen Senke/Quellen—Leituert -aufweisen, der abhängig ist von ihren Gatter/Quelle— und Senken/Quellen—Spannungen sowie von ihrer Geometrie. Durch geeignete Kombination ihrer Geometrien kann man Transistoren erhalten, deren Leitwerte, bestimmte Verhältnisse zueinander aufweisen. So sind die Leitwerte der Transistoren P8_f P4 und P2 8 mal, 4 mal bezu. 2 mal höher als jener der Transistoren P1 und P1¹. Analog weist der Transistor NO,5 einen Leitwert auf, der zweimal kleiner ist als jener der Transistoren NI und N1'. Diese Transistoren N und P bilden ein Widerstandsnetzwerk, das gestattet, den Ansprechschwellwert dBr Pegel—Dis— kriminatorschaltung um Null herum einzustellen und zu fixisren. Tatsächlich können die Transistoren P1*_f P2, P4 und P8 durch Anlegen des Pegels "O" und der Transistor N0,5 durch Anlegen des PegBls "1" an die Quellen gesperrt «erden.The 05 transistors are known to have a sink / source conductance that is dependent on their gate / source and sink / source voltages, as well as their geometry. Through a suitable combination of their geometries, transistors can be obtained whose conductance values have specific relationships to one another. Thus, the conductance of the transistors P8 _f P4 and P2 are 8 times, 4 times bezu. 2 times higher than that of transistors P1 and P1 ¹ . Analogously, the transistor NO, 5 has a conductance which is twice smaller than that of the transistors NI and N1 '. These transistors N and P form a resistor network which makes it possible to set and fix the response threshold value dBr level discriminator circuit around zero. In fact, the transistors P1 * _f P2, P4 and P8 can be grounded by applying the level "0" and the transistor N0.5 by applying the level "1" to the sources.

a ···■■ » ■ ·a ··· ■■ »■ ·

nt I I · ■·· t *nt I I · ■ ·· t *

Es sei z.B. angenommen, die einzigen leitenden Transistoren seien PI* und Ν1·. Diese beiden Transistoren bilden ein dem Paar N1 PI identisches Paar. Die Spannung an ihren Gattern entspricht einer Ansprechsehwelle "O" am Eingang "a" von N1:For example, assume that the only conductive transistors are PI * and Ν1 ·. These two transistors form a pair identical to the pair N1 PI. the Voltage at their gates corresponds to a response wave "O" at the input "a" of N1:

N1a = N1«a = DN1a = N1 «a = D

Wenn man den Transistor P2 leitend macht anstelle von Transistor P1·, rirnn wird der Strom in Nl * ansteigen, vieil der Leitwert von P2 grosser ist als jener von PI¹. Die Spannung an den Gattern der Transistoren fixiert sich auf einem leicht höheren Ufert, was den Ansprechschwellwert um den gleichen Betrag ansteigen lässt. Wenn man die vier Transistoren P1 * bis PB leitend macht, erhöht sich der Leitwert um das 15—Fache und die Spannung an den Gattern wird proportional erhöht, Wenn nan unter den binären Verhältnissen susiäsbli» kann εξπ sit X Transistoren 2 Spennurigsschritts erhalten* Is verfliegenden Falle erhält man mit vier Transistoren 16 verschiedene Schritte. Die den 2 Schritten entsprechende maximale Schwellwertspannung muss natürlich höher sein als die gewünschte Schwellwertspannung. Wenn diese Beding gung erfüllt ist, kann man mit einem geeigneten Suchsystem jene binäre Kombination suchen, die dem gewünschten Schuellbfert entspricht.If the transistor P2 is made conductive instead of the transistor P1, the current in Nl * will increase because the conductance of P2 is greater than that of PI ¹ . The voltage at the gates of the transistors is fixed on a slightly higher Ufert, which increases the response threshold by the same amount. If the four transistors P1 * to PB are made conductive, the conductance increases by 15 times and the voltage at the gates is increased proportionally Trap you get 16 different steps with four transistors. The maximum threshold voltage corresponding to the 2 steps must of course be higher than the desired threshold voltage. If this condition is met, a suitable search system can be used to search for the binary combination that corresponds to the desired Schuellbfert.

Es wurde vorher schon gezeigt, dass, uenn FF3 auf "1" geht, die Ausgänge der ODER-Tore 26, 29, 32 und 35 auf "1" gehen, während der inverse Ausgang "e" von FF33 auf "O" ist. Die Transistoren Pi', P2, P4„. P8 und PO,5 sind daher Ifeitend. Die Gatterspannung der Transistoren und folglich die Ansprechspannung sind auf ihrem Maximalwert. Daher ist der Ausgang des Paarss P1 N1 auf "D", wie auch der Ausgang des Verstärkers 44. 2ms später kehrt der Ausgang von FF3 auf "O" zurück, ebenso ist der Ausgang von ODER-Tor 26 auf "0", wobei FF25 auf "O" ist.It was shown before that when FF3 goes to "1", the outputs the OR gates 26, 29, 32 and 35 go to "1" while the inverse output "e" of FF33 is "O". The transistors Pi ', P2, P4 ". P8 and PO, 5 are therefore I accompanying. The gate voltage of the transistors and consequently the response voltage are at their maximum value. Therefore, the output of the pair is P1 N1 to "D", as well as the output of amplifier 44. 2ms later the output returns from FF3 back to "O", also the output of OR gate 26 is to "0", where FF25 is at "O".

- 15 -- 15 -

31 1339031 13 390

Der Transistor P8 uirci nichtleitend, die Spannung an den Gattern fällt um acht Schritte, ebenso die Schujelluertspannung. Wenn diese Spannung unter die Eingangsspannung fällt, uechselt das Signal am Ausgang won Verstärker 44 un& geht auf "1", Zoajs später erhält FF25 einen Taktimpuls und speichert den Zustand am Ausgang des Verstärkers 44 in diesem Zeitpunkt. Wenn also durch Sperren des Transistors PB die Schuellwertspannung unter den Wert der Eingangsspannung sinkt, wird dieser Transistor nach kurzer Zeit aierier leitend _t was erneut ßlnen Schuelluert oberhalb der Eingangsspannung ergibt.The transistor P8 is non-conductive, the voltage at the gates drops by eight steps, as does the Schujelluert voltage. When this voltage falls below the input voltage, the signal at the output of amplifier 44 changes to "1", Zoajs later receives a clock pulse and saves the state at the output of amplifier 44 at this point in time. When the Schuellwertspannung drops ie through blocking of the transistor PB below the value of the input voltage, this transistor becomes conductive after a short time _t which again aierier ßlnen Schuelluert results above the input voltage.

Clan macht also alle 30 Ais aufeinanderfolgend Approximationen, indem man die Transistoren P4, dann P2 und Pl¹sperrt und nötigenfalls wieder leitend macht.So clan makes every 30 Ais successive approximations by, then P2 and Pl ¹ disables the transistors P4 and makes if necessary conductive again.

Als Beispie] soll angenommen werden, dass sich die Eingangsspannung des Ver-Etärkers nach 2ms, rfib» d'.s dem Spulsnstrcrc proportionals Spannung,-auf 10 Spannungsschritten befinde»As an example, it should be assumed that the input voltage of the amplifier is after 2ms, rfib » d'.s voltage proportional to the pulse intensity, -on 10 voltage steps»

Beim Start sind die vier Transistoren P8, P4, P2 und P1· alle leitend, so dass der Schuellu/ert auf 15 Spannungsschritte fastgelegt ist (8+4+2+1). Durch Sperren des Transistors PB geht der Schwellwert auf 7 Spannungsschritte (4+2+1;» Dieser Schuelihjsrt ist Offensicht/ zu tief (7<.1u), so dass der Ausgang von Verstärker 44 auf "1" geht und dann auch FF25, bias PB wieder -leitend macht und den Schuiellwert auf 15 Schritte zurückbringt. Anschliessend u/ird P4 gesperrt. Der Schu/ellwert geht auf 11 Schritte (15-4). Dieser SchuslluertWhen starting, the four transistors P8, P4, P2 and P1 are all conductive, so that the school is almost set to 15 tension steps (8 + 4 + 2 + 1). By When the transistor PB is blocked, the threshold goes to 7 voltage steps (4 + 2 + 1; »This Schuelihjsrt is obvious / too deep (7 <.1u), so that the exit from amplifier 44 to "1" and then also FF25, bias PB again -conductive makes and brings the school value back to 15 steps. Then P4 locked. The school value goes to 11 steps (15-4). This Schuslluert

!,offensichtlich μ
ist Y zu hoch (11>10). Der Ausgang von 44 bleibt daher auf "0", ebenso FF28. Der Schu/elluert bleibt auf 11 Schritten. !, obviously μ
Y is too high (11> 10). The output of 44 therefore remains at "0", as does FF28. The Schu / elluert remains on 11 steps.

Anscnliessend wird P2 gesperrt. Der Schuielluiert geht auf 9 Schritte (11 —2). Der SchuellwBrt ist nun zu tief (9<10), so dass der Ausgang von 44 auf "1" geht und dann auch FF31, was P2 wieder leitend macht und den Schujelluiert auf 11 Schritte zurückbringt. Anschliessend wird P1 gesperrt. Der SchwelluertThen P2 is blocked. The school-leaver goes on 9 steps (11-2). The SchuellwBrt is now too low (9 <10), so that the output from 44 to "1" goes and then also FF31, which makes P2 conductive again and opens the Schujelluiert 11 steps brings back. Then P1 is blocked. The swell

— 16— ο : ι ... j J- 16— ο: ι ... j J

ι ·ι ·

geht auf 10 Schritte (11—1). Es sei angenommen, dass daher der Ausgang von 44 auf "D" bleibt, tbenso FF34. Der Schuellwert ist nun festgelegt und in FF34, FF31, FF28 und FF25 gespeichert, die auf "0", "1", "0" und "1" sind,goes to 10 steps (11-1). Assume therefore that the output of 44 remains on "D", also FF34. The threshold is now set and in FF34, FF31, FF28 and FF25 are stored which are "0", "1", "0" and "1",

LSpannuncfsschritten ι
was dem Wert von Ύ0V* entspricht, wobei einzig die Transistoren PB und P2 leitend sind. Der Sucr "-gang für die Schwellwertspannung läuft ab in der Zeitspanne zwischen 2ms und 2,125 ms nach dem Eintreffen des 1 Hz— Signales in FF3. liilhronC dieser kurzen Zeitspanne hat sich die Eingangs— spannung am Diskriminator praktisch nicht geändert, so dass der Ife^t des Stromes in der Spule zu einem bestimmten Zeitpunkt des Piotorimpulses richtig gespeichert ist. Nach diesen 2,125 ms geht der inverse Ausgang "e" von FF33 auf "1", so dass der Transistor NO,5 gesperrt wird. Der durch die Transistoren P8 und P2 gelieferte Strom muss also vollständig über Transistor N1 ^f fliessen, was in diesem einen zusätzlichen Spannungsabfall bewirkt. Die Spannung an den Gattern der Transistoren nimmt zu, aas die Ansprechschwelle des Diskriminator erhöht. LSvoltage cf steps ι
which corresponds to the value of Ύ0 V *, with only the transistors PB and P2 conducting. The Sucr "-gang for the threshold voltage runs in the time span between 2 ms and 2.125 ms after the arrival of the 1 Hz signal in FF3. During this short time span, the input voltage at the discriminator has practically not changed, so that the Ife ^ t of the current in the coil is correctly stored at a certain point in time of the pilot pulse. After these 2.125 ms, the inverse output "e" of FF33 goes to "1", so that the transistor NO, 5 is blocked so P2 supplied current must flow ^f, which causes an additional voltage drop in this completely transistor N1. the voltage on the gates of the transistors increases, increased aas the response threshold of the discriminator.

Plan speichert also, «ie im Falle von Fig. 3, zunächstj/dem Strom in der Spule zu einem gegebenen Zeitpunkt proportionalen Schwellwert und ändert diesen Schwellwert dann in bekannten Proportionen, indem man auf die Transistoren einwirkt, deren Leitwerte in geeigneter Weise gewählt sind. Im letzteren Falle wirkt man jedoch direkt auf den Schwellwert ein, während man im Falle von Fig. 3 indir&kt eingewirkt hat. indem man die Eingangsspannung des Dis— kriminai-ors verändert hat durch Verändern des Innenwiderstandes der Speiseschaltung der Spule. Beide Wege sind gangbar und führen zum gleichen Resultat. Thus, in the case of FIG. 3, the plan first stores the current in the coil at a given point in time proportional threshold value and then changes this threshold value in known proportions by turning on the transistors acts whose conductance values are selected in a suitable manner. In the latter In the case, however, one acts directly on the threshold value, while in the case of of Fig. 3 has acted indirectly. by taking the input voltage of the dis- kriminai-ors has changed by changing the internal resistance of the supply circuit the coil. Both paths are feasible and lead to the same result.

Die beschriebenen Scheltungen erlauben, einen erfindungsgemässen Pegeldis— kriminator mit regelbarem Schwellwert zu erhalten. Diese Schaltungsart ermöglicht eine Analyse der Stromform in der Spuls sahrdr.d dss Dotorimpulses ■it maximaler Wirksamkeit durchzuführen. Es ist ersichtlich, dass der Aus-The described circuits allow a level dis- get criminator with adjustable threshold. This type of circuit enables an analysis of the current form in the pulse sahrdr.d dss dotor pulse ■ to be carried out with maximum effectiveness. It can be seen that the

O I i J J JuO I i J J Ju

$ ti m ι .«ιf ( t $ ti m ι . « ι f ( t

lift I · · t I § lift I · t I §

tat · · . · t did · ·. · T mm

t title· ait « t title · ait «

III Il . I · « « . I < <III Il. I · ««. I. <<

gang des Verstärkers 44 nach 2,125 me auf "O" ist. Oiessr Ausgang geht auf "1", sobald die Eingangsspannung wieder höher wird als der festgelegte Schwellwert. In diesem Zeitpunkt kehrt FF36 wieder auf "0" zurück und unterbricht den Plotorimpuls. Es ist zu bemerken, dass im Falle der Schaltung nach Fig. 4 der Ansprechschwellwert nach der Speicherung des Stromwertes zu einem bestimmten Zeitpunkt ebenfalls eingestellt werdsn kann, indem man durch logische flittsl die Ausgangssignale der DDER-Tore 26, 29, 32 und 35, welche das Leiten der Transistoren P8, P4, P2 und Pi' steuern, verändert. Auch kann man durch Einfügen eines Addierers zwischen die Einginge dieser DDER-Tore und die direkten Ausgänge "b" von FF25, FF28, FF31 und FF34 den Schiiielluert um eine bekannte Anzahl von Schritten erhohen. Durch Einfügen einer Multiplizierschaltung an der gleichen Stelle kann man den Schwelluert mit einem bekannten Faktor multiplizieren.output of the amplifier 44 is "O" after 2.125 me. The output goes to "1" as soon as the input voltage is again higher than the defined threshold value. At this point in time FF36 returns to "0" and interrupts the plotter pulse. It should be noted that in the case of the circuit of Fig. 4, the response threshold can werdsn also set at a specific time after storing the current value, by using logical flittsl the output signals of Dder gates 26, 29, 32 and 35, to which control the conduction of transistors P8, P4, P2 and Pi '. By inserting an adder between the inputs of these DDER gates and the direct outputs "b" of FF25, FF28, FF31 and FF34, the switching value can be increased by a known number of steps. By inserting a multiplier circuit at the same point, the threshold can be multiplied by a known factor.

In den beschriebenen Fällen wird das Ausgangssignal des Pegeldiskriminators direkt verwendet zum Unterbrechen des Piotorimpulses, dies ist aber nicht zwingend notwendig. Plan könnte tatsächlich auch weiter entwickelte Analyse— mittel für das Ausgangssignal des Diskritninators verwenden, welche nur indirekt auf die Dauer dss Piotorimpulses einwirken oder welche z.B. lediglich die Uehsrtifachung gewisser Parameter der Arbeitsweise des Rotors aus Sicherheitsgründen gestatten und nur auf den Dauer der !"iotorimpulse einwirken, wenn es nötig ist.In the cases described, the output signal of the level discriminator used directly to interrupt the pilot pulse, but this is not mandatory. Plan could actually also include more advanced analysis— Use means for the output signal of the discriminator, which only indirectly act on the duration of the pilot pulse or which e.g. only the multiplication of certain parameters of the operation of the rotor for safety reasons and only act for the duration of the! "iotor impulses, if it is necessary.

Endlich ist noch zu bemerken, dass der für die Festlegung der Ansprechschwelle verwendete bestimmte Zeitpunkt nicht unbedingt ein fester Zeitpunkt sein muss. Obwohl in den beschriebenen Fällen ein fester Zeitpunkt (2ms) nach Beginn des ftotorimpulses gewählt wurde, wäre es auch möglich, irgend einen andern entsprechenden Zeitpunkt zu wählen, z.B. einen charakteristischen Punkt der Kennlinie des Stromes wie der Punkt A, in welchem der Spulenstrom zu sinken beginnt. Finally it should be noted that the one for setting the response threshold The specific point in time used does not necessarily have to be a fixed point in time. Although in the cases described a fixed point in time (2 ms) was chosen after the start of the motor impulse, it would also be possible to use any other appropriate time To select a point in time, e.g. a characteristic point on the characteristic curve of the current such as point A, at which the coil current begins to decrease.

- 1B -- 1B -

31103303110330

t.4·· ■ ·<· ■t.4 ·· ■ · <· ■

, oder der Punkt B_f in welchem der Spulenetrora erneut zu steigen beginnt. Diese Punkte A und B können sich gegenüber dem Beginn des PiotorimpulsBS wegen Veränderungen der flotorlast oder der Speisespannung verschieben. Diese Punkte ergeben eich zuifi Zeitpunkt, in welchem die erste Ableitung 'des Stromes durch Null geht und konnten auf diese Weise bestimmt werden., or the point B _f in which the Spulenetrora begins to rise again. These points A and B can shift in relation to the beginning of the rotor pulse BS due to changes in the rotor load or the supply voltage. These points result at the point in time at which the first derivative of the current goes through zero and could be determined in this way.

Claims

3113390

PATB TASK PREDICTIONS

j 1. ^ Electronic timepiece with a, a coil having a stepping motor, which has a motor control circuit for delivering a motor pulse to the said coil, characterized in that it further has means responsive to the level of the current in said coil, to a Output signal when the level I of the mentioned current exceeds an adjustable response threshold value, further to ', en level of the current responding means to set the mentioned response threshold value, v: whether these means respond at a given point in time of the motor pulse, and finally to that called output signal responsive means to the
To control the duration of the said motor pulse.

2. Timepiece according to claim 1, characterized in that the given Point in time corresponds to a fixed point in time after the start of the motor pulse.

3 = timing device according to claim 1, - characterized / that the given Time corresponds to a time at which the current in the motor coil begins to decline or to rise again.

4. Timepiece according to claim 1, characterized in that the means
for setting the response threshold value have means for storing the current level at the given point in time mentioned.

5. Timepiece according to claim 4, characterized in that said Storage means have logical storage means.

'6. Timepiece according to claim 4, characterized in that said Storage means have at least one storage capacitor.

7. Timepiece according to claim 1, characterized in that said Have means for setting the response threshold value semiconductor elements, the geometries of which are selected in such a way that their conductance values have certain relationships with one another.

■ ι

8. Timepiece according to claim 7, characterized in that the Conductance values of the semiconductor values mentioned in relation to one another according to a geometrical one Behave in a row.

9. Timepiece according to claim 7, characterized in that it comprises logical storage means, wherein the said conductor elements Ha lb least indirectly annte ger with dsn ^ logical storage means are connected.

10 time measuring device - »-. Rh claim 5, characterized in that the semiconductor element.e A resistor network is inserted for the determination a reference voltage.

11. Timepiece according to claim 10, characterized in that said Resistance network determines a reference current.

12. Timepiece according to claim 1, characterized in that the on means responding to the output signal to interrupt the motor pulse.