DE3115379C2

DE3115379C2 - Programmable control for linking input signals to output signals according to a ladder diagram

Info

Publication number: DE3115379C2
Application number: DE19813115379
Authority: DE
Inventors: Yoshihiko Numazu Okayama; Junichi Sasaki
Original assignee: Toshiba Machine Co Ltd
Current assignee: Shibaura Machine Co Ltd
Priority date: 1980-04-17
Filing date: 1981-04-16
Publication date: 1985-07-25
Also published as: DE3115379A1

Abstract

Die Relaisleiterschaltung weist n Zeilen und m Spalten auf, wobei n und m ganze Zahlen sind. Der resultierende Zustand hängt von dem Schaltzustand (geöffnet oder geschlossen) der Kontakte der Relaisleiterschaltung ab. Kontaktdaten, die die Art und das Arbeiten (Operation) der Kontakte jeder Spalte der Relaisleiterschaltung betreffen, werden in einem ersten Speicher (101) gespeichert. Verzweigungsdaten, die die Art des Verzweigungskontaktes jeder Spalte betreffen, werden in einem zweiten Speicher (102) gespeichert. An den Kontaktdaten und den Verzweigungsdaten jeder Spalte werden beginnend mit der ersten Zeile bis zur letzten Zeile logische Operationen mittels einer Gatterschaltung (111 bis 116, 121 bis 124) in einer solchen Weise ausgeführt, daß zum Schluß alle Spalten der Relaisleiterschaltung den logischen Operationen unterzogen worden sind.The relay conductor circuit has n rows and m columns, where n and m are integers. The resulting state depends on the switching state (open or closed) of the contacts of the relay conductor circuit. Contact data relating to the type and operation (operation) of the contacts of each column of the relay conductor circuit are stored in a first memory (101). Branch data relating to the type of branch contact of each column are stored in a second memory (102). On the contact data and the branch data of each column, logical operations are carried out starting with the first row to the last row by means of a gate circuit (111 to 116, 121 to 124) in such a way that all columns of the relay conductor circuit are finally subjected to the logical operations are.

Description

a) die Gattereinrichtung (G(i)) einer Spalte / des Kontaktplans umfaßt für jede Zeile j eine CJatterschaltungsgruppe. a) the gate device (G (i)) of a column / of the ladder diagram comprises a C-gate circuit group for each row j.

b) die Gatterschaltungsgruppc der Spalte / und Zeile j enthält eine Ofl-Gatlerschaltung (103-2) mit invertierenden Eingängen, eine erste, zweite und eine dritte NAND-Gatterschaltung (104-2, 105-2,106-2).b) the gate circuit group of column / and row j contains an Ofl gate circuit (103-2) with inverting inputs, a first, second and a third NAND gate circuit (104-2, 105-2, 106-2).

c) ein erster Eingang der ΟΛ-Gatterschallung (103-2) der Gatterschaltüngsgruppe der Spalte i und Zeile j ist mit dem Ausgang der dritten NAND-Gatterschaltung (106-1) der Gatlcrschaltungsgruppe der gleichen Spalte ; unJ der vorangehenden Zeile j-\ verbunden, ein zweiter und dritter Eingang sind mit den Ausgängen derc) a first input of the ΟΛ gate circuit (103-2) of the gate circuit group of column i and row j is connected to the output of the third NAND gate circuit (106-1) of the gate circuit group of the same column; unJ of the previous line j- \ connected, a second and third input are with the outputs of the

ca) Kontaktdaten der Kontakte einer jeden Spalte sequentiell, beginnend mit der ersten Zeile bis zur Zeile n, in eine erste Speichereinrichtung eingetragen werden,ca) contact details of the contacts of each column are entered sequentially, starting with the first row up to row n, in a first memory device,

cb) die Verzweigungsdaten einer jeden Spalte sequentiell, beginnend mit der ersten Zeile bis zur Zeile n-1, in eine zweite Speichereinrichtung eingetragen werden,cb) the branch data of each column sequentially, starting with the first row up to line n-1, are entered in a second memory device,

cc) der Inhalt der beiden Speichereinrichtungen u A der Ausgangszustand der vorangehenden Spalten parallel mit Hilfe einer Gatttreinrichtuirg verknüpft wird und am Ausgang der Gatiereinri<*htung der Ausgangszustand der Spalte abliegt,cc) the content of the two storage devices u A the output status of the preceding columns is linked in parallel with the aid of a gate device and the output status of the column is stored at the output of the gate device,

d) am Anfang der Abarbeitung des Kontaktplans werden die erste und die zweite Speichereinrichtung durch Voreinstellung auf logisch »0« gelöscht,d) at the beginning of the processing of the ladder diagram, the first and the second memory device deleted by presetting to logic »0«,

gekennzeichnet durch die Merkmalecharacterized by the features

e) die erste Speichereinrichtung {iO\(i)), die zweite Speichereinrichtung (iO2(i)) und die Gattereinrichtung (G(i))sind in gleicher Anzahl m wie die Spalten vorgesehen und den m Spalten einzeln derart zugeordnet, daß die logische Verknüpfung der Kontaktdaten (DATX) und Verzweigungsdaten (DAT2) für alle Spalten gleichzeitig erfolgt,e) the first memory device {iO \ (i)), the second memory device (iO2 (i)) and the gate device (G (i)) are provided in the same number m as the columns and are individually assigned to the m columns in such a way that the Logical linking of the contact data (DATX) and branching data (DAT2) for all columns takes place at the same time,

f) die jeder ersten Speichereinrichtung (101(7^ zugeführten Kontaktdaten (DA TI) werden gebildet durch die Verknüpfung der Eingangssignale und der Kontaktbeschreibung, f) the contact data (DA T I) supplied to each first storage device (101 (7 ^) are formed by linking the input signals and the contact description,

g) jeder Gattereinrichtung (G(i)) wird der Ausgangszustand im Kontaktplan der vorangehenden Spalte zugeführt,g) each gate device (G (i)) is supplied with the initial state in the ladder diagram of the previous column,

h) jede erste und zweite Speichereinrichtung (101 (7/ i02(i)) weist Schieberegister zur seriellen Eingabe und zur parallelen Ausgabe auf.h) each first and second memory device (101 (7 / i02 (i)) has shift registers for serial input and for parallel output.

2. Programmierbare Steuerung nach Anspruch I. dadurch gekennzeichnet, daß die Vcrzweigungsdalen (DAT2) in den im Speicher (303) gespeicherten f-'olgeprogrammbcfchlcn enthalten sind.2. Programmable controller according to claim I. characterized in that the branching points (DAT2) are contained in the subsequent program bcfchlcn stored in the memory (303).

3. Programmierbare Steuerung nach Anspruch I. dadurch gekennzeichnet, daß die Folgcprogrammbefehle Adressen für Eingiibcvorrichlungcr. und Ivw. oder Ausgabevorrichtungen, die Kontaktbe3. Programmable controller according to claim I. characterized in that the follow-up program commands Addresses for input devices. and Ivw. or output devices, the Kontaktbe

(104-2, 105-2) der Gatterschallungsgruppc der Spalte /und Zeile j verbunden, der Ausgang der OÄ-Gatterschaltung der Gatterschaltungsgruppe der Spalte / und Zeile j (103-2) ist verbunden mit jeweils dem ersten Eingang(104-2, 105-2) of the Gatterschallungsgruppc the column / and row j , the output of the OÄ gate circuit of the gate circuit group of the column / and row j (103-2) is connected to the first input

ca) der erstenvNAND-Gatterschaltung (104-2), die der Gatterschaltungsgruppe der folgenden Spalte / + 1 und derselben Zeile j angehört,ca) the first vNAND gate circuit (104-2) which belongs to the gate circuit group of the following column / + 1 and the same row j ,

cb) der zweiten NAND-Gatterschaltung (105-1). die der Gatterschaltungsgruppc derselben Spalte /und vorangehenden Zeile j — 1 angehört, undcb) the second NAND gate circuit (105-1). which belongs to the gate circuit group of the same column / and the preceding row j- 1, and

cc) der dritten NAND-Gatterschaltung (106-2). die der Gatterschaltungsgruppc derselben Spalte / und derselben Zeile j angehört,cc) the third NAND gate circuit (106-2). which belongs to the gate circuit group c of the same column / and the same row j,

d) der zweite Eingang der ersten **AND-Gatterschaltung (104-2) der Gattcrschaltungsgruppe der Spalte / und Zeile j ist mil der ersten Speichereinrichtung (\0\(i))der Spalte /derart verbunden, daß die gespeicherten Koniaktdalcn der Zeile ,/empfangen werden können.
e) die zweiten Eingänge der zweiten und dritten NAND-Gatterschaltung (106-2) der Gatterschaltungsgruppe der Spalte /und Zeile y sind mit der zweiten Speichereinrichtung (102^/^dcr Spalte /^/derart verbunden, daß die gespcichcrten Verzweigungsdaten der Zeile j empfangen werden können.d) the second input of the first ** AND gate circuit (104-2) of the gate circuit group of column / and row j is connected to the first memory device (\ 0 \ (i)) of column / in such a way that the stored contacts of the row , / can be received.
e) the second inputs of the second and third NAND gate circuit (106-2) of the gate circuit group of column / and row y are connected to the second memory device (102 ^ / ^ of column / ^ / in such a way that the stored branching data of row j can be received.

Die Erfindung bezieht sich auf eine programmierbare Steuerung zur Verknüpfung von Eingangssignal n\ Ausgangssignalen nach einem Kontaktplan gemäß dem Oberbegriff des Anspruchs I.The invention relates to a programmable controller for linking input signal n \ output signals according to a ladder diagram according to the preamble of claim I.

bo Steuerungen oder Sleucrungsgcrätc. bei denen lüngangssignale nach einem Kontaklplan verknüpft sind, mit komplizierten Rclaissysicmcn. die Rclaiskeiieuschaltungcn oder Relaisleiterschaltiingcn genannt werden, sind allgemein bekannt. Wenn es bei diesen Steue-bo controls or sleucrungsgcrätc. at which start signals are linked according to a Kontaklplan, with complicated Rclaissysicmcn. the Rclaiskeiieeschaltungcn or relay conductor circuits are called, are well known. If these control

b5 rungsgeraten erforderlich ist. ein Teil der Relaisiciierschaltting zu ändern, muß man auch verschiedenartige andere, zugeordnete Teile andern. Fine derariige Änderung ist daher äußerst mühsam.b5 is required. part of the relay switching To change, one must also change various other, associated parts. Fine such change is therefore extremely troublesome.

Um den erläuterten Nachteil zu überwinden, hat man programmierbare Steuerungen entwickelt Bei dieser Art von Steuerungen oder Steuerungsgeräten benutzt man den Kontaktplan nicht mehr in Form von Hardware, sondern man speichert ein Sequenz- oder Folgesteuerprogramm in Form von Software.In order to overcome the disadvantage discussed, programmable controls have been developed for this Type of controls or control devices, the ladder diagram is no longer used in the form of hardware, instead, a sequence or sequential control program is saved in the form of software.

F.ine Steuerung der eingangs genannten Art ist durch die DIi-OS 27 44 434 bekannt und weist diese Eigenschaft auf. Die Abarbeitung des Kontaktplans wird dort spaltenweise durchgeführt Innerhalb einer Spalte wird unterschieden zwischen den Kontakten und Verzweigungen. Dabei werden zur Beschreibung der Kontakte und der Verzweigungen Digitalwörter verwendet die in einem Speicher abgelegt werden. Die Verknüpfung der Kontaktzustände und der Verzweigungsdaten zu Ausgangszuständen der Spalten wird mit einer Gatterschaltung durchgeführt Diese Gatterschaltung wird mit Daten versorgt aus zwei Speichereinheiten. Die erste dieser beiden Speichereinheiten wird mit dem Zustand der einzelnen Kontakte einer Spalte geladen, wobei pro Zeile des Kontaktplans ein Speicherelement vorhanden ist. In die zweite Speichereinheit werden die Ve.-zweigungsdaten geladen. Das Laden der beiden Speichereinhcitcn wird gleichzeitig durchgeführt, wobersequentiell Kontaktzustand und Verzweigungsbedingung Zeile für Zeile in die Speichereinheiten eingetragen werden. Die Adressierung der einzelnen Speicherelemente wird von einem Zähler übernommen. Das von der Gatterschaltung gelieferte Verknüpfungsergebnis wird in eine dritte Spcichercinheit geladen und während eier Zeit gespeichert, während der die nächste Spalte verarbeitet wird. Der den Ausgangszustand der vorangehenden Spalte darstellende Inhalt der dritten Speichereinheit wird zur Verarbeitung mit den die nächste Spalte betreffenden Inhalten der ersten und zweiten Speichereinheil zurückgeführt. Der bei dieser Verarbeitung gewonnene Ausgangszustand der nächsten Spalte .wird dann wiederum in die dritte Speichereinheit geladen. Als Anfangszustand der Verarbeitung eines Kontaktplans werden alle Speicherelemente der dritten Speichereinheit auf logisch »1« gesetzt. Alle Speicherelemente der ersten und zweiten Speichereinheit werden vor dem jeweiligen Laden mit den Daten für die hächste Spalte durch Voreinstellung auf logisch »0« gelöscht Zur Realisierung der einzelnen Speicherelemente der Speichereinheilen sind FhpNops in Betrach«. gezogen.F. a control of the type mentioned at the beginning is through the DIi-OS 27 44 434 known and has this property. The processing of the ladder diagram is carried out there Carried out in columns Within a column, a distinction is made between contacts and branches. Digital words are used to describe the contacts and the branches in be stored in a memory. The linking of the contact states and the branching data to initial states of the columns is carried out with a gate circuit This gate circuit is with data supplied from two storage units. The first of these two storage units is with the state of the individual contacts of a column are loaded, one storage element being available per row of the ladder diagram is. The Ve.-branch data loaded. Loading the two storage units is performed simultaneously, sequentially contact state and branch condition line for Line can be entered in the storage units. The addressing of the individual storage elements is carried out by taken over by a counter. The combination result supplied by the gate circuit is transferred to a third Memory unit loaded and saved for a while, during which the next column is processed. The initial state of the previous one The content of the third memory unit representing the column is used for processing with those relating to the next column Contents of the first and second memory units returned. The one obtained from this processing The initial state of the next column is then again loaded into the third memory unit. As an initial state the processing of a ladder diagram are all memory elements of the third memory unit set to logical "1". All storage elements of the first and second storage units are saved before the respective one Loading with the data for the next column deleted by presetting to logical "0" For implementation of the individual storage elements of the storage units are FhpNops in view «. drawn.

Angesichts der sequentiellen Abarbeitung des Kcnlaktplans Spalte für Spalte und des damit verbundenen sequentiellen I öschcns und Ladens der Speichereinheiicti ist die AbiirbcitiiPSisgesehwindigkeil begrenzt. Darüber hinaus sind ausgehend von einer Verzweigung keine Rückführungen zu vorangehenden Spalten in nachfolgenden Zeilen möglich. Schließlich hat die Gatterschaltung der bekannten Steuerung trotz der Verwendung von Kontnkt- und Verzweigungsdaten einen relativ komplexen Aufbau. Dies ist darauf zurückzuführen, daü allen Zeilen jeder Spalte ein einziger die Kontaktbeschreibung vornehmender Identifizierungscode zugeordnet ist. Bei vier Zeilen gibt es bereits 16 verschiedene Kontaktbcschrcibungsmuster und damit Identifizierungscodcs. Die Folge davon sind lange Befehlswörter und eine große Anzahl von Signalen, die zur Ermittlung des Ausgangs/.uslandcs für jede Zeile der betrachteten Spulte miteinander logisch vcrkniipfi werden müssen.In view of the sequential processing of the menu plan Column by column and the associated sequential erasing and loading of the storage units the AbiirbcitiiPSisgesewwindigkeil limited. About that in addition, starting from a branch there are no returns to previous columns in subsequent columns Lines possible. Finally, the gate circuit has the known control in spite of its use of contact and branch data has a relatively complex structure. This is due to, so that a single identification code making the contact description is assigned to all lines of each column is. With four lines there are already 16 different ones Contact description patterns and thus identification codes. The consequence of this are long command words and a large number of signals that are required for determination of the output / .uslandcs for each line of the Coils must be logically linked with one another.

Der Erfindung liegt die Aufgabe zugrunde, für eine b5 programmierbare Steuerung der eingangs genannten Λπ bei einer einfachen Datenversorgung der Funktionseinheiten die Abarbeiiuntisgcschwindigkcit des Kontaktplans zu erhöhen.The invention is based on the object for a b5 programmable control of the aforementioned Λπ with a simple data supply of the functional units the processing speed of the Ladder increase.

Diese Aufgabe wird durch die kennzeichnenden Merkmale im Anspruch 1 gelöstThis object is achieved by the characterizing features in claim 1

In vorteilhafter Weise werden die Ergebnisse der eine Leiterschaltung simulierenden logischen Operationen im wesentlichen gleichzeitig gewonnen werden können, nachdem die Kontaktdaten und die Verzweigungsdalen aller Spalten der Lciterschaltung in die ersten Speichereinrichtungen und zweiten Speichereinrichtungen der m Einheiten des Operationsgeräts eingegeben sind. Im Hinblick auf das im wesentlichen gleichzeitige Auftreten der Ausgangszustände der Spalten ist es auch möglich, im Kontaktplan Rückführungen zu vorangehenden Spalten vorzusehen. Die Ausbildung der erfindungsgemäßen Steuerung gestattet es auch, die Befehlswörter so aufzubauen, daß sie unabhängig von der Anzahl der Zeilen gleich lang bleiben. Bei einer Erhöhung der Anzahl der Zeilen ist es im wesentlichen lediglich erforderlich, die Kapazität der Schieberegister zu vergrößern.The results of the logic operations simulating a conductor circuit are advantageously used can be obtained essentially simultaneously after the contact details and the branching dalen of all columns of the liter circuit in the first memory devices and second storage means of the m units of the operating apparatus are inputted. in the With regard to the essentially simultaneous occurrence of the initial states of the columns, it is also possible in the ladder diagram, returns to the previous columns must be provided. The formation of the invention Control also allows the command words to be structured in such a way that they are independent of the number of Lines remain the same length. If the number of lines is increased, it is essentially only necessary to to increase the capacity of the shift registers.

Zweckmäßige Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeic¹: eil. Advantageous embodiments of the invention are in the dependent claims gekennzeic ^1: eil.

Die Erfindung wird im folgenden an Hand von Zeichnungen beispielshalber erläutert. Es zeigenThe invention is explained below by way of example with reference to drawings. Show it

F i g. 1 und 2 Beispiele bekannter Relaisleiterschaltungen, F i g. 1 and 2 examples of known relay conductor circuits,

Fi^.3 eine der Leiterschaltung nach der Fig.2 entsprechende Schaltmatrix,Fi ^ .3 one of the conductor circuit according to Figure 2 corresponding Switching matrix,

Fig.4a ein Schallbild, bei dem eine Relaislciterschaltung in Matrixelemente unterteilt ist,4a shows a sound image in which a relay circuit is divided into matrix elements,

Fig.4b ein Schaltbild, bei dem die in der Fig.4a dargestellte Schaitmatrix in einen Eingangsabschnitt und einen Ausgangsabschnitt unterteilt ist,Fig.4b is a circuit diagram in which the in Fig.4a The switching matrix shown is divided into an input section and an output section,

Fig. 4c ein Schaltbild mit einem in einen Kontaktabschnitt und einen Verzweigungsabschnitt unterteilten Teil des Eingangsabschnitts der Schaltmatrix,4c is a circuit diagram with an in a contact section and a branch section dividing part of the input section of the switch matrix,

Fig.4d ein Schaltbild mit einem in einen Ausgangssteuerabschnitt und einen Verzweigungsabschnitt unterteilten Teil des Ausgangsabschnitts der Schaltmatrix,4d is a circuit diagram with an output control section and a branch section dividing part of the output section of the switch matrix,

F i g. 5a eine schematische Darstellung einer gewöhnlichen Zusammensetzung von Programmbefehlswörtern, die zur Ausführung der Erfindung benötigt weruen, F i g. 5a is a schematic representation of a common composition of program command words, which are required to carry out the invention,

F i g. 5b ein Beispiel, bei dem jedes der Befehlswörter aus 16 Bits zusammengesetzt ist,F i g. 5b shows an example in which each of the command words is composed of 16 bits,

Fig. 6 eine Tabelle mit Bitzusammensetzungen und Funktionen für verschiedenartige Eingangs/Ausgangssteuerdaten, 6 shows a table with bit compositions and Functions for various types of input / output control data,

Fig.7 verschiedenartige Symbole zur Darstellung verschiedenartiger Befehlswörter,7 different symbols for the representation of different command words,

Fig. 8a ein weiteres Beispiel einer Relaisleiterschaltung, 8a shows a further example of a relay conductor circuit,

Fig.8b Programmierverfahren bei Anwendung auf die in der F i g. 8a dargestellte Relaisleiterschaltung,Fig.8b Programming procedure when applied to the in the F i g. 8a relay conductor circuit shown,

Γ i g. 9 eine Darstellung einsr gewöhnlichen Relaisleiterschaltung, bei der Kontaktdaten und Verzweigungsdaten in einer vei allgemeinerten Weise dargestellt sind, Γ i g. Fig. 9 is an illustration of an ordinary relay ladder circuit in which contact details and branch data are shown in a generalized manner;

Fig. 10 ein Blockschaltbild einer Logikoperationsschaltung für eine Steuerung,Fig. 10 is a block diagram of a logic operation circuit for a controller,

Fig. 11 ein Blockschaltbild einer Logikoperationsschaltung in einer mehr allgemein gehaltenen Form,11 is a block diagram of a logic operation circuit in a more generalized form;

Fig, Yl ein Blockschaltbild zur Erläuterung der Gesamtoperation der Steuerung,Fig, Yl is a block diagram to explain the overall operation of the controller,

Fig. 13 ein Zeittaktdiagramm verschiedenartiger Signale, die in der Logikoperationsschallung auftreten.13 is a timing diagram of various signals; which occur in the logic operation sound.

Fig. 14 ein Schaltbild einer Logikoperationsschaltung einer Steuerung, das ein Ausführungsbeispiel der Erfindung darstellt.14 is a circuit diagram of a logic operation circuit of a controller embodying an embodiment of FIG Invention represents.

Fig. 15 ein Blockschaltbild der bei dem Ausführungs-Fig. 15 is a block diagram of the embodiment

beispiel der Erfindung benutzten Logikoperationsschaltung in vereinfachter Form,Example of the invention used logic operation circuit in simplified form,

Fig. 16 ein Blockschaltbild einer bei dem Ausführungsbeispiel der Erfindung benutzten Schaltung zur Bereitstellung verschiedenartiger Taktsignale,Fig. 16 is a block diagram showing one in the embodiment the circuit used in the invention to provide various types of clock signals,

Fig. 17 ein Blockschaltbild des Gesamtaufbaus des Ausführungsbeispiels der Erfindung,Fig. 17 is a block diagram showing the overall structure of the Embodiment of the invention,

Fig. 18 ein Zeittaktdiagramm zur Erläuterung der Arbeitsweise des Ausführungsbeispiels der Erfindung ur?dFig. 18 is a timing diagram for explaining the Operation of the embodiment of the invention and? D

Fig. 19 ein Blockschaltbild eines weiteren Beispiels der beim Ausführungsbeispiel der Erfindung benutzten Logikoperationsschaltung.Fig. 19 is a block diagram showing another example the logic operation circuit used in the embodiment of the invention.

Im folgenden soll ein bevorzugtes Ausführungsbeispiel der Erfindung erläutert werden. Zunächst soll allerdings das Grundprinzip einer programmierbaren Steuerung der eingangs genannten Art näher beschrieben werden.A preferred embodiment of the invention will be explained below. First, however the basic principle of a programmable controller of the type mentioned in more detail will.

Die Fi g. 2 zeigt ein Beispiei eines Kontaktpians, der im folgenden als Relaisleiterschaltung bezeichnet werden soll. In dieser Schaltung sind X 1 bis X 15 Relaiskontakte, die normalerweise geöffnet oder geschlossen sind, und Vl sowie V2 sind Ausgangsclementc, die erregt oder eingeschaltet sind, falls die Potentiale an Stellen P 1 und P2 gleich dem Potential an einer Leitung LO ist.The Fi g. 2 shows an example of a contact pin which is to be referred to in the following as a relay conductor circuit. In this circuit, X 1 to X 15 are relay contacts that are normally open or closed, and Vl and V2 are output elements that are energized or switched on if the potentials at points P 1 and P2 are equal to the potential on a line LO .

Die Fig.3 zeigt ein Netzwerk in Form einer Matrix, die die in der Fig.2 dargestellte Relaisleiterschaltung simuliert. In der F i g. 3 bedeuten leere oder weiße Kreise 11 Schalter, die stets im ausgeschalteten oder geöffneten Zustand sind, q ergestrichene Kreise 12 (Kreise mit einem Querstrich) Schalter, die Relaiskontakten entsprechen, und volle oder schwarze Kreise 13 Schalter, die stets im eingeschalteten oder geschlossenen Zustand sind.3 shows a network in the form of a matrix, the relay conductor circuit shown in Figure 2 simulated. In FIG. 3 mean empty or white circles 11 switches, which are always switched off or open State are, q crossed circles 12 (circles with a dash) switches that correspond to relay contacts, and full or black circles 13 switches that are always on or closed are.

Gleichermaßen stellen quergestrichene Rechtecke 14 und 15 Detektoren dar, die den Ausgangselementen Y1 und V2 erüsTechers und leere oder weiße Rechtecke 16 stellen Detektoren dar, die stets im ausgeschalteten oder geöffneten Zustand sind. Die durch quergestrichene Rechtecke 14 und 15 dargestellten Detektoren befinden sich im geschlossenen oder eingeschalteten Zustand, v.enn die Potentiale an Stellen 14a und 15a gleich dem Potential an einer Netz- oder Versorgungsleitung 12 sind.Likewise, cross-slashed rectangles 14 and 15 represent detectors which erüsTechers the output elements Y 1 and V2, and empty or white rectangles 16 represent detectors which are always switched off or open. The detectors represented by cross-cut rectangles 14 and 15 are in the closed or switched-on state, v. When the potentials at points 14a and 15a are equal to the potential on a mains or supply line 12.

Ein Vergleich zwischen den F i g. 2 und 3 läßt erkennen, daß eine praktische Relaisleiterschaltung, wie sie in der F i g. 2 dargestellt ist. durch ein in der F i g. 3 gezeigtes matrixförmiges Netzwerk ersetzt werden kann, das, wie oben beschrieben. Schalter an Stellen hat, die den Stellen der Matrixelemente entsprechen.A comparison between the F i g. 2 and 3 it can be seen that a practical relay conductor circuit as shown in the F i g. 2 is shown. by a in the F i g. 3 shown matrix-shaped network can be replaced, which, as described above. Has switches in positions that correspond to the positions of the matrix elements.

Zieht man ein Schdltnetzwerk in Matrixform heran, im folgenden Schaltmatrix genannt, bei dem die Schalter entsprechend der Darstellung nach der Fig.3 in einer zweidimensionaien Weise angeordnet sind, kann man die oben beschriebenen komplizierten Verfahren beim Erstellen von Foige- oder Sequenzprogrammen für die Relaisleiterschaltung nach der F i g. 2 vollkommen überwinden. Den Zustand der Ausgangselemente Y1 und V 2 kann man insbesondere durch die Verwendung von EIN-AUS-Daten für die Kontakte bestimmen, die in der Schaltmatrix nach der F i g. 3 durch die schräg gestrichenen Kreise 12 dargestellt werden.If you use a switching network in matrix form, hereinafter referred to as a switching matrix, in which the switches are arranged in a two-dimensional manner as shown in FIG the F i g. 2 completely overcome. The state of the output elements Y 1 and V 2 can be determined in particular through the use of ON-OFF data for the contacts that are shown in the switching matrix according to FIG. 3 are represented by the slanted circles 12.

Die F i g. 4a bis 4d zeigen Schaltbilder oder Diagramme, die zur F.rläutcrung der bei der Erfindung vcrwcnticicn ! .o^ikooeruiion iiicncfi D'c Fi** 4« !äßt erkennen, daß eine Relaisleitcrschaltung. die aus normalerweise geöffneten Kontakten XX bis XIl und Ausgangselemenien Vl und Y2 besteht, durch unterbrochene Linien in Matmelementc aus vier Zeilen und sechs Spalten unterteilt ist. Aus der F i g. 4b geht hervor, daß die gleiche Relaisleitcrschaltung in einen Eingangsabschnitt und einen Ausganysabschnitt unterteilt ist, wie es durch unterbrochene Linien dargestellt ist. Die F i g. 4c zeigt, daß ein Teil der //-ten Spalte des in der F i g. 4b dargestellten Eingangsabschnitts weiter unterteilt ist, und zwar in einen Kontaktabschnitt und einen Verzweigungsabsehnitt, wie es ebenfalls durch unterbrochene Linien dargestellt ist. Die Fig.4d zeigt, daß ein Teil der letzten Spalte, die dem in der F i g. 4b dargestellten Ausgangsabschnitl entspricht, weiter unterteilt ist. und zwar in einen Ausgangssteucrabschnitt und in einen Verzweigungsabsehnitt.The F i g. 4a to 4d show circuit diagrams or diagrams which are used to explain the functions used in the invention! .o ^ ikooeruiion iiicncfi D'c Fi ** 4 «! shows that a relay conductor circuit. which consists of normally open contacts XX to XIl and output elements Vl and Y2 , is divided by broken lines in Matmelementc of four rows and six columns. From FIG. 4b it can be seen that the same relay conductor circuit is divided into an input section and an output section, as shown by broken lines. The F i g. 4c shows that part of the // th column of the in FIG. 4b is further subdivided into a contact section and a branch section, as is also shown by broken lines. FIG. 4d shows that part of the last column, which corresponds to that in FIG. 4b corresponds to output section shown, is further subdivided. namely in an output control section and in a branch section.

!5 Unter der Annahme, daß dor in der Fig. 4b dargestellte Eingangsabschnitt m Zeilen und η Spalten aufweist, hat die für einen in der F i g. 4c dargestellten Kontakt Xm. η des in der Fig.4b gezeigten Eingangsabschnitts auszuführende logische Operation eine der ioigenden fünf Muster:5 Assuming that the input section shown in FIG. 4b has m rows and η columns, the for one in FIG. 4c illustrated contact Xm. η of the input section shown in FIG.

(1) Berechne ein logisches Produkt von Xm. η und dem Operationsergebnis von Xm. (n — 1).(1) Compute a logical product of Xm. η and the operation result of Xm. (n - 1).

(2) Berechne ein logisches Produkt aus der Umkehr von Xm, η und dem Operationsergebnis von \m. (2) Compute a logical product of the inverse of Xm, η and the operation result of \ m.

(3) Verwende das Operationsergebenis von Xm. (n — 1/ wie es ist (wo Xm. η permanent EIN ist).(3) Use the operation result of Xm. (n - 1 / as it is (where Xm. η is permanently ON).

(4) Das Operationsergebnis für Xm. η wird AUS (wo Xm. π permanent AUS ist), und(4) The operation result for Xm. η goes OFF (where Xm. π is permanently OFF), and

(5) Verwende ein anderes Operationsergebnis (gemäß der Beschaffenheit oder Art von Xm. n). (5) Use a different surgical outcome (according to the nature or type of Xm. N).

Verwendet man Zwischenspeicher, beispielsweise Flipflops oder Register, werden die logischen Operationen für die Kontaktelemente in der η Spalte nach einemIf you use buffers, for example flip-flops or registers, the logical operations for the contact elements in the η column are after a

j _i ι υ...· : ι λ ti j _i ι υ ... ·: ι λ ti

UVi vsl/v.11 ai]gv;gcuciltii musiti *.rri3v.iiv.n uv.iiuv.iiM.ilUVi vsl / v.11 ai] gv; gcuciltii musiti * .rri3v.iiv.n uv.iiuv.iiM.il

Kontaktelement und dem Inhalt der Zwischenspeicher ausgeführt, die den Operationsergebnissen der jeweiligen Kontaktelemente in der (n — l)ten Spalte entsprechen. Contact element and the contents of the buffer carried out, which correspond to the operation results of the respective contact elements in the (n -l) th column.

Haben die Kontaktelemente in der η ten Spalte keine Verzweigungsverbindungen, werden die Operationsergebnisse derselben Spalte in Speichern bei Positionen gespeichert, wo die Operationsergcbnis.se für die (n — l)ten Spalte gespeichert worden sind. MuI umgekehrt irgendeiner der Kontakte in der η ten Spalte eine Verzweigungsverbindung mit einem benachbarten Kontakt oder benachbarten Kontaktelementen in der so selben Spalte, wird zwischen dem logischen Operation*- ergebnis für das spezifische Kontaktelement und denjenigen des benachbarten Kontakteiements oder der benachbarten Kontaktelemente eine logische Summe gebildet, und das Operationsergebnis für dieses spezifische Kontaktelernent wird durch die logische Summe ersetzt. Die oben beschriebene Operation wird für alle Kontaktelemente in der η ten Spalte und für alle Spalten wiederholt, bis die logische Operation für den gesamten Eingangsabschnitt der Schaltmatrix beendet ist.
Vor der Einleitung der logischen Operation für den gleichen Abschnitt werden die Inhalte der Zwischenspeicher für m Zeilen alle auf den logischen Wert »I« gesetzt.If the contact elements in the η th column have no branch connections, the operation results of the same column are stored in memories at positions where the operation results for the (n -l) th column have been saved. Conversely, if any of the contacts in the η th column have a branch connection with an adjacent contact or adjacent contact elements in the same column, a logical sum is formed between the logical operation * result for the specific contact element and those of the adjacent contact element or the adjacent contact elements , and the operation result for that specific contact member is replaced by the logical sum. The above-described operation is repeated for all contact elements in the η th column and for all columns until the logical operation is completed for the entire input section of the switching matrix.
Before initiating the logical operation for the same section, the contents of the buffers for m lines are all set to the logical value "I".

Jetzt soll der Ausgangsabschnitt der Schallmatrix bear; schrieben werden.Now the output section of the sound matrix should be edited; be written.

Die Operation des Ausgangsabschnitts kann man in die folgenden sieben Muster klassifizieren:The operation of the output section can be classified into the following seven patterns:

(1) Gewöhnlicher Ausgang (die Inhalte der Zwischenspeicher werden geliefert wie der Ausgang dieses Abschnitts),(1) Ordinary exit (the contents of the buffer are delivered like the output of this section),

(2) Zeitgeberausgang (Zeitgeber werden durch die Inhalte des Zwischenspeichers einer Operation un- ■> lerzogen),(2) Timer output (timers are un- ■> due to the contents of the buffer of an operation educated),

(J) Zählcrausgang (Zähler werden durch die Inhalte desselben Speichers einer Operation unterzogen),(J) count output (counters are subjected to an operation by the contents of the same memory),

(4) .Sperrausgang (Sperren werden durch die Inhalte desselben Speichers einer Operation unterzogen),(4). Lock output (locks are subjected to an operation by the contents of the same memory),

(5) Entsperrausgang (eine Entsperroperation wird durch die Inhalte desselben Speichers ausgeführt),(5) Unlock output (an unlock operation is performed executed by the contents of the same memory),

(b) Rücksetzausgang (eine Rücksetzoperation wird ausgeführt auf der Grundlage derselben Inhalte) und(b) reset output (a reset operation is carried out based on the same contents) and

(7) Leer oder Blindausgang (dieselben Inhalte werden als LeerausgBnge geliefert).(7) Blank or blind output (same contents will be supplied as empty outputs).

Nach der Beendigung eier logischen Opciäiiuii für den KingangSiibschnitt wird der Ausgangsabschnitt der Operation unterzogen, und zwar gemäß den EIN-AUS-Datcn, die in den Zwischenspeichern gespeichert sind, und dem Operationsmuster für den Ausgangsabschnitt.After completing a logical opciäiiuii for the Kingang section becomes the starting section of the Subjected to operation according to the ON-OFF data, stored in the buffers and the operation pattern for the output section.

Wenn eine Vielzahl von Rclaisleiterschaltungen vorgesehen ist, wird dann der Betrieb oder die Operation des Scquenzsteucrungsgeräts zu einer anderen Reiaisleiterschaltung transferiert, die danach bearbeitet werden soll.When a plurality of Rclaisleiterschaltungen provided then the operation of the sequence control apparatus becomes another relay circuit to be processed afterwards.

Ein in Verbindung mit der Erfindung zu benutzendes gewöhnliches Befehlswort ist in der F i g. 5a dargestellt. Daten, die in dem Befehlswort zum Ausführen der Operation der Erfindung enthalten sein sollen, sind die folgenden: A common command word to be used in connection with the invention is shown in FIG. 5a shown. Data contained in the command word to perform the operation to be included in the invention are the following:

(a) Nummern der Zeilen und Spalten der Schaltmatrix, die eine Relaisleiterschaltung darstellt,(a) Numbers of the rows and columns of the switching matrix that represents a relay conductor circuit,

(b) EIN-AUS-Zusisr.de der in der SchaUm.airix enthaltenen Verzweigungsschalter,(b) EIN-AUS-Zusisr.de contained in the SchaUm.airix Branch switch,

(c) Kontaktbeschreibung, d. h. Art der in der Schaltmatrix enthaltenen Eingangs- und Ausgangskontaklelcmente und(c) contact description, d. H. Type of input and output contact elements contained in the switching matrix and

(el) Adressen der Eingangs- und Ausgangskontaktelemente. (el) Addresses of the input and output contact elements.

Um diesen Daten Platz zu bieten, ist das Befehlswort in vier Teile unterteilt, wie es in der F i g. 5a dargestellt im. Der erste Teil gibt den Platz oder Ort eines Schalters in der zweidimcnsionalcn Schaltmatrix an. Der zweite Teil zeigt den EIN-AUS-Zustand eines Verzweigungsschaltcrs an. Der mit Eingangs/Ausgangs-Steuerteil bezeichnete dritte Teil gibt die Art des Eingangs und Ausgangs an, und der mit Adressenteil bezeichnete vierte Teil gibt die Adressen des Eingangs und des Ausgangs an.In order to provide space for this data, the command word is divided into four parts, as shown in FIG. 5a shown in the. The first part indicates the place or location of a switch in the two-dimensional switch matrix. The second Part shows the ON-OFF state of a branch switch at. The third part, labeled input / output control section, specifies the type of input and output and the fourth part, labeled the address part, gives the addresses of the input and output at.

Ein Beispiel für ein Befehlswort aus 16 Bits ist in der l·' i g. 5b dargestellt. Bei diesem Beispiel befindet sich der positionsanzeigende Teil beim nullten Bit und ist mit LC (Zeilensteuerung) bezeichnet. Bei dieser Bitstelle wird angezeigt, ob das betreffende Kontaktelement das letzte in einer Spalte ist oder nicht. Das erste Bit ist dem w) zwciicn Teil zugeordnet und mit BC (Ver/weigungssteuerung) bezeichnet. In dieser Bitstelle wird angezeigt, ob der Verzweigungszustand EIN (BC= »1«) oder AUS (BC — »0«) ist. Der dritte Teil erstreckt sich ■von der zweiten BitstcHe zur sechsten Bitstelle und ist mit »iOC« bezeichnet. Dort sind unter Bezugnahme auf die Fig.6 die Eingangs/Ausgangs-Steuerdaten gespeichert. An example of a command word of 16 bits is shown in FIG. 5b. In this example, the position indicating part is located at the zeroth bit and is labeled LC (line control). This bit position indicates whether the relevant contact element is the last one in a column or not. The first bit is assigned to the intermediate part and is designated with BC (branch control). This bit position indicates whether the branch status is ON (BC = "1") or OFF (BC - "0"). The third part extends from the second bit position to the sixth bit position and is labeled "iOC" . There, with reference to FIG. 6, the input / output control data are stored.

In der F i g. h sind Sleucrdatcn beginnend mit Nr. 0 bis Nr. 31 zusammen mit den zugehörigen 5-Bit-('odes zusammengestellt. Von diesen Steuerdatei) (oder Funktionen) kann man diejenigen, die durch Symbole >. < und = bei den Nummern IJ, 14 und 15 angegeben sind, ;i!s Steuerdaten für ein Kontakielemenl verwenden, beispielsweise für das Kontaktclenient X 11 in der F i g. 4b. Wenn das Symbol > beispielsweise die Bedeutung P\ < P2 hat, werden zwei der in der F i g. 5b dargestellten Befehlswörter erstellt. Das erste Befehlswort enthält die Adresse von P\ und die Steuerdaten 01110 im Adressen- bzw. /OC-Teil. wohingegen das zweite Steuerwort die Adresse von P2 im Adressenteil desselben Worts enthält. In diesem Fall werden die Inhalte von »LC«. »BC« und »iOC« im zweiten Wort vernachlässigt, wenn diese Wörter im Gerät verarbeitet werden. Die vier arithmetischen Grundoperationen und die Übertragungsoperation, die alle in der F i g. 6 unter den Nr. S bis 12 dargcstcü; sind, könner» für den Ausgangsabschnitt der Fig.4b verwendet werden. Die Befehlswörter für diese Operationen werden in der oben beschriebenen Weise unter Verwendung von zwei Wörtern erstellt.In FIG. h are sleucrdatcn beginning with no. 0 to no. 31 together with the associated 5-bit ('odes compiled. From this control file) (or functions) one can select those which are indicated by symbols>. <and = are given for the numbers IJ, 14 and 15; i! s use control data for a contact element, for example for the contact client X 11 in FIG. 4b. For example, if the symbol> has the meaning P \ <P2 , two of the in FIG. 5b illustrated command words created. The first command word contains the address of P \ and the control data 01110 in the address or / OC part. whereas the second control word contains the address of P2 in the address part of the same word. In this case the contents of »LC«. "BC" and "iOC" in the second word are neglected when these words are processed in the device. The four basic arithmetic operations and the transfer operation, all of which are shown in FIG. 6 shown under numbers S to 12; can be used for the output section of Fig. 4b. The command words for these operations are constructed using two words in the manner described above.

Der vierte Teil erstreckt sich von der siebten Bitstelle zur fünfzehnten Bitstelle und ist mit Adresse bezeichnet. Dieser Teil zeigt die Adresse (von 0 bis 511) des Kontaktelemems an, an das das Befehlswort gerichtet ist.The fourth part extends from the seventh bit position to the fifteenth bit position and is referred to as the address. This part shows the address (from 0 to 511) of the contact element to which the command word is directed.

Die F i g. 7 zeigt verschiedenartige Symbole und die Inhalte von Steuerdaten, die durch die Symbole dargestellt werden. Diese Symbole werden dazu benutzt, um die Steuerdaten in einfacher Weise in das Befehlswort zu schreiben.The F i g. 7 shows various symbols and the Contents of control data represented by the symbols. These symbols are used to to write the control data in a simple manner in the command word.

Die Fig.8a zeigt eine Relaisleiterschaltung, und die Fig.8b veranschaulicht, wie ein der Relaisleiterschaltung entsprechendes Programm erstellt wird. Der dabei verwendete Ausdruck »Ende« zeigt an, daß eine Spalte in der Leiterschaltung einschließlich des Kontakts an dieser Stelle endet. Man kann aus der F i g. 8b erkennen, daß die Programmierung der in der F i g. 8a dargestellten Relaisleiterschaltung in einer Sequenz oder Folge ausgeführt werden kann, und zwar dadurch, daß beginnend mit der ersten Zeile und fortschreitend zur letzten Zeile zuerst die erste Spalte eingegeben wird, dann die zweite Spalte beginnend mit der ersten Zeile und fortschreitend zur letzten Zeile eingegeben wird, anschließend die dritte Spalte beginnend mit der ersten Zeile und fortschreitend zur letzten Zeile eingegeben wird usw. Auf diese Weise kann man das Programmieren der Relaisleitcrschaltung unter Beobachtung der Relaisleiterschaltung vollkommen mechanisch vornehmen.The Fig.8a shows a relay conductor circuit, and the Fig.8b illustrates how one of the relay conductor circuit corresponding program is created. The term "end" used here indicates that a column ends in the conductor circuit including the contact at this point. One can from FIG. 8b recognize that the programming of the FIG. 8a relay conductor circuit shown in a sequence or sequence can be performed by starting with the first line and progressing to the last Line first the first column is entered, then the second column starting with the first line and progressing is entered for the last line, then the third column starting with the first line and progressing to the last line is entered etc. In this way one can program the Carry out the relay conductor circuit completely mechanically while observing the relay conductor circuit.

Die F i g. 9 zeigt eine gewöhnliche Relaisleiterschaltung mit η Zeilen und m Spalten, wobei Kontaktdaten mit Cij und Verzweigungsdaten mit Bij bezeichnet sind, undzwarmit/= l,2,...nundj = 1,2,. ..m. The F i g. 9 shows an ordinary relay conductor circuit with η rows and m columns, with contact data being denoted by Cij and branch data denoted by Bij , with / = 1, 2, ... n and j = 1, 2 ,. ..m.

Die F i g. 10 zeigt ein Ausführungsbeispiel der Logikoperationsschaltung in Form von Hardware. Diese Schaltung enthält ein Schieberegister 101, dem über eine Eingangsleitung DAT\ Kontaktdaten zugeführt werden, wie C Iy. C2j, Cij,.. . Cnj. die eine Spalte/des Eingangsabschnitts einer Schaltmatrix mit π Zeilen und in Spalten betreffen. Genauer gesagt, werden die Kontaktdaten in der Reihenfolge von Cnj. C(n — 11/,... C3j, C2/und C \j empfangen. Ein weiteres Schieberegister 102 ist zum Empfang von Verzweigungsdaten vorgesehen, die ihm über eine Eingangsleitung DAT2 in der Reihenfolge Bnj. B(n — \\j.... B3j,'B2jund B \j zugeführt werden. In der F i g. 10 sind diejenigen Positionen, die den Daten B1, B 2. C1. C2 und C3 in der Schaltma-The F i g. Fig. 10 shows an embodiment of the logic operation circuit in terms of hardware. This circuit contains a shift register 101, which is fed via an input line DAT \ contact data, such as C Iy. C2j, Cij, ... Cnj. which relate to a column / of the input section of a switching matrix with π rows and in columns. More specifically, the contact details are in the order of Cnj. C (n - 11 /, ... C3j, C2 / and C \ j received. Another shift register 102 is provided for receiving branch data, which is sent to it via an input line DAT2 in the order Bnj. B (n - \\ j. ... B3j, 'B2j and B \ j . In FIG. 10, those positions which correspond to the data B 1, B 2. C 1. C2 and C3 in the switching ma-

ιοιο

trix entsprechen, im linken Teil dargestellt.trix, shown in the left part.

Die erwähnten Kontaktdalen und Verzweigungsdaten werden von den Schieberegistern 101 und 102 empfangen, wenn ein Taktimpuls TAKTi auftritt. Nachdem alle Kontaktdaten und Verzweigungsdaten für eine Spähe j den Schieberegistern 101 bzw. 102 zugeführt worden sind, werden in einer Gatterschaltung G an diesen Daten logib^he Operationen ausgeführt, und der Ausgang der Gatterschaltung G wird beim Auftreten eines Taktimpulses TAKT2 in ein Ausgangsregister 103 gegeben und dort verriegelt. Das Ausgangsregister 103 ist von einer solchen Konstruktion, daß es normalerweise in einem Paralleleingabe/Parallelausgabe-Modus, d. h. einem Sperr- oder Verriegelungsmodus (latch mode), betreibbar ist. Es kann nur dann in einem Schiebemodus betrieben werden, wenn ein Schiebe-Signal empfangen wird. Bei der Parallelcingabe/Parallelausgabe-Operation des Ausgangsregisters 103 wird der gesperrte oder verris^CTs!ie !nhslt über Riickfiihrlcitun^cn FL auf die Eingänge jeweiliger NAND-Glieder 111, 112, 113 zurückgeführt.The mentioned contact data and branch data are received by the shift registers 101 and 102 when a clock pulse TAKTi occurs. After all contact data and branch data for a range j have been fed to the shift registers 101 and 102, logical operations are carried out on these data in a gate circuit G , and the output of the gate circuit G is sent to an output register 103 when a clock pulse TAKT2 occurs and locked there. The output register 103 is of such construction that it is normally operable in a parallel input / parallel output mode, ie, a latch mode. It can only be operated in a push mode when a push signal is received. During the parallel input / parallel output operation of the output register 103, the blocked or verris ^CT s! Ie! Nhslt is fed back to the inputs of the respective NAND gates 111, 112, 113 via feedback FL.

Wenn somit die Kontaktdaten und Verzweigungsdaten für die nächste Spalte j+ I, d.h. die Daten CnJ + 1, Cn — \J+ 1,. .„ C2J + 1, Cij + 1, sowie BnJ + 1, Bn- \, j + 1, ... S2, j + 1, Bi, j + 1, von den Eingangsregistern 101 und 102 empfangen werden, werden die Ausgänge der Gatterschaltung G entsprechend den resultierenden Daten mit dem Auftreten der Taktoperation TAKT2 im Ausgangsregister 103 verriegelt. Thus, if the contact data and branch data for the next column j + I, ie the data CnJ + 1, Cn - \ J + 1 ,. . " C2J + 1, Cij + 1, as well as BnJ + 1, Bn- \, j + 1, ... S2, j + 1, Bi, j + 1, are received by the input registers 101 and 102, the outputs the gate circuit G locked in accordance with the resultant data with the occurrence of the clock operation in the output register TAKT2 103rd

Die gleiche Operation wiederholt sich mehrmals entsprechend der Anzahl der Spalten in der Schaltmatrix, so daß eine Reihe endgültiger Ausgänge im Ausgangsregister 103 gespeichert werden. Wenn dem Ausgangsregister 103 ein Schiebesignal zugeführt wird, erfolgt ein Transfer zum Schiebemodus, so daß die resultierenden Ausgänge zur Zeit der Erzeugung des Taktimpulses TAKT2 geliefert werden. Zum Voreinstellen des Ausgangs Q der im Ausgangsregister 103 enthaltenen Register 103Λ, 103ß,... auf eine logische »1« wird ein der in der Fig. 2 gezeigten Leitung LO entsprechendes Voreinstellsignal an das Aucjangssignal 103 gelegt. Vor dem Empfang der Eingangsdaten jeder Spalte wird an die Eingangsregister 101 und 102 ein Löschsignal gelegt, so daß die Inhalte der Eingangsregister 101 und 102 gelöscht werden.The same operation is repeated several times according to the number of columns in the switch matrix, so that a series of final outputs are stored in the output register 103. When a shift signal is applied to the output register 103, it is transferred to the shift mode so that the resulting outputs are provided at the time of the generation of the clock pulse CLOCK2. To preset the output Q of the registers 103Λ, 103ß, ... contained in the output register 103 to a logic "1", a preset signal corresponding to the line LO shown in FIG. Before the input data of each column is received, a clear signal is applied to the input registers 101 and 102, so that the contents of the input registers 101 and 102 are cleared.

Die Gatterschaltung G enthält OR-Glieder 114,115, 116 mit invertierendem Eingang sowie NAND-Glieder t11, 112,113.... 121, 122, 123,... Die Ausgänge des NAND-Glieds 111, das die Kontaktdaten für die erste Zeile empfängt, und des NAND-Glieds 122, das die Verzweigungsdaten für die erste Zeile empfängt, werden inverliert und dann den Eingangsanschlüssen des OR-Glieds 114 zugeführt, das zur Verarbeitung der ersten Zeile der Schaltmatrix vorgesehen ist. Der Ausgang des OR-Giieds Ul ist mit dem Eingangsanschluß Ddes Registers 103/4 und mit dem einen Eingang des NAND-Glieds 121 verbunden.The gate circuit G contains OR elements 114, 115, 116 with inverting input and NAND elements t11, 112, 113 .... 121, 122, 123, ... The outputs of the NAND element 111, which receives the contact data for the first line, and the NAND gate 122, which receives the branch data for the first row, are lost and then fed to the input terminals of the OR gate 114, which is provided for processing the first row of the switching matrix. The output of the OR gate U1 is connected to the input terminal D of the register 103/4 and to one input of the NAND gate 121.

Gleichermaßen werden die Ausgänge des NAND-Glieds 112, das die Kontaktdaten für die zweite Zeile empfängt, und der NAND-Glieder 121 und 124, die die Verzweigungsdaten für die erste bzw. zweite Zeile erhalten, invertiert und dann den Eingangsanschlüssen des OR-Glicds 115 zugeführt, das zur Verarbeitung der zweiten Zeile der Schaltmatrix vorgesehen ist. Der Ausgang des OR-Glieds 115 ist mit dem Eingang D des Registers 103ß und auch mii dem einen Eingang des NAND-Glieds 123 verbunden.Likewise, the outputs of the NAND gate 112, which receives the contact data for the second line, and the NAND gates 121 and 124, which receive the branch data for the first and second lines, respectively, are inverted and then the input terminals of the OR gate 115 supplied, which is provided for processing the second row of the switching matrix. The output of the OR element 115 is connected to the input D of the register 103ß and also to one input of the NAND element 123.

Die Ausgänge der NAND-Glieder, die die Koniaktdaten für die dritt. Zeile empfangen, und der NAND-Glieder, die Verzweigungsdaten für die /weile b/w. dritte Zeile empfangen, werden ebenfalls invertiert und dann den Eingangsanschiüsscn des OR-Glieds 116 /ugoführl, das zur Verarbeitung der drillen Zeile der Schallmalrix vorgesehen ist.The outputs of the NAND gates that contain the Koniaktdaten for the third. Line received, and the NAND gates, the branching data for the / while b / w. third line received are also inverted and then the input connections of the OR element 116 / ugoführl, that for processing the third line of the sonic malrix is provided.

Weitere OR-Glieder 117,118,... und NAND-Glieder 114.... sowie 124, 125,... sind in der Gatterschaltung G vorgesehen und in der oben erläuterten Weise geschaltet und miteinander verbunden. Es sei noch bemerkt, daß der erste Eingang des OR-Glieds 114 zur Verarbeitung der ersten Zeile der Matrix permanent über einen Inverter oder ein Umkehrglied an Masse angeschlossen ist, da vor der ersten Zeile keine Verzweigungsverbindung vorhanden ist.Further OR elements 117, 118, ... and NAND elements 114 ... and 124, 125, ... are provided in the gate circuit G and switched and connected to one another in the manner explained above. It should also be noted that the first input of the OR element 114 for processing the first row of the matrix is permanently connected to ground via an inverter or an inversion element, since there is no branch connection before the first row.

Die Fig. 11 zeigt ein vereinfachtes Blockschaltbild der L.ogikoperationsschaltung der F : g. 10.11 shows a simplified block diagram of the logic operation circuit of F: g. 10.

Dip Fig. 12 zeigt in Form eines Blockschallbilds den gesamten Aufbau des Steuerungsgerats. Das (ieräi enthält einen Programmspeicher 201, ein Eingabc/Ausgabe-Einhcit 102 (i/O), eine Steuereinrichtung 203 (CPU) und eine arithmetische/logische Einheit 204 (AI.U). Der Programmspeicher 201 speichert Sequenz- oder Folgcprogramme, und die Eingabe/Ausgabe-Vorrichtung 202 ist mit verschiedenartigen Eingabe/Ausgabe-Einrichtungen oder Eingabe/Ausgabe-Elementen, wie Fühlern. Ausgangsspulen und dergleichen, verbunden. Den Eingabe/Ausgabe-Elementen werden in einer solchen Weise Adressen zugeordnet, daß diese Elemente durch Auswahl der Adressen bezeichnet werden können. Die Eingabe/Ausgabe-Einrichtung 202 enthält einen Speicherbereich zum Speichern der Adressen und der Logik/ustände oder dergleichen der Eingabe/Ausgabe-Elcmcnte, die periodisch bezeichnet werden. Die Steuereinrichtung 203 steuert die Operation bzw. den Betrieb der gesamten Steuerung. Es ist auch in der Lage, die Folgeprogramme zu ändern und den Betrieb zu überwachen. Die ALU 204 führt logische Operationen aus, wie sieDip Fig. 12 shows the entire structure of the control device in the form of a block diagram. The (ieräi) includes a program memory 201, an input / output unit 102 (I / O), a controller 203 (CPU) and an arithmetic / logic unit 204 (AI.U). The program memory 201 stores sequence programs, and the input / output device 202 is connected to various input / output devices or input / output elements such as sensors, output coils, etc. The input / output elements are assigned addresses in such a way that these elements are selected by selection The input / output device 202 includes a memory area for storing the addresses and the logic / states or the like of the input / output elements which are periodically designated. The controller 203 controls the operation of the It is also able to change the sequence programs and monitor the operation. The ALU 204 performs logical operations like them

■»ο an Hand der Fig. 10 erläutert sind. Steuersignale, wie Löschen, Voreinstellen, TAKTi. ΤΛΚΤ2 und Schieben, werden von der Steuereinrichtung 203 der ALU 204 zugeführt. Kontaktdalen DAT\ und Vcrzwcigungsdaten DAT2 werden aus der Eingabc/Ausgabe-Einrichtung 202 und dem Programmspeicher 201 über eine Datenbusleitung DBL ausgelesen und zur ALU 204 geliefert. R/Wi und R/W2 bezeichnen Lese/Schreib-Signale, und es wird von der Steuereinrichtung 203 festgelegt, ob diese Signale zum Lesen oder Schreiben verwendet werden sollen.■ »ο are explained on the basis of FIG. Control signals such as deleting, presetting, TAKTi. ΤΛΚΤ2 and pushing, are fed from the control device 203 to the ALU 204. Contact data DAT and command data DAT2 are read out from input / output device 202 and program memory 201 via a data bus line DBL and supplied to ALU 204. R / Wi and R / W2 denote read / write signals, and it is determined by the control device 203 whether these signals are to be used for reading or writing.

Im folgenden soll die Operation oder Arbeitsweise der in der Fig. 12 dargestellten Steuerung beschrieben werden.The operation of the controller shown in FIG. 12 will now be described will.

Zuerst liefert die Steuereinrichtung 203 ein Lesesignai R/Wi an den Programmspeicher 201. Der Programmspeicher 201 gibt dann über die Datenbusleitung DBL Datenwörter an die Steuereinrichtung 203 ab. Die Steuereinrichtung 203 interpretiert die Daten, und, wenn die Daten Befehlswörter für die Leiteroperation sind, bringt es das Signal R/W2 in den Lesezustand und gibt über eine Adreßbusleitung ABL an die Eingabe/ Ausgabe-Einrichtung 202 die Adresse ab, die dem Befehlswort zugeordnet ist. Weiterhin gibt die Steuereinrichtung 203 die vorübergehend von ihm empfangenenFirst, the control device 203 delivers a read signal R / Wi to the program memory 201. The program memory 201 then outputs data words to the control device 203 via the data bus line DBL. The control device 203 interprets the data and, if the data are command words for the ladder operation, it brings the signal R / W2 into the read state and outputs the address assigned to the command word to the input / output device 202 via an address bus line ABL is. Furthermore, the control device 203 gives the temporarily received from it

b5 Kontaktdaten DATi und Verzweigungsdaten DAT2 synchron mit dem Taktsignal TAKTi an die ALU 204 ab. Die danach in der ALU 204 ausgeführten Operationen sind die gleichen, die bereits oben beschrieben wor-b5 contact data DATi and branch data DAT2 synchronously with the clock signal TAKTi to the ALU 204. The operations then carried out in the ALU 204 are the same as those already described above.

den sind.who are.

Für den Fall, daß da aus dem Programmspeicher 201 ausgelesen^ Befehlswort ein allgemeiner Ausgangibefchl ist. beispielsweise ein Erregungsausgangsbefehl für eine Relaisspule, wird das Operationsergebnis der ALU 204 vorübergehend in der Steuereinrichtung 203 durch Signale, wie Schieben, TAKTI, Adresse, R/W2 empfangen, und dann an die Eingabe/Ausgabe-Einrichtung 202 gegeben. In einem Fall, bei dem das Befehlswort allerdings eine Operation für einen Zeitgeber, einen Zähler, eine Verriegelung oder Sperrung, eine Leer- oder Bündstelle, eine Rücksetzung oder eine arithmetische Opera·ion betrifft, wird für das Signal ein Prozeß in der Steuereinrichtung 203 ausgeführt, und die sich ergebenden Resultate werden in einen nicht gezeigten Speicher gegeben.In the event that the command word read out from the program memory 201 is a general output command. For example, an excitation output command for a relay coil is received, the operation result of the ALU 204 temporarily in the controller 203 by signals, such as pushing, TAKTI, address, R / W2, and then given to the input / output device 202nd In a case, however, in which the command word relates to an operation for a timer, a counter, a lock or blockage, a blank or bundle position, a reset or an arithmetic operation, a process is carried out in the control device 203 for the signal , and the resultant results are put into a memory, not shown.

Bei einem weiteren anderen Fall, bei dem ein Zeitgeber, Zähler, eine Leer- oder Blindstelle oder eine Verriegelung in dc !.piiprvhaliung enthalten ist. sendet die Steucreinrichtting 203 Daten an die ALU 204 unter Berücksichti£ :ng des Inhalts des Speichers.Another other case where a timer, counter, blank or blind spot, or a lock is contained in dc! .piiprvhaliung. sends the Control device 203 taking data to ALU 204 into account : ng of the contents of the memory.

Obgleich für die obige Erläuterung angenommen wurde, daß in der Eingabc/Ausgabe-Einrichtung 202 /um Speichern der Kontaktdaten DAT\ und dergleichen ein Speicherbereich vorgesehen ist. kann der Programmspeicher 201 auch derart ausgebildet sein, daß er neben dem oben angegebenen Bereich zum Speichern von Programmen für die Folgecperation des Geräts einen Speicherbereich und auch einen Zwischenspeicherbereich zum Speichern der Kontaktdaten und dergleichen enthält. Den im Speicher 201 vorgesehene Zwi-■schcnspeicherbereich kann man zum Zwischenspeichern der in der ALU 204 ausgeführten Operationsergebnisse verwenden.Although it was assumed for the above explanation that a memory area is provided in the input / output device 202 / for storing the contact data DAT and the like. The program memory 201 can also be designed in such a way that, in addition to the area specified above for storing programs for the subsequent operation of the device, it contains a memory area and also an intermediate memory area for storing the contact data and the like. The temporary storage area provided in the memory 201 can be used for the temporary storage of the operation results executed in the ALU 204.

Die Fig. 13 zeigt ein Zeittaktdiagramm zur Erläuterung der von der ALU 204 ausgeführten logischen Operation. Im Zeittaktdiagramm leitet das Signal Voreinstellen synchron mit dem Signal Löschen die Operation der ALU 204 (F i g. 10) für eine Relaisleiterschaltung ein.Fig. 13 shows a timing chart for explanation the logical operation performed by the ALU 204. In the timing diagram, the preset signal is used the operation of ALU 204 (Fig. 10) for a relay conductor circuit in synchronism with the clear signal.

Entsprechend der Zeitgabewirkung des Taktsignals TAKTi werden die Kontaktdaten und Verzweigungsdaten für die erste Spalte in die Schieberegister 101 und According to the timing effect of the clock signal TAKTi , the contact data and branch data for the first column are transferred to the shift registers 101 and

102 gegeben. Die Ergebnisse der logischen Operation werden dann zur Zeit der Erzeugung des Taktsignals TAKT2 in den Teilen des Ausgangsregisters 103 gespeichert oder verriegelt, die den betreffenden Zeilen in der Spalte entsprechen, und in diesen Teilen zur Verwendung bei der logischen Operation für die nachfolgende Spalte festgehalten. Dieselbe Operation wird für die nachfolgenden Spalten einschließlich der zweiten bis /men Spalte wiederholt, während das Ausgangsregister102 given. The results of the logical operation are then stored or latched at the time the clock signal TAKT2 is generated in the parts of the output register 103 which correspond to the relevant rows in the column and are retained in these parts for use in the logical operation for the subsequent column. The same operation is repeated for the subsequent columns including the second to third columns while the output register

103 im Sperr- oder Verriegelungsmodus gehalten wird. Anschließend wird die Arbeitsweise des Ausgangsregisters 103 zum Sc'uiebemodus transferiert, und zwar durch das Schiebesignal. Die den einzelnen Zeilen der Rclaisleiterschaltung entsprechenden Ergebnisse der logischen Operationen werden aus dem Ausgangsregistcr 103 zum Zeitpunkt der Erzeugung des Taktsignals TAKT2 herausgenommen, und zwar als Ausgänge AUSt. AUS2,... AUSn. Bei der Beendigung der logischen Operation wird das Vorcinstellsignal dem Ausgangsregister 103 zugeführt, so daß die Schaltung für die Operation der nachfolgenden Relaisieiterschaltung vorbereitet ist.103 is held in the lock or lock mode. The mode of operation of the output register 103 is then transferred to the scan mode, specifically by the shift signal. The results of the logical operations corresponding to the individual rows of the Rclaisleiterschaltung are taken from the output register 103 at the time the clock signal TAKT2 is generated , specifically as outputs AUSt. OFF2, ... AUSn. When the logical operation is terminated, the preset signal is fed to the output register 103 so that the circuit is prepared for the operation of the subsequent relay circuit.

Die Fig. 14 zeigt ein Ausführungsbeispiel der Erfindung. In dieser Figur ist lediglich ein Abschnitt der Schaltung zum Ausführen logischer Operationen für drei Spalten i — 1, /und / + 1 gezeigt.14 shows an embodiment of the invention. In this figure only a portion of the circuit for performing logical operations for three columns i- 1, / and / + 1 is shown.

Es ist somit ein Schieberegister 101 (i — 1) vorgesehen, das über eine Eingangsleitung (DA71) Kontaktdaten, wie C 1(7 - I). C2(i - 1). C3(i - 1). ... Cn(i - 1). für eine Spalte (i — 1) einer Schaltmatrix mit η Zeilen und ni Spalten empfängt. Die Kontakldutcn werden genauer gesagt in der Reihenfolge Cn(i — ι). C(n — 1) (7- \)....C3(i- \),C2(i- l),unäCI(/- I) empfangen. Es ist auch eine weitere Gruppe von Schieberegistern 102 vorgesehen, die dazu dienen, die VerzweiA shift register 101 (i- 1) is thus provided which, via an input line (DA 71), receives contact data, such as C 1 (7-I). C2 (i- 1). C3 (i- 1). ... Cn (i - 1). for a column (i -1) of a switching matrix with η rows and ni columns. The contact documents are more precisely in the order Cn (i - ι). C (n - 1) (7- \) .... C3 (i- \), C2 (i- l), unäCI (/ - I) received. Another group of shift registers 102 is also provided, which are used to switch the two

ίο gungsdaten zu empfangen, die über eine Eingangsleitung (DAT2) in der Reihenfolge Bn(i - 1), B(n- I)C/- I),. ..B3(i- \),B2(i- 1), und Sl(V- 1) zugeführt werden. Mit der Zeitgabewirkung des Taktsignals TAKT(i — 1) werden die Kontaktdaten und Verzweigungsdaten beispielsweise von den Schieberegistern 101(7— 1) und 102(V — 1) empfangen. Nachdem alle Kontaktdaten und Verzweigungsdaten für eine Spalte /— 1 in den Schieberegistern 101// — 1) und 102(V — 1) empfangen worden sind, werden an diesen Daten in einem Teil G(V — 1) einer Gatterschaltung G logische Operationen ausgeführt. Da die Teile G(i — 1), G(i) und C(i + 1) (nicht gezeigt) der Gatterschaltung G, die mit den Schieberegistern 101(V-I), 102/7 — 1); 101(7;, \02(i)\ 101(7 + 1). 102(7 + 1) verbunden sind, den gleichen Aufbau haben, wird die Gatterschaltung lediglich unter Bezugnahme auf den Gatterschaltungsteil G (7 — 1) erläutert. .,ίο receive data transmitted via an input line (DAT2) in the order Bn (i - 1), B (n- I) C / - I) ,. ..B3 (i- \), B2 (i- 1), and Sl (V- 1) are supplied. With the timing action of the clock signal TAKT (i -1), the contact data and branch data are received by the shift registers 101 (7-1) and 102 (V-1), for example. After all contact data and branch data for a column / - 1 have been received in the shift registers 101 // - 1) and 102 (V - 1), logical operations are carried out on these data in a part G (V - 1) of a gate circuit G . Since the parts G (i - 1), G (i) and C (i + 1) (not shown) of the gate circuit G connected to the shift registers 101 (VI), 102/7 - 1); 101 (7 ;, \ 02 (i) \ 101 (7 + 1). 102 (7 + 1) have the same structure, the gate circuit is explained with reference only to the gate circuit part G (7-1). ,

Im Gatterschaltungsteil C(i — 1) der Gatterschaltung G sind OR-Glieder 103-1, 103-2, 103-3,... 103-n für die Zeilen 1 bis π in der Spalte (V— 1) der Schaltmatrix vorgesehen. Die Ausgänge von NAND-Gliedern 104-1, 104-2, 104-3, 104-4, die die Kontaktdaten für die betreffenden Zeilen in der Spalte (i — 1) und die Operationsergebnisse für dieselbe Zeile der vorangegangenen Spalte (7 — 2) empfangen, sind mit einem Eingang der OR-Glieder 103-1,103-2,103-3 verbunden. Die Ausgänge der NAND-Glieder 105-1, 105-2, 105-3. ..,die die Verzweigungsdaten für die entsprechenden Zeilen in der Spalte (7— 1) und die Ausgänge der NOR-Glieder für die nächste Zeile in derselben Spalte (i — 1) empfangen, sind mit dem anderen Eingang der OR-Glieder 103-1, 103-2, 103-3 verbunden. Gleichermaßen sind dieIn the gate circuit part C (i -1) of the gate circuit G, OR gates 103-1, 103-2, 103-3, ... 103-n are provided for rows 1 to π in column (V-1) of the switching matrix . The outputs of NAND gates 104-1, 104-2, 104-3, 104-4, which contain the contact data for the relevant rows in column (i - 1) and the operation results for the same row in the previous column (7-2 ) received are connected to an input of the OR gates 103-1,103-2,103-3. The outputs of the NAND gates 105-1, 105-2, 105-3. .. that receive the branching data for the corresponding lines in column (7-1) and the outputs of the NOR elements for the next line in the same column (i - 1) are connected to the other input of OR elements 103- 1, 103-2, 103-3 connected. Likewise, they are

Ausgänge der NAND-Glieder 106-1, 106-2, 106-3 Outputs of the NAND gates 106-1, 106-2, 106-3

die die Verzweigungsdaten der vorangegangenen Zeile und den Ausgang des OR-Glieds für eine vorangegangene Zeile empfangen, mit einem weiteren Eingang des OR-Glieds 103-1, 103-2, ... verbunden. Für das OR-Glied 103-1 ist ein NAND-Glied (beispielsweise 106-0), das die Verzweigungsdaten und den Ausgang eines OR-Glieds für die vorangegangene Zeit empfängt, nicht vorgesehen. Stattdessen ist ein Inverter oder ein Umkehrglied 107 mit dem Eingang des OR-Glieds 103-1 verbunden. the branch data of the previous line and the output of the OR element for a previous one Line received, connected to a further input of the OR element 103-1, 103-2, .... For the OR element 103-1 is a NAND gate (e.g. 106-0) which contains the branch data and the output of an OR gate receives for the previous time, not provided. Instead it is an inverter or an inverter 107 connected to the input of the OR element 103-1.

Alle im Gatterschaltungsteil G(i) enthaltenen EIemente, die mit den im Gatterschaltungsteil G(V — 1) enthaltenen Elementen ähnlich sind, haben gleiche Bezugszahlen. Der Ausgang eines OR-Glieds für eine Zeile in jeder der Gatterschaltungsteile, wie G(V- 1), Gi und G(V + 1), stellt daher die Ergebnisse der logischen Ope-All elements contained in the gate circuit part G (i) which are similar to the elements contained in the gate circuit part G (V-1) have the same reference numbers. The output of an OR gate for a row in each of the gate circuit parts, such as G (V- 1), Gi and G (V + 1), therefore represents the results of the logical op-

bo ration unter Verwendung der Kontaktdaten und Verzweigungsdaten dar, und dieser Ausgang wird als ein logischer Eingang für die logische Operation für die entsprechende Zeile in der nachfolgenden Spalte benutzt (angelegt an die Eingangsanschlüsse der NAND-borrowing using the contact details and branch details and this output is used as a logical input for the logical operation for the corresponding line in the following column is used (applied to the input connections of the NAND

Glieder 104-1,104-2 wie oben beschrieben).Links 104-1,104-2 as described above).

Ein wesentliches Merkmal des oben erläuterten Ausführungsbeispiels der Logikoperationsschaltung liegt darin, daß die Kontaktdaten und VerzweigungsdatenAn essential feature of the exemplary embodiment explained above the logic operation circuit is that the contact data and branch data

für alle Spalten einer Schaltmatrix sequentiell in Übereinstimmung mit einem Taktimpuls entsprechenden Paaren von Schieberegistern, wie iOl(i — 1). XO2(i — 1); XOi(i), iO2(i); 101(7 + 1), X02(i + 1);.., zugeführt werden und daß die Ergebnisse der logischen Operation für die logische Operatioi der nachfolgenden Spalte verwendet werden.for all columns of a switch matrix sequentially in accordance with pairs of shift registers corresponding to a clock pulse, such as iOl (i -1). XO2 (i -1); XOi (i), iO2 (i); 101 (7 + 1), X02 (i + 1); .., and that the results of the logical operation are used for the logical operations of the following column.

Die F i g. 15 ist ein Blockschaltbild, die von der Logikoperationsschaltung nach der F i g. 14 den der m-ten (letzten) Spalte entsprechenden Teil und den Ausgangsteil zeigt Der m-ten Spalte der Logikoperationsschaltung entsprechende Teil enthält die Schieberegister 10t(m)jind lO2(m). The F i g. 15 is a block diagram used by the logic operation circuit of FIG. 14 shows the part corresponding to the m-th (last) column and the output part. The part corresponding to the m-th column of the logic operation circuit contains the shift registers 10t (m) and 102 (m).

Die Kontaktdaten Cn, m, C(n — \\ m.., C2, m und Cl, m sowie die Verzweigungsdaten B(n — \), m. B(n — 2\ m,... Be. m, B 1, m werden mit der Zeitgabewirkung des Taktimpulses TAKTm den Eingangsregistern 101/m^sowie 102f/n^zugeführt.The contact details Cn, m, C (n - \\ m .. , C2, m and Cl, m as well as the branch data B (n - \), m. B (n - 2 \ m, ... Be. M, B 1, m are fed to the input registers 101 / m ^ and 102f / n ^ with the timing effect of the clock pulse TAKTm.

Der der m-ten Spalte entsprechende Teil enthält weiterhin einen Gatterschaltungsteil C(m) mit einer Konstruktion, die dem Aufbau der Gatterschaltungsteile G(n— 1), C(i) und G(i + 1) ähnlich ist Der in der F i g. 15 dargestellte Ausgangsteil enthält ein Schieberegister 107, dessen Betrieb oder Operation zwischen einem Sperr- oder Verriegelungsmodus und einem Schiebemodus transferiert werden kann. Wenn das Schieberegister 107 im Sperr- oder Verriegelungsmodus arbeitet (Schieben = 0), werden die Ausgänge des Gattersciiakungsteils G(m), die den Ausgängen der OR-Glieder der F i g. 14 entsprechen, im Register 107 verriegelt. Ein Taktimpuls TAKTL ist ein ursprüngliches Signal zum Erzeugen von Taktimpulsen TAKT(i— 1), TAKT(i), TAKT(i + I). die die Zeit der Eingabe der Kontaktdaten und der Verzweigungsdaten in die Eingangsregister 101 und 102 für die verschiedenen Spalten . steuern. Die Ausgangsdaten, die in der oben beschriebenen Weise verriegelt sind, werden zur Ausgangsseite geliefert, wenn die Operation des Ausgangsregisters 107 zum Schiebemodus transferiert wird (Schieben = I). Im Schiebemodus werden die Ausgangsdaten AUSX, A US 2,... A US η aufeinanderfolgend vom Ausgangsanschluß A US synchron mil dem Taktimpuls TAKTL geliefert. Beim Empfang eines Signals Löschen wird das Ausgangsregister 107 gleichzeitig mit allen Schieberegistern lOl^und 102(# gelöscht, wobei /'= 1,2,3 m. The part corresponding to the m-th column further includes a gate circuit part C (m) having a construction similar to that of the gate circuit parts G (n- 1), C (i) and G (i + 1) G. The output part shown in FIG. 15 includes a shift register 107, the operation or operation of which can be transferred between a lock mode and a shift mode. If the shift register 107 operates in the lock mode (shift = 0), the outputs of the gate control part G (m), which are the outputs of the OR gates of FIG. 14, locked in register 107. A clock pulse TAKTL is an original signal for generating clock pulses TAKT (i- 1), TAKT (i), TAKT (i + I). the time of entry of the contact data and branch data into the input registers 101 and 102 for the various columns. steer. The output data latched in the above-described manner is supplied to the output side when the operation of the output register 107 is transferred to the shift mode (shift = I). In the shift mode, the output data AUSX, A US 2, ... A US η are successively supplied from the output terminal A US synchronously with the clock pulse TAKTL. When a clear signal is received, the output register 107 is cleared simultaneously with all shift registers 101 ^ and 102 (#, where / '= 1,2,3 m.

Die von der vorangegangenen Spalte zu gebenden Eingänge der NAND-Glieder 104-1, 104-2,... 104-n in der ersten Spalte der Fig. 14 (wobei / = 2) müssen auf einer logischen »1« gehalten werden, bis die logischen Operationsergebnisse für die gesamte Relaisleiterschaltung geliefert werden. Zu diesem Zweck kann eine Gruppe von Registern (nicht gezeigt) vorgesehen sein, die durch das Signal Löschen zum logischen Zustand »1« transferiert werden, so daß die Ausgänge der Register den Eingängen der NAND-Glieder 104-1,104-2,... 104-n zugeführt werden können.The inputs of the NAND gates 104-1, 104-2, ... 104-n in of the first column of Fig. 14 (where / = 2) must be on a logical "1" can be held until the logical operation results for the entire relay conductor circuit to be delivered. For this purpose a group of registers (not shown) can be provided, which are transferred to the logical state "1" by the delete signal, so that the outputs of the registers the inputs of the NAND gates 104-1,104-2, ... 104-n can be fed.

Die Fig. 16 zeigt ein Blockschaltbild einer Schaltung zum Bereitstellen der Taktimpulse TAKT(i—\). TAKTi. TAKTS (i + 1). die in der F i g. 14 angegeben sind. In dem gezeigten Beispiel ist die Schaltung so ausgelegt, daß sie acht Taktimpulse TAKTi(i„_a, - 8) liefert. Die Schaltung enthält einen Septenärzähler 301 (zur Spaltenauswahl) und einen Demultiplexer 302. Das Signal Löschen und ein zu zahlender Taktimpuls TAKTC werden dem Scptenär/ählcr 301 zugeführt, tier (liinn drei Ausgungssignalc an F.ingangsansehlüsse A. Ii und ('des Demultiplexers 302 abgibt. Wenn sieben Taktinipul.se 7!4 A'TC dem Zähler 301 zugeführt worden sind, kehren die Zustände der Eingangsanschlüssc A, B und Czum ursprünglichen Zustand zurück (A = 0. ß=0 und C = OX Auf diese Weise ist es möglich, irgendeinen der Taktimpulse TAKTi bis TAKTS durch16 shows a block diagram of a circuit for providing the clock pulses TAKT (i - \). TAKTi. TAKTS (i + 1). the in the F i g. 14 are given. In the example shown, the circuit is designed in such a way that it supplies eight clock pulses TAKTi (i „ _a , - 8). The circuit contains a seperate counter 301 (for column selection) and a demultiplexer 302. The cancel signal and a clock pulse TAKTC to be paid are fed to the counter 301, with three output signals to input terminals A. Ii and ('of the demultiplexer 302 When seven clock pulses 7! 4 A'TC have been supplied to the counter 301, the states of the input terminals A, B and C return to the original state (A = 0. β = 0 and C = OX In this way it is possible to use any of the clock pulses TAKTi to TAKTS

s eine Bitkombination der Eingänge A. B und C darzustellen. s to represent a bit combination of inputs A. B and C.

Der dem Demultiplexer 3102 zugeführte Taktimpuls TAKTL erzeugt in Abhängigkeit von der Bitkombination an den Eingängen A. B und C verschiedene Arten The clock pulse TAKTL fed to the demultiplexer 3102 generates different types depending on the bit combination at the inputs A. B and C.

to von Taktimpulsen an Ausgangsanschlüssen TAKTX bis TAKTS. Wenn die Anzahl der Zeilen in jeder Spalte der Schaltmatrix gleich π ist, liefert jeder der Ausgangsanschlüsse TAKTi bis TAKTS Taktimpulse TAKTL mit einer Anzahl von n. to of clock pulses at output connections TAKTX to TAKTS. If the number of rows in each column of the switching matrix is equal to π , each of the output terminals TAKTi to TAKTS supplies clock pulses TAKTL with a number of n.

Die Fig. 17 zeigt den Gesamtaufbau des Ausführungsbeispiels der Erfindung in der Form eines Blockschaltbilds. Diese Anordnung enthält einen Programmspeicher 303. eine Eingabe/Ausgabe-Einrichtung 304. eine Steuereinrichtung 305 und eine ALU 306. Der Pmgrammspeicher 303 speichert Sequenz- oder Folgeprogramme, wohingegen die Eingabe/Ausgabe-Einrichtung 304 mit verschiedenartigen Einjabe/Ausgabe-Elementen verbunden ist, beispielsweise Fühlern, Ausgangsspulen und dergleichen, jedem der Eingabe/Ausgabe-Elemente ist eine Adresse zugeordnet, so daß diese Elemente durch Auswahl der betreffenden Adresse bezeichnet werden können. In der Eingabe/Ausgabe-Einrichtung 304 ist ein Speicherbereich zum Speichern der Adressen sowie der logischen Werte oder derglcichen der Eingabe/Ausgabe-Elemente vorhanden, die periodisch bezeichnet werden.Fig. 17 shows the overall construction of the embodiment of the invention in the form of a block diagram. This arrangement contains a program memory 303. an input / output device 304. a Control device 305 and an ALU 306. The program memory 303 stores sequence or follow-up programs, whereas the input / output device 304 with various input / output elements is connected, e.g., sensors, output coils and the like, to each of the input / output elements an address is assigned so that these elements can be accessed by selecting the relevant address can be designated. In the input / output device 304 there is a memory area for storing the addresses as well as the logical values or the like of the input / output elements, which are periodically designated.

Die Steuereinrichtung 305 steuert die Arbeitsweise der gesamten Steuerung der Erfindung und ist auch in der Lage, die Folgeprogramme zu ändern und die Arbeitsweise zu überwachen.The controller 305 controls the operation of the overall control of the invention and is also in able to change the follow-up programs and supervise the working practices.

Die ALU 306 führt eine logische Operation aus, wie sie an Hand der Fi g. 14 beschrieben wurde. Die ALU 306 enthält ferner die Schaltung zum Bereitstellen der Taktimpulse, und zwar entsprechend der Darstellung nach der Fig. 16.The ALU 306 carries out a logical operation as shown in FIG. 14 was described. The ALU 306 also contains the circuitry for providing the clock pulses, as shown according to FIG. 16.

Steuersignale, wie Löschen. TAKTL. TAKTC und Schieben werden von der Steuereinrichtung 305 der ALU 306zugeführt. Kontaktdaten DATX und Ver/.wcigungsdaten DAT2 gelangen von der Eingabe/Ausgabe-Einrichtung 304 bzw. vom Programmspeicher 303 über Datenbusleitungen DBL 1 und DBLl zur Steuereinrichtung 305 und werden dann selektiv der ALU 306 zugeführt. R/W X und R/W2 bezeichnen Lesc/Schrcib-Signale. wobei die Steuereinrichtung 3C5 festlegt, ob dasControl signals, such as deletion. TAKTL. TAKTC and shifting are supplied to ALU 306 by control device 305. Contact data DATX and verification data DAT2 pass from the input / output device 304 or from the program memory 303 via data bus lines DBL 1 and DBL1 to the control device 305 and are then selectively fed to the ALU 306. R / WX and R / W2 denote Lesc / Schrcib signals. wherein the control device 3C5 determines whether the

so betreffende Signal zum Lesen oder Schreiben dient.the signal in question is used for reading or writing.

Die Arbeitsweise des in der Fig. 17 dargestellten Ausführungsbeispiels soll im folgenden erläutert werden. The operation of the shown in FIG Exemplary embodiment is to be explained in the following.

Die Steuereinrichtung 305 liefert zunächst ein Lescsignal R/W X an den Programmspeicher 303. Der Programmspeicher 303 gibt dann Datenwörter über die Datenbusleitung DBL X an die Steuereinrichtung 305 ab. Die Steuereinrichtung 305 interpretiert die Daten, und, falls es sich bei den Daten um Befehlswörter für dieThe control device 305 first supplies a read signal R / WX to the program memory 303. The program memory 303 then outputs data words to the control device 305 via the data bus line DBL X. The controller 305 interprets the data and, if the data are command words for the

μ Leiteroperation handelt, bringt das Steuergerät 305 das Signal R/W 2 in den Lesezustand und sendet über eine Adrcßbuslcitung A BL an die Eingabe/Ausgabe-Einrichtung 304 die Adresse aus, die dem Befehlswort zugeordnet ist. Die Steuereinrichtung 305 gibt weiterhin synchron mit dem Taktimpuls TAKTL die in der Steuereinrichtung 305 zwischcngcspeichcrlcr. Konlaktdatcn DATX und Vcrzweigungsdatcn DAT2 an die ALlI 306 ab. Die danach in der ALU 306 ausgeführten Operalio-μ conductor operation acts, the control unit 305 brings the signal R / W 2 into the read state and sends the address assigned to the command word to the input / output device 304 via an address bus line A BL. The control device 305 continues to provide the intermediate storage in the control device 305 synchronously with the clock pulse TAKTL. Conact data DATX and branch data DAT2 to ALlI 306. The operational functions then carried out in the ALU 306

1515th

nen entsprechen den bereits beschriebenen Operatio- und einfachen Gatterschaltungen aufgebaut ist, die entnen. sprechend den Spalten der Relaisleiterschaltung ange-NEN correspond to the operational and simple gate circuits already described, which entnen. corresponding to the columns of the relay conductor circuit

FaIIs es sich bei dem aus dem Programmspeicher 303 ordnet sind, kann man bei der erfindungsgemäßen ausgelesenen Befehlswort um einen allgemeinen Aus- Steuerung die Logikoperationsschaltung sehr einfach gangsbefehl handelt, beispielsweise Erregungsausgang s ausbilden, selbst wenn die Lcitcrschaltung eine sehr für eine Relaisspule, wird das Operationsergebnis der große Anzahl von Spalten und Zeilen enthält Weiterhin ALU 306 vorübergehend in der Steuereinrichtung 305 ist ersichtlich, daß alle Schieberegister und Gatterschalgespeichert, und zwar aufgrund der Signale wie Schie- tungen mit den NAND-Gliedern und OR-GIiedern auf ben, TAKTL, Adresse, R VV2, und dann an die Eingabe/ einem einzigen Chip in Großintegrationstechnik LSI Ausgabe-Einrichtung 304 weitergeleitet. Beinhaltet je- io ausgebildet werden können.If it is arranged from the program memory 303, the command word read out according to the invention can be a general output command for the logic operation circuit, for example form excitation output s, even if the trigger circuit is very much for a relay coil, the operation result will be the large number of columns and rows also contains ALU 306 temporarily in the control device 305, it can be seen that all shift registers and gate switches are stored, based on the signals such as shifts with the NAND gates and OR gates to ben, TAKTL, address, R VV2, and then forwarded to the input / a single chip in large scale integration technology LSI output device 304. Includes each can be trained.

doch das Befehlswort eine Operation, beispielsweise ei- Obgleich das in der F i g. 10 dargestellte Ausgangsre-but the command word is an operation, e.g. 10 illustrated exit

nes Zeitgebers, Zählers, Verriegelung. Leer- oder Blind- gister 107 so aufgebaut ist, daß die Operationsergebnisposition, Rücksetzung, oder eine arithmetische Opera- se der letzten Spalte darin verriegelt werden, wenn das tion, wird für dieses Signal eine Verarbeitung in der Ausgangsregister 107 im Sperr- oder Verriegelungsir.o-Stcuereinrichtung 305 vorgenommen, und das Ergebnis 15 dus betrieben wird, und daß dann die verriegelten Opeder Verarbeitung wird in den Programmspeicher ge- rationsergebnissc seriell aus dem Ausgangsregister bracht Bei einem weiteren Fall, bei dem ein Zeitgeber, ausgegeben werden, wenn dieses Register beim AnIe-Zählcr, Blind- oder Leerposition oder Verriegelung in gen des Signals Schieben im Schiebemodus betrieben der Leiterschaltung enthalten ist. gibt die Steuereinrich- wird, ist im Rahmen der Erfindung auch die Möglichkeit tung 305 in Anbetracht des Inhalts des Programmspei- 20 gegeben, den Ausgang der Gatterschaltung Gm direkt chers Daten an die ALU 306 ab. ' mit der Steuereinrichtung CU zu verbinden, wie es innes timer, counter, interlock. Empty or dummy register 107 is constructed in such a way that the operation result position, reset, or an arithmetic operation of the last column therein is locked; o-control device 305 made, and the result 15 dus is operated, and that then the locked operation of the processing is brought into the program memory generation resultsc serially from the output register AnIe counter, blind or empty position or locking in the gene of the pushing signal operated in the pushing mode of the conductor circuit is included. If the control device is, within the scope of the invention there is also the option 305, taking into account the content of the program memory, to send the output of the gate circuit Gm directly to the ALU 306. 'to connect to the control device CU , as shown in

Obgleich bei der obigen Erläuterung uiHcrSieüi iü, der Fig. 19gezeigt ist,so daG die Steuereinrichiung die daß in der Eingabc/Ausgabc-Einrichtung 304 ein Spei- erforderlichen Signale für den Ausgang auswählt In diechcrbercich zum Speichern der Kontaktdaten DATi sem Fall kann man auf das Ausgangsregister 107 und und dergleichen vorgesehen ist, kann der Programm- 25 das Schiebesignal völlig verzichten.Although in the above explanation iii uiHcrSieüi, the Fig. 19gezeigt, so the DAG Steuereinrichiung the that in the Eingabc / Ausgabc device 304, a storage signals necessary for the exit selects In diechcrbercich sem for storing the contact Dati case, one can on the Output register 107 and the like is provided, the program 25 can dispense with the shift signal entirely.

speicher 303 auch so ausgebildet sein, daß er nicht nur memory 303 can also be designed so that it is not only

den oben angegebenen Bereich zum Speichern der Pro- Hierzu 15 Blatt Zeichnungenthe area specified above for storing the pro- For this purpose 15 sheet drawings

gramme für die Folge- oder Sequenzoperation der grams for the subsequent or sequential operation of the

Steuereinrichtung enthält, sondern auch einen Zwischenspeicherbereich zum Speichern der Kontaktdaten jo i,nd dergleichen. Der im Programmspeicher 303 vorgesehene Zwischenspeicherbereich kann herangezogen werden, um die in der Steuereinrichtung 305 ausgeführten Operationsergebnisse vorübergehend zu speichern.Contains control device, but also a buffer area to save the contact details jo i, nd the like. The one provided in the program memory 303 Intermediate storage area can be used to store the data implemented in control device 305 To temporarily save the results of the operation.

Die Fig. 18 zeigt ein Zeittaktdiagramm zur Erläuterung der von der ALU 306 ausgeführten logischen Operation, insbesondere die logische Operation der Logikopcrationsschaltung nach der Fig. 14 unter Bezugnahme auf die Relaisleiterschaltung nach der Fig.9. Ein Impuls Löschen im oberen Teil des Zeittaktdiagramms nach der Fig. 18 zeigt in diesem Fall den Anfang der logischen Operation an. Durch diesen Löschimpuls werden die Inhalte der Register und des Zählers auf 0 zurückgesetzt. Fig. 18 shows a timing chart for explanation the logical operation performed by the ALU 306, in particular the logical operation of the logic operation circuit according to FIG. 14 with reference to the relay conductor circuit according to FIG. 9. A Pulse erasing in the upper part of the timing diagram according to FIG. 18 shows in this case the beginning of the logical operation. This clear pulse resets the contents of the registers and the counter to 0.

Der im untersten Teil der Fig. 18 dargestellte Takt- v> impuls TAKTC, der dem Scplcnär/.ähler 201 als Eingang zugeführt wird, leitet die logischen Operationen für die aufeinanderfolgenden Spalten ein. Die Operationen für die Zeilen jeder Spalte werden durch den Taktimpuls TAKTL eingeleitet. Weiterhin erkennt man. daß die Daicn DAT\,d. h. Cy, sowie die Daten DAT2,d.h. Mj. aufeinanderfolgend mit den Anstiegsflankcn der Taklimpulsc TAKTL in die Schieberegister gebracht wercicr.The clock in the lowermost part of FIG. 18 depicted v> TAKTC pulse, which is / .ähler 201 supplied to the Scplcnär as input, initiates the logical operations for the successive columns. The operations for the rows of each column are initiated by the clock pulse TAKTL. Furthermore one recognizes. that the Daicn DAT \, d. H. Cy, as well as the data DAT2, ie Mj. successively with the rising edges of the Taklimpulsc TAKTL wercicr brought into the shift register.

Wenn die Koniaktdaten Ci. m und die Verzweigungsdaten Bi. m der m-ten Spalte in die entsprechenden Eingangsregister 101 fm,} und 102 (m)gebracht sind, wie es in der Fig. 15dargestellt ist.erhält man im Ausgangsregisicr 107 einen Ausgang, der dem resultierenden Zustand der Rclaislciterschaltung gemäß den EIN-AUS- bo Zustünden der Kontakte entspricht. Durch Anlegen des Signals Schieben an das Ausgangsregister 107 kann der oben angegebene Ausgang aufeinanderfolgend durch die Zcitgabcwirkiing des Taklimpulses TAKTL ausgelesen werden.When the conact data Ci. m and the branch data Bi. m of the m-th column are brought into the corresponding input registers 101, fm,} and 102 (m) , as shown in FIG Rclaislciterschaltung corresponds to the ON-OFF bo states of the contacts. By applying the shift signal to the output register 107, the output indicated above can be read out successively by the outputting of the clock pulse TAKTL.

Da die l.ogikoperationsschallung. die dem Eingangsabschnitt der beispielsweise in der Fig.4b gezeigten Relaisleiicrschallung entspricht, aus SchieberegisternSince the l. Logic operation sound. those of the entrance section the example shown in Figure 4b Relay transmission corresponds to, from shift registers

Claims

Patent claims:

I. Programmable control for linking input signals to output signals according to a ladder diagram with π rows and m columns
with the features

a) a contact description and branching data for defining the ladder diagram are in stored in a program memory.

b) the process of processing the input signals, contact description and branching data is determined by subsequent program commands that are stored in the program memory,

c) the initial state of each column of the ladder diagram is established by logical linkage the input signals, the contact description and the branching data of this column and the initial state of the previous writing as well as codes that relate to the Refer to the operation of the output devices.

4. Programmable controller according to claim I, characterized in that the features