DE3115379A1

DE3115379A1 - Method for calculating the resultant state of a relay ladder circuit and sequence controller for carrying out the method

Info

Publication number: DE3115379A1
Application number: DE19813115379
Authority: DE
Inventors: Yoshihiko Numazu Okayama; Junichi Sasaki
Original assignee: Toshiba Machine Co Ltd
Current assignee: Shibaura Machine Co Ltd
Priority date: 1980-04-17
Filing date: 1981-04-16
Publication date: 1982-02-25
Also published as: DE3115379C2

Abstract

The relay ladder circuit exhibits n rows and m columns, n and m being integral numbers. The resultant state depends on the switched state (opened or closed) of the contacts of the relay ladder circuit. Contact data which relate to the type and the operation of the contacts of each column of the relay ladder circuit are stored in a first memory (101). Branching data which relate to the type of the branching contact of each column are stored in a second memory (102). Logic operations are carried out by means of a gate circuit (111 to 116, 121 to 124) on the contact data and on the branching data of each column, beginning with the first row to the last row, in such a manner that, at the end, all columns of the relay ladder circuit have been subjected to the logic operations. <IMAGE>

Description

Verfahren zum Berechnen des resultierenden Method of calculating the resulting

Zustands einer Relaisleiterschaltung und Folgesteuerungsgerät zur Ausführung des Verfahrens Die Erfindung bezieht sich auf ein Verfahren und ein Gerät zur programmierbaren Sequenz- oder Folgesteuerung und befaßt sich insbesondere mit einer Art von Folgesteuerung, die von einer Relaisketten- oder Relaisleiterschaltung Gebrauch macht. Unter der Bezeichnung "Relais" sollen alle Arten von Schalter verstanden werden, die zwei Schalt zustände einnehmen können, nämlich geschlossen und geöffnet bzw. leitend und gesperrt. State of a relay conductor circuit and sequence control device for Carrying out the method The invention relates to a method and an apparatus for programmable sequence or sequential control and deals in particular with some type of sequential control provided by a relay chain or relay ladder circuit Makes use. The term "relay" is intended to mean all types of switches that can take two switching states, namely closed and open or conductive and blocked.

Steuerungen oder Steuenulgsgeräte mit komplizierten Relaissystemen, die Relaiskettenschaltungen oder Relaisleiterschaltungen genannt werden, sind allgemein bekannt. Controls or control units with complicated relay systems, called relay ladder circuits or relay ladder circuits are general known.

Wenn es bei diesen Steuerungsgeräten erforderlich ist, ein Teil der Relaisleiterschaltung zu ändern, muß man auch verschiedenartige andere, zugeordnete Teile ändern. Eine derartige Änderung ist daher äußerst mühsam.If it is necessary with these control devices, part of the To change the relay conductor circuit, one must also have various other, associated Change parts. Such a change is therefore extremely troublesome.

Um den erläuterten Nachteil zu überwinden, hat man programmierbare Sequenz- oder Folgesteuerungen entwickelt. In order to overcome the disadvantage explained, one has programmable ones Sequence or sequential controls developed.

Bei dieser Art von Steuerungen oder Steuerungsgeräten benutzt man die Relaisleiterschaltung nicht mehr in Form von Hardware, sondern man speichert ein Sequenz- oder Folgesteuerprogramm in Form von Software.With this type of control or control device one uses the relay conductor circuit is no longer in the form of hardware, but is saved a sequence or sequential control program in the form of software.

Die Steuerverfahren in kürzlich entwickelten programmierbaren Folgesteuerungsgeräten kann man in zwei Gruppen klassifizieren, nämlich ein Verfahren zum Steuern der Operationssequenz gemäß Boolescher Formeln Polnischer Notation und ein Verfahren zum Steuern Jeder Relaissequenz durch einen Sprungbefehl, wie es in der japanischen Patentveröffentlichung Nr. 152174/1975 erläutert ist. The control procedures in recently developed programmable sequencers can be classified into two groups, namely a method of controlling the sequence of operations according to Boolean formulas in Polish notation and a method for Control each relay sequence by a jump command, as in Japanese Patent Publication No. 152174/1975 is explained.

Diese Verfahren sollen im folgenden an Hand einer in der Fig. 1 dargestellten Relaisleiterschaltung erläutert werden. These methods are to be used in the following on the basis of one shown in FIG. 1 Relay wire circuit will be explained.

Bei dem ersten Verfahren, das von den Booleschen Formeln Gebrauch macht, enthält ein Programm zum Gewinnen der logischen Summe Y1 zweier Werte, die folgenden Befehle, wobei zum einen das logische Produkt der Zustände von Kontakten ii und i2 und zum anderen das logische Produkt der Zustände von Kontakten i3 und i4 erhalten werden soll; (1) Lade einen Akkumulator mit ii, (2) Erlange das logische Produkt von i2 und des Inhalts des Akkumulators, (3) Schiebe das im Akkumulator erlangte logische Produkt in einen Speicher, (4) Lade den Akkumulator mit i3, <.5) Erlange das logische Produkt zwischen dem Inhalt des Akkumulators und i4, (6) Berechne die logische Summe des im Speicher gespeicherten logischen Produkts und des Inhalts des Akkumulators, (7) Gib die logische Summe an den Ausgang ?1 aus. The first method, which uses Boolean formulas contains a program for obtaining the logical sum Y1 of two values that following commands, on the one hand being the logical product of the states of contacts ii and i2 and on the other hand the logical product of the states of contacts i3 and i4 is to be obtained; (1) Charge an accumulator with ii, (2) Get the logical Product of i2 and the contents of the accumulator, (3) Shift that in the accumulator obtained logical product in a memory, (4) load the accumulator with i3, <.5) Obtain the logical product between the contents of the accumulator and i4, (6) Calculate the logical sum of the logical product and content stored in memory of the accumulator, (7) Output the logical sum at the output? 1.

Bei dem zweiten Verfahren, das von den Sprungbefehlen Gebrauch macht, enthält ein Programm die folgenden Befehle: Lade einen Akkumulator mit il, (2) Erlange das logische Produkt von i2 und vom Inhalt des Akkumulators, (3) Springe zum nachfolgenden Schritt (9), wenn das logische Produkt der Bedingung EIN genügt, (4) Lade den Akkumulator mit i3, (5) Berechne das logische Produkt von 54 und vom Inhalt des Akkumulators, (6) Springe zum Schritt (9), wenn das logische Produkt der Bedingung EIN genügt, (7) Halte die Ausgabe an- (wenn der Bedingung nicht genügt wird), (8) Springe zum Schritt (10) ohne irgendeine Bedingung, (9) Gib den Ausgang aus, (10) Gehe über mit der Operation zu einer anderen Relaisleiterschaltung. In the second method, which makes use of the jump instructions, a program contains the following commands: load an accumulator with il, (2) get the logical product of i2 and the contents of the accumulator, (3) Jump to the next one Step (9), if the logical product satisfies the condition ON, (4) charge the accumulator with i3, (5) compute the logical product of 54 and the contents of the accumulator, (6) Jump to step (9) if the logical product satisfies the condition EIN, (7) Stop output (if the condition is not met), (8) Jump to step (10) without any condition, (9) output the exit, (10) go over with the Operation to another relay conductor circuit.

Aus der obigen Erläuterung geht hervor, daß die bei den beiden beschriebenen Verfahren benutzten Programme sorgfältig unter Beobachtung der Relaisleiterschaltung und unter Beachtung der Sequenz bei der Ausführung der Befehle erstellt werden müssen. Dies bedeutet, daß sowohl die Erstellung als auch die Ubersetzung bzw. Kompilierung und die Korrektur der Programme äußerst kompliziert sind, was auf die Komplexität der Relaisleiterschaltung zurückzuführen ist. From the above explanation it can be seen that those described in the two Procedures used programs carefully while observing the relay conductor circuit and must be created in accordance with the sequence when executing the commands. This means that both the creation and the translation or compilation and the correction of the programs are extremely complicated, reflecting the complexity the relay conductor circuit.

Der Erfindung liegt die Aufgabe zugrunde, eine programmierbare Sequenz- oder Folge steuerung zu schaffen, die einen neuartigen Operationsteil enthält, der ein neuartiges Konzept einer Schaltmatrix zum Erstellen eines Programms betreffend eine Relaisleiterschaltung ausnUtzt. The invention is based on the object of providing a programmable sequence Or to create sequence control that contains a novel operation part that pertaining to a novel concept of a switching matrix for creating a program uses a relay conductor circuit.

Ein Verfahren zum Berechnen eines resultierenden Zustands einer Relaisleiterschaltung mit n Zeilen und m Spalten mit Hilfe eines programmierbaren Folgesteuerungsgeräts, wobei n und m ganze Zahlen sind und der zu berechnende resultierende Zustand durch das Öffnen und Schließen Jedes Kontaktes der Relaisleiterschaltung verursacht wird und wobei das programmierbare Folgesteuerungsgerät ein Speichergerät zum Speichern von Folgeprogrammbefehlen, ein Eingabe/Ausgabe-Gerät zum Eingeben die Kontakte betreffender Eingangsdaten, ein Operationsgerät für eine Leiterschaltung und ein Steuergerät enthält, ist nach der Erfindung durch die folgenden Schritte gekennzeichnet: Unter der Steuerung des Steuergeräts werden die Kontaktdaten für eine Spalte der Relaisleiterschaltung vom Speichergerät und vom Eingabe/Ausgabe-Gerät in eine erste Speichereinrichtung des Operationsgeräts abgerufen, unter der Steuerung des Steuergeräts werden die Verzweigungsdaten für dieselbe Spalte der Relaisleiterschaltung vom Speichergerät in eine zweite Speichereinrichtung des Operationsgeräts abgerufen, und an den Kontaktdaten und Verzweigungsdaten Jeder Spalte werden beginnend mit einer ersten Zeile bis zu einer letzten Zeile logische Operationen ausgeführt, so daß die logische Operation alle Spalten der Relaisleiterschaltung erfaßt. A method of calculating a resulting state of a relay conductor circuit with n rows and m columns using a programmable sequencer, where n and m are integers and the resulting state to be calculated is through the opening and closing of each contact of the relay conductor circuit is caused and wherein the programmable sequencer is a storage device for storing of follow-up program commands, an input / output device for entering the contacts concerned Input data, an operating device for a conductor circuit and a control device contains, is characterized according to the invention by the following steps: Under the controller of the control unit receives the contact data for a column of the relay conductor circuit from the storage device and the input / output device to a first storage device of the surgical device, under the control of the control device, the Branch data for the same column of the relay conductor circuit from the storage device retrieved in a second storage device of the surgical device, and on the contact data and branch data of each column starting with a first row up to a last line of logical operations performed so that the logical operation all columns of the relay conductor circuit detected.

Ein programmierbare Sequenz- oder Folgesteuerungsgerät, enthaltend ein Speichergerät zum Speichern von Sequenz- oder Folgeprogrammbefehlen, ein Eingabe/Ausgabe-Gerät zum Enpfangen von Eingangsdaten und zur Abgabe von Ausgangsdaten, ein Operationsgerät zum Ausführen logischer Operationen für eine Leiterschaltung mit n Zeilen und m Spalten in Ubereinstimmung mit den Programmbefehlen, wobei n und m ganze Zahlen sind, und ein Steuergerät zum Bereitstellen von Steuersignalen für das Operationsgerät, ist nach der Erfindung dadurch gekennzeichnet, daß das Operationsgerät eine logische Operationen ausführende Einheit für die Leiterschaltung aufweist und daß diese Einheit enthält: eine erste Speichereinrichtung zum Speichern von Kontaktdaten für die Leiterschaltung, eine zweite Speichereinrichtung zum Speichern von Verzweigungsdaten für die Leiterschaltung und eine Gattereinrichtung zum Ausführen, und zwar unter der Steuerung der Steuersignale, logischer Operationen für jede Spalte der Leiterschaltung aufgrund der in der ersten und der zweiten Speichereinrichtung gespeicherten Kontaktdaten und Verzweigungsdaten und auch aufgrund der Ergebnisse logischer Operationen, die für eine der Spalte der Leiterschaltung vorausgehende Spalte ausgeführt wurden. A programmable sequence or sequencer containing a storage device for storing sequence or follow-up program instructions, an input / output device for receiving input data and for delivering output data, an operating device for performing logical operations on a ladder circuit with n rows and m Columns in accordance with the program instructions, where n and m are integers are, and a control device for providing control signals for the operating device, is characterized according to the invention in that the operating device is a logical Operations performing unit for the conductor circuit and that this unit contains: a first storage device for storing contact data for the conductor circuit, second storage means for storing branch data for the ladder circuit and gate means for executing, under the control of the control signals, logical operations for each column of the ladder circuit based on the one in the first and contact data and branch data stored in the second storage device and also based on the results of logical operations performed on one of the column the column preceding the conductor circuit were carried out.

Bei einer Weiterbildung des erfindungsgemäßen programmierbaren Folgesteuerungsgeräts ist im Operationsgerät nur eine einzige Einheit zum Ausführen logischer Operationen zusammen mit einer dritten Speichereinrichtung vorgesehen, die die Operationsergebnisse der Gattereinrichtung speichert, so daß eine spaltenweise oder spaltenzyklische Operation ausgeführt wird, Bei einer anderen Weiterbildung ist eine Vielzahl der Einheiten vorhanden, und zwar in einer Anzahl, die gleich m ist, so daß die Ergebnisse der eine Leiterschaltung simulierenden logischen Operationen im wesentlichen gleichzeitig gewonnen werden können, nachdem die Kontaktdaten und die Verzweigungsdaten aller Spalten der Leiterschaltung in die ersten Speichereinrichtungen und zweiten Speichereinrichtungen der m Einheiten des Operationsgeräts eingegeben sind Die Erfindung wird im folgenden an Hand von Zeichnungen beispielshalber erläutert. Es zeigt: F I G . 1 und 2 Beispiele bekannter Relaisleiterschaltungen, F I G . 3 eine der Leiterschaltung nach der Fig. 2 entsprechende Schaltmatrix, F I G . 4a ein Schaltbild, bei dem eine Relaisleiterschaltung in Matrixelemente unterteilt ist, F I G . 4b ein Schaltbild, bei dem die in der Fig. 4a dargestellte Schaltmatrix in einen Eingangsabschnitt und einen Ausgangs abschnitt unterteilt ist, F I G . 4c ein Schaltbild mit einem in einen Kontakt- -abschnitt und einen Verzweigungsabschnitt unterteilten Teil des Eingangsabschnitts der Schaltmatrix, F I G . 4d ein Schaltbild mit einem in einen Ausgangssteuerabschnitt und einen Verzweigungsabschnitt unterteilten Teil des Ausgangsabschnitts der Schaltmatrix, F I G . 5a eine schematische Darstellung einer gewöhnlichen Zusammensetzung von Programmbefehlswörtern, die zur Ausführung der Erfindung benötigt werden, F I G . 5b ein Beispiel, bei dem jedes der Befehlswörter aus 16 Bits zusammengesetzt ist, F I G . 6 eine Tabelle mit Bitzusammensetzungen und Funktionen für verschiedenartige Eingangs/Ausgangs steuerdaten, F I G . 7 verschiedenartige Symbole zur Darstellung verschiedenartiger Befehlswörter, F I G . 8a ein weiteres Beispiel einer Relaisleiterschaltung, F I G . 8b eine Vergleichstabelle zur Gegenüberstellung des herkömmlichen Programmierverfahrens und des erfindungsgemäßen Verfahrens bei Anwendung auf die in der Fig. 8a dargestellte Relaisleiterschaltung, F I G . 9 eine Darstellung einer gewöhnlichen Relaisleiterschaltung, bei der Kontaktdaten und Verzweigungsdaten in einer verallgemeinerten Weise dargestellt sind, F I G . 10 ein Blockschaltbild einer Logikoperationsschaltung für ein nach der Erfindung ausgebildetes Folger steuerungsgerät, F I G . 11 ein Blockschaltbild einer LogAkoperationsschaltung in einer mehr allgemein gehaltenen Form, F I G . 12 ein Blockschaltbild zur Erläuterung der Gesamtoperation des Folgesteuerungsgeräts, F I G . 13 ein Zeittaktdiagramm verschiedenartiger Signale, die in der Logikoperationsschaltung auftreten, F 1 G . 14 ein Schaltbild einer Logikoperationsschaltung eines Folgesteuerungsgeräts, das ein zweites Ausführungsbeispiel der Erfindung darstellt, F I G . 15 ein Blockschaltbild der bei dem zweiten Ausführungsbeispiel benutzten Logikoperationsschaltung in vereinfachter Form, F I G . 16 ein Blockschaltbild einer bei dem zweiten Ausführungsbeispiel benutzten Schaltung zur Bereitstellung verschiedenartiger Taktsignale, F I G . 17 ein Blockschaltbild des Gesamtaufbaus des zweiten Ausführungsbeispiels, F I G . 18 ein Zeittaktdiagramm zur Erläuterung der Arbeitsweise des zweiten Ausführungsbeispiels der Erfindung und F I G . 19 ein Blockschaltbild eines weiteren Beispiels der beim zweiten Ausführungsbeispiel der Erfindung benutzten Logikoperationsschaltung. In a further development of the programmable sequence control device according to the invention is only a single unit for performing logical operations in the operating device provided together with a third memory device, which the operation results the gate device stores, so that a column-wise or column-cyclic Operation is performed, In another development is a variety of Units present, in numbers equal to m, so that the results of the logical operations simulating a ladder circuit essentially simultaneously can be obtained after the contact details and the branching data of all Columns the conductor circuit into the first memory devices and second memory devices of the m units of the operating device are entered The invention is explained below with reference to drawings by way of example. It shows: F I G. 1 and 2 examples of known relay conductor circuits, F I G. 3 one of the ladder circuit switching matrix corresponding to FIG. 2, F I G. 4a is a circuit diagram in which a Relay conductor circuit is divided into matrix elements, F I G. 4b a circuit diagram, in which the switching matrix shown in Fig. 4a in an input section and an output section is divided, F I G. 4c is a circuit diagram with a Part of the subdivided into a contact section and a branch section Input section of the switching matrix, F I G. 4d is a circuit diagram with one in one Output control section and a branch section divided part of the output section the switching matrix, F I G. 5a a schematic representation of a common composition of program instruction words required for carrying out the invention, F I G. 5b shows an example in which each of the command words is composed of 16 bits is, F I G. 6 is a table with bit compositions and functions for various types Input / output control data, F I G. 7 different symbols for illustration different command words, F I G. 8a another example of a relay conductor circuit, F I G. 8b is a comparison table for comparing the conventional programming method and the method according to the invention when applied to that shown in FIG. 8a Relay conductor circuit, F I G. 9 is an illustration of an ordinary one Relay wire circuit where contact details and branch data in a generalized Manner shown are F I G. 10 is a block diagram of a logic operation circuit for a follower control device designed according to the invention, F I G. 11 a Block diagram of a log operation circuit in a more general one Form, F I G. 12 is a block diagram to explain the overall operation of the sequential control device; F I G. 13 is a timing diagram of various signals generated in the logic operation circuit occur, F 1 G. 14 is a circuit diagram of a logic operation circuit of a sequential control device; which represents a second embodiment of the invention, F I G. 15 is a block diagram the logic operation circuit used in the second embodiment is simplified Form, F I G. 16 is a block diagram of one used in the second embodiment Circuit for providing various types of clock signals, F I G. 17 is a block diagram of the overall structure of the second embodiment, F I G. 18 is a timing diagram to explain the operation of the second embodiment of the invention and F I G. 19 is a block diagram showing another example of that in the second embodiment logic operation circuit used in the invention.

Im folgenden sollen bevorzugte Ausführungsbeispiele der Erfindung erläutert werden. Zunächst soll allerdings das Grundprinzip der Erfindung näher beschrieben werden. The following are preferred embodiments of the invention explained. First, however, the basic principle of the invention should be described in more detail to be discribed.

Die Fig. 2 zeigt ein Beispiel einer Relaisleiterschaltung. In dieser Schaltung sind X1 bis X15 Relaiskontakte, die normalerweise geöffnet oder geschlossen sind, und Y1 sowie Y2 sind Ausgangselemente, die erregt oder eingeschaltet sind, falls die Potentiale an Stellen P1 und P2 gleich dem Potential an einer Leitung LO ist. Fig. 2 shows an example of a relay conductor circuit. In this Circuit are X1 to X15 relay contacts that are normally open or closed are, and Y1 and Y2 are output elements that are energized or switched on, if the potentials at points P1 and P2 are equal to the potential on a line Is LO.

Die Fig. 3 zeigt ein Netzwerk in Form einer Matrix, die die in der Fig. 2 dargestellte Relaisleiterschaltung simuliert. In der Fig. 3 bedeuten leere oder weiße Kreise 11 Schalter, die stets im ausgeschalteten oder geöffneten Zustand sind, quergestrichene Kreise 12 (Kreise mit einem Querstrich) Schalter, die Relaiskontakten entsprechen, und volle oder schwarze Kreise 13 Schalter, die stets im eingeschalteten oder geschlossenen Zustand sind. Fig. 3 shows a network in the form of a matrix, which in the Fig. 2 simulated relay conductor circuit shown. In Fig. 3 mean empty or white circles 11 switches that are always switched off or open are, cross-slashed circles 12 (circles with a slash) switches, the relay contacts correspond, and full or black circles 13 switches, which are always switched on or closed state.

Gleichermaßen stellen quergestrichene Rechtecke 14 und 15 Detektoren dar, die den Ausgangselementen Y1 und Y2 entsprechen, und leere oder weiße Rechtecke 16 stellen Detektoren dar, die stets im ausgeschalteten oder geöffneten Zustand sind. Die durch quergestrichene Rechtecke 14 und 15 dargestellten Detektoren befinden sich im geschlossenen oder eingeschalteten Zustand, wenn die Potentiale an Stellen 14a und 15a gleich dem Potential an einer Netz- oder Versorgungsleitung 12 sind. Likewise, cross-slashed rectangles 14 and 15 represent detectors corresponding to output elements Y1 and Y2, and empty or white rectangles 16 represent detectors that are always switched off or open are. The detectors represented by crossed rectangles 14 and 15 are located in the closed or switched on state when the potentials in places 14a and 15a are equal to the potential on a mains or supply line 12.

Ein Vergleich zwischen den Fig. 2 und 3 läßt erkennen, daß eine praktische Relaisleiterschaltung, wie sie in der Fig. 2 dargestellt ist, durch ein in der Fig. 3 gezeigtes matrixförmiges Netzwerk ersetzt werden kann, das, wie oben beschrieben, Schalter an Stellen hat, die den Stellen der Matrixelemen-te entsprechen. A comparison between FIGS. 2 and 3 shows that a practical Relay conductor circuit, as shown in FIG. 2, by a circuit shown in FIG. 3 shown matrix-like network can be replaced, which, as described above, Switches in positions that correspond to the positions of the matrix elements.

Zieht man ein Schaltnetzwerk in Matrixform heran, im folgenden Schaltmatrix genannt, bei dem die Schalter entsprechend der Darstellung nach der Fig. 3 in einer zweidimensionalen Weise angeordnet sind, kann man die oben beschriebenen komplizierten Verfahren beim Erstellen von Folge- oder Sequenzprogrammen für die Relaisleiterschaltung nach der Fig. 2 vollkommen überwinden. Den Zustand der Ausgangselemente Y1 und Y2 kann man insbesondere durch die Verwendung von EIN-AUS-Daten für die Kontakte bestimmen, die in der Schaltmatrix nach der Fig. 3 durch die schräg gestrichenen Kreise 12 dargestellt werden. Da die Verknüpfungen oder Logikoperationen der Schaltmatrix nach der Erfindung durch eine Verknüpfungs- oder Logikoperationsschaltung in Form von Hardware ausgeführt werden, wird die oben erwähnte wiederholte Ausführung zahlreicher Befehle bei den herkömmlichen Verfahren vollkommen unnötig. If a switching network in matrix form is used, the following is a switching matrix called, in which the switch as shown in FIG. 3 in a Arranged two-dimensional way, one can get the complicated described above Procedure for creating follow-up or sequence programs for the relay conductor circuit completely overcome according to FIG. The state of the output elements Y1 and Y2 In particular, by using ON-OFF data for the contacts, you can determine those in the switching matrix according to FIG. 3 by the diagonally struck circles 12 being represented. As the links or logic operations of the switching matrix according to the invention by a combination or logic operation circuit in the form executed by hardware, the repetitive execution mentioned above becomes more numerous Commands are completely unnecessary with conventional methods.

Die Fig. 4a bis 4d zeigen Schaltbilder oder Diagramme, die zur Erläuterung der bei der Erfindung verwendeten Logikoperation dienen. Die Fig. 4a läßt erkennen, daß eine Relaisleiterschaltung, die aus normalerweise geöffneten Kontakten X1 bis X11 und Ausgangselementen Y1 und Y2 besteht, durch unterbrochene Linien in Matrixelemente aus vier Zeilen und sechs Spalten unterteilt ist. Aus der Fig. 4b geht hervor, daß die gleiche Relaisleiterschaltung in einen Eingangsabschnitt und einen Ausgangs abschnitt unterteilt ist, wie es durch unterbrochene Linien dargestellt ist. Die Fig. 4c zeigt, daß ein Teil der nten Spalte des in der Fig. 4b dargestellten Eingangsabschnitts weiter unterteilt ist, und zwar in einen Kontaktabschnitt und einen Verzweigungsabschnitt, wie es ebenfalls durch unterbrochene Linien dargestellt ist. Die Fig. 4d zeigt, daß ein Teil der letzten Spalte, die dem in der Fig. 4b dargestellten Ausgangsabschnitt entspricht, weiter unterteilt ist, und zwar in einen Ausgangssteuerabschnitt und in einen Verzweigungsabschnitt. FIGS. 4a to 4d show circuit diagrams or diagrams for explanatory purposes serve the logic operation used in the invention. Fig. 4a shows that a relay conductor circuit consisting of normally open contacts X1 to X11 and output elements Y1 and Y2 consists of broken lines in matrix elements is divided into four rows and six columns. From Fig. 4b it can be seen that the same relay conductor circuit into an input section and an output section is divided as shown by broken lines. the FIG. 4c shows that part of the nth column of the input section shown in FIG. 4b is further subdivided into a contact section and a branch section, as also shown by broken lines. Fig. 4d shows that part of the last column which corresponds to the output section shown in FIG. 4b corresponds, is further divided into an output control section and into a branch section.

Unter der Annahme, daß der in der Fig. 4b dargestellte Eingangsabschnitt m Zeilen und n Spalten aufweist, hat die für einen in der Fig. 4c dargestellten Kontakt Xm,n des in der Fig. 4b gezeigten Eingangsabschnitts auszuführende logische Operation eine der folgenden fünf Muster: (1) Berechne ein logisches Produkt von Xm,n und dem Operationsergebnis von Xm,(n-1), (2) Berechne ein logisches Produkt aus der Umkehr von Xm,n und dem Operationsergebnis von Xm,(n-1), (3) Verwende das Operationsergebnis von Xm,(n-1) wie es ist (wo Xm,n permanent EIN ist), (4) Das Operationsergebnis für Xm,n wird AUS (wo Xm,n permanent AUS ist), und (5) Verwende ein anderes Operationsergebnis (gemäß der Beschaffenheit oder Art von Xm,n). Assuming that the input section shown in FIG. 4b has m rows and n columns, has the one shown in FIG. 4c Contact Xm, n of the input section shown in Fig. 4b to be executed Operation one of the following five patterns: (1) Compute a logical product of Xm, n and the operation result of Xm, (n-1), (2) Compute a logical product from the inversion of Xm, n and the operation result of Xm, (n-1), (3) Use that Operation result of Xm, (n-1) as it is (where Xm, n is permanently ON), (4) That Operation result for Xm, n becomes OFF (where Xm, n is permanently OFF), and (5) Use another surgical outcome (according to the nature or type of Xm, n).

Verwendet man Zwischenspeicher, beispielsweise Flipflops oder Register, werden die logischen Operationen für die Kontaktelemente in der n Spalte nach einem der oben angegebenen Muster zwischen demselben Kontaktelement und dem Inhalt der Zwischenspeicher ausgeführt, die den Operationsergebnissen der jeweiligen Kontaktelemente in der (n-1)ten Spalte entsprechen. If you use buffers, e.g. flip-flops or registers, are the logical operations for the contact elements in the n column after a the pattern given above between the same contact element and the content of the Executed buffer, the the operation results of the respective contact elements in the (n-1) th column.

Haben die Kontaktelemente in der nten Spalte keine Verzweigungsverbindungen, werden die Operationsergebnisse der selben Spalte in Speichern bei Positionen gespeichert, wo die Operationsergebnisse für die (n-1)ten Spalte gespeichert worden sind. Hat umgekehrt irgendeiner der Kontakte in der nten Spalte eine Verzweigungsverbindung mit einem benachbarten Kontakt oder benachbarten Kontaktelementen in der selben Spalte, wird zwischen dem logischen Operationsergebnis für das spezifische Kontaktelement und denjenigen des benachbarten Kontaktelements oder der benachbarten Kontaktelemente eine logische Summe gebildet, und das Operationsergebnis für dieses spezifische Kontaktelement wird durch die logische Summe ersetzt. Die oben beschriebene Operation wird für alle Kontaktelemente in der nten Spalte und für alle Spalten wiederholt, bis die logische Operation für den gesamten Eingangsabschnitt der Schaltmatrix beendet ist. If the contact elements in the nth column have no branch connections, the operation results of the same column are saved in Save at positions, where the operation results for the (n-1) th column have been stored. Has conversely, any of the contacts in the nth column have a branch connection with an adjacent contact or adjacent contact elements in the same Column, is between the logical operation result for the specific contact element and those of the adjacent contact element or elements formed a logical sum, and the operation result for this specific contact element is replaced by the logical sum. The one described above Operation is performed for all contact elements in the nth column and for all columns repeats until the logical operation for the entire input section of the switch matrix is finished.

Vor der Einleitung der logischen Operation für den gleichen Abschnitt werden die Inhalte der Zwischenspeicher für m Zeilen alle auf den logischen Wert zur gesetzt. Before initiating the logical operation for the same section the contents of the buffer for m lines are all based on the logical value to set.

Jetzt soll der Ausgangsabschnitt der Schaltmatrix beschrieben werden. Let us now describe the output section of the switch matrix.

Die Operation des Ausgangsabschnitts kann man in die folgenden sieben Muster klassifizieren: (1) Gewöhnlicher Ausgang (die Inhalte der Zwischenspeicher werden geliefert wie der Ausgang dieses Abschnitts), (2) Zeitgeberausgang (Zeitgeber werden durch die Inhalte des Zwischenspeichers einer Operation unterzogen), (3) Zählerausgang (Zähler werden durch die Inhalte des selben Speichers einer Operation unterzogen), (4) Sperrausgang (Sperren werden durch die Inhalte des selben Speichers einer Operation unterzogen), (5) Entsperrausgang (eine Entsperroperation wird durch die Inhalte des selben Speichers ausgeführt), (6) Rücksetzausgang (eine Rücksetzoperation wird ausgeführt auf der Grundlage der selben Inhalte) und (7) Leer- oder Blindausgang (die selben Inhalte werden als Leerausgänge geliefert). The operation of the output section can be broken down into the following seven Classify patterns: (1) Ordinary exit (the contents of the buffers are supplied like the output of this section), (2) timer output (timer are subjected to an operation by the contents of the buffer), (3) Counter output (counters are determined by the contents of the same memory of an operation subject), (4) lock output (locks are made by the contents of the same memory subjected to an operation), (5) unlock output (an unlock operation is performed by the contents of the same memory are executed), (6) reset output (a reset operation is executed based on the same contents) and (7) empty or blind output (the same contents are delivered as empty outputs).

Nach der Beendigung der logischen Operation für den Eingangsabschnitt wird der Ausgangsabschnitt der Operation unterzogen, und zwar gemäß den EIN-AUS-Daten, die in den Zwischenspeichern gespeichert sind, und dem Operationsmuster für den Ausgangsabschnitt. After the completion of the logical operation for the input section the output section is subjected to the operation according to the ON-OFF data, which are stored in the buffers and the operation pattern for the Exit section.

Wenn eine Vielzahl von Relaisleiterschaltungen vorgesehen ist, wird dann der Betrieb oder die Operation des Sequenzsteuerungsgeräts zu einer anderen Relaisleiterschaltung transferiert, die danach bearbeitet werden soll. If a plurality of relay conductor circuits are provided, then then the operation or the operation of the sequence control device to another Relay conductor circuit transferred to be processed afterwards.

Ein in Verbindung mit der Erfindung zu benutzendes gewöhnliches Befehlswort ist in der Fig. 5a dargestellt. A common command word to be used in connection with the invention is shown in Fig. 5a.

Daten, die in dem Befehlswort zum Ausführen der Operation der Erfindung enthalten sein sollen, sind die folgenden: (a) Nummern der Zeilen und Spalten der Schaltmatrix, die eine Relaisleiterschaltung darstellt, (b) EIN-AUS-Zustände der in der Schaltmatrix enthaltenen Verzweigungs schalter, (c) Art der in der Schaltmatrix enthaltenen Eingangs- und Ausgangskontaktelemente und (d) Adressen der Eingangs- und Ausgangskontaktelemente.Data contained in the instruction word for performing the operation of the invention should be included are the following: (a) Numbers of the rows and columns of the Switching matrix representing a relay conductor circuit, (b) ON-OFF states of the Branch switch contained in the switching matrix, (c) Type of in the switching matrix contained input and output contact elements and (d) addresses of the input and output contact elements.

Um diesen Daten Platz zu bieten, ist das Befehlswort in vier Teile unterteilt, wie es in der Fig. 5a dargestellt ist. Der erste Teil gibt den Platz oder Ort eines Schalters in der zweidimensionalen Schaltmatrix an. Der zweite Teil zeigt den EIN-AUS-Zustand eines Verzweigungsschalters an. In order to provide space for this data, the command word is in four parts divided, as shown in Fig. 5a. The first part gives the place or location of a switch in the two-dimensional switch matrix. The second part indicates the ON-OFF state of a branch switch.

Der mit Eingangs/Ausgangs-Steuerteil bezeichnete dritte Teil gibt die Art des Eingangs und Ausgangs an, und der mit Adressenteil bezeichnete vierte Teil gibt die Adressen des Eingangs und des Ausgangs an.The third part, labeled input / output control section, is the type of input and output, and the fourth labeled address part Part specifies the addresses of the input and the output.

Ein Beispiel für ein Befehlswort aus 16 Bits ist in der Fig. 5b dargestellt. Bei diesem Beispiel befindet sich der positionsanzeigende Teil beim nullten Bit und ist mit LC (Zeilensteuerung) bezeichnet. Bei dieser Bitstelle wird angezeigt, ob das betreffende Kontaktelement das letzte in einer Spalte ist oder nicht. Das erste Bit ist dem zweiten Teil zugeordnet und mit BC (Verzweigungssteuerung) bezeichnet. In dieser Bitstelle wird angezeigt, ob der Verzweigungszustand EIN (BC - "1") oder AUS (BC = "O") ist. Der dritte Teil erstreckt sich von der zweiten Bitstelle zur sechsten Bitstelle und ist mit "iOC" bezeichnet. Dort sind unter Bezugnahme auf die Fig. 6-die Eingangs/Ausgangs-Steuerdaten gespeichert. An example of a command word made up of 16 bits is shown in FIG. 5b. In this example the position indicating part is at the zeroth bit and is labeled LC (line control). This bit position shows whether the relevant contact element is the last in a column or not. That first bit is assigned to the second part and labeled BC (branch control). This bit position indicates whether the branch status is ON (BC - "1") or OFF (BC = "O"). Of the third part extends from the second Bit position to the sixth bit position and is designated with "iOC". There are by reference 6, the input / output control data is stored.

In der Fig. 6 sind Steuerdaten beginnend mit Nr. O bis Nr. 31 zusammen mit den zugehörigen 5-Bit-Codes zusammengestellt. Von diesen Steuerdaten (oder Funktionen) kann man diejenigen, die durch Symbole > , ,< und = bei den Nummern 13, 14 und 15 angegeben sind, als Steuerdaten für ein Kontaktelement verwenden, beispielsweise für das Kontaktelement X11 in der Fig. 4b. Wenn das Symbol. In Fig. 6, control data starting from No. 0 to No. 31 are combined compiled with the associated 5-bit codes. From this control data (or functions) you can find those marked by symbols>,, <and = in numbers 13, 14 and 15 are given, use as control data for a contact element, for example for the contact element X11 in FIG. 4b. When the symbol.

beispielsweise die Bedeutung Pl P2 hat, werden zwei der in der Fig. 5b dargestellten Befehlswörter erstellt. Das erste Befehlswort enthält die Adresse von P1 und die Steuerdaten 01110 im Adressen- bzw. iOC-Teil, wohingegen das zweite Steuerwort die Adresse von P2 im Adressenteil des selben Worts enthält. In diesem Fall werden die Inhalte von "LC", t'BC" und "iOC" im zweiten Wort vernachlässigt, wenn diese Wörter im Gerät verarbeitet werden. Die vier arithmetischen Grundoperationen und die Übertragungsoperation, die alle in der Fig. 6 unter den Nr. 8 bis 12 dargestellt sind, können für den Ausgangsabschnitt der Fig. 4b verwendet werden. Die Befehlswörter für diese Operationen werden in der oben beschriebenen Weise unter Verwendung von zwei Wörtern erstellt.For example, the meaning P1 P2, two of the in Fig. 5b illustrated command words created. The first command word contains the address of P1 and the control data 01110 in the address or iOC part, whereas the second Control word contains the address of P2 in the address part of the same word. In this In this case, the contents of "LC", t'BC "and" iOC "are neglected in the second word, when these words are processed in the device. The four basic arithmetic operations and the transfer operation, all of which are shown in Fig. 6 under Nos. 8 to 12. Figs can be used for the output section of Fig. 4b. The command words these operations are performed in the manner described above using two words created.

Der vierte Teil erstreckt sich von der siebten Bitstelle zur fünfzehnten Bitstelle und ist mit Adresse bezeichnet. Dieser Teil zeigt die Adresse (von 0 bis 511) des Kontaktelements an, an das das Befehlswort gerichtet ist. The fourth part extends from the seventh bit position to the fifteenth Bit position and is designated with the address. This part shows the address (from 0 to 511) of the contact element to which the command word is directed.

Die Fig. 7 zeigt verschiedenartige Symbole und die Inhalte von Steuerdaten, die durch die Symbole dargestellt werden. Diese Symbole werden dazu benutzt, um die Steuerdaten in einfacher Weise in das Befehlswort zu schreiben. Fig. 7 shows various symbols and the contents of control data, which are represented by the symbols. These symbols are used to the tax data in a simple way to write in the command word.

Die Fig. 8a zeigt eine Relaisleiterschaltung, und die Fig. 8b veranschaulicht, wie ein der Relaisleiterschaltung. Fig. 8a shows a relay conductor circuit, and Fig. 8b illustrates like one of the relay conductor circuit.

entsprechendes Programm nach dem herkömmlichen Verfahren und gemäß der Erfindung erstellt wird. Der dabei verwendete Ausdruck "Ende" zeigt an, daß eine Spalte in der Leiterschaltung einschließlich des Kontakts an dieser Stelle endet. Man kann aus der Fig. 8b erkennen, daß die Programmierung der in der Fig. 8a dargestellten Relaisleiterschaltung gemäß der Erfindung in einer Sequenz oder Folge ausgeführt werden kann, und zwar dadurch, daß beginnend mit der ersten Zeile und fortschreitend zur letzten Zeile zuerst die erste Spalte eingegeben wird, dann die zweite Spalte beginnend mit der ersten Zeile und fortschreitend zur letzten Zeile eingegeben wird, anschließend die dritte Spalte beginnend mit der ersten Zeile und fortschreitend zur letzten Zeile eingegeben wird.usw. Auf diese Weise kann man das Programmieren der Relaisleiterschaltung unter Beobachtung der Relaisleiterschaltung vollkommen mechanisch vornehmen.corresponding program according to the conventional method and according to of the invention is created. The term "end" used here indicates that a column in the conductor circuit including the contact at this point ends. It can be seen from Fig. 8b that the programming of the Fig. 8a shown relay conductor circuit according to the invention in a sequence or Sequence can be executed by starting with the first line and proceeding to the last line, the first column is entered first, then the second column starting with the first row and progressing to the last Line is entered, then the third column starting with the first line and is entered progressively to the last line, etc. That way you can programming the relay conductor circuit while observing the relay conductor circuit to be done completely mechanically.

Die Fig. 9 zeigt eine gewöhnliche Relaisleiterschaltung mit n Zeilen und m Spalten, wobei Kontaktdaten mit Cij und Verzweigungsdaten mit Bij bezeichnet sind, und zwar mit i = 1, 2 .... n und j = 1, 2 .... m. Fig. 9 shows an ordinary relay conductor circuit with n rows and m columns, with contact data denoted by Cij and branch data denoted by Bij with i = 1, 2 .... n and j = 1, 2 .... m.

Die Fig. 10 zeigt ein bevorzugtes Ausführungsbeispiel der Logikoperationsschaltung in Form von Hardware. Diese Schaltung enthält ein Schieberegister 101, dem über eine Eingangsleitung DAT1 Kontaktdaten zugeführt werden, wie Clj, C2j, C3ä .... Cnå, die eine Spalte ; des Eingangs schnitts einer Schaltmatrix mit n Zeilen und m Spalten betreffen. Genauer gesagt, werden die Kontaktdaten in der Reihenfolge von Cnå, C(n-1)å, .... C3j, C2j und Cla empfangen. Ein weiteres Schieberegister 102 ist zum Empfang von Verzweigungsdaten vorgesehen, die ihm über eine Eingangsleitung DAT2 in der Reihenfolge Bnj, B(n-1)j, .... B3j, B2j und B1ä zugeführt werden. In der Fig. 10 sind diejenigen Positionen, die den Daten 31, B2, Cl, C2 und C3 in der Schaltmatrix entsprechen, im linken Teil dargestellt. Fig. 10 shows a preferred embodiment of the logic operation circuit in the form of hardware. This circuit includes a shift register 101 to which an input line DAT1 contact data are fed, such as Clj, C2j, C3ä .... Cnå, the one column; of the input section of a switching matrix with n lines and m columns concern. More specifically, the contact details are in the order received from Cnå, C (n-1) å, .... C3j, C2j and Cla. Another shift register 102 is for receiving Branch data provided to him via an input line DAT2 in the order Bnj, B (n-1) j, .... B3j, B2j and B1ä are fed. In FIG. 10, those positions which correspond to the data 31, B2, Cl, C2 and C3 correspond in the switching matrix, shown in the left part.

Die erwähnten Kontaktdaten und Verzweigungsdaten werden von den Schieberegistern 101 und 102 empfangen, wenn ein Taktimpuls TAKT1 auftritt. Nachdem alle Kontaktdaten und Verzweigungsdaten für eine Spalte j den Schi eberegi stern 101 bzw. 102 zugeführt worden sind, werden in einer Gatterschaltung G an diesen Daten logische Operationen ausgeführt, und der Ausgang der Gatterschaltung G wird beim Auftreten eines Taktimpulses TAKT2 in ein Ausgangsregister 103 gegeben und dort verriegelt. Das Ausgangsregister 103 ist von einer solchen Konstruktion, daß es normalerweise in einem Paralleleingabe/Parallelausgabe-Modus, d.h. einem Sperr-oder Verriegelungsmodus (latch mode), betreibbar ist. Es kann nur dann in einem Schiebemodus betrieben werden, wenn ein Schiebe-Signal empfangen wird. Bei der Paralleleingabe/ Parallelausgabe-Operation des Ausgangsregisters 103 wird der gesperrte oder verriegelte Inhalt über Rückführleitungen FL auf die Eingänge jeweiliger NAND-Glieder 111, 112, 113 .... zurückgeführt. The mentioned contact data and branch data are from the shift registers 101 and 102 received when a clock pulse CLOCK1 occurs. After all contact details and branching data for a column j are supplied to the ski lifts 101 and 102, respectively logic operations are performed on these data in a gate circuit G executed, and the output of the gate circuit G is when a clock pulse occurs TAKT2 given to an output register 103 and locked there. The output register 103 is of such a construction that it is normally in a parallel input / parallel output mode, i.e. a latch mode. It can only then operated in a slide mode when a slide signal is received. In the parallel input / parallel output operation of the output register 103, the blocked or locked content via return lines FL to the inputs respective NAND elements 111, 112, 113 .... returned.

Wenn somit die Kontaktdaten und Verzweigungsdaten für die nächste Spalte j+l, d.h. die Daten Cn,j+1, Cn-1,j+1, ...., C2,j+1, C1j+1, sowie Bn,j+1, Bn-1,j+1 .... Be,j+1, B1,j+1, von den Eingangsregistern 101 und 102 empfangen werden, werden die Ausgänge der Gatterschaltung G entsprechend den resultierenden Daten mit dem Auftreten der Taktoperation TAKT2 im Ausgangsregister 103 verriegelt. If thus the contact details and branch details for the next Column j + l, i.e. the data Cn, j + 1, Cn-1, j + 1, ...., C2, j + 1, C1j + 1, as well as Bn, j + 1, Bn-1, j + 1 .... Be, j + 1, B1, j + 1, are received from input registers 101 and 102, the outputs of the gate circuit G become according to the resulting data locked with the occurrence of the clock operation TAKT2 in the output register 103.

Die gleiche Operation wiederholt sich mehrmals entsprechend der Anzahl der Spalten in der Schaltmatrix, so daß eine Reihe endgültiger Ausgänge im Ausgangsregister 103 gespeichert werden. Wenn dem Ausgangsregister 103 ein Schiebesignal zugeführt wird, erfolgt ein Transfer zum Schiebemodus, so daß die resultierenden Ausgänge zur Zeit der Erzeugung des Taktimpulses TAKT2 geliefert werden. Zum Voreinstellen des Ausgangs Q der im Ausgangsregister 103 enthaltenen Register 103A, 103B, .... auf eine logische ,r'lit wird ein der in der Fig. 2 gezeigten Leitung LO entsprechendes Voreinstelisignal an das Allsgangsregister 103 gelegt. Vor dem Empfang der Eingangsdaten jeder Spalte wird an die Eingangsregister 101 und 102 ein Löschsignal gelegt, so daß die Inhalte der Eingangsregister 101 und 102 gelöscht werden. The same operation is repeated several times according to the number of the columns in the switch matrix, leaving a series of final outputs in the output register 103 get saved. When the output register 103 receives a shift signal is fed, a transfer is made to the shift mode, so that the resulting Outputs at the time the clock pulse TAKT2 is generated. To preset of the output Q of the registers 103A, 103B, .... contained in the output register 103 on a logical r'lit, a line LO corresponding to that shown in FIG. 2 becomes The preset signal is applied to the all-output register 103. Before receiving the input data a clear signal is applied to the input registers 101 and 102 in each column, see above that the contents of the input registers 101 and 102 are cleared.

Die Gatterschaltung G enthält NOR-Glieder 114, 115, 116 .... sowie NAND-Glieder 111, 112, 113 .... 121, 122, 123 .... . Die Ausgänge des NAND-Glieds 111, das die Kontaktdaten für die erste Zeile empfängt, und des NAND-Glieds 122, das die Verzweigungsdaten für die erste Zeile empfängt, werden invertiert und dann den Eingangsanschlüssen des NOR-Glieds 114 zugeführt, das zur Verarbeitung der ersten Zeile der Schaltmatrix vorgesehen ist. Der Ausgang des NOR-Glieds III ist mit dem Eingangsanschluß D des Registers 103A und mit dem einen Eingang des NAND-Glieds 121 verbunden. The gate circuit G contains NOR gates 114, 115, 116 ... and NAND elements 111, 112, 113 .... 121, 122, 123 ..... The outputs of the NAND gate 111, which receives the contact data for the first line, and the NAND gate 122, that receives the branch data for the first line is inverted and then fed to the input terminals of the NOR gate 114, which is used for processing the first Row of the switching matrix is provided. The output of the NOR gate III is with the Input terminal D of register 103A and to one input of the NAND gate 121 connected.

Gleichermaßen werden die Ausgänge des NAND-Glieds 112, das die Kontaktdaten für die zweite Zeile empfängt, und der NAND-Glieder 121 und 124, die die.Verzweigungsdaten für die erste bzw. zweite Zeile erhalten, invertiert und dann den Eingangsanschlüssen des NOR-Glieds 115 zugeführt, das zur Verarbeitung der zweiten Zeile der Schaltmatrix vorgesehen ist. Der Ausgang des NOR-Glieds 115 ist mit dem Eingang D des Registers 103B und auch mit dem einen Eingang des NAND-Glieds 123 verbunden. Likewise, the outputs of the NAND gate 112, which is the contact information for the second line, and the NAND gates 121 and 124, which receive the branch data for the first and second row respectively, inverted and then the input terminals of the NOR gate 115, which is used to process the second row of the switching matrix is provided. The output of the NOR gate 115 is connected to the input D of the register 103B and also connected to one input of the NAND gate 123.

Die Ausgänge der NAND-Glieder, die die Kontaktdaten für die dritte Zeile empfangen, und der NAND-Glieder, die Verzweigungsdaten für die zweite bzw. dritte Zeile empfangen, werden ebenfalls invertiert und dann den Eingangsanschlüssen des NOR-Glieds 116 zugeführt, das zur Verarbeitung der dritten Zeile der Schaltmatrix vorgesehen ist. The outputs of the NAND gates, which are the contact details for the third Line received, and the NAND gates, the branch data for the second or third line received, are also inverted and then the Input terminals of the NOR gate 116 supplied to the processing of the third Row of the switching matrix is provided.

Weitere NOR-Glieder 117, 118 .... und NAND-Glieder 114 .... sowie 124, 125 .... sind in der Gatterschaltung G vorgesehen und in der oben erläuterten Weise geschaltet und miteinander verbunden. Es sei noch bemerkt, daß der erste Eingang des NOR-Glieds 114 zur Verarbeitung der ersten Zeile der Matrix permanent über einen Inverter oder ein Umkehrglied an Masse angeschlossen ist, da vor der ersten Zeile keine Verzweigungsverbindung vorhanden ist. Further NOR elements 117, 118 .... and NAND elements 114 .... as well as 124, 125 .... are provided in the gate circuit G and explained above Way switched and connected to each other. It should also be noted that the first input of the NOR gate 114 for processing the first row of the matrix permanently via a Inverter or an inverting element is connected to ground, since before the first line there is no branch connection.

Die Fig. 11 zeigt ein vereinfachtes Blockschaltbild der Logikoperationsschaltung der Fig. 10. Fig. 11 shows a simplified block diagram of the logic operation circuit of Fig. 10.

Die Fig. 12 zeigt in Form eines Blockschaltbilds den gesamten Aufbau des erfindungsgemäßen Sequenz- oder Folgesteuerungsgeräts. Das Gerät enthält einen Programmspeicher 201, ein Eingabe/Ausgabe-Gerät 102 (i/O), ein Steuergerät 203 (CPU) und ein arithmetisches Logikoperationsgerät 204 (ALU). Der Programmspeicher 201 speichert Sequenz- oder Folgeprogramme, und das Eingabe/Ausgabe-Gerät 202 ist mit verschiedenartigen Eingabe/Ausgabe-Einrichtungen oder Eingabe/Ausgabe-Rlementen, wie Fühlern, Ausgangs spulen und dergleichen, verbunden. Den Eingabe/Ausgabe-Elementen werden in einer solchen Weise Adressen zugeordnet, daß diese Elemente durch Auswahl der Adressen bezeichnet werden können. Das Eingabe/Ausgabe-Gerät 202 enthält einen Speicherbereich zum Speichern der Adressen und der Logikzustände oder dergleichen der Eingabe/Ausgabe-Elemente, die periodisch bezeichnet werden. Das Steuergerät 203 steuert die Operation bzw. den Betrieb des gesamten Folgesteuerungsgeräts der Erfindung. Es ist auch in der Lage, die Folgeprogramme zu ändern und den Betrieb zu überwachen. Fig. 12 shows the entire structure in the form of a block diagram of the sequence or sequential control device according to the invention. The device contains a Program memory 201, an input / output device 102 (I / O), a control device 203 (CPU) and an arithmetic logic operation device 204 (ALU). The program memory 201 stores sequence or follow-up programs, and the input / output device 202 is with various input / output devices or input / output elements, such as sensors, output coils and the like, connected. The input / output elements addresses are assigned in such a way that these elements are selected by selection the addresses can be designated. The input / output device 202 includes one Memory area for storing the addresses and the logic states or the like of the input / output elements, which are periodically designated. The control unit 203 controls the operation of the entire sequencer of FIG Invention. It is also able to change the follow-up programs and the operation to monitor.

Das Arithmetik- und Logikoperationsgerät 204 führt logische Operationen aus, wie sie an Hand der Fig. 10 erläutert sind. Steuersignale, wie Löschen, Voreinstellen, TAKT1, TAKT2 und Schieben, werden vom Steuergerät 203 dem Arithmetik- und Logikoperationsgerät 204 zugeführt. Kontaktdaten DAT1 und Verzweigungsdaten DAT2 werden aus dem Eingabe/Ausgabe-Gerät 202 und dem Programmspeicher 201 über eine Datenbusleitung DBL ausgelesen und zum Arithmetik- und Logikoperationsgerät 204 geliefert. R/W1 und R/W2 bezeichnen Lese/Schreib-Signale, und es wird vom Steuergerät 203 befohlen, ob diese Signale zum Lesen oder Schreiben verwendet werden sollen. The arithmetic and logic operation device 204 performs logical operations as they are explained with reference to FIG. Control signals such as deleting, presetting, TAKT1, TAKT2 and shifting are assigned to the arithmetic and logic operation device by the control device 203 204 supplied. Contact data DAT1 and branch data DAT2 are obtained from the input / output device 202 and the program memory 201 are read out via a data bus line DBL and to the Arithmetic and logic operation device 204 is supplied. R / W1 and R / W2 denote read / write signals, and it is commanded by control unit 203 whether these signals are for reading or writing should be used.

Im folgenden soll die Operation oder Arbeitsweise des in der Fig. 12 dargestellten Folgesteuerungsgeräts beschrieben werden. The following describes the operation or mode of operation of the device shown in FIG. 12 illustrated sequential control device can be described.

Zuerst liefert das Steuergerät 203 ein Lese signal R/W1 an den Programmspeicher 201. Der Programmspeicher 201 gibt dann über die Datenbusleitung DBL Datenwörter an das Steuergerät 203 ab. Das Steuergerät 203 interpretiert die Daten, und, wenn die Daten Befehlswörter für die Leiteroperation sind, bringt es das Signal R/W2 in den Lesezustand und gibt über eine Adressbusleitung ABL an das Eingabe/ Ausgabe-Gerät 202 die Adresse ab, die dem Befehlswort zugeordnet ist. Weiterhin gibt das Steuergerät 203 die vorübergehend von ihm empfangenen Kontaktdaten DAT1 und Verzweigungsdaten DAT2 synchron mit dem Taktsignal TAKT1 an das Arithmetik- und Logikoperationsgerät 204 ab. Die danach im Gerät 204 ausgeführten Operationen sind die gleichen, die bereits oben beschrieben worden sind. First, the control unit 203 delivers a read signal R / W1 to the program memory 201. The program memory 201 then outputs data words via the data bus line DBL to control unit 203. The control unit 203 interprets the data, and, if so the data are instruction words for the ladder operation, it brings the signal R / W2 into the read state and outputs to the input / output device via an address bus line ABL 202 from the address that is assigned to the command word. The control unit also gives 203 the contact data DAT1 and branch data temporarily received from him DAT2 synchronized with the clock signal TAKT1 to the arithmetic and logic operating device 204 from. The operations subsequently performed in device 204 are the same as those have already been described above.

Für den Fall, daß das aus dem Programmspeicher 201 ausgelesene Befehlswort ein allgemeiner Ausgangsbefehl ist, beispielsweise ein Erregungsausgangsbefehl für eine Relaisspule, wird das Operationsergebnis des Geräts 204 vorübergehend im Gerät 203 durch Signale, wie Schieben, TAKT2, Adresse, R/W2 empfangen, und dann an das Eingabe/Ausgabe-Gerät 202 gegeben. In einem Fall, bei dem das Befehlswort allerdings eine Operation für einen Zeitgeber, einen Zähler, eine Verriegelung oder Sperrung, eine Leer- oder Blindstelle, eine Rücksetzung oder eine arithmetische Operation betrifft, wird für das Signal ein Prozeß im Steuergerät 203 ausgeführt, und die sich ergebenden Resultate werden in einen nicht gezeigten Speicher gegeben. In the event that the command word read out from the program memory 201 is a general output command, such as an excitation output command for a relay coil, the operation result of the device 204 becomes temporary in the Device 203 received by signals such as SHIFT, CLOCK2, address, R / W2, and then given to the input / output device 202. In a case where the command word however, an operation for a timer, counter, latch, or Blocking, a blank or blind position, a reset or an arithmetic Operation concerns, a process is carried out in control unit 203 for the signal, and the resultant results are put into a memory not shown.

Bei einem weiteren anderen Fall, bei dem ein Zeitgeber, Zähler, eine Leer- oder Blindstelle oder eine Verriegelung in der Leiterschaltung enthalten ist, sendet das Gerät 203 Daten an das Gerät 204 unter Berücksichtigung des Inhalts des Speichers. In still another case where a timer, counter, a Empty or blind position or an interlock is contained in the conductor circuit, the device 203 sends data to the device 204 taking into account the content of the Memory.

Obgleich für die obige Erläuterung angenommen wurde, daß im Eingabe/Ausgabe-Gerät 202 zum Speichern der Kontaktdaten DAT1 und dergleichen ein Speicherbereich vorgesehen ist, kann der Programmspeicher 201 auch derart ausgebildet sein, daß er neben dem oben angegebenen Bereich zum Speichern von Programmen für die Folgeoperation des Geräts einen Speicherbereich und auch einen Zwischenspeicherbereich zum Speichern der Kontaktdaten und dergleichen enthält. Der im Speicher 201 vorgesehene Zwischenspeicherbereich kann man zum Zwischenspeichern der im Gerät 204 ausgeführten Operationsergebnisse verwenden. Although it was assumed for the above explanation that in the input / output device 202 is provided a memory area for storing the contact data DAT1 and the like is, the program memory 201 can also be designed such that it is next to the The area specified above for storing programs for the subsequent operation of the Device a memory area and also a buffer area for storage which contains contact details and the like. The buffer area provided in memory 201 can be used to temporarily store the results of operations carried out in device 204 use.

Die Fig. 13 zeigt ein Zeittaktdiagramm zur Erläuterung der vom Arithmetik- und Logikoperationsgerät 204 ausgeführten logischen Opra'£iöii. 1111 Zeit;t;aktdiagrarmn leitet das Signal Voreinstellen synchron mit dem Signal Löschen die Operation der Logikoperationsschaltung (Fig. 10) filr eine Rolaisleiterschaltung ein. 13 shows a timing diagram for explaining the arithmetic and logic operation device 204 executed logic operation. 1111 time; t; actdiagrarmn the preset signal initiates the operation of the synchronous with the delete signal Logic operation circuit (Fig. 10) for a Rolais ladder circuit.

Entsprechend der Zeitgabewirkung des Taktsignals TEiT1 werden die Kontaktdaten und Verzweigungsdaten für die erste Spalte in die Schieberegister 101 und 102 gegeben. Die Ergebnisse der logischen Operation werden dann zur Zeit der Erzeugung des Taktsignals TAKT2 in den Teilen des Ausgangsregisters 103 gespeichert oder verriegelt, die den betreffenden Zeilen in der Spalte entsprechen, und in diesen Teilen zur Verwendung bei der logischen Operation für die nachfolgende Spalte festgehalten. Dieselbe Operation wird für die nachfolgenden Spalten einschließlich der zweiten bis mten Spalte wiederholt, während das Ausgangsregister 103 im Sperr- od.er Verriegelungsmodus gehalten wird. Anschließend wird die Arbeitsweise des Ausgangsregisters 103 zum Schiebemodus transferiert, und zwar durch das Schiebesignal. According to the timing effect of the clock signal TEiT1, the Contact data and branch data for the first column in the shift register 101 and 102 given. The results of the logical operation are then displayed at the time of Generation of the clock signal TAKT2 is stored in the parts of the output register 103 or locked, which correspond to the relevant rows in the column, and in these Split held for use in the logical operation for the next column. The same operation is carried out for the subsequent columns including the second to mth column repeated while the output register 103 is in the lock mode is held. Then, the operation of the output register 103 becomes Shift mode transferred by the shift signal.

Die den einzelnen Zeilen der Relaisleiterschaltung entsprechenden Ergebnisse der logischen Operationen werden aus dem Ausgangsregister 103 zum Zeitpunkt der Erzeugung des Taktsignals TAKT2 herausgenommen, und zwar als Ausgänge AUS1, AUS2, .... AUSn. Bei der Beendigung der logischen Operation wird das Voreinstellsignal dem Ausgangsregister 103 zugeführt, so daß die Schaltung für die Operation der nachfolgenden Relaisleiterschaltung vorbereitet ist.Those corresponding to the individual lines of the relay conductor circuit Results of the logical operations are obtained from the output register 103 at the time the generation of the clock signal TAKT2 removed, namely as outputs AUS1, OFF2, .... AUSn. When the logical operation is terminated, the preset signal fed to the output register 103, so that the circuit for the operation of the following Relay wire circuit is prepared.

Die Fig. 14 zeigt ein weiteres Ausführungsbeispiel der in Form von Hardware ausgebildeten Logikoperationsschaltung. In dieser Figur ist lediglich ein Abschnitt der Schaltung zum Ausführen logischer Operationen für drei Spalten i-1, i und i+1 gezeigt. 14 shows a further embodiment of the in the form of Hardware trained logic operation circuit. In this figure there is only one Section of the circuit for performing logical operations on three columns i-1, i and i + 1 shown.

Es ist somit ein Schieberegister 101 (i-1) vorgesehen, das über eine Eingangsleitung (DAT1) Kontaktdaten, wie C1(i-1), C2(i-1), C3(i-1), .... Cn(i-1),für eine Spalte (i-1) einer Schaltmatrix mit n Zeilen und m Spalten empfängt. There is thus a shift register 101 (i-1) is provided, which has a Incoming line (DAT1) contact details, such as C1 (i-1), C2 (i-1), C3 (i-1), .... Cn (i-1), for receives a column (i-1) of a switching matrix with n rows and m columns.

Die Kontaktdaten werden genauer gesagt in der Reihenfolge Cn(i-1), C(n-1) (i-1) .... C3(i-1), C2(i-1), und Ci(i-l) empfangen. Es ist auch eine weitere Gruppe von Schieberegistern 102 vorgesehen, die dazu dienen, die Verzweigungsdaten zu empfangen, die über eine Eingangsleitung (DAT2) in der Reihenfolge 3n(i-1), B(n-1)(i-1) B3(i-1), B2(i-1), und B1(i-1) zugeführt-werden. Mit der Zeitgabewirkung des Taktsignals TAKT (i-1) werden die Kontaktdaten und Verzweigungsdaten beispielsweise von den Schieberegistern lO1(i-l) und 102(i-1) empfangen. Nachdem alle Kontaktdaten und Verzweigungsdaten für eine Spalte i-1 in den Schieberegistern 101(i-1) und 102(i-1) empfangen worden sind, werden an diesen Daten in einem Teil G(i-1) einer Gatterschaltung G logische Operationen ausgeführt. Da die Teile G(i-1), G(i) und G(i+1) (nicht gezeigt) der Gatterschaltung G, die mit den Schieberegistern 101(i-1), 102(i-1);- 101(i), 102(i); 101(i+1), 102(i+1) verbunden sind, den gleichen Aufbau haben, wird die Gatterschaltung lediglich unter Bezugnahme auf den Gatterschaltungsteil G(i-1) erläutert.More precisely, the contact details are in the order Cn (i-1), C (n-1) (i-1) .... C3 (i-1), C2 (i-1), and Ci (i-l) received. It's another one too Group of shift registers 102 are provided, which are used to store the branch data to received via an input line (DAT2) in the order 3n (i-1), B (n-1) (i-1) B3 (i-1), B2 (i-1), and B1 (i-1) are supplied. With the timing effect of the clock signal TAKT (i-1), the contact data and branch data, for example, from the Shift registers 101 (i-1) and 102 (i-1) received. After all contact details and Branch data for a column i-1 in the shift registers 101 (i-1) and 102 (i-1) have been received, data is sent to this in a part G (i-1) of a gate circuit G logical operations performed. Since parts G (i-1), G (i) and G (i + 1) (not shown) the gate circuit G connected to the shift registers 101 (i-1), 102 (i-1); - 101 (i), 102 (i); 101 (i + 1), 102 (i + 1) are connected have the same structure, the gate circuit becomes explained only with reference to the gate circuit part G (i-1).

Im Gatterschaltungsteil G(i-l) der Gatterschaltung G sind NOR-Glieder 101-1, 103-2, 103-3, .... 103-n für die Zeilen 1 bis n in der Spalte (i-1) der Schaltmatrix vorgesehen. Die Ausgänge von NAND-Gliedern 104-1, 104-2, 104-3, 104-4, die die Kontaktdaten für die betreffenden Zeilen in der Spalte (i-1) und die Operationsergebnisse für dieselbe Zeile der vorangegangenen Spalte (i-2) empfangen, sind mit einem Eingang der NOR-Glieder 103-1, 103-2, 103-3 verbunden. Die Ausgänge der NAND-Glieder 105-1, 105-2, 105-3, die die Verzweigungsdaten für die entsprechenden Zeilen in der Spalte (i-1) und die Ausgänge der NOR-Glieder für die nächste Zeile in derselben Spalte (i-1) empfangen, sind mit dem anderen Eingang der NOR-Glieder 103-1, 103-2, 103-3 verbunden. Gleichermaßen sind die Ausgänge der NAND-Glieder 106-1, 106-2, 106-3 , die die Verzweigungsdaten der vorangegangenen Zeile und den Ausgang des NOR-Glieds für eine vorangegangene Zeile empfangen, mit einem weiteren Eingang des NOR-Glicds 103-1, 103-2, .... verbunden. Für das NOR-Glied 103-1 ist ein NAtTD-Glied (beispielsweise 106-0), das die Verzweigungsdaten und den Ausgang eines NOR-Glieds für die vorangegangene Zeile empfängt, nicht vorgesehen. In the gate circuit part G (i-l) of the gate circuit G there are NOR gates 101-1, 103-2, 103-3, .... 103-n for rows 1 to n in column (i-1) of the switching matrix intended. The outputs of NAND gates 104-1, 104-2, 104-3, 104-4, which are the contact details for the relevant rows in column (i-1) and the operation results for the same row of the previous column (i-2) received are with one input of NOR gates 103-1, 103-2, 103-3. The outputs of the NAND gates 105-1, 105-2, 105-3, which are the branch data for the corresponding rows in the column (i-1) and the outputs of the NOR gates for the next row in the same column (i-1) are received with the other input of the NOR gates 103-1, 103-2, 103-3 tied together. Likewise, the outputs of the NAND gates 106-1, 106-2, 106-3 which contains the branch data of the previous line and the output of the NOR gate received for a previous line, with another input of the NOR Glicds 103-1, 103-2, .... connected. A NAtTD element (for example 106-0), which contains the branch data and the output of a NOR gate for receives the previous line is not intended.

Stattdessen ist ein Inverter oder ein Umkehrglied 107 mit dem Eingang des NOR-Glieds 103-1 verbunden.Instead, an inverter or inverter 107 is connected to the input of the NOR gate 103-1.

Alle im Gatterschaltungsteil Gi enthaltenen Elemente, die mit den im Gatterschaltungsteil G(i-1) enthaltenen Elementen ähnlich sind, haben gleiche Bezugszahlen. Der Ausgang eines NOR-Glieds für eine Zeile in jeder der Gatterschaltungsteile, wie G(i-1), Gi und G(i+1), stellt daher die Ergebnisse der logischen Operation unter Verwendung der Kontaktdaten und Verzweigungsdaten dar, und dieser Ausgang wird als ein logischer Eingang für die logische Operation für die entsprechende Zeile in der nachfolgenden Spalte benutzt (angelegt and die Eingangsanschlüsse der NAND-Glieder 104-1, 104-2 .... wie oben beschrieben). All of the elements contained in the gate circuit part Gi, which with the elements contained in the gate circuit part G (i-1) are similar have the same Reference numbers. The output of a NOR gate for a row in each of the gate circuit parts, like G (i-1), Gi and G (i + 1), therefore subordinate the results to the logical operation Use the contact information and branch information, and this output is called a logical input for the logical operation for the corresponding line in of the following column is used (applied to the input connections of the NAND gates 104-1, 104-2 .... as described above).

Ein wesentliches Merkmal des oben erläuterten Ausführungsbeispiels der Logikoperationsschaltung liegt darin, daß die Kontaktdaten und Verzweigungsdaten für alle Spalten einer Schaltmatrix sequentiell in Ubereinstiramung mit einem Taktimpuls entsprechenden Paaren von Schi eberegi stern, wie 101(i-1), 102(i-1); 101(i), 102(i); 101(i+1), 102(7+1); ...., zugeführt werden und daß die Ergebnisse der logischen Operation für die logische Operation der nachfolgenden Spalte verwendet werden. An essential feature of the exemplary embodiment explained above the logic operation circuit is that the contact data and branch data for all columns of a switching matrix sequentially in coincidence with a clock pulse corresponding pairs of lifters, such as 101 (i-1), 102 (i-1); 101 (i), 102 (i); 101 (i + 1), 102 (7 + 1); ...., are supplied and that the results of the logical Operation can be used for the logical operation of the following column.

Die Fig. 15 ist ein Blockschaltbild, die von der Logikoperationsschaltung nach der Fig. 14 den der mten (letzten) Spalte entsprechenden Teil und den Ausgangsteil zeigt. Der der mten Spalte der Logikoperationsschaltung entsprechende Teil enthält die Schieberegister 101(m) und 102(m). Fig. 15 is a block diagram used by the logic operation circuit 14, the part corresponding to the mth (last) column and the output part shows. The part corresponding to the mth column of the logic operation circuit contains the shift registers 101 (m) and 102 (m).

Die Kontaktdaten Cn,m, C(n-1),m ...., C2,m und Cl,m sowie die Verzweigungsdaten B(n-1), m, B(n-2),m, .... Be,m, Pl,m werden mit der Zeitgabewirkung des Taktimpulses TAKTm den Eingangsregistern 101(m) sowie 10jim) zugeführt. The contact details Cn, m, C (n-1), m ...., C2, m and Cl, m as well as the branch data B (n-1), m, B (n-2), m, .... Be, m, Pl, m become with the timing effect of the clock pulse TAKTm is fed to the input registers 101 (m) and 10jim).

Der der mten Spalte entsprechende Teil enthält weiterhin einen Gatterschaltungsteil G(m) mit-einer Konstruktion, die dem Aufbau der Gatterschaltungsteile G(in1), G(i) und G(i+1) ähnlich ist. Der in der Fig. 15 dargestellte Ausgangsteil enthält ein Schieberegister 107, dessen Betrieb oder Operation zwischen einem Sperr- oder Verriegelungsmodus und einem Schiebemodus transferiert werden kann. Wenn das Schieberegister 107 im Sperr- oder Verriegelungsmodus arbeitet (Schieben = 0), werden die Ausgänge des Gatterschaltungsteils G(m), die den Ausgängen der NOR-Glieder der Fig. 14 entsprechen, im Register 107 verriegelt. Ein Taktimpuls TAKT L ist ein ursprüngliches Signal zum Erzeugen von Taktimpulsen TAKT (i-1), TAKT (i), TAKT (i+1), die die Zeit der Eingabe der Kontaktdaten und der Verzweigungsdaten in die Eingangsregister 101 und 102 für die verschiedenen Spalten steuern. Die Ausgangsdaten, die in der oben beschriebenen Weise verriegelt sind, werden zur Ausgangsseite geliefert, wenn die Operation des Ausgangsregisters 107 zum Schiebemodus transferiert wird (Schieben =1). Im Schiebemodus werden die Ausgangsdaten AUS 1, AUS 2 .... AUS n aufeinanderfolgend vom Ausgangsanschluß AUS synchron mit dem Taktimpuls TAKT L geliefert. Beim Empfang eines Signals Löschen wird das Ausgangsregister 107 gleichzeitig mit allen Schieberegistern 101(i) und 102(i) gelöscht, wobei i = 1, 2, 3, .... m. The part corresponding to the mth column also contains a gate circuit part G (m) with a construction that corresponds to the structure of the gate circuit parts G (in1), G (i) and G (i + 1) is similar. The output part shown in FIG. 15 contains a Shift register 107, its operation or operation between a lock mode or interlock mode and a sliding mode can be transferred. When the shift register 107 is in Blocking or interlocking mode is working (slide = 0), the outputs of the Gate circuit part G (m), which correspond to the outputs of the NOR gates of FIG. 14, locked in register 107. A clock pulse TAKT L is an original signal for generating clock pulses TAKT (i-1), TAKT (i), TAKT (i + 1), the time of the Entering the contact data and the branch data in the input registers 101 and 102 for the different columns. The output data described in the above Way are returned to the output side when the operation of the Output register 107 is transferred to the shift mode (shift = 1). In sliding mode the output data becomes OUT 1, OUT 2 .... OUT n sequentially from the output terminal OFF is supplied synchronously with the clock pulse TAKT L. Delete when receiving a signal the output register 107 becomes simultaneously with all shift registers 101 (i) and 102 (i) deleted, where i = 1, 2, 3, .... m.

Die von der vorangegangenen Spalte zu gebenden Eingänge der NAND-Glieder 104-1, 104-2 .... 104-n in der ersten Spalte der Fig. 14 (wobei i = 2) müssen auf einer logischen trIl? gehalten werden, bis die logischen Operationsergebnisse für die gesamte Relaisleiterschaltung geliefert werden. Zu diesem Zweck kann eine Gruppe von Registern (nicht gezeigt) vorgesehen sein, die durch das Signal Löschen zum logischen Zustand "1" transferiert werden, so daß die Ausgänge der Register den Eingängen der NAND-Glieder 104-1, 104-2, .... 104-n zugeführt werden können. The inputs of the NAND gates to be given by the previous column 104-1, 104-2 .... 104-n in the first column of Fig. 14 (where i = 2) must be a logical trIl? be held until the logical operation results for the entire relay conductor circuit can be supplied. To this end, a group of registers (not shown) can be provided, which are activated by the signal delete for logical state "1" are transferred so that the outputs of the registers the Inputs of the NAND gates 104-1, 104-2, .... 104-n can be fed.

Die Fig. 16 zeigt ein Blockschaltbild einer Schaltung zum Bereitstellen der Taktimpulse TAKT (i-1), TAKT i, TAKT 6i+1), die in der Fig. 14 angegeben sind. Indem gezeigten Beispiel ist die Schaltung so ausgelegt, daß sie acht Taktimpulse TAKT i (imax = 8) liefert. Die Schaltung enthält einen Septenärzähler 301 (zur Spaltenauswahl) und einen Demultiplexer 302. Das Signal Löschen und ein zu zählender Taktimpuls TAKT C werden dem Septenärzähler 301 zugeführt, der dann drei Ausgangssignale an Eingangsanschlüsse A, B und C des Demultiplexers 302 abgibt. Wenn sieben Taktimpulse TAKT C dem Zähler 301 zugeführt worden sind, kehren die Zustände der Eingangsanschlüsse A, B und C zum ursprünglichen Zustand zurück (A = O, B = 0 und C = O). Auf diese Weise ist es möglich, irgendeinen der Taktimpulse TAKT1 bis TAKT8 durch eine Bitkombination der Eingänge A, B und C darzustellen. 16 shows a block diagram of a circuit for providing of the clock pulses CLOCK (i-1), CLOCK i, CLOCK 6i + 1) indicated in FIG. In the example shown, the circuit is designed so that it generates eight clock pulses TAKT i (imax = 8) delivers. The circuit contains a septenary counter 301 (for column selection) and a demultiplexer 302. The clear signal and a clock pulse to be counted TAKT C are fed to the septenary counter 301, which then has three output signals Input terminals A, B and C of the demultiplexer 302 outputs. If seven clock pulses CLOCK C have been supplied to the counter 301, the states of the input terminals are reversed A, B and C return to the original state (A = O, B = 0 and C = O). To this It is possible to use any of the clock pulses TAKT1 to TAKT8 by a bit combination of inputs A, B and C.

Der dem Demultiplexer 302 zugeführte Taktimpuls TAKT L erzeugt in Abhängigkeit von der Bitkombination an den Eingängen A, B und C verschiedene Arten von Taktimpulsen an Ausgangsanschlüssen TAKT1 bis TAKT8. Wenn die Anzahl der Zeilen in jeder Spalte der Schaltmatirx gleich n ist, liefert jeder der Ausgangsanschlüsse TAKT1 bis TAKT8 Taktimpulse TAKT L mit einer Anzahl von n. The clock pulse TAKT L supplied to the demultiplexer 302 generates in Different types depending on the bit combination at inputs A, B and C. of clock pulses at output connections TAKT1 to TAKT8. If the number of lines in each column the switching matrix is equal to n, each of the output terminals provides TAKT1 to TAKT8 clock pulses TAKT L with a number of n.

Die Fig. 17 zeigt den Gesamtaufbau des zweiten Ausführungsbeispiels der Erfindung in der Form eines Blockschaltbilds. Diese Anordnung enthält einen Programmspeicher 303, ein Eingabe/Ausgabe-Gerät 304, ein Steuergerät 305 und ein Arithmetik- und Logikoperationsgerät 306. Der Programmspeicher 303 speichert Sequenz- oder Folgeprogramme, wohingegen das Eingabe/Ausgabe-Gerät 304 mit verschiedenartigen Eingabe/Ausgabe-Einrichtungen oder Eingabe/Ausgabe-Elementen verbunden ist, beispielsweise Fühlern, Ausgangs spulen und dergleichen. Jedem der Eingabe/Ausgabe-Elemente ist eine Adresse zugeordnet, so daß diese Elemente durch Auswahl der betreffenden Adresse bezeichnet werden können. Fig. 17 shows the overall structure of the second embodiment of the invention in the form of a block diagram. This arrangement includes a Program memory 303, an input / output device 304, a control device 305 and a Arithmetic and logic operation device 306. The program memory 303 stores sequence or follow-up programs, whereas the input / output device 304 has various types Input / output devices or input / output elements is connected, for example Sensors, output coils and the like. Each of the input / output elements is an address is assigned so that these items can be selected by selection the address concerned can be designated.

Im Eingabe/Ausgabe-Gerät 304 ist ein Speicherbereich zum Speichern der Adressen sowie der logischen Werte oder dergleichen der Eingabe/Ausgabe-Elemente vorhanden, die periodisch bezeichnet werden.In the input / output device 304, there is a memory area for storage the addresses and the logical values or the like of the input / output elements available, which are designated periodically.

Das Steuergerät 305 steuert die Arbeitsweise des gesamten Folgesteuerungsgeräts der Erfindung und ist auch in der Lage, die Folgeprogramme zu ändern und die Arbeitsweise zu überwachen. The control device 305 controls the operation of the entire sequence control device of the invention and is also able to change the subsequent programs and the mode of operation to monitor.

Das Arithmetik- und Logikoperationsgerät 306 führt eine logische Operation aus, wie sie an Hand der Fig. 14 beschrieben wurde. Das Gerät 306 enthält ferner die Schaltung zum Bereitstellen der Taktimpulse, und zwar entsprechend der Darstellung nach der Fig. 16. The arithmetic and logic operation device 306 performs a logic Operation as described with reference to FIG. The device 306 contains also the circuit for providing the clock pulses, in accordance with the Representation according to FIG. 16.

Steuersignale, wie Löschen, TAKT L, TAKT C und Schieben werden vom Steuergerät 305 dem Arithmetik- und Logikoperationsgerät 306 zugeführt. Kontaktdaten DAT1 und Verzweigungsdaten DAT2 gelangen vom Eingabe/Ausgabe-Gerät 304 bzw. vom Programmspeicher 303 über Datenbusleitungen DBL1 und DBL2 zum Steuergerät 305 und werden dann selektiv dem Arithmetik- und Logikoperationsgerät 306 zugeführt. R/W 1 und R/W 2 bezeichnen Lese/Schreib-Signale, wobei das Steuergerät 305 festlegt, ob das betreffende Signal zum Lesen oder Schreiben dient. Control signals such as delete, TAKT L, TAKT C and shift are sent by the Control device 305 is supplied to the arithmetic and logic operation device 306. contact details DAT1 and branch data DAT2 come from input / output device 304 and from, respectively Program memory 303 via data bus lines DBL1 and DBL2 to control unit 305 and are then selectively supplied to the arithmetic and logic operation device 306. R / W 1 and R / W 2 denote read / write signals, with control unit 305 determining whether the signal in question is used for reading or writing.

Die Arbeitsweise des in der Fig. 17 dargestellten zweiten Ausführungsbeispiels soll im folgenden erläutert werden. The operation of the second embodiment shown in FIG shall be explained in the following.

Das Steuergerät 305 liefert zunächst ein Lesesignal R/W 1 an den Programmspeicher 303. Der Programmspeicher 303 gibt dann Datenwörter über die Datenbusleitung DBL1 an das Steuergerät 305 ab. Das Steuergerät 305 interpretiert die Daten, und, falls es sich bei den Daten um Befehlswörter für die Leiteroperation handelt, bringt das Steuergerät 305 das Signal R/W 2 in den Lese zustand und sendet über eine Adreßbusleitung ABL an das Eingabe/Ausgabe-Gerät 304 die Adresse aus, die dem Befehlswort zugeordnet ist. Das Steuergerät 305 gibt weiterhin synchron mit dem Taktimpuls TAKT L die im Steuergerät 305 zwischengespeicherten Kontaktdaten DAT1 und Verzweigungsdaten DAT2 an das Arithmetik- und Logikoperationsgerät 306 ab. Die danach im Arithmetik- und Logikoperationsgerät 306 ausgeführten Operationen entsprechen den bereits beschriebenen Operationen. The control unit 305 first supplies a read signal R / W 1 to the Program memory 303. The program memory 303 then outputs data words via the data bus line DBL1 to control unit 305. The control unit 305 interprets the data, and, if the data are instruction words for the ladder operation, brings the controller 305 the signal R / W 2 in the reading state and sends The address is sent to the input / output device 304 via an address bus line ABL, which is assigned to the command word. The control unit 305 continues to give synchronously with the clock pulse TAKT L the contact data temporarily stored in control unit 305 DAT1 and branch data DAT2 to the arithmetic and logic operation device 306 away. The operations performed in arithmetic and logic operation device 306 thereafter correspond to the operations already described.

Falls es sich bei dem aus dem Programmspeicher 303 ausgelesenen Befehlswort um einen allgemeinen Ausgangsbefehl handelt, beispielsweise Erregungsausgang für eine Relaisspule, wird das Operationsergebnis vom Arithmetik-und Logikoperationsgerät 306 vorübergehend im Steuergerät 705 gespeichert, und zwar aufgrund der Signale wie Schieben, TAKT L, Adresse, RW 2, und dann an das Eingabe/Ausgabe-Gerät 304 weitergeleitet. Beinhaltet jedoch das Befehlswort eine Operation, beispielsweise eines Zeitgebers, Zählers, Verriegelung, Leer- oder Blindposition, Rücksetzung, oder eine arithmetische Operation, wird für dieses Signal eine Verarbeitung im Steuergerät 305 vorgenommen, und das Ergebnis der Verarbeitung wird in den Programmspeicher gebracht. If it is the command word read out from the program memory 303 is a general output command, for example excitation output for a relay coil, the operation result is obtained from the arithmetic and logic operation device 306 temporarily stored in the control unit 705, based on the signals such as SHIFT, CLOCK L, ADDRESS, RW 2, and then forwarded to input / output device 304. However, if the command word contains an operation, for example a timer, Counter, locking, blank or blind position, reset, or an arithmetic Operation, if processing is carried out in control unit 305 for this signal, and the result of the processing is brought into the program memory.

Bei einem weiteren Fall, bei dem ein Zeitgeber, Zähler, Blind- oder Leerposition oder Verriegelung in der Leiterschaltung enthalten ist, gibt das Steuergerät 305 in Anbetracht des Inhalts des Programmspeichers Daten an das Arithmetik- und Logikoperationsgerät 306 ab.In another case where a timer, counter, blind or Empty position or interlock is contained in the conductor circuit, the control unit indicates 305 in view of the contents of the program memory, data to the arithmetic and Logic Operation Device 306.

Obgleich bei der obigen Erläuterung unterstellt ist, daß im Eingabe/Ausgabe-Gerät 304 ein Speicherbereich zum Speichern der Kontaktdaten DAT1 und dergleichen vorgesehen ist, kann der Programmspeicher 303 auch so ausgebildet sein, daß er nicht nur den oben angegebenen Bereich zum Speichern der Programme für die Folge- oder Sequenzoperation des Geräts enthält, sondern auch einen Zwischenspeicherbereich zum Speichern der Kontaktdaten und dergleichen. Der im Programmspeicher 303 vorgesehene Zwischenspeicherbereich kann herangezogen werden, um die im Steuergerät 305 ausgeführten Operationsergebnisse vorübergehend zu speichern. Although it is assumed in the above explanation that in the input / output device 304 a memory area for storing the contact data DAT1 and the like is provided is, the program memory 303 can also be designed so that it is not only the The area specified above for storing the programs for the subsequent or sequential operation of the device, but also a buffer area for Save on computer the contact details and the like. The buffer area provided in the program memory 303 can be used to determine the results of the operation carried out in control unit 305 to save temporarily.

Die Fig. 18 zeigt ein Zeittaktdiagramm zur Erläuterung der vom Arithmetik- und Logikoperationsgerät 306 ausgeführten logischen Operation, insbesondere die logische Operation der Logikoperationsschaltung nach der Fig. 14 unter Bezugnahme auf die Relaisleiterschaltung nach der Fig. 9. Ein Impuls Löschen im oberen Teil'des Zeittaktdiagramms nach der Fig. 18 zeigt in diesem Fall den Anfang der logischen Operation an. Durch diesen Löschimpuls werden die Inhalte der Register und des Zählers auf 0 zurückgesetzt. Fig. 18 shows a timing diagram for explaining the arithmetic and logic operation device 306, particularly the logical operation of the logical operation circuit of Fig. 14 with reference on the relay conductor circuit according to FIG. 9. A pulse deletion in the upper part of the The timing diagram of FIG. 18 shows the beginning of the logic in this case Operation. This erase pulse clears the contents of the registers and the counter reset to 0.

Der im untersten Teil der Fig. 18 dargestellte Taktimpuls TAKT C, der dem Septenärzähler 201 als Eingang zugeführt wird, leitet die logischen Operationen für die aufeinanderfolgenden Spalten ein. Die Operationen für die Zeilen jeder Spalte werden durch den Taktimpuls TAKT L eingeleitet. Weiterhin erkennt man, daß die Daten BAT1, d.h. The clock pulse TAKT C shown in the lowest part of FIG. which is supplied as an input to the separate counter 201, directs the logical operations for the consecutive columns. The operations for the rows of each column are initiated by the clock pulse TAKT L. You can also see that the data BAT1, i.e.

CiJ, sowie die Daten DAT2, d.h. Bij, aufeinanderfolgend mit den Anstiegsflanken der Taktimpulse TAKT L in die Schieberegister gebracht werden.CiJ, as well as the data DAT2, i.e. Bij, successively with the rising edges the clock pulses TAKT L are brought into the shift register.

Wenn die Kontaktdaten Cim und die Verzweigungsdaten Bim der mten Spalte in die entsprechenden Eingangsregister 101 (m) und 102 (m) gebracht sind, wie es in der Fig. 15 dargestellt ist, erhält man im Ausgangsregister 107 einen Ausgang, der dem resultierenden Zustand der Relaisleiterschaltung gemäß den EIN-AUS-Zuständen der Kontakte entspricht. Durch Anlegen des Signals Schieben an das Ausgangsregister 107 kann der oben angegebene Ausgang aufeinanderfolgend durch die Zeitgabewirkung des Taktimpulses TAKT L ausgelesen werden. If the contact data Cim and the branch data Bim of the mten Columns are brought into the corresponding input registers 101 (m) and 102 (m), as shown in FIG. 15, a is obtained in the output register 107 Output corresponding to the resulting state of the relay conductor circuit according to the ON-OFF states corresponds to the contacts. By applying the shift signal to the output register 107, the above output can be made sequential by the timing action of the clock pulse TAKT L can be read out.

Da die Logikoperationsschaltung, die dem Eingangsabschnitt der beispielsweise in der Fig. 4b gezeigten Relaisleiterschaltung entspricht, aus Schieberegistern und einfachen Gatterschaltungen aufgebaut ist, die entsprechend den Spalten der Relaisleiterschaltung angeordnet sind, kann man bei dem erfindungsgemäßen Folgesteuerungsgerät die Logikoperations schaltung sehr einfach ausbilden, selbst wenn die Leiterschaltung eine sehr große Anzahl von Spalten und Zeilen enthält. Weiterhin ist ersichtlich, daß alle Schieberegister und Gatterschaltungen mit den NAND-Gliedern und NOR-Gliedern auf einem einzigen Chip in Großintegrationstechnik LSI ausgebildet werden können. Since the logic operation circuit attached to the input section of the, for example corresponds to relay conductor circuit shown in Fig. 4b, from shift registers and simple gate circuits, which correspond to the columns of the Relay conductor circuit are arranged, you can with the sequence control device according to the invention form the logic operation circuit very easily even if the ladder circuit contains a very large number of columns and rows. It can also be seen that all shift registers and gate circuits with the NAND gates and NOR gates can be formed on a single chip in large scale integration technology LSI.

Obgleich das in der Fig. 10 dargestellte Ausgangsregister 107 so aufgebaut ist, daß die Operationsergebnisse der letzten Spalte darin verriegelt werden, wenn das Ausgangsregister 107 im Sperr- oder Verriegelungsmodus betrieben wird und daß dann die verriegelten Operationsergebnisse seriell aus dem Ausgangsregister 107 ausgegeben werden, wenn dieses Register beim Anlegen des Signals Schieben im Schiebemodus betrieben wird, ist im Rahmen der Erfindung auch die Möglichkeit gegeben, den Ausgang der Gatterschaltung Gm direkt mit dem Steuergerät CU zu verbinden, wie es in der Fig. 19 gezeigt ist, so daß das Steuergerät die erforderlichen Signale für den Ausgang auswählt. In diesem Fall kann man auf das Ausgangsregister 107 und das Schiebesignal völlig verzichten. Although the output register 107 shown in FIG is constructed to latch the operation results of the last column therein when the output register 107 is operating in the lock mode and that then the latched operation results serially from the output register 107 can be output if this register is activated when the Shift im Sliding mode is operated, the invention also provides the possibility of to connect the output of the gate circuit Gm directly to the control unit CU, such as it is shown in Fig. 19 so that the controller can provide the necessary signals selects for the output. In this case, output registers 107 and completely dispense with the sliding signal.

Claims

Claims 1. Method for calculating the resulting state a relay conductor circuit having m rows and n columns, where n and m are whole Numbers are and the resulting state of the switching state (open or closed) depends on each contact of the relay conductor circuit using a sequencer with a storage device for storing subsequent program instructions, an input / output device for inputting data concerning the contacts to a relay wire circuit operation device and a control unit, which is not shown under the control of the control unit for each column of the relay conductor circuit contact data from the Storage device and the input / output device in a first storage device of the Operation device are retrieved that under the control of the control device for each column of the relay conductor circuit branch data from the storage device are retrieved into a second memory device of the operating device and that on the contact data and the branching data of each column starting with a first Logical operations are carried out from line to line up to the last line, so that logical operations are carried out for all columns of the relay conductor circuit.

2. Programmable sequencer to carry out the method according to claim 1, containing a storage device for storing subsequent program instructions, an input / output device for receiving input data and outputting output data, a relay ladder circuit operation device for performing logical operations for a relay conductor circuit with n rows and m columns according to the program commands, where n and m are integers, and a control device for providing control signals for the surgical device, characterized in that the surgical device (204; 306) a unit for performing logical operations for the relay ladder circuit and that this unit comprises: first storage means (101) for storing of contact data (DAT1) for the conductor circuit, a second storage device (102) for storing branch data (DAT2) for the ladder circuit and a Gate means (G) for performing logical operations for each column of the ladder circuit under the control of the control signals due to those in the first and second Storage device stored contact data and branch data and also due to the results of the logical operations required for one of the columns of the ladder circuit previous column were executed.

3. Programmable sequence control device according to claim 2, characterized characterized in that the operating device (204) is a single unit for executing logical operations for the ladder circuit with the specified construction and that there is a third storage device (103) which stores the operation results the gate device (G) receives, and means are provided for the content of the first and second storage devices at the beginning of the logical operations for Preset a conductor circuit to a logical 1 n.

4. Programmable sequence control device according to claim 2, characterized in that that the operating device (306) a plurality of the units for executing logical Operations for the ladder circuit, in a number that is equal m, and that the first and second storage means included in each unit (101 (i), 102 (i)) under the control of the control signals contact data and branch data for a specific column of the conductor circuit assigned to the unit concerned receives so that the logical operations for all columns of the ladder circuit are performed in the units substantially simultaneously.

5. Programmable sequence control device according to claim 2, characterized characterized in that the first and second storage means (101, 102) shift registers for serial input and parallel output up to sir? on.

6. Programmable sequence control device according to claim 2, characterized characterized> that the branch data (DAT2) in the memory device (201; 303) stored sequence program instructions are included.

7. Programmable sequence control device according to claim 2, characterized characterized in that the follow-up program instructions continue to have addresses for input devices and / or contain output devices and codes that relate to the operation the input devices and / or output devices.

8. Programmable sequence control device according to claim 3, characterized characterized in that the first and second storage means (101, 102) shift registers for serial input and parallel output, in which contact details C1J, C2J, ... CnJ and branch data B1 ;, B2 ;, ... BnJ for a column J are sequentially stored where j = 1, 2, ... m, and that the third memory device (103) is a Shift register with n storage positions is the one with serial output / parallel Input and also parallel output can be operated.

9. Programmable sequence control device according to claim 8, characterized characterized in that the gate device (G) contained in the single unit has n groups of gate circuits and that each group i, that of a row i Each column corresponds to the conductor circuit, where i = 1, 2, ... n, contains: one NOR gate circuit (115), the output of which with an input terminal of the third Memory device (103) is connected, a first NAND gate circuit (112), one input of which is connected in such a way that it receives the contact information CiJ from the first Memory device (101) receives and its other input with one of the line i corresponding output of the third memory device (103) is connected to a second RAND gate circuit (124), one input of which is connected so that it receives the branch data Bij from the second storage means (102) and its other input connected to the output of a NOR gate circuit (116) is that of the gate circuit group of the immediately following line (i + 1) of the same Column is assigned, and a third NAND gate circuit (121), one input of which is connected in such a way that it receives the branch data B (iw the immediately preceding row (i-i) receives from the second storage device (102), and the other input thereof is connected to the output of a NOR gate circuit (114), the gate circuit group belongs to the immediately preceding line (1D13, and that the outputs of the first, second and third NAND gate circuits (112, 124, 121) to the input terminals the NOR gate circuit (115) in the gate circuit group i are supplied.

10. Programmable sequence control device according to claim 42 thereby it is not noted that the first contained in each of the units and second storage devices (101 (i), 102 (i)) shift registers with serial Input and parallel output are and that contact data C1J, C2J, ... Cnj and branch data 31 j9 B2j, ... Bnj, where j = 1, 2, ... m, under the control of the control signals of the first and second storage devices of the gate devices in the be caught in the units.

11. Programmable sequence control device according to claim 10, characterized characterized in that a gate device which is in a unit j of the operating device for performing logical operations on a specific column J of the ladder circuit is contained, has n groups of gate circuits and that one, a row i in column j of the conductor circuit corresponding group i of the gate circuit groups contains: a NOR gate circuit (103-2), the output of which is connected to the gate device in the unit (J + 1) which follows the unit J, a first NAND gate circuit is connected (104-2), one input of which is connected in such a way that it has the contact data CiJ receives from the first storage device, and the other input to the output a NOR gate circuit (103-2) is connected to one of the unit j preceding Unit (j-1) belongs to a second NAND gate circuit (105-2), one input of which is connected in such a way that he has the Branch data BiJ of the second Memory device receives, and its other input to the output of a NOR gate circuit (103-3) is connected, which belongs to a group (i + 1) corresponding to row (i + 1), and a third NAND gate circuit (106-1), one input of which is so connected is that he has the branch data B (i-1); the immediately preceding line (i-1) the second memory device receives, and the other input to the output a NOR gate circuit (103-1) corresponding to one of the row (i-1) Group (i-1) belongs, and that the outputs of the first, second and third NAND gate circuit (104-2, 105-2, 106-1) to the input terminals of the NOR gate circuit (103-2) are created in group i.