DE3040002C2

DE3040002C2 - Original scanner

Info

Publication number: DE3040002C2
Application number: DE3040002A
Authority: DE
Inventors: Seizou Hino Tokyo Ueno
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-10-25
Filing date: 1980-10-23
Publication date: 1984-09-06
Also published as: JPS5661866A; JPS6341464B2; DE3040002A1; GB2062402B; GB2062402A; US4338637A

Description

Die Erfindung betrifft eine Vorlagenabtasteinrichtung, bei der das Abtastausgangssignal eines Bildfühlers -eilenweise in Hauptabtastrichtung ausgelesen wird und bei der der Bildfühler in Unterabtastrichtung mit variabler Geschwindigkeit gegenüber der Vorlage bewegt wird, mit einem Speicher, in den die Abtastausgangssignale sequentiell eingespeichert werden und aus dem sie einer Codiereinrichtung zugeführt werden, die aus den gespeicherten Abtastausgangssignalen das zu übertragende Bildsignal erzeugt, wobei die Vorschubgeschwindigkeit des Bildfühlers in Unterabtastrichtung abhängig von der Verarbeitungskapazität des Codierers gesteuert wird, wozu dieser bei freier Verarbeitungskapazität jeweils ein Anfo.-derungssignal abgibt.The invention relates to an original scanning device, in which the scanning output of an image sensor is read out one-by-one in the main scanning direction and in which the image sensor moves in the sub-scanning direction at a variable speed with respect to the original is, with a memory in which the sampling output signals are sequentially stored and off which they are fed to a coding device, which from the stored sampling output signals to the transmitting image signal generated, with the feed rate of the image sensor in the sub-scanning direction depending on the processing capacity of the encoder is controlled, for which purpose it emits a request signal when the processing capacity is free.

In Faksimilegeräten werden Bildsignale, welche die Reproduzierbarkeit von Bildflächen, wie Manuskripten oder dgl., Vorlagen, verbessern, im allgemeinen mit höherer Abtastdichte gewonnen. Da dies jedoch eine Vergrößerung der zu übertragenden Bildsignalmcnge bedingt, verlängert sich die Übenragungszeit in unvorteilhafter Weise. Zur Lösung dieses Problems ist eine Vorrichtung vorgeschlagen worden, die eine scheinbare Verbesserung der Auflösung gewährleistet, ohne die Übertragungs- bzw. Übermittlungszeit für die Bildsignale zu verlängern. Bei dieser Vorrichtung wird eine als eine Bildzeile auszulesende Fläche der Vorlage in eine Anzahl von Teilzeiten unterteilt, und die zu übertragenden Bildsignale werden aus dem Abtastausgangssignal gebildet, das durch Auslesen und Abtasten der verschiedenen Teilzeiten erhalten wird. Diese Vorrichtung ist in der JP-AS 55 15 136 beschrieben.In facsimile machines are image signals which the reproducibility of image areas, such as manuscripts or the like, templates, improve, generally with higher Sampling density gained. However, since this causes an increase in the amount of image signals to be transmitted, the transfer time is extended in an unfavorable way. To solve this problem is a device has been proposed which ensures an apparent improvement in resolution without the To extend transmission or transmission time for the image signals. In this device, a The area of the original to be read out as an image line is divided into a number of partial times, and those to be transmitted Image signals are formed from the scanning output signal obtained by reading out and scanning the different part-times is obtained. This device is described in JP-AS 55 15 136.

Wie erwähnt, kann mit dieser Vorrichtung die scheinbare Auflösung ohne Verlängerung der Übertragungszeit der Bildsignale verbessert werden. As mentioned, this device can improve the apparent resolution without increasing the transmission time of the image signals.

Eine bisherige Vorrichtung dieser Art benötigt jedoch stets eine feste Zeitspanne für die Abtastung einer Zeile der Vorlage. Wenn somit die Informationsdichte auf der Vorlage vergleichsweise geringer ist, wird die für die Codierung der Bildsignale an der Übertragungsverarbeitungseinheit benötigte Verarbeitungszeit vergleichsweise kürzer. Da jedoch die für die Abtastung einer Bildzeile erforderliche Zeit fest ist, verlängert sich in nachteiliger Weise die Wartezeit der Übertragungsverarbeitungseinheit bis zum Eintreffen des nächsten Bildsignals.A previous device of this type, however, always required a fixed period of time for the scanning of a Line of template. Thus, if the information density on the original is comparatively lower, the Compared to the processing time required for the coding of the image signals at the transmission processing unit shorter. However, since the time required to scan one image line is fixed, it becomes longer disadvantageously the waiting time of the transmission processing unit until the next one arrives Image signal.

Durch die DE-OS 27 43 864 ist eine optoelektronische Leseeinrichtiing bekannt, die eine Photosensoranordnung zur Abtastung einer Vorlage, eine Antriebseinrichtung, um eine entsprechende Abtastbewegung zwischen der Vorlage und der Photosensoranordnung zu schaffen, einen Pufferspeicher zum Speichern der elektrischen Datensignale, die entsprechend dem Bild der Vorlage durch die Photosensoranordnung erzengt werden, eine Datenverdichtungseinrichtung zum Auslesen der Datensignale aus dem Pufferspeicher und zum Durchführen einer Datenverdichtung in vorbestimmter Weise, und eine Steuereinrichtung, um eine Datensignalmenge in dem Pufferspeicher zu fühlen und um dementsprechend die Abtastgeschwindigkeit der Antriebseinrichtung zu steuern, aufweist. Durch diese Leseeinrichtung ist somit bekannt, die Vorschubgeschwindigkeit der Vorlagenabtastvorrichtung in Unterabtastrichtung in Abhängigkeit von der Verarbeitungskapazität der Datenverdichtungseinrichtung bzw. des Codierers zu steuern. Es wird jedoch keine gegenseitige Verknüpfung der abgetasteten Informationen in Abhängigkeit von der Verarbeitungskapazität der Datenverdichtungseinrichtung vorgenommen.From DE-OS 27 43 864 an optoelectronic reading device is known which has a photosensor arrangement for scanning an original, a drive device to a corresponding scanning movement between of the template and the photosensor arrangement to create a buffer memory for storing the electrical Data signals that are generated by the photosensor arrangement in accordance with the image of the original, a data compression device for reading out the data signals from the buffer memory and for Carrying out a data compression in a predetermined manner, and a control device to a data signal amount in the buffer memory and accordingly the scanning speed of the drive device to control, has. The feed rate is thus known through this reading device of the original scanning device in the sub-scanning direction depending on the processing capacity to control the data compression device or the encoder. However, there will be no mutual link of the scanned information as a function of the processing capacity of the data compression device performed.

Es ist daher die Aufgabe der vorliegenden Erfindung eine Vorlagenablasteinrichtung zu schaffen, bei der trotz variabler Abtastgeschwindigkeit eine hohe Auflösung der Vorlagenabtastung erreicht wird.It is therefore the object of the present invention to provide an original removal device in which A high resolution of the original scanning is achieved despite the variable scanning speed.

Diesj Aufgabe wird dadurch gelöst, daß jeweils m benachbarte Zeilen zu einer Zeilengruppe zusammengefaßt werden, daß die Abtastausgangssignale, die untereinanderliegenden Bildpunkten einer Zeilengruppe entsprechen, verknüpft werden, und die so gebildetenThis object is achieved in that in each case m adjacent lines are combined to form a group of lines, that the scanning output signals, which correspond to pixels of a group of lines lying one below the other, are linked, and those thus formed

ίο Signale dem Codierer zugeführt werden, daß dabei Abtastausgangssignale nur der ersten η Zeilen (nSm) miteinander verknüpft werden, wenn das Anforderungssignal während der Abtastung der η-ten Zeile einer Zeilengruppe auftritt, daß bei Auftreten eines Anforderungssignals für jeweils eine Zeitdauer, die der Abtastung von m Zeilen in Hauptabtastrichtung entspricht, der Fühler mit einer solchen Geschwindigkeit in Unterabtastrichtung gegenüber der Vorlage bewegt wird, daß er m Zeilen überstreicht und daß bei Auftreten von Anforderungssignalen in Zeitabständen, die kleiner sind als das /;i-fachc einer Zeilenabtastung in Hauptabtastrichtung, sich die pro Anforderungssignal eingestellten Vorschubgeschwindigkeiten während der Überlappungsdauer addieren.ίο signals are fed to the encoder so that scanning output signals of only the first η lines (nSm) are linked to one another when the request signal occurs during the scanning of the η-th line of a group of lines, that when a request signal occurs for a period of time that corresponds to the scanning of m lines in the main scanning direction, the sensor is moved at such a speed in the sub-scanning direction with respect to the original that it sweeps over m lines and that when request signals occur at time intervals which are less than /; i timesc of a line scanning in the main scanning direction, the feed rates set for each request signal add up during the overlap period.

Vorteilhafte Ausgestaltungen der Vorlagenabtasteinrichtung gemäß dem Patentanspruch 1 sind in den Patentansprüchen 2 bis 5 zusammengestellt.Advantageous refinements of the original scanning device according to claim 1 are set out in the claims 2 to 5 compiled.

Da sich die Wartezeit der Übertragungsverarbeitungseinheit entsprechend der Dichte des zu codierenden Bildsignals ändert, kann mit der Erfindung die Wartezeit dieser Einheit im Vergleich zur bisherigen Vorrichtung, bei welcher diese Einheit stets eine feste Zeitspanne bis zum Eingang des nächsten Bildsignals im Wartezustand bleiben muß, erheblich verkürzt werden.Since the waiting time of the transmission processing unit varies according to the density of the to be encoded Image signal changes, with the invention, the waiting time of this unit compared to the previous device, in which this unit always has a fixed period of time until the next image signal is received Must remain waiting, be shortened considerably.

Da weiterhin Bildausgangs(signal)-Anforderungssignale aufeinanderfolgend von der Übertragungsverarbeitungseinheit abgegeben werden, wenn die Vorlage keine vergleichsweise feine Information enthält, wird die scheinbare Auflösung nicht verschlechtert.Since still image output (signal) request signals are sequentially output from the transfer processing unit when the original is none contains comparatively fine information, the apparent resolution is not deteriorated.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der Zeichnung näher erläutert. Es zeigtIn the following a preferred embodiment of the invention is explained in more detail with reference to the drawing. It shows

Fig. I ein Blockschaltbild zur Darstellung des Aufbaus einer Abtastvorrichtung gemäß der Erfindung,Fig. I is a block diagram to illustrate the structure a scanning device according to the invention,

Fig. 2 ein Blockschaltbild zur Darstellung des Aufbaus der Abtasteinheit bei der Vorrichtung nach Fig. I. Fig.3 ein Wellenformdiagramm eines Unterabtast-Steuersignalimpulses, der bei der Feststellung der Vorderflanke des ersten Zählsignals durch die Abtasteinheit gemäß F i g. 1 abgegeben wird,FIG. 2 is a block diagram to show the structure of the scanning unit in the device according to FIG. Fig. 3 is a waveform diagram of a subsampling control signal pulse; when the scanning unit detects the leading edge of the first count signal according to FIG. 1 is delivered,

F i g. 3A eine graphische Darstellung der Art des Vorlagenvorschubs mittels des Unterabtast-S'.euersignalimpulses gemäß F i g. 3,F i g. 3A is a graph showing the type of document advance by means of the subsampling S'.euersignalimpulses according to FIG. 3,

Fig. 3B eine schematische Darstellung der Flächen der Vorlage, die bei der Unterabtastung gemäß Fig. 3A und bei der Hauptabtastung mit der Frequenz TO ausgelesen werden,3B shows a schematic representation of the areas of the original which are read out in the case of the sub-scanning according to FIG. 3A and in the case of the main scanning with the frequency TO,

F i g. 4 ein Schaltbild zur Darstellung des Aufbaus des Abtastzählers nach Fig. 1,F i g. 4 is a circuit diagram showing the structure of the sampling counter according to FIG. 1,

Fig. 5 ein Schaltbild der Steuerschaltung gemäß Fig. 1,FIG. 5 is a circuit diagram of the control circuit according to FIG. 1,

Fig.6 ein Blockschaltbild zur Darstellung des Aufbaus der Übertragungsverarbeitungseinheit gemäß F i g. 1 und6 is a block diagram to show the structure the transmission processing unit according to FIG. 1 and

b5 Fig. 7A bis 7M Zcit(steuer)diagramme zur Erläuterung der Gesamtarbeitsweise der Vorrichtung nach Fig. 1.
Gemäß F i g. I unterteilt eine Abtasteinheit 22 eine zub5 FIGS. 7A to 7M Zcit (control) diagrams for explaining the overall mode of operation of the device according to FIG. 1.
According to FIG. I divides a scanning unit 22 to one

übertragende Bildzeile der Bildfläche (Vorlage) in höchstens m(2 £ m^Teilzeilen; sodann liest sie d'e Teilzeilen mittels Abtastung aus und liefert ein Abtaststartsignal a zu einer Steuereinheit 24, einen Abtastsignalimpuls b zu einer Taktsignal-Erzeuger- bzw. -Generatoreinheit 26 und ein Abtastausgangssignal c zu einer Speichereinheit 28. Die mit der Abtasteinheit 22 verbundene Steuereinheit 24 wird durch ein von einer Verriegelungseinheit 30 geliefertes Freigabesignal e aktiviert, wobei sie durch Zählung der Abtaststartsignale e ein erstes und ein zweites Zählsignal /"bzw. gableitet. Die Steuereinheit 24 liefert weiterhin zur Taktsignal-Erzeugereinheit 26 ein aus der logischen Summe der beiden Zählsignale /"und g gebildetes Torsteuersignal s, während sie das zweite Zählsignal g zur Speichereinheit 28 schickt. Zudem liefert die Steuereinheit 24 auch ein Rückstellsignal e'zur Verriegelungseinheit 30. Die mit der Abtasteinheit 22 und der Steuereinheit 24 verbundene Taktsignal-Erzeugereinheit 26 liefert einer Übertragungsverarbeitungseinheit 32 einen aus dem Abtaststartsignal a und dem ersten Zählsignal /"gebildeten Lesesignalimpuls Λ, während sie die Speichereinheit 28 mit einem aus dem Torsteuersignal s und dem Abtaststartsignal a gebildeten Einschreib- und Lesesignalimpuls /beschickt. Die an die Abtasteinheit 22, die Steuereinheit 24 und die Taktsignai-Erzeugereinheit 26 angeschlossene Speichereinheit 28 speichert das Abtastausgangssignal als zu übertragendes Bildsignal einer Bildzeile in Abhängigkeit vom Einschreib- und Lesesignalimpuls i, und sie liefert das bereits gespeicherte Bildsignal k zur Übertragungsverarbeitungseinheit 32. Letzere ist mit der Taktsignal-Erzeugereinheit 26 und der Speichereinheit 28 verbunden; sie empfängt und codiert das Bildsignal k einer zu übertragenden Bildzeile in Abhängigkeit von einem Lesesignalimpuls h, um das Bildsignal zu einer Übertragungsleitung zu leiten, während sie auch ein Biidausgangs(signal)- bzw. -ausgabe-Anforderungssignal zur Verriegelungseinheit 30 schickt. Letztere ist mit der Steuereinheit 24 und der Übertragungsverarbeitungseinheit 32 verbunden, und sie bringt das Freigabesignal ε in den Zustand »!«, während sie durch ein Rückstellsignal e'rückgestellt wird.transmitting image line of the image area (original) in at most m (2 £ m ^ sub-lines; then it reads d'e sub-lines by scanning and delivers a scanning start signal a to a control unit 24, a scanning signal pulse b to a clock signal generator or generator unit 26 and a scan output signal c to a memory unit 28. The control unit 24 connected to the scan unit 22 is activated by an enable signal e supplied by a locking unit 30, whereby it derives a first and a second count signal / ″ or g by counting the scan start signals e. The control unit 24 also supplies the clock signal generator unit 26 with a gate control signal s formed from the logical sum of the two counting signals / ″ and g , while it sends the second counting signal g to the memory unit 28 The clock signal generators connected to the scanning unit 22 and the control unit 24 nit 26 of a transfer processing unit 32 provides an "educated read signal pulse from the scanning start signal a and the first count signal / Λ, while feeding the storage unit 28 with one of the gate control signal s and the scan start signal a formed-in and read signal pulse /. The memory unit 28 connected to the scanning unit 22, the control unit 24 and the clock signal generator unit 26 stores the scanning output signal as an image signal to be transmitted for an image line as a function of the write and read signal pulse i, and it supplies the image signal k already stored to the transmission processing unit 32. The latter is connected to the clock signal generator unit 26 and the memory unit 28; it receives and encodes the image signal k of an image line to be transmitted in response to a read signal pulse h to route the image signal to a transmission line, while it also sends an image output request signal to the locking unit 30. The latter is connected to the control unit 24 and the transmission processing unit 32, and it brings the release signal ε to the state "!" While it is reset by a reset signal e '.

F i g. 2 veranschaulicht den Aufbau der Abtasteinheit 22 bei der Vorrichtung nach Fig. I. Wenn das von der Steuereinheit 24 abgegebene erste Zählsignal /"einem Zähler 34 eingegeben wird, greift dieser die Vorderflanke des Signals /"ab und liefert den Unterabtast-Steuersignalimpuls zu einer Impuls- bzw. Schrittmotor-Phasenwählschaltung 36. die bei Einspeisung des Unterabtast-Steuersignalimpulses ein Phasensignal zu einer Schrittmotor-Treiber- bzw. -Anstenersrhaltiing 38 liefert; die ihrerseits eine Motoreinheit 40 in Abhängigkeit vom eingegebenen Phasensignal ansteuert. Bei Ansteuerung durch die Treiberschaltung 38 transportiert die Motoreinheit 40 eine Bildfläche (Vorlage) 42 um jeweils eine Bildzeile weiter. Die Vorlage 42 wird unter Abtastung durch einen Bildfühler 44 gelesen, wobei jede Zeile in höchstens m (2 < m)Teilzeilen unterteilt und in elektrische Signale umgesetzt wird, die zu einem Verstärker 46 geleitet werden. Die durch den Verstärker 46 verstärkten elektrischen Signale werden einer Verstärkungseinstellung durch eine automatische Verstärkungsregelschaltung bzw. AVR-Schaltung 48 unterworfen und zu einer Bildsignal-Binärkodierschaltung 50 geleilet. Die bezüglich der Verstärkung eingestellten (gain adjusted) elektrischen Signale werden durch die Binärkodierschahung 50 in Binärzahlen umgesetzt, um ein zur Speichereinheit 28 zu lieferndes Abtasiausgangssignal c zu bilden. Die Bildfühlereinheit 44 bewirkt das Auslesen und die Abtastung in Synchronismus mit einem von einer Schwingschaltung 52 gelieferten Abtastsignalimpuls b und einem Abtaststartsignal a, das ein periodischer Zähler 54 durch Zählen der Abtastsignalimpulse b bildet. F i g. 2 illustrates the structure of the scanning unit 22 in the apparatus of FIG. I. When the first counting signal / "output by the control unit 24 is input to a counter 34, the counter 34 taps the leading edge of the /" signal and delivers the undersampling control signal pulse to form a pulse - or stepping motor phase selection circuit 36. which, when the undersampling control signal pulse is fed in, delivers a phase signal to a stepping motor driver or -Anstenersrhaltiing 38; which in turn controls a motor unit 40 as a function of the input phase signal. When activated by the driver circuit 38, the motor unit 40 transports an image area (template) 42 further by one image line at a time. The original 42 is read while being scanned by an image sensor 44, each line being subdivided into at most m (2 < m) sub-lines and converted into electrical signals which are passed to an amplifier 46. The electric signals amplified by the amplifier 46 are subjected to gain adjustment by an automatic gain control circuit 48 and supplied to an image signal binary coding circuit 50. The gain adjusted electrical signals are converted into binary numbers by the binary coding circuit 50 in order to form an output signal c to be supplied to the storage unit 28. The image sensor unit 44 effects reading out and scanning in synchronism with a scanning signal pulse b supplied by an oscillating circuit 52 and a scanning start signal a which a periodic counter 54 forms by counting the scanning signal pulses b .

Die Fig. 3, 3A und 3B verdeutlichen die Unterabtastung an der Abtasteinheit 22. Fig.3 veranschaulicht den Unterabtast-Steuersignalimpuls, der vom Zähler 34 der Abtasteinheit 22 bei Feststellung der Vorderflanke des ersten Zählsignals /"abgegeben wird. F i g. 3A veranschaulicht schematisch die Art und Weise, auf welche die Vorlage in Abhängigkeit vom Unterabtast-Steuersignalimpuls transportiert bzw. vorgeschoben wird. Das Unterabtastsystem transportiert die Vorlage über die Strecke /(entsprechend der Breite einer zu übertragenden Bildzeile) in der Zeit 2 TO, wenn ein Steuerimpuls geliefert wird. Gemäß F i g. 3 und 3A beginnt somit auf diesen Steuerimpuls hin der Vorschub der Vorlage, wobei die Vorlage nach der Zeit TO um 'Λ/ vorgeschoben worden ist. Wenn zum Zeitpunkt TO ein zweiter Steuerimpuls eingeht, wird die Vorschubgeschwindigkeit erhöht, und die Vorlage wird während der Zeitspanne TO— 2 TO, d. h. TO, um eine Bildzeile I vorgeschoben.3, 3A and 3B illustrate the subsampling at the sampling unit 22. FIG. 3 illustrates the subsampling control signal pulse which is emitted by the counter 34 of the sampling unit 22 upon detection of the leading edge of the first count signal / ". FIG. 3A illustrates schematically the manner in which the original is transported in response to the sub-scan control signal pulse and is advanced. the Unterabtastsystem transports the original over the distance / (corresponding to the width of an image to be transmitted line) when a control pulse supplied in the period 2 tO According to FIGS. 3 and 3A, the feed of the original begins in response to this control pulse, the original having been advanced by / after the time TO . If a second control pulse is received at the time TO , the feed speed is increased, and the original is advanced by one image line I during the period TO- 2 TO, ie TO.

Während der Zeitspanne 2 TO— 3 TO erfolgt der Vorschub nur durch den zweiten Steuerimpuls allein, so daß die Vorlage um 'Λ/ transportiert wird. Wenn zum Zeitpunkt 3 TO ein dritter Steuerimpuls eingeht, wird die Vorlage in 2 TO um /transportiert. Die Abtastung endet in dieser Position bis zur Lieferung eines weiteren Steuerimpulses. During the time span 2 TO - 3 TO , the feed is only carried out by the second control pulse, so that the original is transported by /. If a third control pulse is received at time 3 TO , the original is transported around / in 2 TO. The scanning ends in this position until a further control pulse is delivered.

Die Hauptabtastung erfolgt mit der Frequenz TO in bezug auf die vorstehend beschriebene Unterabtastung. F i g. 3B veranschaulicht die bei diesem Abtastvorgang ausgelesenen Vorlagenflächen (schraffierte Bereiche). Bei diesem Vorgang werden eine Fläche B1 während der ersten Zeitspanne TO, eine Fläche CI während der nächsten Zeitspanne TO(TO-I TO), eine Fläche C2 in der folgenden Zeitspanne TO (2 TO— 3 TO; ausgelesen USW. The main scan is performed at the frequency TO with respect to the above-described sub-scan. F i g. 3B illustrates the original areas (hatched areas) read out in this scanning process. In this process, an area B are 1 during the first time period TO, an area CI during the next period TO (TO-I TO), an area C2, in the following period of time TO (2 TO- 3 TO; read ETC.

Ein mit der Abtasteinheit 22 verbundener Abtastzähler 56 der Steuereinheit 24 wird durch ein von einer Steuerschaltung 58 geliefertes Zähl-Freigabesignal e" aktiviert. Der Abtastzähler 56 liefert durch Zählung der Abtaststartsignale das erste Zählsignal /"zur Abtasteinheit 22. zur Taktsignal-Erzeugereinheit 26, zur Steuerschaltung 58 und zu einem ODER-Glied 60; das zweite Zählsignal g Hefen er zur Taktsignal-Erzeugerschaltung 26. zur Speichereinheit 28 und zur Steuerschaltung 58.A sampling counter 56 of the control unit 24, which is connected to the sampling unit 22, is activated by a counting enable signal e "supplied by a control circuit 58. By counting the sampling start signals, the sampling counter 56 supplies the first counting signal /" to the sampling unit 22 to the clock signal generator unit 26, for Control circuit 58 and to an OR gate 60; the second counting signal g yeasts to the clock signal generator circuit 26 to the memory unit 28 and to the control circuit 58.

Das ODER-Glied 60, dessen beide Eingangsklemmen an den Ahtastzähler 56 angeschlossen sind, ermittelt die logische Summe aus dem ersten Zählsignal / und dem zweiten Zählsignal g, um ein Torsteuersignal s zu liefern, das der Taktsignal-Erzeugereinheit 26 zugeführt wird.The OR gate 60, the two input terminals of which are connected to the sampling counter 56, determines the logical sum of the first count signal / and the second count signal g in order to deliver a gate control signal s which is fed to the clock signal generator unit 26.

Die mit der Verriegelungseinheit 30 und dem Abtastzähler 56 verbundene Steuerschaltung 58 wird durch ein Freigabesignal e wirksam gemacht bzw. aktiviert, um ein Zähl-Freigabesignal e"zum Abtastzähler56 und ein Rückstellsignal e' zur Verriegelungseinheit 30 zu sen-The control circuit 58 connected to the locking unit 30 and the sampling counter 56 is made effective or activated by an enable signal e in order to send a counting enable signal e "to the sampling counter 56 and a reset signal e ' to the locking unit 30.

bo den.floor.

F i g. 4 ist ein Schaltbild des Abtastzählers 56. Dabei invertiert ein erster Umsetzer 62 das Abtaststartsignal a. Ein mit dem ersten Umsetzer 62 verbundener Zähler 64. der durch ein Zähl-Freigabesignal e"aktivierbar ist,F i g. 4 is a circuit diagram of the sampling counter 56. A first converter 62 inverts the sampling start signal a. A counter 64 which is connected to the first converter 62 and can be activated by a counting enable signal e ″,

bs liefert bei Zählung der vom ersten Umsetzer 62 eingespeisten Signale sein Ausgangssignal zu einem zweiten und zu einem dritten Umsetzer 66 bzw. 68 sowie zu einem ersten und zu einem zweiten UND-Glied 70 bzw.When counting, bs supplies the number fed in by the first converter 62 Signals its output to a second and a third converter 66 and 68 as well a first and a second AND element 70 or

72. Die liingangskleinme des /weilen Umsetzers W) isl mit der Ausgangsklcmme QA des Zählers 64 verbunden, um dessen Ausgangssignal QA zu invertieren. Die liingangsklemme des dritten Umsetzers 68 ist zum Invertieren des Ausgangssignals QB an die Ausgangsklemmc QBdes Zählers 64 angeschlossen. An den drei Eingangsklemmen des ersten UND-Gliedes 70 liegen die AusgangsUemme QA des Zahlers 64, die Ausgangsklemmc des ersten Umsetzers 62 sowie die Ausgangsklenime des dritten Umsetzers 68 zur Lieferung des ersten Zählsignals f. An den drei Eingangsklemmen des zweiten UND-Glieds 72 liegen die Ausgangsklemme QB des Zählers 64, die Ausgangsklemme des ersten Umsetzers 62 und die Ausgangsklemme des zweiten Umsetzers 66, so daß dieses UND-Glied das zweite Zählsignal ^liefert.72. The small input of the current converter W) is connected to the output terminal QA of the counter 64 in order to invert its output signal QA. The input terminal of the third converter 68 is connected to the output terminal QB of the counter 64 for inverting the output signal QB. The output terminals QA of the counter 64, the output terminals of the first converter 62 and the output cycle times of the third converter 68 for supplying the first count signal f are applied to the three input terminals of the first AND element 70 Output terminal QB of the counter 64, the output terminal of the first converter 62 and the output terminal of the second converter 66, so that this AND element supplies the second count signal ^.

F i g. 5 veranschaulicht den Aufbau der Steuerschaltung 58. Dabei ist die Eingangsklemme eines vierten Umsetzers 74 zum Invertieren des ersten Zählsignals f mit der Ausgangsklemme des ersten UND-Glieds 70 verbunden. Die Eingangsklemme eines fünften Umsetzers 74 ist zum Invertieren des zweiten Zählsignals gmit der Ausgangsklemme des zweiten UND-Gliedes 72 verbunden. Die drei Eingangsklemmen eines dritten UND-Glieds 78 sind mit den Ausgangsklemmen der Verriegelungseinheit 30 sowie des vierten und des fünften Umsetzers 74 bzw. 76 verbunden, um die logische Summe aus diesen drei Eingangssignalen abzuleiten und einen Taktsignalimpuls zu einem ersten D-Flip-Flop 80 zu senden. Die Taktimpulseingangsklemme des ersten D-Flip-Flops 80 ist mit der Ausgangsklemme des dritten UND-Glieds 78 verbunden, um ein Rückstellsignal e' des Pegels »1« zu liefern, wenn ein Freigabesignal edes Pegels »1« eingegeben wird. Die Eingangsklemme eines sechsten Umsetzers 82 ist mit der Ausgangsklemme Q des ersten D-Flip-Flops 80 verbunden, um das Rückstellsignal e' zu invertieren. Die beiden Eingangsklemmen eines NAND-Glieds 84 sind mit der Ausgangsklemme des vierten Umsetzers 74 sowie mit der Verriegelungseinheit 30 verbunden, um ein Rückstellsignal zu einem zweiten D-Flip-Flop 86 zu senden. Die Setzklemme des zweiten D-Flip-Flops 86 ist mit der Ausgangsklemme des sechsten Umsetzers 82 verbunden, während seine Rückstellklemme an die Ausgangsklemme des NAND-Glieds 84 angeschlossen ist und seine Taktimpulsklemme an der Ausgangsklemme des fünften Umsetzers 76 liegt, um zum Abtastzähler 56 ein Zähl-Freigabesignal e"zu liefern.F i g. 5 illustrates the structure of the control circuit 58. The input terminal of a fourth converter 74 for inverting the first counting signal f is connected to the output terminal of the first AND element 70. The input terminal of a fifth converter 74 is connected to the output terminal of the second AND element 72 for inverting the second count signal g. The three input terminals of a third AND element 78 are connected to the output terminals of the locking unit 30 and of the fourth and fifth converters 74 and 76 in order to derive the logical sum of these three input signals and a clock signal pulse to a first D flip-flop 80 to send. The clock pulse input terminal of the first D flip-flop 80 is connected to the output terminal of the third AND gate 78 in order to provide a reset signal e 'of level "1" when an enable signal of level "1" is input. The input terminal of a sixth converter 82 is connected to the output terminal Q of the first D flip-flop 80 in order to invert the reset signal e '. The two input terminals of a NAND gate 84 are connected to the output terminal of the fourth converter 74 and to the locking unit 30 in order to send a reset signal to a second D flip-flop 86. The set terminal of the second D-flip-flop 86 is connected to the output terminal of the sixth converter 82, while its reset terminal is connected to the output terminal of the NAND gate 84 and its clock pulse terminal is connected to the output terminal of the fifth converter 76 in order to the sample counter 56 To deliver counting release signal e ".

Die Steuerschaltung 58 mit dem vorstehend beschriebenen Aufbau arbeitet wie folgt: wenn ein Freigabesignal e des Pegels »1« von der Verriegelungseinheit 30 geliefert wird, sofern das von der Steuereinheit 58 gelieferte Zähl-Freigabesignal e"den Pegel »1« besitzt, ändert die Steuereinheit bzw. -schaltung 58 den Pegel des Signals e"auf »1«, und sie gibt den Rückstellsignalimpuls e' ab. Wenn das Freigabesignal e den Pegel »1« erhält, wenn erstes und zweites Zählsignal /bzw. gden Pegel »1« besitzen (wobei das Zähl-Freigabesignal e" zu diesem Zeitpunkt auf dem Pegel »1« liegt), ändert die Steuerschaltung 58 den Pegel des Signals e" während einer kurzen Zeit auf »0« und sodann in dem Augenblick, in welchem der Pegel des Signals / oder des Signals g auf »0« abfällt, auf den Pegel»1«, um hierauf das Rückstellsignal e'zu liefern. Die genannte kurze Zeit ist kürzer als die Zeit der Impulsbreite des Abtaststartsignals a, doch ist sie lang genug, um den Abtastzähler 56 anzustoßen. Wenn das zweite Zählsignal g vom Pegel »1« auf den Pegel »0« abfällt, während das Freigabesignal e den Pegel »0« besitzt, wird die Zählgröße bzw. der /ühlslaiid des Abmst/.ühlcrs 56 durch Änderung des Zähl-Freigabesignuls c¹" auf den Pegel »0« gelöscht, worauf der /iihlvorgang unterbrochen wird.The control circuit 58 with the structure described above operates as follows: if an enable signal e of level "1" is supplied by the locking unit 30, provided that the counting enable signal e "supplied by the control unit 58 is level" 1 ", the control unit changes or circuit 58 sets the level of the signal e "to" 1 "and outputs the reset signal pulse e ' . If the release signal e receives the level "1", if the first and second counting signal / or. g have the level "1" (the counting enable signal e "being at the level" 1 " at this point in time), the control circuit 58 changes the level of the signal e" for a short time to "0" and then at that moment , in which the level of the signal / or the signal g drops to "0", to the level "1" in order to deliver the reset signal e '. Said short time is shorter than the time of the pulse width of the scan start signal a, but it is long enough to trigger the scan counter 56. If the second counting signal g drops from level “1” to level “0” while the release signal e has level “0”, the counting variable or the / ühlslaiid of the measuring / .ühlcrs 56 is changed by changing the counting release signal c ¹ "is deleted to level" 0 ", whereupon the cooling process is interrupted.

Die Steuereinheit bzw. -schaltung besteht zweekmäßig aus einem Mikrorechner.The control unit or circuit is two-fold from a microcomputer.

Die Taktsignai-Erzeugereinheit 26 umfaßt ein viertes UND-Glied 88, dessen beide Eingangsklcmmcn mit der Abtasteinheit 22 und der Steuereinheit verbunden sind, um aus der logischen Summe des ersten Zählsignals f to und des Abtastsignalimpulses b ein zur Übertragungsverarbeitungseinheit 32 zu lieferndes Lesesignal abzuleiten, sowie ein fünftes UND-Glied 90, dessen beide Eingangsklemmen mit der Abtasteinheit 22 und der Steuereinheit 24 verbunden sind, um aus der logischen Summe des Torsteuersignals s und des Abtastsignalimpulses b ein Einschreib- und Lesesignai abzuleiten und dieses zur Speichereinheit 28 zu liefern.The clock signal generator unit 26 comprises a fourth AND element 88, the two input terminals of which are connected to the scanning unit 22 and the control unit in order to derive a read signal to be supplied to the transmission processing unit 32 from the logical sum of the first counting signal f to and the scanning signal pulse b, as well as a fifth AND element 90, the two input terminals of which are connected to the scanning unit 22 and the control unit 24, in order to derive a write and read signal from the logical sum of the gate control signal s and the scanning signal pulse b and to deliver this to the memory unit 28.

Eine der beiden Eingangsklemmen eines ODER-Glieds 92 der Zeilen- oder Leitungs-Speichereinheit 28 ist mit der Abtasteinheit 22 verbunden, während die andere Eingangsklemme an die Ausgangsklemme eines sechsten UND-Glieds 94 angeschlossen ist, um ein Speichereingangssignal j aus der logischen Summe des Abtastausgangssignals c und des in einem Zeilen- oder Leitungsspeicher 96 gespeicherten Bildsignals k abzuleiten und dem Leitungsspeicher % einzuspeisen. Die beiden Eingangsklemmen des sechsten UND-Glieds 94 sind an die Steuereinheit 24 und die Ausgangsklemme des Leitungsspeichers 96 angeschlossen, um die Torschaltung zu öffnen und das Bildsignal zum ODER-Glied 92 zu liefern. Der aus Schieberegistern bestehende und mit der Ausgangsklemme des ODER-Glieds 92, der Taktsignal-Erzeugereinheit 26 und der Übertragungsverarbeitungseinheit 32 verbundene Leitungsspeicher % nimmt in Abhängigkeit von einem Einschreib- und Lesesignalimpuls / das Speichereingangssignal j ab und liefert das Bildsignal A: einer zu übertragenden Bildzeile zur Übertragungsverarbeitungseinheit 32.One of the two input terminals of an OR gate 92 of the line or line memory unit 28 is connected to the scanning unit 22, while the other input terminal is connected to the output terminal of a sixth AND gate 94 to generate a memory input signal j from the logical sum of the scanning output signal c and of the image signal k stored in a line or line memory 96 and to feed it into the line memory%. The two input terminals of the sixth AND gate 94 are connected to the control unit 24 and the output terminal of the line memory 96 in order to open the gate circuit and to supply the image signal to the OR gate 92. The line memory%, which consists of shift registers and is connected to the output terminal of the OR gate 92, the clock signal generator unit 26 and the transmission processing unit 32, decreases as a function of a write and read signal pulse / the memory input signal j and supplies the image signal A: of an image line to be transmitted to transfer processing unit 32.

Fig.6 veranschaulicht in Blockschaltbildform den Aufbau der Übertragungsverarbeitungseinheit 32. Dabei sind die Eingangsklemmen eines ersten und eines zweiten Bildspeichers 98 und 100 zur Speicherung der Bildsignale k an die Speichereinheit 28 angeschlossen. Die Eingangsklemmen eines ersten Wählers 102 sind mit den Ausgangsklemmen vom ersten und zweiten Bildspeicher 98 bzw. 100 verbunden; der erste Wähler 102 liefert die von den beiden Bildspeichern 98 und 100 zugeführten Bildsignale zu einer Verschlüsselungs- bzw. Codierschaltung 108. Die Eingangsklemmen A eines so zweiten und eines dritten Wählers 104 bzw. 106 sind mit der Taktsignal-Erzeugereinheit 26 verbunden, während ihre Eingangsklemmen B an die Lesesignal-Ausgangsklemme der Codierschaltung 108 angeschlossen sind; die Wähler 104 und 106 liefern ein Einschreib- und Lesesignal zu erstem und zweitem Bildsignalspeicher 98 bzw. 100. 6 illustrates the structure of the transmission processing unit 32 in the form of a block diagram. The input terminals of a first and a second image memory 98 and 100 for storing the image signals k are connected to the memory unit 28. The input terminals of a first selector 102 are connected to the output terminals of the first and second image memories 98 and 100 , respectively; the first selector 102 supplies the image signals supplied by the two image memories 98 and 100 to an encryption or coding circuit 108. The input terminals A of such a second and a third selector 104 and 106 are connected to the clock signal generator unit 26, while their input terminals B are connected to the read signal output terminal of the coding circuit 108; the selectors 104 and 106 supply write and read signals to first and second image signal memories 98 and 100, respectively.

Die mit der Eingangsklemme an die Ausgangsklemme des ersten Wählers 102 angeschlossene Codierschaltung 108 codiert die Eingangsbildsignale zur Anlegung derselben an eine nicht dargestellte Übertragungsleitung, und sie liefert ein Lesesignal. Die Rückstellklemme eines Flip-Flops 110 ist mit der Ausgangsklemme eines Lesezählers 112 verbunden, um ein Wählsignal zu den drei Wählern 102,104 und 106 zu liefern. Die Eingangsklemme des Lesezählers 112 ist mit der Lesesignal-Ausgangsklemme der Codierschaltung 108 verbunden, um das Bildausgangs-Anforderungssignal dzu liefern. Im folgenden ist die Arbeitsweise der vorstehend be-The coding circuit 108 connected with the input terminal to the output terminal of the first selector 102 codes the input image signals to apply the same to an unillustrated transmission line and supplies a read signal. The reset terminal of a flip-flop 110 is connected to the output terminal of a read counter 112 in order to provide a selection signal to the three selectors 102, 104 and 106. The input terminal of the read counter 112 is connected to the read signal output terminal of the coding circuit 108 to provide the image output request signal d . The following is the mode of operation of the above

ίοίο

schriebenen Ausführungsform anhand der Zeitdiagramme gemäß Fig. 7A bis 7M erläutert. Zunächst sie folgendes angenommen: Das Bildausgangs-Anforderungssignal d 1 gemäß Fi g. 7D wird von der Übertragungsverarbeitungseinheit 32 zur Verriegelungseinheit 30 geliefert; wenn das von der Verriegelungseinheit 30 abgegebene Freigabesignal e (Fig. 7E) auf den Pegel »1« übergeht, ist die Abtastung durch die Abtasteinheit 22 bis zur zweiten Teilzeile abgeschlossen, und das Abtastausgangssignal A 2 für die zweite Teilzeile gemäß F i g. 7C wird geliefert, auch wenn dies nicht nötig ist. Da hierbei die Abtastung bis zur zweiten Teilzeile abgeschlossen ist, besitzt das Zähl-Freigabesignal e" (F i g. 7G) den Pegel »0«. Durch das von der Verriegelungseinheit 30 abgegebene Freigabesignal e des Pegels »i« wird durch die Steuerschaltung 58 augenblicklich das Zähl-Freigabesignal e" auf den Pegel »1« gebracht, während das Rückstellsignal e'(F i g. 7F) mit dem Pegel »1« abgegeben wird. Wenn das Zähl-Freigabesignal e" auf den Pegel »1« übergeht, wird der Abtastzähler 56 deaktiviert bzw. unwirksam gemacht. Wenn das Abtaststartsignal al von der Abtasteinheit 22 geliefert wird, zählt der Abtastzähler 56 dieses Signals zur Abgabe des ersten Zählsignals /"(Fig. 7H) des Pegels »1«. Bei Feststellung der Vorderflanke des Signals /bewirkt die Abtasteinheit 22 einen Vorschub der Vorlage 42 und eine Abtastung der ersten Teilzeile der nächsten Bildzeile der Vorlage 42. Wenn das erste Zählsignal /"den Pegel »1« erreicht, schalten die U N D-Glieder 88 und 90 durch, wobei sie den Lesesignalimpuls h (F i g. 7J) und den Einschreib- und Lesesignalimpuls /(F i g. 7K) in Synchronismus mit dem von der Abtasteinheit 22 gelieferten Abtastsignalimpuls b abgeben. Auf den Einschreib- und Lesesignalimpuls / hin führt der Leitungsspeicher % die Einschreib- und Leseoperation durch. Sodann wird das Abtastausgangssignal Bl der ersten Teilzeile der neuen Bildzeile über das ODER-Glied 92 als Speichereingangssignal j (F i g. 7L) im Leitungsspeicher 96 gespeichert. Gleichzeitig wird das bereits im Leitungsspeicher 96 gespeicherte Bildsignal Al + A 2 für die vorhergehende Zeile ausgelesen und als Bildsignal k (Fig.7M) zur Übertragungsverarbeitungseinheit 32 überführt.embodiment described with reference to the timing diagrams according to FIGS. 7A to 7M. First of all, it assumes the following: The image output request signal d 1 according to FIG. 7D is supplied from the transfer processing unit 32 to the locking unit 30; when the release signal e (FIG. 7E) emitted by the locking unit 30 changes to level "1", the scanning by the scanning unit 22 is completed up to the second subline, and the scanning output signal A 2 for the second subline as shown in FIG. 7C will be delivered even if this is not necessary. Since the scanning is completed up to the second subline, the counting release signal e " (FIG. 7G) has the level" 0 ". The control circuit 58 Immediately the counting enable signal e "is brought to the level" 1 ", while the reset signal e '(FIG. 7F) is emitted at the level" 1 ". When the count enable signal e "goes to the level" 1 ", the sample counter is deactivated 56 or disabled. When the scan signal is al supplied by the scanning unit 22, the sample counter counts 56 of this signal to the output of the first count signal /" ( Fig. 7H) of level "1". When the leading edge of the signal / is detected, the scanning unit 22 advances the original 42 and scans the first partial line of the next image line of the original 42. When the first counting signal / "reaches the level" 1 ", the UN D elements 88 and switch 90, emitting the read signal pulse h (FIG. 7J) and the write and read signal pulse / (FIG. 7K) in synchronism with the scan signal pulse b supplied by the scanning unit 22. In response to the write and read signal pulse / the line memory% executes the write-in and read operation. Then, the scanning output signal Bl is stored the first partial row of the new image line through the OR gate 92 as a memory input signal j (F i g. 7L) in the line memory 96. at the same time that is already in the line memory 96 The stored image signal A1 + A 2 for the previous line is read out and transferred to the transmission processing unit 32 as an image signal k (FIG. 7M).

Wenn während dieser Einschreib- und Leseoperation das Bildausgangssignal-Anforderungssignal d 2 der Verriegelungseinheit 30 eingegeben wird, liefert letztere das Freigabesignal edes Pegels »1«. Dieses Freigabesignal e bleibt während der Zeitspanne bestehen, während welcher das vom Abtastzähler 56 gelieferte erste Zählsignal /den Pegel »1« besitzt. Wenn das Abtastmittelbar vorhergehenden Zeile ausgelesen wird. Da hierbei das Bildausgangs-Anforderungssignal d2 von der Übertragungsverarbeitungseinheit 32 während der Lese- und Abtastoperation an der ersten Teilzeile der vorhergehenden Zeile geliefert wird, wird genauer gesagt, der Abtastausgang Bl der ersten Teilzeile zur Übertragungsverarbeitungseinheit 32 als Bildausgangssignal k für eine Bildzeile der Vorlage übermittelt. Wenn nach Beendigung der Einschreibung des Abtastausgangssignals C/das Abtaststartsignal a 3 durch die Abtasteinheit 22 abgegeben wird, zählt der Abtastzähler 56 dieses Signal, wobei er das erste Zählsignal / auf den Pegel »0« und das zweite Zählsignal g auf den Pegel »1« übergehen läßt. Das UND-Glied 90 bleibt somit durchgeschaltet, und die Einschreibsignalimpulse/ werden kontinuierlich abgegeben. Andererseits sperrt das UND-Glied 88, so daß die Abgabe des Lesesignalimpulses h beendet ist. Zu diesem Zeitpunkt hat die Abtasteinheit 22 bereits die Lese- und Abtastoperation an der zweiten Teilzeile begonnen. Wenn das Bildausgangs-Anforderungssignal dvon der Übertragungsverarbeitungseinheit 32 erst nach Abschluß der Lese- und Abtastoperation an der ersten Teilzeile abgegeben wird (d. h. bevor das Abtaststartsignal a 3 bei dieser Ausführungsform geliefert wird), führt die Abtasteinheit 22 die Lese- und Abtastoperation an der zweiten Teilzeile durch. Die Arbeitsweise des Zeilenspeichers 96 ist in diesem Fall folgende: Da das UND-Glied 94 durch das zweite Zählsignal g durchgeschaltet bzw. geöffnet ist, ermittelt das ODER-Glied 92 die logische Summe für jedes Bit des Abtastausgangssignals C 2 der zweiten Teilzeile und des entsprechenden Bits des aus dem Leitungsspeicher % ausgelesenen Abtastausgangssignals Cl der ersten Teilzeile. Die logische Ausgangssumme Cl + Cl vom ODER-Glied 92 wird dem Leitungsspeicher % eingegeben und in diesem gespeichert. Das als Bildsignal k aus dem Leitungsspeicher % ausgelesene Ausgangssignal Cl wird nicht der Übertragungsverarbeitungseinheit 32 zugeführt, weil der Lesesignalimpuls ftnicht vom U N D-Glied 88 geliefert wird. If the image output signal request signal d 2 is inputted to the locking unit 30 during this writing and reading operation, the latter supplies the release signal of each level "1". This release signal e remains in place during the period of time during which the first counting signal / supplied by the sampling counter 56 has the level “1”. When reading out the scanning line immediately preceding it. Here, since the image output request signal d2 is supplied from the transmission processing unit 32 during the reading and scanning operation at the first partial row of the previous line, is transmitted for an image line of the original, more precisely, the sampling output Bl k of the first part of line for the transmission processing unit 32 as an image output signal. When, after the completion of the writing of the scanning output signal C /, the scanning start signal a 3 is output by the scanning unit 22, the scanning counter 56 counts this signal, changing the first counting signal / to the level "0" and the second counting signal g to the level "1". lets pass. The AND gate 90 thus remains switched on, and the write-in signal pulses / are continuously emitted. On the other hand, the AND gate 88 blocks, so that the delivery of the read signal pulse h is ended. At this point in time, the scanning unit 22 has already started the reading and scanning operation on the second sub-line. When the image output request signal d is output from the transfer processing unit 32 after the completion of the reading and scanning operation on the first subline (that is, before the scanning start signal a 3 is supplied in this embodiment), the scanning unit 22 performs the reading and scanning operation on the second subline by. The operation of the line memory 96 is as follows in this case: Since the AND gate 94 is switched through or opened by the second count signal g , the OR gate 92 determines the logical sum for each bit of the scan output signal C 2 of the second subline and the corresponding one Bits of the scanning output signal Cl of the first partial line read out from the line memory%. The logical output sum Cl + Cl from the OR gate 92 is input to the line memory% and stored in it. The k as an image signal from the line memory% Cl read output signal is not the transmission processing unit 32 is supplied as the read signal pulse ftnicht D element 88 is supplied by the UN.

Wenn während des Einschreibvorgangs in den Leitungsspeicher 96 das Bildausgangs-Anforderungssignal d3 von der Übertragungsverarbeitungseinheit 32 abgegeben wird, geht das Setzsignal e der Verriegelungseinheil 30 auf den Pegel »1« über. Das Setzsignal e bleibt auf dem Pegel »1«, während das zweite Zählsignal #den Pegel »1« besitzt. Wenn von der Abtasteinheit 22 das nächste Abtaststartsignal a 4 geliefert wird, läßt der Abtastzähler 56 das Signal g auf den Pegel »0« abfallen.If the image output request signal d3 is output from the transmission processing unit 32 during the writing process into the line memory 96, the setting signal e of the locking unit 30 changes to the level "1". The set signal e remains at the level "1", while the second count signal # has the level "1". When the next sampling start signal a 4 is supplied by the sampling unit 22, the sampling counter 56 causes the signal g to drop to the "0" level.

Startsignal a 2 von der Abtasteinheit 22 abgegeben wird, 50 Wie erwähnt, läßt zu diesem Zeitpunkt die Steuerschal-Start signal a 2 is emitted by the scanning unit 22, 50 As mentioned, at this point in time the control switch

fällt das Signal /auf den Pegel »0« ab. Daraufhin läßt die tung 58 das Freigabesignal e" kurzzeitig auf den Pegelthe signal / drops to level »0«. Then the device 58 lets the enable signal e " briefly at the level

Steuerschaltung.^8 das Freigabesignal e", wie erwähnt, »0« abfallen, wobei sie das Rückstellsignal e'liefert. DieControl circuit. ^ 8 the release signal e ", as mentioned, drop" 0 ", whereby it supplies the reset signal e '

während einer kurzen Zeit auf den Pegel »0« abfallen, weitere Arbeitsweise ist dieselbe wie dann, wenn dasfall to the level »0« for a short time, the rest of the operation is the same as when that

wobei sie das Rückstellsignal e' abgibt. Wenn das Frei- Bildausgangs-Anforderungssignal d2 von der Übertra-whereby it emits the reset signal e '. When the free image output request signal d2 from the transmission

gabesignal kurzzeitig auf den Pegel »0« abfällt, wird der 55 gungsverarbeitungseinheit 32 abgegeben wird. Da inoutput signal briefly drops to the level “0”, the transmission processing unit 32 is output. There in

Abtastzähler 56 gelöscht bzw. freigemacht. Wenn das diesem Fall das Bildausgangs-Anforderungssignal t/3Sampling counter 56 cleared or cleared. If this is the case, the image output request signal t / 3

Zähl-Freigabesignal e" wieder auf den Pegel »1« über- von der Übertragungsverarbeitungseinheit 32 währendCounting enable signal e ″ again to the level “1” above from the transmission processing unit 32 during

geht, wird das Abtaststartsignal a des Pegels »1« weiter- der Lese- und Abtastoperation an der zweiten Teilzeilegoes, the scanning start signal a of level "1" is continued - the reading and scanning operation on the second subline

hin als Zähleingang des Abtastzählers 56 ausgegeben, so der vorhergehenden Zeile ausgegeben worden ist, wirdis output as a count input of the sampling counter 56, so that the previous line has been output

daß das erste Zählsignal /wieder auf den Pegel »1« 60 vom Leitungsspeicher 96 die logische Summe Cl + C 2 that the first count signal / again to the level "1" 60 from the line memory 96 the logical sum Cl + C 2

übergeht Bei Feststellung der Vorderflanke des Signals zur Übertragungsverarbeitungseinheit 32 als Bildaus-passes when the leading edge of the signal to the transmission processing unit 32 is detected as an image output

/ bewirkt die Abtasteinheit 22 einen Vorschub der Vorlage sowie das Auslesen und Abtasten der ersten Teilzeile der nächsten Bildzeile auf der Vorlage 42. Wie vorstehend beschrieben, wird somit das erste Abtastausgangssignal C/für die nächste bzw. neue Zeile in den Leitungsspeicher 96 eingeschrieben, während das bereits darin gespeicherte Abtastausgangssignal Blder ungangssignal k für eine Bildzeile der Vorlage übertragen. Die Vorlage 42 wird fortlaufend in Bildsignale umgesetzt bzw. aufgelöst, die auf ähnliche Weise übertragen werden. Wenn nämlich das Bildausgangssignal-Anfordcrungssignal vor Abschluß der Lese- und Abtastoperation an der ersten Teilzeile abgegeben bzw. übertragen wird, wird das Abtastausgangssignal der ersten Teilzeile/ causes the scanning unit 22 to advance the original and to read out and scan the first partial line of the next image line on the original 42. As described above, the first scanning output signal C / for the next or new line is thus written into the line memory 96 while the already stored therein scanning output Bl ungangssignal transfer of k for a picture line of the original. The original 42 is continuously converted or resolved into image signals which are transmitted in a similar manner. Namely, when the image output request signal is transmitted before the completion of the reading and scanning operation on the first sub-line, it becomes the scanning output of the first sub-line

1111th

als Bildsignal für eine BilcJzcile der Vorlage ausgegeben, die nach Beendigung der Abtastung der ersten Teilzcile übertragen werden soll. Wenn das Bildausgangs-Anforderungssignal vor Beendigung der Lese- und Abtastoperation an der zweiten Teilzeile geliefert wird, wird das aus den Abtastausgangssignalen der ersten und der zweiten Teilzeile gebildete Bildsignal nach Beendigung der Abtastung der zweiten Teilzeile geliefert bzw. übertragen. output as an image signal for a picture of the original, which is to be transmitted after the scanning of the first Teilzcile is completed. When the image output request signal is supplied prior to the completion of the read and scan operation on the second subline, is the image signal formed from the scanning output signals of the first and second sub-lines after completion the scanning of the second partial line delivered or transmitted.

Die in Fig. 7C nach Bl dargestellten Lese- und Abtastausgangssignale entsprechen den schraffierten Bereichen gemäß F i g. 3B. Gemäß F i g. 7M wird für bzw. als Bl das Abtastausgangssignal der ersten Teilzeile als Bildsignal einer zu übertragenden Bildzeile ausgegeben. Für Cl, Cl und Dl, Dl werden die Summen Cl + Cl und Dl + Dl der Abtastausgangssignale der beiden Teilzeilen als Bildsignal für eine zu übertragende Zeile geliefert.The in Fig. 7C according to Bl read shown and scanning output signals correspond to the hatched areas in accordance with F i g. 3B. According to FIG. 7M, the scanning output signal of the first line part as an image signal for output as Bl or an image to be transmitted line. For Cl, Cl and Dl, Dl , the sums Cl + Cl and Dl + Dl of the scanning output signals of the two sub-lines are supplied as an image signal for a line to be transmitted.

Obgleich bei der beschriebenen Ausführungsform die Vorlage bei Feststellung der Vorderflanke des ersten Zählsignals /"(als Steuerimpuls) um zwei Teilzeilen weitertransportiert wird, kann der Vorschub der Vorlage auch um eine Teilzeile mittels eines Steuerimpulses erfolgen, der bei Feststellung der Vorderflanke des ersten und/oder des zweiten Zählsignals /'bzw. g erzeugt werden kann. Obgleich bei der vorstehend beschriebenen Ausführungsform durch die Vorderflanke des ersten Zählsignals f nur ein Steuersignal für Unterabtastung erzeugt wird, kann zur Durchführung einer ähnlichen Unterabtastoperation ein Steuerimpuls durch die Hinterflanke des ersten Zählsignals /'erzeugt werden.Although in the described embodiment the original is advanced by two sub-lines when the leading edge of the first counting signal / "is detected (as a control pulse), the original can also be advanced by one sub-line by means of a control pulse that occurs when the leading edge of the first and / or of the second count signal / 'or g . Although in the embodiment described above, only a control signal for subsampling is generated by the leading edge of the first count signal f, a control pulse can be generated by the trailing edge of the first count signal /' to perform a similar subsampling operation will.

Obgleich weiterhin die logische Summe der Abtastausgangssignale für jede Teilzeile zur Lieferung des Bildsignals einer zu übertragenden Bildzeile aus den Abtastausgangssignalen von höchstens zwei Teilzeilen abgeleitet wird, ist es selbstverständlich auch möglich, eine Zeile der Bildfläche in mehr als zwei Teilzeilen zu unterteilen. Anstelle der logischen Summe kann wahlweise das logische Produkt oder eine Kombination aus diesem und der logischen Summe benutzt werden. Während bei der beschriebenen Ausführungsform Schieberegister vorgesehen sind, können auch andere Speichervorrichtungen, wie Randomspeicher, angewandt werden. Bei der beschriebenen Ausiührungsform ist es außerdem möglich, einen (einzigen) Mikrorechner als Steuereinheit, Speichereinheit, Übertragungsverarbeitungseinheit, Verriegelungseinheit und Taktsignal-Erzeugereinheit zu verwenden.Although the logical sum of the scan outputs for each subline continues to provide the Image signal of an image line to be transmitted from the scanning output signals of a maximum of two sub-lines is derived, it is of course also possible to divide one line of the image area into more than two sub-lines subdivide. Instead of the logical sum, the logical product or a combination of this and the logical sum can be used. While in the described embodiment shift register are provided, other memory devices, such as random memory, can also be used. In the embodiment described, it is also possible to use a (single) microcomputer as a Control unit, storage unit, transmission processing unit, locking unit and clock signal generator unit to use.

Hierzu 6 Blatt ZeichnungenIn addition 6 sheets of drawings

5555

faOfaO

6565

Claims

Patent claims:

1. Original scanner in which the scanning output an image sensor is read out line by line in the main scanning direction and in the the image sensor moves in the sub-scanning direction at a variable speed with respect to the original is, with a memory in which the sampling output signals are sequentially stored and off to which they are fed to an encoder, which from the stored sampling output signals generates the image signal to be transmitted, the feed speed of the image sensor in the sub-scanning direction is controlled depending on the processing capacity of the encoder, for which purpose this if there is free processing capacity, one requesting signal in each case dispenses, characterized in that

that m adjacent lines are combined to form a group of lines, that the scanning output signals corresponding to one another of the pixels of a group of lines are linked, and the signals formed in this way are fed to the encoder so that scanning output signals of only the first η lines (n <m) are linked with one another if the request signal occurs during the scanning of the nth line of a group of lines,

that when a request signal occurs for a period corresponding to the scanning of m lines in the main scanning direction, the sensor is moved at such a speed in the sub-scanning direction with respect to the original that it sweeps over m lines and that when request signals appear at time intervals which are smaller than / η times a line scan in the main scanning direction, the feed speeds set for each request signal add up during the overlap period.

2. Scanning device according to claim 1, characterized in that a scanning unit (22) containing the image sensor (44) is provided which has a scanning signal (b) controlling the scanning, a scanning start signal (a) generated in synchronism with the scanning signal pulse to indicate the start of scanning and a scanning output signal (c) generated in synchronism with the scanning signal pulse provides that the memory (28) derives an image signal (k ) from the scanning output signal and stores and transmits this as a function of a write and read signal pulse (i) and transmits that one to a the encoder (108) containing the transmission processing unit (32) connected locking unit (30) is provided, which the request signal (d) for supplying a release signal (c) can be fed that a with the locking unit (30) and the scanning unit (22) connected control unit (24) is provided, which is activated by the Frcigabesignal to the scanning start signals to z and which supplies a Torsieucrsignal in order to receive the image signal from the scanning output signal up to the n-th line in the memory (28) and to deliver it when a further enable signal is emitted while μ is the scanning start signal corresponding to the n-th line of the Scanning unit (22) is counted, and that a with the control unit (24), the scanning unit (22), the memory (28) and the transmission processing unit (32) connected clock signal generator or. -Generator unit (26) is provided which derives a read signal pulse (h) and a write and read signal from the scanning signal pulse and the gate control signal in order to deliver the read signal pulse to the transmission processing unit (32) and the write and read signal to the memory (28).

3. Scanning device according to claim 2, characterized in that the control unit (24) has a the sampling counter (56) connected to the sampling unit (22). one connected to the sample counter (56) OR gate (60) and a control circuit connected to sampling counter (56) and locking unit (30) (58) for generating a counting release signal and a reset signal from the release signal and the count signals of the sample counter (56)

4. Scanning device according to claim 3, characterized in that the scanning counter (56) has a first converter (62) with an input terminal connected to the scanning unit (22) for inverting the scanning start signal from the scanning unit (22), a counter (64) whose clock input terminal with the first converter (62) and whose counting enable terminal are connected to the control circuit (58), for generating a counting signal when the counting enable signal is supplied, a second converter connected to a first output terminal (QA) of the counter (64) (66), a third converter (68) connected to a second output terminal (QB) of the counter (64), a first AND element (70) whose three input terminals are connected to the output terminals of the first converter (62) and the third converter ( 68) and the first output terminal (QA) of the counter (64) are connected to output a first count signal, and a second AND element (72), the three input terminals of which are connected to the output terminals of the first Converter (62) and the second converter (66) and the second output terminal (QB) of the counter (64) are connected for outputting a second counting signal.

5. Scanning device according to claim 3, characterized in that the control circuit (58) has a fourth converter (74) connected to the first AND element (70), a fifth converter (76) connected to the second AND element (72), a third AND element (78) which is connected to the fourth and fifth converter (74 and 76) and the locking unit (30), a first flip-flop (80) whose clock pulse input terminal with the output terminal of the third AND -Link (78) and its reset terminal are connected to the locking unit (30), a sixth converter (82) connected to the <? - output terminal of the flip-flop (80), a sixth converter (82) connected to the fourth converter (74) and the locking unit ( 30) connected NAND gate (84), and a second flip-flop (86) whose reset terminal with the output terminal of the NAND gate (84), its set terminal with the output terminal of the sixth converter (82), whose clock pulse input terminal with the output terminal of the fifth converter s (76) and whose Q output are connected to the counting counter (56).