DE3038402A1 - SEMICONDUCTOR DEVICE - Google Patents
SEMICONDUCTOR DEVICEInfo
- Publication number
- DE3038402A1 DE3038402A1 DE19803038402 DE3038402A DE3038402A1 DE 3038402 A1 DE3038402 A1 DE 3038402A1 DE 19803038402 DE19803038402 DE 19803038402 DE 3038402 A DE3038402 A DE 3038402A DE 3038402 A1 DE3038402 A1 DE 3038402A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- substrate
- semiconductor device
- semiconductor layers
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 239000000758 substrate Substances 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000002800 charge carrier Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
TOKYO SHIBAURA DENKI KABUSHIKI KAISHA KAWASAKI, JAPANTOKYO SHIBAURA DENKI KABUSHIKI KAISHA KAWASAKI, JAPAN
MA-55P666-3MA-55P666-3
HALBLEITERVORRICHTUNGSEMI-CONDUCTOR DEVICE
Die Erfindung betrifft eine Halbleitervorrichtung, bei welcher keine Änderung der Durchbruchspannung und keine Verringerung der Stromverstärkung auftreten, die beide von der Bildung eines HeteroÜbergangs herrühren können.The invention relates to a semiconductor device in which there is no change in breakdown voltage and none Reductions in current gain occur, both of which can result from the formation of a heterojunction.
In verschiedenen elektronischen Geräten wird eine Vielfalt von Halbleitervorrichtungen verwendet. Die derzeit gebräuchlichen Halbleitervorrichtungen umfassen auch bipolare Transistoren mit dem in Fig. 1 dargestellten Aufbau.A variety of semiconductor devices are used in various electronic devices. The currently Common semiconductor devices also include bipolar transistors having that shown in FIG Construction.
Der in Fig. 1 gezeigte bipolare Transistor wird wie folgt hergestellt: Zunächst werden in ausgewählte Bereiche eines n-Typ-Halbleitersubstrats 11 Fremdatome eindiffundiert, so daß eine p-Typ-Diffusionsschicht 13 und eine n-Typ-Diffusionsschicht 14 entstehen. Sodann werden Elektroden 11a, 13a und 14a vom Substrat 11 sowie von den Schichten 13 bzw. 14 herausgeführt. Die Oberfläche des Substrats wird mit einer Oxidschicht 12 bedeckt, auf der eine Schutz-The bipolar transistor shown in Fig. 1 is manufactured as follows: First, in selected areas an n-type semiconductor substrate 11 impurities diffused, so that a p-type diffusion layer 13 and an n-type diffusion layer 14 arise. Then electrodes 11a, 13a and 14a are formed from the substrate 11 and from the layers 13 or 14 led out. The surface of the substrate is covered with an oxide layer 12 on which a protective
130018/0734130018/0734
schicht 15 vorgese.-vsn wird.Layer 15 is planned-vsn.
Das n-HalbleitersubstrtV 11 aus z.B. Silizium, die p-Typ-Diffusionsschicht 13 und Oie n-Typ-Diffusionsschicht 14 bilden pn-übergänge. Sie stechen mit der aus z.B. Siliziumoxid bestehenden Oxidschicht 1Γ in Berührung. Silizium und Siliziumoxid besitzen unterschiedliche Energiebandabstände. Das Substrat 11 sowie die Diffusionsschichten 13 und 14 einerseits und die Oxidschicht 12 andererseits können daher als einen sog. Heteroüberganq im weitesten Sinne dieses Ausdrucks bildend angesehen werden. Im allgemeinen besitzen zwei Substanzen, die einen Heteroübergang bilden, unterschiedliche Gitterkonstanten. Nahe der Oberfläche des HeteroÜbergangs tritt unvermeidlich ein Kristallbaufehler bzw. eine Kristallversetzung auf, wodurch ein Oberflächenzustand herbeigeführt wird, der als Ladungsträgerfangzentrum wirkt. Infolgedessen beeinflußt der HeteroÜbergang die dicht an ihn angrenzenden Abschnitte 13C und 14C der pn-übergänge derart, daß z.B. ein Streustrom erzeugt wird. Insbesondere dann, wenn in einer Halbleitervorrichtung mit hoher Aushaltespannung ein HeteroÜbergang entsteht, führt dieser zu einer Änderung der Durchbruchspannung und zu einer Herabsetzung der Stromverstärkung. The n -type semiconductor substrate 11 made of silicon, for example, the p-type diffusion layer 13 and the n-type diffusion layer 14 form pn junctions. They stick with the oxide layer 1Γ consisting of silicon oxide, for example. Silicon and silicon oxide have different energy band gaps. The substrate 11 and the diffusion layers 13 and 14 on the one hand and the oxide layer 12 on the other hand can therefore be viewed as forming a so-called heterojunction in the broadest sense of this expression. In general, two substances that form a heterojunction have different lattice constants. A crystal defect or a crystal dislocation inevitably occurs near the surface of the heterojunction, whereby a surface condition is brought about which acts as a charge carrier trapping center. As a result, the heterojunction influences the closely adjoining sections 13C and 14C of the pn junctions in such a way that, for example, a stray current is generated. In particular, when a heterojunction occurs in a semiconductor device with a high withstand voltage, it leads to a change in the breakdown voltage and a reduction in the current gain.
Aufgabe der Erfindung ist damit insbesondere die Schaffung einer Halbleitervorrichtung, bei welcher weder eine Änderung der Durchbruchspannung, noch eine Verringerung der Stromverstärkung auftritt.The object of the invention is therefore in particular to create a semiconductor device in which there is no change the breakdown voltage, nor a reduction in the current gain occurs.
Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.This object is achieved by the features characterized in the attached patent claims.
Die erfindungsgemäße Halbleitervorrichtung umfaßt ein Halbleitersubstrat mit mehreren Diffusionsbereichen oder -zonen und einer auf dem Substrat ausgebildeten Metalloxidschicht.The semiconductor device according to the invention comprises a semiconductor substrate having a plurality of diffusion areas or zones and a metal oxide layer formed on the substrate.
130018/0734 BAD 130018/0734 BAD
Die Diffusionsschichten und das Substrat bilden pn-übergänge, die jeweils an die Oberfläche des Substrats heranreichen. Die Halbleitervorrichtung enthält weiterhin Halbleiterschichten, die auf den Flächenbereichen des Substrats ausgebildet sind, an welche die pn-übergänge heranreichen, und die aus einem Material bestehen, das im wesentlichen dasselbe ist wie das Substratmaterial und einen höheren Schichtwiderstand (als letzteres) besitzt.The diffusion layers and the substrate form pn junctions which each extend to the surface of the substrate. The semiconductor device further includes semiconductor layers formed on the surface areas of the substrate are formed, to which the pn junctions reach, and which consist of a material that essentially is the same as the substrate material and has a higher sheet resistance (than the latter).
Im folgenden ist eine bevorzugte Ausführungsform der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:The following is a preferred embodiment of the invention in comparison to the prior art explained in more detail with reference to the accompanying drawing. Show it:
Fig. 1 eine in vergrößertem Maßstab gehaltene Schnittansicht eines bisherigen bipolaren Transistors und1 shows a sectional view, on an enlarged scale, of a previous bipolar transistor and
Fig. 2 bis 6 in vergrößertem Maßstab gehaltene Schnittansichten eines bipolaren Transistors mit Merkmalen nach der Erfindung zur Verdeutlichung der Fertigungsschritte bei der Herstellung dieses Transistors. FIGS. 2 to 6, on an enlarged scale, sectional views of a bipolar transistor with features according to the invention to illustrate the manufacturing steps in the manufacture of this transistor.
Die erfindungsgemäße Halbleitervorrichtung besteht aus einem Halbleitersubstrat sowie in diesem ausgebildeten, pn-Übergänge bildenden Diffusionsbereichen bzw. -zonen. Die pn-übergänge reichen an die Oberfläche des Substrats heran. Auf denjenigen Oberflächenabschnitten des Substrats, die von den pn-Übergängem erreicht werden, befinden sich Halbleiterschichten aus einem Material, das im wesentlichen dem Substratmaterial entspricht, aber einen höheren Schichtwiderstand als dieses besitzt. Es ist darauf hinzuweisen, daß die Halbleiterschichten einen Schichtwiderstand besitzen, der ein Mehrfaches, vorzugsweise das Hundertfache, des Schichtwiderstands aller anderen im Substrat ausgebildeten Bereiche bzw. Zonen beträgt.The semiconductor device of the present invention consists of one Semiconductor substrate as well as diffusion regions or zones which are formed in this and form pn junctions. The pn junctions reach up to the surface of the substrate. On those surface portions of the substrate that are from the pn junctions are reached, there are semiconductor layers made of a material that is essentially the same as the substrate material corresponds, but has a higher sheet resistance than this. It should be noted that the semiconductor layers have a sheet resistance which is a multiple, preferably a hundred times, the sheet resistance of all other areas or zones formed in the substrate.
Der spezifische Widerstand einer im Substrat ausgebildeten Kollektorzone mit dem höchsten Schichtwiderstand aller Substratzonen kann mit beispielsweise 30 Ohm/cm angesetzt werden, weil das Siliziumsubstrat ohne Diffusionsbereiche normaler-The specific resistance of a collector zone formed in the substrate with the highest sheet resistance of all substrate zones can be assumed with, for example, 30 Ohm / cm, because the silicon substrate without diffusion areas is normally
130018/073 4130018/073 4
ORiGlNAL INSPECTEDORiGlNAL INSPECTED
30304023030402
weise einen spezifischen Widerstand von 30 Ohm/cm besitzt. In diesem Fall besitzt die Kolletkorzone einenwise has a specific resistance of 30 ohms / cm. In this case the Kolletkorzone has one
3 23 2
Schichtwiderstand von 10 Ohm/cm {S2./Q )/ weil sie üblicherweise eine Dicke von 300 μπι besitzt. Es reicht daher aus, wenn die Halbleiterschicht einen Schichtwider-Sheet resistance of 10 Ohm / cm {S2. / Q) / because it usually has a thickness of 300 μm. It is therefore sufficient if the semiconductor layer has a layer resistance
5 25 2
stand von 10 Ohm/cm (.Λ./ □ ) oder mehr besitzt.stand of 10 ohms / cm (.Λ. / □) or more.
Wenn beispielsweise der Übergang I0 (d.h.straustrom) 1OpA beträgt, sollte der durch die Halbleiterschicht fließende Streustrorn vorzugsweise auf 0,1 pA oder weniger reduziert werden. Der über die Halbleiterschicht fließende Streustrom kann 0,1 pA oder weniger betragen, wenn derFor example, when the junction I 0 (ie, current) is 10 pA, the stray current flowing through the semiconductor layer should preferably be reduced to 0.1 pA or less. The stray current flowing through the semiconductor layer can be 0.1 pA or less if the
5 2 Schichtwiderstand der Halbleiterschicht 10 Ohm/cm (.Γ2-/Ο ) oder mehr beträgt.5 2 sheet resistance of the semiconductor layer is 10 Ohm / cm (.Γ2- / Ο) or more.
Bevorzugt sind die Halbleiterschichten eigenleitend j d.h. sie enthalten kein Fremdatom. Sie können jedoch auch Fremdatome enthalten, vorausgesetzt, daß die Konzentration der Fremdatome, die als Ladungsträger wirken, d.h. die Ladungsträgerkonzentration, kleiner ist als vorzugsweise ein Hundertstel der Konzentration des Diffusionsbereichs mit der niedrigsten Ladungsträgerkonzentration.The semiconductor layers are preferably intrinsically conductive j i.e. they do not contain any foreign atom. However, they can also contain foreign atoms, provided that the concentration of Foreign atoms that act as charge carriers, i.e. the charge carrier concentration, is less than preferably one hundredth of the concentration of the diffusion region with the lowest charge carrier concentration.
Im folgenden ist anhand der Fig. 2 bis 6 die Herstellung eines bipolaren Transistors als Ausführungsbeispiel der Erfindung beschrieben.2 to 6, the production of a bipolar transistor as an exemplary embodiment of FIG Invention described.
Zunächst werden gemäß Fig.2 in einer Hauptfläche eines n-Typ-Siliziumsubstrats 11 zwei Diffusionsbereiche bzw. -zonen ausgebildet, nämlich eine p-Diffusionszone 13 und eine n-Diffusionszone 14. Sodann wird gemäß Fig. 3 auf dem Substrat 11 durch thermische Oxidation eine Siliziumoxidschicht 17 gebildet. Hierauf wird in der Siliziumoxidschicht 17 gemäß Fig. 4 auf photolithographischem Wege ein Muster (patterning) erzeugt. Dabei werden einige Bereiche der Schicht 17 abgetragen, so daß diejenigen Flächenbereiche 13C und 14C des Substrats freigelegt werden, an welche die durch die Diffusionszonen 13 und 14 sowie die restliche ZoneFirst, according to Figure 2 in a main surface of a n-type silicon substrate 11 has two diffusion regions or Zones formed, namely a p-diffusion zone 13 and an n-diffusion zone 14. Then, according to FIG a silicon oxide layer 17 is formed on the substrate 11 by thermal oxidation. This is done in the silicon oxide layer 17 according to FIG. 4 a pattern (patterning) is generated by photolithography. There are some areas the layer 17 is removed, so that those surface areas 13C and 14C of the substrate are exposed to which the through the diffusion zones 13 and 14 and the rest of the zone
130018/0734130018/0734
des Substrats 11 gebildeten pn-Übergänge heranreichen. Dies bedeutet, daß in der Siliziumoxidschicht 17 Öffnungen 17a entstehen. Danach wird durch chemische Bedampfung auf die Siliziumoxidschicht 17 und die freigelegten Oberflächen-of the substrate 11 formed pn junctions. this means that in the silicon oxide layer 17 openings 17a develop. Then it is applied by chemical vapor deposition Silicon oxide layer 17 and the exposed surface
bereiche 13C und 14C des Substrats 11 eine hochreine polykristalline Siliziumschicht einer Dicke von z.B. 3000 Ä aufgebracht. Die polykristalline Siliziumschicht wird nur von der Siliziumoxidschicht 17 weggeätzt, so daß gemäß Fig. 5 die polykristallinen Siliziumschichtabschnitte 18 unter Abdeckung der pn-tibergänge auf den Oberflächenbereichen 13C und 14C des Substrats 11 zurückbleiben. Auf der Siliziumoxidschicht 17 und auf polykristallinen Siliziumschichtabschnitten 18 wird eine Schutzschicht 15 ausgebildet. Schließlich werden eine Kollektorelektrode 11a, eine Basiselektrode 13a und eine Emitterelektrode 14 mit dem Siliziumsubstrat 11, der Diffusionszone 13 bzw. der Diffusionszone 14 verbunden. Diese Verfahrensschritte zur Herstellung des bipolaren Transistors sind in Fig. 6 dargestellt.regions 13C and 14C of the substrate 11 a high purity polycrystalline Silicon layer with a thickness of e.g. 3000 Å is applied. The polycrystalline silicon layer is only etched away from the silicon oxide layer 17, so that according to 5 shows the polycrystalline silicon layer sections 18 covering the pn-transitions on the surface areas 13C and 14C of the substrate 11 remain. on the silicon oxide layer 17 and on polycrystalline silicon layer sections 18, a protective layer 15 is formed. Finally, a collector electrode 11a, a base electrode 13a and an emitter electrode 14 with the silicon substrate 11, the diffusion zone 13 and the diffusion zone 14, respectively. These procedural steps for Manufacture of the bipolar transistor are shown in FIG.
Wie erwähnt, sind die die Oberflächenbereiche 13C und 14C des Siliziumsubstrats 11 erreichenden pn-Übergänge durch die (polykristallinen) Siliziumschichtabschnitte 18 abgedeckt. Diese füllen, wie Fig. 5 zeigt, die Öffnung 17a aus. Da die hochreinen Siliziumschichtabschnitte 18 denselben Energiebandabstand wie das Substrat 11 und einen hohen Schichtwiderstand besitzen, werden die pn-Übergänge nicht durch eine Siliziumoxidschicht beeinflußt. Dies bedeutet, daß in der Nähe der pn-Übergänge weder Kristallversetzung, noch ein davon herrührender unerwünschter Oberflächenzustand auftritt. Infolgedessen kommt es weder zu einer Änderung der Durchbruchspannung noch zu einer Senkung der Stromverstärkung.As mentioned, these are surface areas 13C and 13C 14C of the silicon substrate 11 reaching pn junctions covered by the (polycrystalline) silicon layer sections 18. As shown in FIG. 5, these fill the opening 17a. Since the high-purity silicon layer sections 18 have the same energy band gap as the substrate 11 and have a high sheet resistance, the pn junctions become not influenced by a silicon oxide layer. This means that in the vicinity of the pn junctions neither crystal dislocations, nor an undesirable surface condition resulting therefrom occurs. As a result, it neither comes to a change in the breakdown voltage or to a reduction in the current gain.
Bei der beschriebenen Ausführungsform sind die an die Oberfläche des Halbleitersubstrats 11 heranreichenden pn-Übergänge durch auf chemischem Wege aufgedampfte polykristallineIn the embodiment described, the pn junctions reaching the surface of the semiconductor substrate 11 are by chemically vapor-deposited polycrystalline
130018/0 734 ORIGINAL INSPECTED130018/0 734 ORIGINAL INSPECTED
Siliziumschichten abgedeckt. Stattdessen können die pn-Übergänge auch durch Einkristall-Siliziumschichten die durch Dampfaufwachsung gebildet wurden, abgedeckt sein. Weiterhin kann das Halbleitersubstrat 11 auch aus einem anderen Werkstoff als Silizium bestehen. In diesem' Fall muß die Halbleiterschicht 17 selbstverständlich aus demselben Werkstoff hergestellt werden. Die Schicht 17 braucht nicht aus hochreinem Halbleitermaterial zu bestehen, sofern sie, wie erwähnt, einen höheren Schichtwiderstand als alle anderen Bereiche bzw. Zonen und eine niedrige Ladungsträgerkonzentration besitzt.Silicon layers covered. Instead, the pn junctions can also be made through single crystal silicon layers formed by steam growth, covered be. Furthermore, the semiconductor substrate 11 can also consist of a material other than silicon. In this' In this case, the semiconductor layer 17 must of course be made of the same material. Layer 17 does not need to consist of high-purity semiconductor material, provided it, as mentioned, has a higher sheet resistance than all other areas or zones and has a low charge carrier concentration.
Die Erfindung ist nicht auf einen bipolaren Transistor beschränkt, sondern auch auf andere Halbleitervorrichtungen anwendbar, bei denen die die Oberfläche des Halbleitersubstrats erreichenden pn-übergänge mit einem vom Werkstoff des Substrats verschiedenen Material abgedeckt sind, so daß ein HeteroÜbergang gebildet wird, der die pn-übergänge beeinflußtThe invention is not limited to a bipolar transistor but also to other semiconductor devices applicable in which the pn junctions reaching the surface of the semiconductor substrate with one of the material of the substrate different material are covered, so that a heterojunction is formed, which the pn junctions influenced
130018/0734130018/0734
Claims (11)
(11) bestehende Halbleiterschichten (18) mit einem
höheren Schichtwiderstand ausgebildet sind.to which the pn junctions reach, made of essentially the same material as the semiconductor substrate
(11) existing semiconductor layers (18) with a
higher sheet resistance are formed.
als das Hundertfache des Schichtwiderstands aller anderen Zonen oder Bereiche des Substrats betragenden Schichtwiderstand besitzen.3. Semiconductor device according to claim 1, characterized in that the semiconductor layers (18) have one more
than 100 times the sheet resistance of all other zones or areas of the substrate.
anderen Bereiche oder Zonen des Substrats betragende Ladungsträgerkonzentration besitzen.5. Semiconductor device according to claim 4, characterized in that the semiconductor layers (18) have less than one hundredth of the charge carrier concentration of all
other areas or zones of the substrate have charge carrier concentration.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13439579A JPS5658262A (en) | 1979-10-18 | 1979-10-18 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3038402A1 true DE3038402A1 (en) | 1981-04-30 |
| DE3038402C2 DE3038402C2 (en) | 1986-06-26 |
Family
ID=15127391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3038402A Expired DE3038402C2 (en) | 1979-10-18 | 1980-10-10 | Semiconductor component |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5658262A (en) |
| DE (1) | DE3038402C2 (en) |
| GB (1) | GB2065968B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3736338A1 (en) * | 1986-11-28 | 1988-06-09 | Fuji Electric Co Ltd | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2789258A (en) * | 1955-06-29 | 1957-04-16 | Raytheon Mfg Co | Intrinsic coatings for semiconductor junctions |
| DE2424222A1 (en) * | 1973-05-19 | 1974-12-05 | Sony Corp | SEMICONDUCTOR STRUCTURE WITH PROTECTIVE LAYER |
| US4080619A (en) * | 1975-04-30 | 1978-03-21 | Sony Corporation | Bipolar type semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5068781A (en) * | 1973-10-23 | 1975-06-09 |
-
1979
- 1979-10-18 JP JP13439579A patent/JPS5658262A/en active Pending
-
1980
- 1980-10-10 DE DE3038402A patent/DE3038402C2/en not_active Expired
- 1980-10-10 GB GB8032711A patent/GB2065968B/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2789258A (en) * | 1955-06-29 | 1957-04-16 | Raytheon Mfg Co | Intrinsic coatings for semiconductor junctions |
| DE2424222A1 (en) * | 1973-05-19 | 1974-12-05 | Sony Corp | SEMICONDUCTOR STRUCTURE WITH PROTECTIVE LAYER |
| US4080619A (en) * | 1975-04-30 | 1978-03-21 | Sony Corporation | Bipolar type semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3736338A1 (en) * | 1986-11-28 | 1988-06-09 | Fuji Electric Co Ltd | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3038402C2 (en) | 1986-06-26 |
| GB2065968A (en) | 1981-07-01 |
| JPS5658262A (en) | 1981-05-21 |
| GB2065968B (en) | 1983-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2854901C2 (en) | Integrated constant voltage generator circuit | |
| DE1260029B (en) | Method for manufacturing semiconductor components on a semiconductor single crystal base plate | |
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE1489893B1 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT | |
| DE2334405B2 (en) | Large-scale integrated (LSI) semiconductor circuit and method for manufacturing a large number of such semiconductor circuits | |
| DE1222166B (en) | Epitaxial transistor | |
| DE3051063C2 (en) | ||
| DE1284519B (en) | Composite semiconductor device and method for making the same | |
| DE3013559A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE2554612A1 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT | |
| DE2453279C3 (en) | Semiconductor device | |
| DE2658090C2 (en) | Monolithically integrated bipolar transistor with low saturation resistance | |
| DE1259469B (en) | Process for the production of inversion layer-free semiconductor junctions | |
| DE2649935A1 (en) | REFERENCE DIODE | |
| DE3304255A1 (en) | SEMICONDUCTOR SUBSTRATE AND METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT USING THIS SUBSTRATE | |
| DE2914636A1 (en) | SEMICONDUCTOR COMPONENT AND METHOD OF MANUFACTURING | |
| DE68917197T2 (en) | Bipolar power semiconductor device and method for its production. | |
| DE3038402A1 (en) | SEMICONDUCTOR DEVICE | |
| DE2101279C2 (en) | Integrated, lateral transistor | |
| DE2263075A1 (en) | MONOLITHIC INTEGRATED SEMI-CONDUCTOR ARRANGEMENT | |
| DE1764829B1 (en) | PLANAR TRANSISTOR WITH A DISK-SHAPED SEMICONDUCTOR BODY | |
| DE2527076A1 (en) | INTEGRATED CIRCUIT COMPONENT | |
| DE2101278A1 (en) | Integrated semiconductor device and method for making same | |
| DE3235412A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE1769271C3 (en) | Method of manufacturing a solid-state circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |