DE3025326C2 - Phase tracking control loop based on the DLL principle - Google Patents

Phase tracking control loop based on the DLL principle

Info

Publication number
DE3025326C2
DE3025326C2 DE3025326A DE3025326A DE3025326C2 DE 3025326 C2 DE3025326 C2 DE 3025326C2 DE 3025326 A DE3025326 A DE 3025326A DE 3025326 A DE3025326 A DE 3025326A DE 3025326 C2 DE3025326 C2 DE 3025326C2
Authority
DE
Germany
Prior art keywords
control loop
phase
tracking
pseudo
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3025326A
Other languages
German (de)
Other versions
DE3025326A1 (en
Inventor
Michael Dipl.-Ing. Deisenberg
Hermann Dr.-Ing. 8000 München Sepp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE3025326A priority Critical patent/DE3025326C2/en
Publication of DE3025326A1 publication Critical patent/DE3025326A1/en
Application granted granted Critical
Publication of DE3025326C2 publication Critical patent/DE3025326C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

fast alle Anwendungsfälle nur einen Kompromiß, da die Forderung an den Regler eines DLL-N achführregelkreises für die Zeit kurz nach Beendigung der Akquisitionspkase, d.h. für die Einschwingdauer der Regelschleife, sehr unterschiedlich zu der für den eingeschwungenen Fall istalmost all use cases only compromise because the Requirement for the controller of a DLL follow-up control loop for the time shortly after the end of the acquisition phase, i.e. for the settling time of the Control loop, very different from that for the steady-state case

Aus der DE-PS 25 49 955 ist dieses Prinzip bekannt, wonach die Anfangs- oder Wiedersynchronisation (Akquisitionsphase) einerseits und das Aufrechterhalten des Synchronismus (Trackingphase) durch getrennte Funktioiüeinheiten vorgenommen werden. Als Funktionseinheit zum Aufrechterhalten des Synchronismus wird hierbei die sogenannte Delay-Lock-Loop (DLL) verwendet, die ein Regelschleifenfilter aufweist, das aber ausschließlich bei der Trackingphase und nicht bei der Akquisitionsphase wirksam istThis principle is known from DE-PS 25 49 955, after which the initial or resynchronization (acquisition phase) on the one hand and maintaining it the synchronism (tracking phase) can be carried out by separate function units. As a functional unit the so-called delay lock loop (DLL) is used to maintain synchronism. is used, which has a closed-loop control filter that but is only effective in the tracking phase and not in the acquisition phase

Aufgabe der Erfindung ist es, den Regelkreis für den Einschwingvorgang so zu dimensionieren, daß relativ große Anfangsphasenfehler und Frequenzfehler ausgeregelt werden können, während im stationären Fall, d. h. während der eigentlichen Tracking-Phase, eine möglichst hohe ECM-Resistenz der Synchronisationseinrichtung angestrebt wird und dabei keine sprungförmigen Phasenänderungen mehr zu erwarten sind.The object of the invention is to dimension the control loop for the transient process so that relative large initial phase errors and frequency errors can be corrected, while in the stationary case, d. H. during the actual tracking phase, the highest possible ECM resistance of the synchronization device is aimed at and no more abrupt phase changes are to be expected.

Gemäß der Erfindung, die sich auf einen Phasennachführregelkreis der eingangs genannten Art bezieht, wird diese Aufgabe dadurch gelöst, daß die Bandbreite- des Regelschleifenfilters in an sich bekannter Weise variabel ist und so geändert wird, daß nach Abschluß der Akquisitionsphase während der Einschwingdauer der Regelschleife eine verhältnismäßig große Bandbreite und anschließend bei eingeschwungener Regelschleife eine niedrige Bandbreite vorliegt.According to the invention, which relates to a phase tracking control loop of the type mentioned, is this object is achieved in that the bandwidth of the control loop filter in a manner known per se is variable and is changed so that after completion of the acquisition phase during the settling period of Control loop has a relatively large bandwidth and then with a steady control loop there is a low bandwidth.

Aus der US-PS 40 07 429 ist zwar ein hinsichtlich seiner Brandbreite umschaltbares Regelschleifenfilter in einer Phasenregelschleife an sich bekannt. Dieses ist aber nur zwischen der Akquisitionsphase einerseits und der Trackingphase andererseits umschaltbar und wird nicht — wie i.ach der Erfindung — gemeinsam mit der gesamten Regelschleife erst nach Beendigung der Akquisitionsphase überhaupt erst wirksam geschaltet.From US-PS 40 07 429 is a switchable control loop filter in terms of its bandwidth a phase locked loop known per se. But this is only between the acquisition phase on the one hand and the tracking phase on the other hand switchable and is not - as i according to the invention - together with the entire control loop is only activated at all after the acquisition phase has ended.

Eine vorteilhafte Weiterbildung der Erfindung besteht darin, daß das hinsichtlich seiner Bandbreite variable Regelschleifenfilter auch bezüglich eines zweiten Regelparameters, nämlich seiner Dämpfungskonstante, variabel ausgebildet ist, und zwar derart, daß es bei seiner höchsten Grenzfrequenz eine höhere DämpfungskoRStante als bei seiner niedrigsten Grenzfrequenz aufweist.An advantageous further development of the invention consists in the fact that this is in terms of its bandwidth variable control loop filter also with regard to a second control parameter, namely its damping constant, is designed to be variable, in such a way that it has a higher cutoff frequency at its highest cutoff frequency Attenuation coefficient than at its lowest cutoff frequency having.

Die Schaltung nach der Erfindung zeichnet sich dadurch aus, daß die Regelkreisparameter den momentanen Anforderungen optimal und unabhängig angepaßt werden können. Damit wird für den Tracking-Fall eine höhere ECM-Resistenz der Synchronisationseinrichtung gegenüber dem bekannten System erreicht. Außerdem können eine schnellere Akquisition, höhere Dopplerverschiebungen bei relativ zueinander bewegtem Sender und Empfänger und höhere Taktfrequenzinstabilitäten zugelassen werden, da das Einschwingverhalten des DLL-Phasennachführregelkreises diesen Verhältnissen ohne Verlust an ECM-Resistenz für den Trackingfall angepaßt werden kann.The circuit according to the invention is characterized in that the control loop parameters are the instantaneous Requirements can be adapted optimally and independently. This will be used for the tracking case A higher ECM resistance of the synchronization device compared to the known system is achieved. In addition, faster acquisition, higher Doppler shifts when moving relative to one another Transmitter and receiver and higher clock frequency instabilities are permitted, as the transient behavior of the DLL phase tracking control loop these conditions without loss of ECM resistance for the Tracking case can be customized.

Es läßt sich bei dem DLL-Phasennachführregelkreis nach der Erfindung entweder eine kontinuierliche oder diskontinuierliche Änderung der Regelkreisparameter, d. h. der Grenzfrequenz und/öder der Dämpfungskonstante, durchführen.In the DLL phase tracking control loop according to the invention, either a continuous or discontinuous change in the control loop parameters, d. H. the cutoff frequency and / or the damping constant, carry out.

In der Tracking-Phase wird in vorteilhafter Weise die Größe der Reglerausgangsspannung überwacht Die Überschreitung eines Vergleichswertes wird einer Detektionsstufe gemeldet, weiche dann einen neuen Synchronisationsvorgang mit der Akquisitionsphase einleitet Eine Überschreitung des Vergleichswertes durch den integralen Anteil der Ausgangsspannung des zweckmäßig als Proportional-/Integral-Regler (PI-Regler) ausgeführten Regelschleifenfilters ist nur bei einem Synchronisationsverlust in einer nicht normal abiaufenden Tracking-Phase zu erwarten. Durch die Verwendung eines PI-Reglers wird erreicht daß im stationären Fall die zeitgemittelte Regelabweichung Null ist Nur während Dopplerfrequenzänderungen, d.h. solange Beschleunigung des sendenden oder empfangenden υ Objekts auftreten, gibt es eine bleibende Regelabweichung. In the tracking phase, the Size of the controller output voltage monitored If a comparison value is exceeded, a Detection level reported, which then gives way to a new synchronization process with the acquisition phase initiates the comparison value being exceeded by the integral component of the output voltage of the Appropriate control loop filter designed as a proportional / integral controller (PI controller) is only possible with one Loss of synchronization to be expected in a tracking phase that is not running normally. By using A PI controller ensures that the time-averaged control deviation is zero in the steady-state case. Only during Doppler frequency changes, i.e. as long as acceleration of the sending or receiving υ occur, there is a permanent control deviation.

Wie bereits erwähnt wurde, ist in zweckmäßiger Weise die Dämpfungskonstante des Reglers für die beiden Grenzfrequenzen der Regelschleife unterschied-Hch gewählt Kriterium für die Optimierung der Dämpfungskonstante bei der höchsten Grenzfrequenz ist die Forderung nach einem schnellen und einwandfreien Einschwingen bei sprung- bzw. rampenförmiger Störung, während das Kriterium für die Optimierung der Dämpfungskonstante des Reglers bei der niedrigsten Grenzfrequenz die Forderung nach einer minimalen Varianz des durch quasi rauschförmige Störungen am Eingang des Schleifenfilters hervorgerufenen Phasenjitters istAs already mentioned, the damping constant of the controller for the two cut-off frequencies of the control loop differed-Hch selected criterion for optimizing the The damping constant at the highest cut-off frequency is the requirement for a fast and flawless one Settling in the event of a sudden or ramp-shaped disturbance, while the criterion for optimization the damping constant of the controller at the lowest cut-off frequency, the requirement for a minimum Variance of that caused by quasi-noise-like interference at the input of the loop filter Phase jitter is

Die Erfindung wird im folgenden anhand eines in drei Figuren dargestellten Ausführungsbeispielen näher erläutert, wobeiThe invention is explained in more detail below with the aid of an exemplary embodiment shown in three figures explained, where

F i g. 1 den Gesamtempfänger und F i g. 2 sowie 3 Einzelheiten des Reglers zeigen. Der in Fig. 1 in Blockschaltbildform dargestellte Empfänger gehört zu einem Übertragungssystem, bei dem auf der nicht dargestellten Senderseite wegen der geforderten Störsicherheit das Nutzsignal durch eine zweistufige Modulation für die Funkübertragung aufbereitet wird. In der ersten Stufe wird nach einem herkömmlichen Verfahren eine Trägerschwingung mit einem Nutzsignal moduliert In der zweiten Stufe wird diese modulierte Trägerschwingung im Takt einer binären Pseudozufallsfolge PZF1 in der Phase umgetastet Die Rückgewinnung des Nutzsignals im dargestellten Empfänger erfolgt durch inverse Verarbeitungsprozesse. F i g. 1 the total recipient and F i g. 2 and 3 show details of the controller. The receiver shown in block diagram form in FIG. 1 belongs to a transmission system in which the useful signal is processed by two-stage modulation for radio transmission on the transmitter side, not shown, because of the required immunity to interference. In the first stage, a carrier wave is modulated with a useful signal using a conventional method.In the second stage, this modulated carrier wave is keyed in phase with a binary pseudo-random sequence PZF 1.The recovery of the useful signal in the receiver shown is carried out by inverse processing.

Von einer Antenne 1 gelangt das ankommende Empfangssignal an einen Frequenzumsetzer 2, in welchem eine Frequenzumsetzung in die Zwischenfrequenzlage erfolgt. Nach der Rücktastung der pseudozufälligen Phasensprünge im Empfangssignal mit Hilfe eines Phasenumtasters 3, dem eine in einem Pseudozufallsgenerator 4 erzeugte, mit der empfangenen Pseudozufallsfolge PZFi synchronisierte Pseudozufallsfolge PZF2 als Steuergröße zugeführt ist, wird durch Demodulation in einem Demodulator 5 das Nutzsignal gewonnen und einem Monitor 6 zur Anzeige eingegeben. Bei der Synchronisation zwischen der implizit im Empfangssignal enthaltenen Pseudozufallsfolge PZFi und der im Empfänger erzeugten Pseudozufallsfolge PZF2 unterscheidet man zwei Phasen, nämlich die sogenannte Akquisitionsphase und die sogenannte Tracking-Phase. In der Akquisitions-Phase wird bei erzwungener, relativ hoher Differenzfrequenz des Taktes der beiden Pseudozufallsfolgen PZFX und PZF2 unter Ausnutzung der Korrelationseigenschaft der Pseudozufallsfoleen Phaseneleichhpit hprcrc.From an antenna 1, the received signal arrives at a frequency converter 2, in which a frequency conversion into the intermediate frequency position takes place. After the pseudo-random phase jumps in the received signal have been reset with the aid of a phase shifter 3 to which a pseudo-random sequence PZF2 generated in a pseudo-random generator 4 and synchronized with the received pseudo-random sequence PZFi is fed as a control variable, the useful signal is obtained by demodulation in a demodulator 5 and the useful signal is obtained to a monitor 6 Display entered. In the synchronization between the pseudo-random sequence PZFi contained implicitly in the received signal and the pseudo-random sequence PZF2 generated in the receiver, a distinction is made between two phases, namely the so-called acquisition phase and the so-called tracking phase. In the acquisition phase, if the frequency difference of the clock rate of the two pseudo-random sequences PZFX and PZF2 is forced, relatively high, the phase calibration pit hprcrc is made use of the correlation property of the pseudo-random sequence.

stellt. In der anschließenden Tracking-Phase wird der erreichte synchrone Zustand durch einen Delay-Lock-Loop-Nachführregelkreis (DLL) gehalten. Der DLL ist ein Phasenregelkreis, bestehend aus einem als Korrelator wirksamen Phasendiskriminator 7, einem spannungsgesteuerten Taktgenerator (VCO) 8 mit dem taktmäßig davon gesteuerten Pseudozufallsgenerator 4, für den beispielsweise ein rückgekoppeltes Schieberegister verwendet werden kann, zur Erzeugung der Pseudozufallsfolge PZF2 und einem Regelschleifenfilter 9, im folgenden kurz Regler genannt, für die Einstellung des gewünschten Übertragungsverhaltens des Regelkreises. Eine als Synchronisationsstufe 10 bezeichnete Unterbaugruppe enthält den vorher erwähnten Regler 9 zur Erzeugung der Steuerspannung für den Taktgenerator 8 während der Tracking-Phase, eine Konstantspannungsquelle 11 zur Erzeugung der Steuerspannung für den Taktoszillator 8 während der Akquisitionsphase sowie eine Schaltlogik 12, mit deren Hilfe entsprechend der gerade ablaufenden Synchronisationsphase die erforderliche Spannung zum Taktoszillator 8 durchgeschaltet wird. Der logische und zeitliche Ablauf des Synchronisationsvorganges wird durch eine als Detektorstufe 13 bezeichnete Unterbaugruppe bestimmt. In der Schaltlogik 12 der Synchronisationsstufe 10 werden aus den Logiksignalen der Detektorstufe 13 Steuersignale für Analogsignalschalter 14 bzw. 15 erzeugt. In der Tracking-Phase überwacht eine Kontrollschaltung (Komparator) 16 die Höhe der Reglerausgangsspannung. Die Überschreitung eines Vergleichswertes Uv wird der Detektorstufe 13 gemeldet, die dann einen neuen Synchronisationsvorgang mit der Akquisitionsphase einleitet. Die Schaltlogik 12 schaltet dann den Schalter 14 durch und öffnet den Schalter 15.represents. In the subsequent tracking phase, the synchronous state achieved is maintained by a delay lock loop tracking control circuit (DLL). The DLL is a phase-locked loop, consisting of a phase discriminator 7 acting as a correlator, a voltage-controlled clock generator (VCO) 8 with the pseudo-random generator 4 controlled by the clock, for which, for example, a feedback shift register can be used to generate the pseudo-random sequence PZF2 and a control loop filter 9, hereinafter referred to as controller for short, for setting the desired transmission behavior of the control loop. A subassembly called synchronization stage 10 contains the aforementioned controller 9 for generating the control voltage for the clock generator 8 during the tracking phase, a constant voltage source 11 for generating the control voltage for the clock oscillator 8 during the acquisition phase and a switching logic 12, with the help of which in accordance with the just running synchronization phase the required voltage to the clock oscillator 8 is switched through. The logic and timing of the synchronization process is determined by a subassembly called the detector stage 13. In the switching logic 12 of the synchronization stage 10, control signals for analog signal switches 14 and 15 are generated from the logic signals of the detector stage 13. In the tracking phase, a control circuit (comparator) 16 monitors the level of the regulator output voltage. The exceeding of a comparison value U v is reported to the detector stage 13, which then initiates a new synchronization process with the acquisition phase. The switching logic 12 then switches the switch 14 through and opens the switch 15.

Ein wichtiger Parameter für die ECM-Resistenz der Synchronisationseinrichtung ist die Schleifenfilterbandbreite des DLL Diese Bandbreite ist so zu dimensionieren, daß die Regelschleife in der Lage ist, Phasenänderungen der im Eingangssignal enthaltenen Taktfrequenz auszuregeln. Phasenänderungen werden durch Driften der Taktoszillatoren im Sender sowie durch Dopplerverschiebung hervorgerufen, welche durch Bewegungen des Senders und/oder Empfanges entstehen. Die Forderung an den Regler eines DLL ist für die Zeit kurz nach Beendigung der Akquisitionsphase sehr unterschiedlich zu der für den eingeschwungenen Fall. So ist der Regelkreis für den Einschwingvorgang so zu dimensionieren, daß relativ große Anfangsfehler und Frequenzfehler ausgeregelt werden können, während im stationären Fall eine möglichst hohe ECM-Resistenz so Störungen am Eingang des Schleifenfilters 9 hervorgerufenen Phasenjitters ist.An important parameter for the ECM resistance of the synchronization device is the loop filter bandwidth of the DLL This bandwidth must be dimensioned in such a way that the control loop is able to accept phase changes to regulate the clock frequency contained in the input signal. Phase changes are caused by drifting the clock oscillators in the transmitter and caused by Doppler shift, which is caused by movements of the sender and / or reception. The demands on the controller of a DLL are short for the time being after the end of the acquisition phase, very different from that for the steady-state case. So is to dimension the control loop for the transient process so that relatively large initial errors and Frequency errors can be corrected, while in the stationary case the highest possible ECM resistance Interference at the input of the loop filter 9 is caused by phase jitter.

Als Übertragungsfunktion für den DLL-Nachführregelkreis ist beim Ausführungsbeispiel die Übertragungsfunktion eines Regelkreises zweiter Ordnung als ausreichend angesehen und deshalb auch ausgewählt. Maßgebend für die Auswahl der Übertragungsfunktion sind dabei die erwartete Zeitfunktion der Eingangsgröße sowie die zulässige Regelabweichung. Der Regler 9 des DLL-Phasennachführregelkreises ist als Proportional-/Integral-Regler (PI-Regler) ausgeführt. Die Übertragungsfunktion des Reglers 9 läßt sich mit Hilfe von Operationsverstärkerschaltungen realisieren. Eine solche Operationsverstärkerschaltung ist in F i g. 2 dargestellt. Diese Schaltung weist einen Operationsverstärker OV, einen Eingangswiderstand R 1 und einen Rückkopplungsweg mit einem Widerstand R 2 und einem Kondensator C auf. Wird die Kapazität des Kondensators frei gewählt, so sind die Widerstände R 1 und R 2 durch die ausgewählte Übertragungsfunktion bestimmt.As a transfer function for the DLL tracking control loop, the transfer function of a control loop of the second order is regarded as sufficient in the exemplary embodiment and is therefore also selected. The expected time function of the input variable and the permissible control deviation are decisive for the selection of the transfer function. The controller 9 of the DLL phase tracking control loop is designed as a proportional / integral controller (PI controller). The transfer function of the controller 9 can be implemented with the aid of operational amplifier circuits. Such an operational amplifier circuit is shown in FIG. 2 shown. This circuit has an operational amplifier OV, an input resistor R 1 and a feedback path with a resistor R 2 and a capacitor C. If the capacitance of the capacitor is chosen freely, the resistances R 1 and R 2 are determined by the selected transfer function.

Der Regler 9 ist gemäß F i g. 3 aus zwei unterschiedlich dimensionierten PI-Reglern 17 und 18 nach Fig.2 aufgebaut, deren Ausgangsspannungen in einem Summierglied 21 addiert werden. Zu Beginn der Tracking-Phase wird mittels eines Schalters 19-der PI-Regler 17 für die hohe Grenzfrequenz des DLL-Nachführregelkreises eingeschaltet. Nach einer bestimmten Zeit wird mittels der 'jchaltlogik 12 der Schalter 19 umgeschaltet und somit de· PI-Regler 18 für die niedrige Grenzfrequenz eingeschaltet. Die bis dahin am Integrator des PI-Reglers 17 aufgebaute Spannung muß unbegrenzt lange gehalten werden. Die an sich unvermeidliche Spannungsdrift nach Abschalten des PI-Reglers 17 wirkt wie eine Störgröße im DLL-Phasennachführkreis, die jetzt bei niedriger Grenzfrequenz ausgeglichen wird. Aufgrund des Regelungsvorgangs entsteht am Eingang des PI-Reglers 18 eine Regelabweichung, die der Spannungsdrift am Ausgang des PI-Reglers 17 proportional ist. Eine lineare Spannungsdrift am Reglerausgang verursacht nämlich eine lineare Änderung der Taktoszillatorfrequenz und damit eine quadratisch verlaufende Änderung der Phase, die durch einen Regelkreis zweiter Ordnung nur durch eine bleibende Regelabweichung ausgeglichen werden kann. Um den PI-Re:gler 18 funktionsfähig zu halten, muß die Drift der Ausgangsspannung des PI-Reglers 17 begrenzt werden. Dies geschieht mittels einer Driftbegrenzungsschaltung 20, für welche zwei Forderungen maßgeblich sind, nämlich die Berücksichtigung von positiver und negativer Drift sowie die Erhaltung eines möglichstThe controller 9 is shown in FIG. 3 from two differently dimensioned PI controllers 17 and 18 according to FIG constructed, the output voltages of which are added in a summing element 21. At the beginning of the tracking phase the PI controller 17 for the high limit frequency of the DLL tracking control loop is activated by means of a switch 19 switched on. After a certain time, the switch 19 is switched over by means of the switching logic 12 and thus the PI controller 18 is switched on for the low limit frequency. Until then, the integrator of the PI controller 17 built up voltage must be held indefinitely. The in itself inevitable Voltage drift after switching off the PI controller 17 acts like a disturbance variable in the DLL phase tracking circuit, which is now compensated for at a low cut-off frequency. Due to the regulation process arises at the entrance of the PI controller 18 has a control deviation that is proportional to the voltage drift at the output of the PI controller 17 is. A linear voltage drift at the controller output causes a linear change in the Clock oscillator frequency and thus a quadratic change in phase caused by a Second-order control loop can only be compensated for by a permanent control deviation. To the To keep the PI controller 18 functional, the drift of the output voltage of the PI controller 17 must be limited. This is done by means of a drift limiting circuit 20, for which two requirements are decisive, namely the consideration of positive and negative drift and the preservation of one as possible

t fH ΐiU t fH ΐ iU

dabei keine sprungförmigen Phasenänderungen mehr zu erwarten sind. Der Regler 9 des dargestellten Empfängers arbeitet deshalb mit zwei unterschiedlichen Filterbandbreiten. Beim Schließen der Regelschleife nach erfolgreicher Akquisition wird zuerst eine relativ hohe Bandbreite eingeschaltet und nach beendigtem Einschwingvorgang, z. B. nach ca. drei Einschwingperioden, auf eine niedrige Bandbreite umgeschaltet Die Dämpfungskonstante des Reglers 9 wird für die beiden Grenzfrequenzen unterschiedlich gewählt Kriterium für die Optimierung der Dämpfungskonstante bei hoher Grenzfrequenz ist die Forderung nach schnellem einwandfreiem Einschwingen bei sprung- bzw. rampenförmiger Störung, während das Kriterium für die Optimierung der Dämpfungskonstante des Reglers 9 mit ,niedriger Grenzfrequenz die Forderung nach minimaler Varianz des durch quasi rauschförmige aramtir fiir Hon A ·«ί-ίτΐair>U \re\n no more abrupt phase changes are to be expected. The controller 9 of the receiver shown therefore works with two different filter bandwidths. When closing the control loop after successful acquisition, a relatively high bandwidth is first switched on and after the transient process has ended, e.g. B. after about three settling periods, switched to a low bandwidth.The damping constant of the controller 9 is selected differently for the two limit frequencies the criterion for optimizing the damping constant of the controller 9 with lower frequency limit the requirement for minimum variance of the noise by quasi-shaped aramtir fii r Hon A · «ί-ίτΐ air> U \ re \ n

Dopplerfrequenzänderungen nach Umschalten der Grenzfrequenz. Die Forderungen können mit Hilfe zweier nullsymmetrischer Schwellen in Verbindung mit einem Nullspannungsdetektor erfüllt werden. Für die Wahl der Schwellspannungen ist der Betrag der maximal zu erwartenden Ausgangsspannung am PI-Regler 17 unmittelbar nach dem Umschalten vom PI-Regler 17 auf den PI-Regler 18 maßgebend.Doppler frequency changes after switching the cutoff frequency. The claims can help with two zero symmetrical thresholds in connection with a zero voltage detector are met. For the The choice of threshold voltages is the amount of the maximum output voltage to be expected on the PI controller 17 immediately after switching from PI controller 17 to PI controller 18 is decisive.

Durch die Verwendung ■ eines PI-Reglers wird erreicht, daß im stationären Fall die zeitgemittelte Regelabweichung Null ist Nur während Dopplerfrequenzänderungen, A h. solange Beschleunigungen zwischen Sender und Empfänger auftreten, gibt es eine bleibende Regelabweichung.By using a PI controller it is achieved that in the stationary case the time-averaged Control deviation is zero Only during Doppler frequency changes, A h. as long as accelerations between Transmitter and receiver occur, there is a permanent system deviation.

Die Regelspannung für den DLL-Phasennachführkreis läßt sich durch Bandpaßfkreuzkorrelation des Eingangssignals mit einer in Vergleich zu der imThe control voltage for the DLL phase tracking circuit can be determined by bandpass cross correlation of the Input signal with a compared to the im

Eingangssignal enthaltenen Pseudozufallsfolge nacheilenden und einer dazu voreilenden empfängerseitigen Zufallsfolge erzeugen, indem die beiden Korrelationsergebnisse voneinander subtrahiert werden. Durch diese Maßnahme erhält man im Phasendiskriminator 7 nach F i g. 1 eine Regelspannung in Form einer Diskriminatorkurve, die unter idealen Bedingungen nullsymmetrisch ist und deren Größe konstant ist. Zur Erzeugung dieser Diskriminatorspannung sind in üblicher Weise zwei getrennte Korrelatorkanäle erforderlich. Ein derartiger Phasendiskriminator zu Korrelationszwekken zweier Pseudozufallsfolgen ist beispielsweise aus der DE-AS 25 03 894 bekannt. Damit die auch bei geringfügig unterschiedlichen Korrelationskanälen auftretenden Fehler vermieden werden, lassen sich au^h Kommutatoren verwenden, mit denen die jeweiligen Eingänge und koinzident dazu die Ausgänge der Korrelatorkanäle periodisch vertauscht werden. Fehler, die auf ungleiche Kanäle zurückzuführen sind, werden durch diese Methode ausgemittelt. Ein solches Korrelationsnetzwerk ist aus der DE-PS 25 49 955 bekannt.Input signal contained trailing pseudo-random sequence and generate a random sequence leading thereto on the receiver side by the two correlation results subtracted from each other. By this measure one obtains in the phase discriminator 7 after F i g. 1 a control voltage in the form of a discriminator curve, which under ideal conditions is zero-symmetrical and whose size is constant. To generate this discriminator voltage are in the usual way two separate correlator channels required. Such a phase discriminator for correlation purposes two pseudo random sequences is known from DE-AS 25 03 894, for example. So that also with errors occurring with slightly different correlation channels can also be avoided Use commutators with which the respective inputs and coincident with the outputs of the Correlator channels are periodically swapped. Errors that can be traced back to unequal channels will be averaged by this method. Such a correlation network is known from DE-PS 25 49 955.

Die Detektorstufe 13 ist eine zentrale Unterbaugruppe im Empfänger nach F i g. 1. Nachfolgend werden nur die wichtigsten Funktionen dieser Detektorstufe 13 beschrieben. Zur Detektorfunktion »Suchen« sind ein Schwellwertdetektor, eine automatische Schwelle und ein angepaßtes Filter .vorgesehen. Da während der Akquisitionsphase die Geschwindigkeit des Aneinandervorbeilaufens der empfängerseitig erzeugten Pseudozufallsfolge PZF2 an der im Eingangssignal enthaltenen Pseudozufallsfolge PZF \ konstant ist, ist die Breite der dreieckförmigen Korrelationsspitzen ebenfalls konstant und es ist möglich, ein diesen dreieckförmigen Spitzen angepaßtes Eingangsfilter vor dem Detektor zu verwenden (Matched Filter). Mit zunehmender Störleistung am Eingang sitzen die zu detektierenden Korrelationsspitzen auf immer höheren Spannngssokkeln. Eine automatische Schwelle wird erzeugt, indem die Höhe des durch Störung hervorgerufenen Sockels mittels eines Tiefpasses, der die Korrelationsspitzen nahezu ignoriert, ermittelt und zu diesem Wert ein Gleichspannungsanteil addiert wird. Durch die Höhe der Geichspannung wird die Falschalarmwahrscheinlichkeit und damit bei vorgegebener Pseudozufallsfolgenlänge und definierter Differenzfrequenz der Taktoszillatoren während der Akquisition die Falschalarmrate für eine ganz bestimmte Störleistung festgelegt. Ändert sich die Störleistung bei konstant gehaltenem Gleichspannungsanteil, so ändert sich die Falschalarmrate. Prinzipiell ist es möglich, eine automatische Schwelle zu realisieren, die sich proportional mit der Störleistung ändert, um eine konstante Falschalarmrate zu erzielen. Die Detektorschwelle wird zweckmäßig so dimensioniert, daß die mittlere Akquisitionszeit minimal wird. Führt man diese Optimierung durch, so zeigt sich, daß für schlechte Störabstände eine Schwelle als optimal erkannt wird, bei der eine hohe Falschalarmrate auftritt. Würde man die automatische Schwelle für konstante Falschalarmrate auslegen, so wäre bei guten Störabständen die Falschalarmrate unnötig hoch, ohne dabei eine signifikante Verbesserung der Entdeckungswahrscheinlichkeit zu erreichen. Registriert der Detektor in seiner Funktion »Suchen« eine Korrelationsspitze, so wird über die Schaltlogik 12 sofort die Regelschleife DLL geschlossen und der Suchspannungsgenerator 11 am Taktoszillator 8 mittels des Schalters 14 abgeschaltet. Gleichzeitig wird die Detektorfunktion »Lock on« aktiviert, der Schalter 15 durchgeschaltet und ein Zeitglied für eine bestimmte Dauer τι eingeschaltet, während welcher der Regler 9 in seiner ersten Regelstufe arbeitet. Melder innerhalb der Zeit ri der Detektor 13 keinen erneuten Synchronisationsverlust, so wird im Regler 9 die zweite Regelstufe eingestellt. Der Füterumschalter 19 in Fig.3 betätigt das Umschalten vom PI-Regler 17 (erste Regelstufe) auf den PI-Regler 18(zweite Regelstufe).The detector stage 13 is a central subassembly in the receiver according to FIG. 1. Only the most important functions of this detector stage 13 are described below. A threshold value detector, an automatic threshold and an adapted filter are provided for the »Search« detector function. Since, during the acquisition phase, the speed at which the pseudo-random sequence PZF2 generated at the receiver side moves past the pseudo-random sequence PZF \ contained in the input signal is constant, the width of the triangular correlation peaks is also constant and it is possible to use an input filter in front of the detector that is matched to these triangular peaks (matched Filter). With increasing interference power at the input, the correlation peaks to be detected sit on ever higher voltage levels. An automatic threshold is generated in that the height of the base caused by interference is determined by means of a low-pass filter, which almost ignores the correlation peaks, and a direct voltage component is added to this value. The level of the equal voltage determines the false alarm probability and thus the false alarm rate for a very specific interference power given a given pseudo-random sequence length and a defined difference frequency of the clock oscillators during acquisition. If the interference power changes while the DC voltage component is kept constant, the false alarm rate changes. In principle, it is possible to implement an automatic threshold that changes proportionally with the interference power in order to achieve a constant false alarm rate. The detector threshold is expediently dimensioned in such a way that the mean acquisition time is minimal. If this optimization is carried out, it can be seen that a threshold is recognized as optimal for poor signal-to-noise ratios at which a high false alarm rate occurs. If the automatic threshold were to be designed for a constant false alarm rate, the false alarm rate would be unnecessarily high with good signal-to-noise ratios without achieving a significant improvement in the probability of detection. If the detector registers a correlation peak in its “search” function, the control loop DLL is immediately closed via the switching logic 12 and the search voltage generator 11 on the clock oscillator 8 is switched off by means of the switch 14. At the same time, the detector function “Lock on” is activated, the switch 15 is switched through and a timer is switched on for a certain duration τι, during which the controller 9 operates in its first control stage. If there is no renewed loss of synchronization within the time ri of the detector 13, the second control stage is set in the controller 9. The feed switch 19 in FIG. 3 actuates the switchover from the PI controller 17 (first control stage) to the PI controller 18 (second control stage).

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims (9)

Patentansprüche:Patent claims: 1. Nach dem DLL-Prinzip arbeitender Phasennachführregelkreis zur phasenkohärenten Synchronisation der Impulsfolge eines empfangsseitigen, von einem Taktoszillator bezüglich seiner Taktfrequenz gesteuerten Pseudozufallsgenerators mit einer empfangenen pseudozufälliger, Impulsfolge gleichen Verlaufs unter Verwendung eines Korrelationsnetzwerks, dem die beiden zu vergleichenden pseudozufälligen Impulsfolgen eingegeben werden und an dessen Ausgang ein Regelsignal abgenommen wird, welches über ein Regelschleifenfilter dem spannungsgesteuerten Taktoszillator als Steuergröße zur Synchronisierungsaufrechterhaltung (Tracking) nach Abschluß der sogenannten Akquisitionsphase, während welcher die beiden zur vergleichenden pseudozufäliigen Impulsfolgen noch nicht phasenkohärent sind, eingegeben wird, dadurch gekennzeichnet, daß die Bandbreite des Regelschleifenfilters (9) variabel ist und so geändert wird, daß nach Abschluß der Akquisilionsphase während der Einschwingdauer der Regelschleife eine verhältnismäßig große Bandbreite und anschließend bei eingeschwungener Regelschleife eine niedrige Bandbreite vorliegt.1. Phase tracking control loop working according to the DLL principle for phase-coherent synchronization of the pulse train of a receiving-side, of a clock oscillator with respect to its clock frequency controlled pseudo-random generator with a received pseudo-random, pulse train with the same course using a correlation network, to which the two pseudo-random pulse trains to be compared are entered and on the output of which a control signal is picked up, which is sent to the voltage-controlled via a control loop filter Clock oscillator as a control variable for maintaining synchronization (tracking) after completion of the so-called acquisition phase, during which the two for comparative pseudo-random pulse sequences are not yet phase-coherent, is entered, characterized in that that the bandwidth of the control loop filter (9) is variable and is changed so, that after completion of the acquisition phase during the settling period of the control loop a relatively large bandwidth and then a low one when the control loop is settled Bandwidth is available. 2. Phasennachführregelkreis nach Anspruch I1 dadurch gekennzeichnet, daß das hinsichtlich seiner Bandbreite variable Regelschleifenfilter (9) auch bezüglich eines zweiten Regelparameters, nämlich seiner Dämpfungskonstante, variabel ausgebildet ist und zwar derart, daß es bei seiner höchsten Grenzfrequenz eine höhere Dämpfungskonstante als bei seiner niedrigsten Grenzfrequenz aufweist.2. Phase tracking control loop according to claim I 1, characterized in that the control loop filter (9), which is variable in terms of its bandwidth, is also variable with respect to a second control parameter, namely its damping constant, in such a way that it has a higher damping constant at its highest cutoff frequency than at its lowest Has cutoff frequency. 3. Phasennachführregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Bandbreite des Regelschleifenfilters (9) kontinuierlich veränderbar ist.3. phase tracking control loop according to claim 1, characterized in that the bandwidth of the control loop filter (9) is continuously variable is. 4. Phasennachführregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der großen und der kleinen Bandbreite des Regelschleifenfilters (9) diskontinuierlich umgeschaltet wird.4. phase tracking control loop according to claim 1, characterized in that between the large and the small bandwidth of the control loop filter (9) is switched discontinuously. 5. Phasennachführregelkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Dämpfungskonstante der Regelschleife kontinuierlich veränderbar ist.5. phase tracking control loop according to claim 2, characterized in that the damping constant the control loop is continuously changeable. 6. Phasennachführregelkreis nach Anspruch 2, dadurch gekennzeichnet, daß zwischen der maximalen und der minimalen Dämpfungskonstante der Regelschleife diskontinuierlich umgeschaltet wird.6. phase tracking control loop according to claim 2, characterized in that between the maximum and the minimum damping constant of the control loop is switched discontinuously. 7. Phasennachführregelkreis nach Anspruch 2 oder einem der Ansprüche 5 bis 7, gekennzeichnet durch eine automatische, halbautomatische oder fremdgesteuerte Änderung der Regelschleifen-Dämpfungskonstante. 7. phase tracking control loop according to claim 2 or one of claims 5 to 7, characterized through an automatic, semi-automatic or externally controlled change in the control loop damping constant. 8. Phasennachführregelkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Regelschleifenfilterausgangsspannüng während der Tracking-Piiase überwacht und nach Überschreiten eines festgelegten Vergleichswertes an eine Detektorschaltung (13) ein Signal abgegeben wird, welches eine neue Akquisitionsphase einleitet.8. phase tracking control loop according to one of the preceding claims, characterized in that that the control loop filter output voltage monitored during the tracking phase and after If a specified comparison value is exceeded, a signal is sent to a detector circuit (13) which initiates a new acquisition phase. 9. Phasennachführregelkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Regelschleifenfilter (9) ein sogenannter ProportionalVIntegral-Regler (PI-Regler) ist.9. phase tracking control loop according to one of the preceding claims, characterized in that that the control loop filter (9) is a so-called proportional / integral controller (PI controller). Die Erfindung bezieht sich auf einen nach dem DLL-Prinzip arbeitenden Phasennachführregelkreis zur phasenkohärenten Synchronisation der Impulsfolge eines empfangsseitigen, von einem Taktoszillator bezüglich seiner Taktfrequenz gesteuerten Pseudozufallsgeneratorsmit einer empfangenen pseudozufälligen Impulsfolge gleichen Verlaufs unter Verwendung eines Korrelationsnetzwerks, dem die beiden zu vergleichenden pseudozufälligen Impulsfolgen eingegeben werden ίο und an dessen Ausgang ein Regelsignal abgenommen wird, welches über ein Regelschleifenfilter dem spannungsgesteuerten Taktoszillator als Steuergröße zur Synchronisierungsaufrechterhaltung (Tracking) nach Abschluß der sogenannten Akquisitionsphase, Während welcher die beiden zu vergleichenden pseudozufälligen Impulsfolgen noch nicht phasenkohärent sind, eingegeben wird.The invention relates to a phase tracking control loop that operates according to the DLL principle phase-coherent synchronization of the pulse train of a receiving side, from a clock oscillator with respect to its clock frequency controlled pseudo-random generator with a received pseudo-random Pulse sequence of the same course using a correlation network to which the two are to be compared pseudo-random pulse trains are entered ίο and a control signal is picked up at its output which is fed to the voltage-controlled clock oscillator as a control variable via a control loop filter to maintain synchronization (tracking) after completion of the so-called acquisition phase, During which the two pseudo-random pulse sequences to be compared are not yet phase-coherent, is entered. Eine Delay-Lock-Loop-Schaltung (DLL) dient allgemein zum Aufrechterhalten einer definierten Verzögerung zweier korrelierter Signale. Bekannt sind solche Schaltungen beispielsweise aus den beiden Aufsätzen J. J. Spilker: »Delay-Lock Tracking of Binary Signals«, IEEE Trans, on Space Electronics and Telemetry, März 1963, S. 1 bis 8 und W. J. Gill: »A Comparison of Binary Delay-Lock Tracking Loop Implementations«, IEEE Trans, on Aerospace and Electronics Systems. JuIi 1966, S. 415 bis 424. Ein häufiges Anwendungsgebiet für DLL-Phasennachführregelkreise sind Bandspreizungsverfahren zur ECM-resistenten Nachrichtenübertrajo gung (ECM = Electronic Counter Measure = elektronische Gegenmaßnahme), für SSMA-Systeme (SSMA- = Spread Spectrum Multiple Access) und für Navigationssysteme. Bei diesen Bandspreizungsverfahren werden mit Hilfe von DLL-Phasennachführregelkreisen die empfängerseitig erzeugten Pseudozufallsfolgen auf die im Eingangssignal enthaltenen Pseudozufallsfolgen synchronisiert.A delay lock loop circuit (DLL) is used in general to maintain a defined delay of two correlated signals. Such are known Circuits, for example, from the two articles by J. J. Spilker: "Delay-Lock Tracking of Binary Signals", IEEE Trans, on Space Electronics and Telemetry, March 1963, pp. 1 to 8 and W. J. Gill: “A Comparison of Binary Delay-Lock Tracking Loop Implementations, "IEEE Trans, on Aerospace and Electronics Systems. July 1966, Pp. 415 to 424. A common area of application for DLL phase tracking control loops is spread spectrum methods for ECM-resistant message transmission (ECM = Electronic Counter Measure = electronic Countermeasure), for SSMA systems (SSMA = Spread Spectrum Multiple Access) and for navigation systems. With this spread spectrum method, the pseudo-random sequences generated at the receiver end to the pseudo-random sequences contained in the input signal synchronized. Die Synchronisation der beiden Pseudozufallsfolgen ist ein Schlüsselproblem in jedem Spread Spectrum-Systern. Zwei grundsätzlich unterschiedliche Fälle sind hierbei zu unterscheiden, nämlich die sogenannte Akquisitionsphase und die sogenannte Tracking-Phase. Akquisition bedeutet die Initialsynchronisation nach Einschalten der Geräte sowie jede Wiedersynchronisation nach eingetretenem Synchronisationsverlust. Unter Tracking versteht man das Aufrechterhalten des Synchronismus. Beide Probleme lassen sich durch Ausnützen der Korrelationseigenschaften von Pseudozufallsfolgen lösen. Prinzipiell wird die Akquisition '50 realisiert durch die Detektion der Korrelationsspitzen, die periodisch auftreten, wenn die empfängerseitig erzeugte Zufallsfolge zur im Eingangssignal enthaltenen Zufallsfolge phasenverschoben wird. Das Aneinandervorbeischieben der Zufallsfolgen wird durch eine Veränderung der Empfängertaktfrequenz gegenüber der Sendertaktfrequenz erreicht. Die Akquisitionszeit hängt von dieser Frequenzdifferenz, von der Länge der verwendeten Codes und von der Entdeckungswahrscheinlichkeit der Korrelationsspitzen ab. Das Tracking, also das Aufrechterhalten des Synchronismus, wird dagegen mit Hilfe des Phasennachführregelkreises, in der Literatur üblicher Weise mit Delay-Lock-Loop (DLL) bezeichnet, erreicht.The synchronization of the two pseudorandom sequences is a key problem in any spread spectrum system. A distinction must be made between two fundamentally different cases, namely the so-called Acquisition phase and the so-called tracking phase. Acquisition means the initial synchronization after Switching on the devices as well as each resynchronization after a loss of synchronization. Under Tracking is understood to mean maintaining synchronism. Both problems can go through Use the correlation properties of pseudorandom sequences to solve. In principle, the acquisition '50 realized by detecting the correlation peaks that occur periodically when the receiver side generated random sequence is phase-shifted to the random sequence contained in the input signal. The sliding past each other the random sequences is opposed by a change in the receiver clock frequency the transmitter clock frequency is reached. The acquisition time depends on this frequency difference, on the length of the codes used and the probability of detection of the correlation peaks. The tracking, i.e. maintaining the synchronism, on the other hand, is carried out with the help of the phase tracking control loop, Usually referred to in the literature as a delay lock loop (DLL), achieved. Die bisher bekannten DLL-Phasennachführkreise b5 weisen Regelschleifen mit festen Parametern, d. h. gleichbleibende Bandbreite und Dämpfungskonstante, in allen Betriebszuständen der Tracking-Phase auf. Eine solche Rcgelschleifendimensionierung bedeutet aber fürThe previously known DLL phase tracking circuits b5 have control loops with fixed parameters, d. H. constant bandwidth and damping constant in all operating states of the tracking phase. One but such a back loop dimensioning means for
DE3025326A 1980-07-04 1980-07-04 Phase tracking control loop based on the DLL principle Expired DE3025326C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3025326A DE3025326C2 (en) 1980-07-04 1980-07-04 Phase tracking control loop based on the DLL principle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3025326A DE3025326C2 (en) 1980-07-04 1980-07-04 Phase tracking control loop based on the DLL principle

Publications (2)

Publication Number Publication Date
DE3025326A1 DE3025326A1 (en) 1982-01-21
DE3025326C2 true DE3025326C2 (en) 1983-10-27

Family

ID=6106385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3025326A Expired DE3025326C2 (en) 1980-07-04 1980-07-04 Phase tracking control loop based on the DLL principle

Country Status (1)

Country Link
DE (1) DE3025326C2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2117199A (en) * 1982-03-19 1983-10-05 Philips Electronic Associated Frequency synthesiser
FR2668671A1 (en) * 1990-10-31 1992-04-30 Alcatel Telspace A method for synchronising a receiver with a transmitter in a spread-spectrum system via a direct sequence
EP0954103A1 (en) * 1998-04-22 1999-11-03 Lucent Technologies Inc. Delay locked loop and method of operation
US7194279B2 (en) 2003-05-23 2007-03-20 Nokia Corporation Adjustment of a phase difference between two signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1107269B (en) * 1959-09-17 1961-05-25 Philips Patentverwaltung Circuit arrangement for synchronizing an oscillator oscillation to a control oscillation
US3983506A (en) * 1975-07-11 1976-09-28 International Business Machines Corporation Acquisition process in a phase-locked-loop by gated means
US4077015A (en) * 1976-01-06 1978-02-28 Motorola, Inc. Dual bandwidth loop filter with sweep generator
US4007429A (en) * 1976-01-19 1977-02-08 Gte International Incorporated Phase-locked loop having a switched lowpass filter

Also Published As

Publication number Publication date
DE3025326A1 (en) 1982-01-21

Similar Documents

Publication Publication Date Title
DE69535057T2 (en) Receiver and transceiver
DE3728022C2 (en)
DE60207747T2 (en) Code tracking loop with automatic power normalization
DE2702959C3 (en) Circuit arrangement for establishing synchronization between a locally generated pulse train and an incoming data train
DE3025902C2 (en) Data transmission system based on the spread spectrum principle
DE2854832B1 (en) Receiving circuit in an interference-suppressing message transmission system with narrow-band conventional message modulation and additional pseudo-random phase shift modulation
DE60206748T2 (en) FREQUENCY SEARCHER AND FREQUENCY-CONTROLLED DEMODULATOR WITH PROGRAMMABLE ROTATOR
DE69936309T2 (en) METHOD AND DEVICE FOR PROVIDING STABLE SYNCHRONIZATION IN RADIO TRANSMITTERS
EP0590298B1 (en) Synchronisation procedure of a receiver for the reception of a data signal spread by a PN-code
DE2054734C1 (en) Method for the synchronization of a transmission system
DE3025326C2 (en) Phase tracking control loop based on the DLL principle
DE3131186C2 (en) Receiver for pseudo-random phase-modulated signals
EP1239625B1 (en) Receiver and method for an initial synchronizing of the receiver to the carrierfrequency of a desired channel
DE10063990A1 (en) Synchronization method for OFDM symbol synchronization by determining amount of adjustment to timing provides signal representing degree of correlation between samples of received signal separated by a period of useful part of symbol
DE2636150C2 (en) Method and arrangement for phase-accurate synchronization of basic generators
DE2823343B1 (en) Method and arrangement for clock signal recovery in digital signal transmission
DE1591341C2 (en) Method for bit synchronization of a ground station in a time division multiplex transmission system with several ground stations and a satellite as a relay station
DE3540572C2 (en)
WO2000013333A2 (en) Tracking system and arrangement for implementing said method
DE4292274C2 (en) Automatic frequency control through an adaptive filter
DE3806394A1 (en) Method and circuit arrangement for controlling the phase angle between a generated code and a received code contained in a received spread-spectrum signal
DE3029249A1 (en) Synchronisation of signals through regenerator - has phase discriminator control from input and output signals to govern network propagation time
DE2241345A1 (en) REGENERATOR FOR GENERATING A SERIES OF PULSE TO BE STABILIZED ON AN INCOMING PULSE SERIES
WO2003081807A1 (en) Device and method for regulating a transmission moment of a continuous transmission signal
DE2241585C3 (en) Correlation receiver for pseudo-noise sequences

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee