DE3021102A1 - HIGH-FREQUENCY HIGH-PERFORMANCE SEMICONDUCTOR COMPONENT WITH A P-I-N SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF - Google Patents

HIGH-FREQUENCY HIGH-PERFORMANCE SEMICONDUCTOR COMPONENT WITH A P-I-N SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF

Info

Publication number
DE3021102A1
DE3021102A1 DE19803021102 DE3021102A DE3021102A1 DE 3021102 A1 DE3021102 A1 DE 3021102A1 DE 19803021102 DE19803021102 DE 19803021102 DE 3021102 A DE3021102 A DE 3021102A DE 3021102 A1 DE3021102 A1 DE 3021102A1
Authority
DE
Germany
Prior art keywords
substrate
zone
eutectic
semiconductor component
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803021102
Other languages
German (de)
Inventor
Alan Lloyd Harrington
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of DE3021102A1 publication Critical patent/DE3021102A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

PATENTANWÄLTE ZENZ & KEL3ER · D 43,00 ESSEN 1 ■ AM RUHRSTEIN 1 · TEL.: (02 01) 412687 Seite - /- T 107PATENTANWÄLTE ZENZ & KEL3ER · D 43.00 ESSEN 1 ■ AM RUHRSTEIN 1 · TEL .: (02 01) 412687 Page - / - T 107

TRW, INC.
10880 Wilshire Blvd. ,- Los Angeles, Kalifornien, V.St.A.TRW, INC.
10880 Wilshire Blvd. , - Los Angeles, California, V.St.A.

Hochfrequenz-Hochleistungs-Halbleiterbauelement mit einem P-I-N-Substrat und Verfahren zu dessen HerstellungHigh frequency high performance semiconductor component with a P-I-N substrate and method of making it

Die Erfindung bezieht sich auf ein Hochfrequenz-Hochleistungs-Halbleiterbauelement mit einem P-I-N-Substrat sowie auf ein Verfahren zu dessen Herstellung.The invention relates to a high-frequency, high-performance semiconductor component with a P-I-N substrate and a method for its manufacture.

Hochfrequenz-Leistungstransistoren werden in typischer Ausführung auf P-I-N-isolierten Substraten aufgebaut. Bei der Herstellung dieser Substrate wird von einem P dotierten Siliziumsubstrat mit einer <100> Kristallorientierung ausgegangen. Danach wird in einer Stärke von etwa 15 pm eine eigenleitende epitaktische Schicht mit einem spezifischen Widerstand von mehr als 400 Ohm-cm auf dem Substrat abgeschieden. Auf der Oberseite dieser epitaktischen Schicht wird sodann eine epitaktische Schicht mit N Charakteristiken und schließlich eine N~ epitaktische Schicht abgeschieden. Die Notwendigkeit der Übereinanderanordnung von drei epitaktischen Schichten ergibt Qualitatssteuerungsprobleme. Für die richtige Funktionsweise des Bauelements müssen sowohl das Profil als auch'die Dicke dieser Schichten genau gesteuert werden. Eine genaue Steuerung ist jedochHigh-frequency power transistors are typically built on P-I-N insulated substrates. at The manufacture of these substrates is made from a P doped silicon substrate with a <100> crystal orientation assumed. After that, a intrinsic epitaxial layer with a specific resistance of more than 400 ohm-cm deposited on the substrate. An epitaxial layer with N characteristics is then formed on top of this epitaxial layer and finally deposited an N epitaxial layer. The need for stacking three epitaxial Layers result in quality control problems. For the correct functioning of the component must have both the profile and the thickness of these layers can be precisely controlled. However, there is precise control

Z/ko.Z / ko.

030062/0668030062/0668

schwer durchzuführen. Für die horizontale Trennung bzw. Isolation der aktiven Bauelemente, die in der obersten epitaktischen Schicht ausgebildet werden, finden tiefe V-Nuten Verwendung. Diese tiefen V-Nuten müssen die drei epitaktischen Schichten zur eigenleitenden Schicht durchdringen. Nach der Ausbildung der tiefen V-Nuten müssen diese mit einem polykristallinen Material erneut gefüllt und in einer Ebene entsprechend der Oberseite der epitaktischen Schicht poliert werden. Bei diesem Glättungs— bzw. Polierschritt wird überschüssiges polykristallines Material entfernt, wobei eine sehr genaue -Steuerung erforderlich ist, um eine sehr glatte und ebene Oberfläche parallel zur entgegengesetzten Fläche des Substrats zu erzeugen. Die Verwendung derartiger tiefer V-Nuten bei <^100^- Siliziumscheiben setzt das Scheibchen einer erhöhten Bruchgefahr aus.difficult to perform. For the horizontal separation or isolation of the active components in the top Epitaxial layer are formed, find deep V-grooves use. These deep V-grooves need the three penetrate epitaxial layers to the intrinsic layer. After the formation of the deep V-grooves must these are again filled with a polycrystalline material and in a plane corresponding to the top of the epitaxial Layer to be polished. During this smoothing or polishing step, excess becomes polycrystalline Material removed, requiring very precise control to produce a very smooth and even surface parallel to the opposite face of the substrate. The use of such deep V-grooves in <^ 100 ^ - silicon wafers puts the wafer in an elevated position Risk of breakage.

Dieses Substrat wird direkt auf der Halterungsbasis angebracht und hat eine schwer zu steuernde vertikale P-I-N-Übergangsdicke, die bei höheren Frequenzen zu einer unerwünschten kapazitiven Kopplung zwischen dem Kollektor und der Substratzone von aktiven Bauelementen führt. Außerdem ergibt ein Substrat, das stark dotiert ist und P+-Charakteristiken hat, eine schlechte thermische Leitfähigkeit zur Basis hin und damit eine Begrenzung der Leistungskapazität des Bauelements. This substrate attaches directly to the support base and has a difficult-to-control vertical PIN junction thickness which, at higher frequencies, leads to undesirable capacitive coupling between the collector and the substrate zone of active components. In addition, a substrate that is heavily doped and has P + characteristics results in poor thermal conductivity towards the base and thus a limitation on the power capacitance of the device.

Der Erfindung liegt daher die Aufgabe zugrunde, ein P-I-N-isoliertes Substrat für den Aufbau von Hochfrequenz-Leistungstransistoren zu schaffen, bei dem die Schwierigkeiten der Steuerung des Abscheidens - mehrerer epitaktischer Schichten und das damit verbundene Erfordernis der Ausbildung tiefer V-Nuten zur Schaffung einer horizontalen Isolation bzw. Trennung ausgeräumt sind. Die Erfindung soll die Herstellung eines sehr dicken P-I-N-isolierten Substrats zum Aufbau von Hochfrequenz-Leistungs—The invention is therefore based on the object of providing a P-I-N insulated substrate for the construction of high-frequency power transistors to create where the difficulty of controlling the deposition - multiple epitaxial Layers and the associated requirement of forming deep V-grooves to create a horizontal one Isolation or separation are eliminated. The invention aims to produce a very thick P-I-N insulated Substrate for building high-frequency power

030062/0668030062/0668

30211 -Jf- 30211 -Jf-

transistoren ermöglichen, das insbesondere verbesserte thermische Übertragungseigenschaften hat und durch Ver*- ringerung der Anzahl metallischer Grenzflächen den thermischen Widerstand zur Packungs- bzw. Halterungsbasis herabsetzt. enable transistors, which in particular has improved thermal transmission properties and Reducing the number of metallic interfaces reduces the thermal resistance to the package or holder base.

Bei dem erfindungsgemäßen Verfahren wird zur Lösung dieser Aufgabe eine Zone aus einem N leitenden Halbleitermaterial beispielsweise durch Eindiffusion in die Oberfläche eines P-leitenden (// ) eigenleitenden Halbleitersubstrats mit einer <100^> Kristallstruktur und einem hohen spezifischen Widerstand (mehr als 5000 Ohm-cm) gebildet. Auf dieser Oberfläche des Substrats wird eine relativ dünne (4 — 7 μπι) Schicht aus N Halbleitermaterial epitaktisch abgeschieden. Die aktiven Bauelemente werden in der freiliegenden Oberfläche des N Halbleitermaterials gebildet und durch relativ flache V-Nuten horizontal getrennt bzw. isoliert. Zur wirksamen horizontalen Trennung brauchen die flachen V-Nuten nur wenig tiefer als die 4 bis 7 ;um starke N~ epitaktische Schicht zu sein.In the method according to the invention, a zone made of an N-conducting semiconductor material, for example by diffusion into the surface of a P-conducting (//) intrinsically conducting semiconductor substrate with a <100 ^> crystal structure and a high specific resistance (more than 5000 Ohm- cm). A relatively thin (4-7 μm) layer of N semiconductor material is epitaxially deposited on this surface of the substrate. The active components are formed in the exposed surface of the N semiconductor material and are horizontally separated or isolated by relatively shallow V-grooves. For effective horizontal separation, the shallow V-grooves only need a little deeper than the 4 to 7; in order to be a strong N-epitaxial layer.

Der P-Bereich dieses P-I-N-isolierten Substrats wird während des Sandwich-Anbringungsvorgangs durch ein Verfahren gebildet, das die Anzahl der metallischen Grenzflächen zwischen dem Sandwich-Körper und dem Basiskissen minimiert, wobei die P-Zone durch Eindiffusion von Dotierstoff aus einem eutektischen Lot in den Basisbereich des Substrats gebildet wird. Durch Steuerung der Dotierstoffmenge im Lot kann die P —Schicht sehr flach gehalten werden, wodurch eine thermisch stark leitende Verbindung zum Basiskissen geschaffen wird. Die minimale Anzahl von metallischen Grenzflächen hält den thermischen Widerstand zum Basiskissen (Erde) auf einem Minimum. Die eigenleitende Schicht des Substrats verarmt bei niedriger Kollektorspannung, wodurch die Kollektorisolation und die kapazitive Kopplung zum Basiskissen (Erde) gesteuertThe P-region of this P-I-N isolated substrate is during of the sandwich mounting process is formed by a process that increases the number of metallic interfaces minimized between the sandwich body and the base cushion, the P-zone by diffusion of dopant from a eutectic solder is formed in the base region of the substrate. By controlling the amount of dopant in the solder, the P layer can be kept very flat, creating a thermally highly conductive connection to the base cushion will. The minimum number of metallic interfaces keeps the thermal resistance to the base cushion (earth) at one Minimum. The intrinsic layer of the substrate is depleted at low collector voltage, which causes the collector insulation and the capacitive coupling to the base pad (earth) is controlled

030062/0668030062/0668

- -Of -- -Of -

wird. Je höher die Frequenz ist, um so geringer braucht die Kollektor-Erd-Kapazität zu sein.will. The higher the frequency, the less it needs To be collector-to-earth capacitance.

Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. In der Zeichnung zeigen:In the following the invention is explained in more detail with reference to an embodiment shown in the drawing. In the drawing show:

Fig. 1 eine Schnittansicht auf einen Abschnitt von in typischer bekannter Weise ausgebildeten Hochfrequenz-Leistungstransistoren, angebracht auf einem Kupfer-Halteflansch;Fig. 1 is a sectional view of a portion of formed in a typically known manner High frequency power transistors mounted on a copper retaining flange;

Fig. 2 eine Schnittansicht durch einen,AbschnittFig. 2 is a sectional view through a section

von erfindungsgemäß aufgebauten· Hochfrequenz-Leistungstransistoren vor deren Anbringung auf einer Kupferhalterung; undof high-frequency power transistors constructed according to the invention before attaching them to a copper bracket; and

Fig. 3 eine Schnittansicht des erfindungsgemäß ausgebildeten Hochfrequenz-Leistungstransistors, angebracht auf dem Kupfer-Halteflansch. 3 shows a sectional view of the high-frequency power transistor designed according to the invention, attached to the copper retaining flange.

Zur besseren Veranschaulichung der Unterschiede und Vorteile der Erfindung gegenüber dem einschlägigen Stande der Technik wird zunächst anhand der Fig. 1 der Aufbau und das Verfahren zur Herstellung von Hochfrequenz-Leistungstransistoren nach dem Stande der Technik erläutert.To better illustrate the differences and advantages of the invention in relation to the relevant prior art is first of all the structure and the method with reference to FIG for the production of high-frequency power transistors according to the prior art.

HF-Leistungstransistoren mit getrennten bzw. isolierten Kollektoren, die auf P-I-N-isolierten Substraten aufgebaut sind, haben in typischer Ausführung die in Fig. 1 dargestellte Konfiguration. Ein Substratscheibchen 10 mit P''"-Halbleitereigenschaften und einer <100> Kristallorientierung hat bei Fertigstellung des Bauelements, eine Stärke von etwa 0,0762 mm» An einer Seite dieses Scheibchens wird eine // -eigenleitende Schicht 12 von einer Stärke von etwa 10 pm epitaktisch gebildet. Ein typisches aktives Bauelement 18 (wie ein HF-Leistungstransistor) wird danach in die N~ epitaktische Schicht 16 eindiffundiert. Das aktive BauelementRF power transistors with separate or isolated collectors, which are constructed on PIN-insulated substrates, have the configuration shown in FIG. 1 in a typical embodiment. A substrate disks 10 with P '''- semiconductor properties and a <100> crystal orientation has on completion of the device, a thickness of about 0.0762 mm "On one side of this Scheibchens a // -eigenleitende layer 12 of a thickness of about 10 pm formed epitaxially. a typical active device 18 (as an RF-power transistor) is then in the epitaxial layer 16 diffused N ~. the active device

030062/Q6&B-030062 / Q6 & B-

18 enthält eine Emitterzone 20, eine Basiszone 22 und eine aus einer N epitaktischen Schicht bestehende Kollektorzone die über eine Kollektornut 24 zugänglich ist, die sich zur Kontaktierung der N epitaktischen Schicht 14 bei 25 durch die N epitaktische Schicht 16 erstreckt.18 contains an emitter zone 20, a base zone 22 and a collector zone consisting of an N epitaxial layer which is accessible via a collector groove 24 which extends through at 25 for contacting the N epitaxial layer 14 the N epitaxial layer 16 extends.

Bei dem zuvor beschriebenen Konstruktionsprinzip muß durch genaue Überwachung dafür gesorgt werden, daß die Schichten eine gleichmäßige Stärke, eine flache Ausbildung und eine genau parallele Ausrichtung mit der Ebene des Substratscheibchens 10 erhalten.In the construction principle described above, careful monitoring must ensure that the layers a uniform thickness, a flat design and an exactly parallel alignment with the plane of the substrate wafer 10 received.

Die horizontale Trennung bzw. Isolation eines aktiven Bauelements 18 von den benachbarten aktiven Bauelementen wird mit Hilfe von tiefen V-Nuten 26 erreicht, welche sich durch jede der epitaktischen Schichten 16, 14 und 12 erstrecken und bis zum Punkt 28 im Substratscheibchen 10 reichen. Aufgrund der Ausbildung derartig tiefer V-Nuten 26 ist das Substratscheibchen 10 bei der Weiterverarbeitung und im Zuge der Benutzung erheblichen Bruchgefahren ausgesetzt. Die zuvor beschriebene Anordnung wird als P-I-N-isoliert bezeichnet, da das aktive Bauelement 18 von der Halterung durch das Sübstra'tscheibchen 10 (P-leitendes Material), die //-eigenleitende Schicht 12 und die N+ epitaktische Schicht 14 (N-leitendes Material) getrennt ist.The horizontal separation or isolation of an active component 18 from the neighboring active components is achieved with the aid of deep V-grooves 26, which extend through each of the epitaxial layers 16, 14 and 12 and reach as far as the point 28 in the substrate wafer 10. Due to the formation of such deep V-grooves 26, the substrate wafer 10 is exposed to considerable risk of breakage during further processing and in the course of use. The arrangement described above is referred to as PIN-insulated, since the active component 18 is secured from the holder by the Sübstra'tscheibchen 10 (P-conductive material), the // - intrinsic layer 12 and the N + epitaxial layer 14 (N-conductive Material) is separated.

Die Anbringung der zuvor beschriebenen Anordnung gemäß Fig. 1 auf einejn Kupferkissen 32 erfolgt in typischer Verfahrensweise durch sogenanntes eutektisches Bonden. In der Regel wird dabei ein Kupfer—Basiskissen 32 mit Gold 34 überzogen und so stark erhitzt, daß die Anordnung an dem Kupfer— Basiskissen eine eutektische Bindung eingeht.The above-described arrangement according to FIG. 1 is attached to a copper pad 32 in a typical procedure by so-called eutectic bonding. As a rule, a copper base pad 32 is coated with gold 34 and heated to such an extent that the arrangement forms a eutectic bond on the copper base pad.

Dieses Herstellungs- und Anbringungsverfahren hat für HF-Leistungstransistoren eine besonders unerwünschte Eigen-This manufacturing and application process has for HF power transistors have a particularly undesirable property

030062/0668030062/0668

-ar'-*-ar '- *

schaft. Das aktive Bauelement 18 wird bei hohen Temperaturen gebildet, was die Neigung des Dotierstoffs (P Dotierstoff)" des Substrätscheibchens 10 zum Eindiffundieren und zum Vergrößern der P Zone in die //"-eigenleitende Schicht .12 fördert.shaft. The active device 18 is formed at high temperatures, which increases the tendency of the dopant (P dopant) " of the substrate wafer 10 for diffusing in and for enlarging the P zone in the // "intrinsic layer .12 promotes.

Dadurch wird die // -eigenleitende Schicht 12 flacher, und es ergeben sich erhöhte Streukapazitäten zwischen den aktiven Bauelementen 18 und dem Kupfer-Basiskissen 32, wodurch das Hochfrequenzverhalten der Bauelemente verschlechtert wird. Außerdem führt die Vergrößerung der P Zone (Substratscheib-. chen 10) zu einer verringerten thermischen Leitfähigkeit vom aktiven Bauelement 18 zum Kupfer-Basiskissen 32. Da bei hohen Frequenzen ein höherer Anteil der Energie eines Signals in Wärme umgewandelt wird, wird die Hochfrequenzarbeitsweise weiter verschlechtert.This makes the // intrinsic conductive layer 12 flatter, and it there are increased stray capacitances between the active components 18 and the copper base pad 32, whereby the High frequency behavior of the components is worsened. In addition, the enlargement of the P zone (substrate disc-. chen 10) to a reduced thermal conductivity of the active component 18 to the copper base pad 32. Since at high Frequencies a higher proportion of the energy of a signal is converted into heat, this becomes the high frequency mode of operation further deteriorated.

Der HF-Leistungstransistor nach der Erfindung und das Verfahren' zu dessen Herstellung wird anhand der Fig. 2 veranschaulicht. Durch die Erfindung wird ein P-I-N—isolierter HF-Leistungstransistor im wesentlichen ebenso wie nach dem bekannten Verfahren hergestellt; jedoch aus noch zu erläuterten Gründen hat das erfindungsgemäße Bauelement überlegene Hochfrequenz-Charakteristiken und wesentlich verbesserte Wärmeabfuhreigenschaften.The RF power transistor according to the invention and the method ' its production is illustrated with reference to FIG. The invention makes a P-I-N - more isolated HF power transistor essentially as produced according to the known method; however from yet to be explained The component according to the invention has superior reasons High frequency characteristics and significantly improved heat dissipation properties.

Ein P-leitendes (77"') eigenleitendes Scheibchen 50 hohen spezifischen Widerstandes ist in typischer Ausführung in einer Stärke von 0,089 mm mit einer <100> Kristallorientierung vorgesehen und hat einen spezifischen Widerstand von mehr 5000 Ohm-cm. In die Oberseite des Scheibchens 50 ist ein N+ Diffusionskollektor 52, der einen spezifischen Widerstand von weniger als 0,01 Ohm-cm hat, bis zu einer Tiefe von etwa 10/um eindiffundiert. Auf der gleichen Oberseite des Substrats ist eine N epitaktische Schicht 54 mit einem spezifischen Widerstand von etwa 0,8 bis 1,0 Ohm-cm und einer Dicke von 4 bis 7 /jm abgeschieden.A P-conductive (77 "') intrinsically conductive disk 50 of high specific resistance is provided in a typical embodiment with a thickness of 0.089 mm with a <100> crystal orientation and has a specific resistance of more than 5000 ohm-cm is an N + diffusion collector 52, which has a resistivity of less than 0.01 ohm-cm, diffuses to a depth of about 10 µm. On the same top side of the substrate is an N epitaxial layer 54 having a resistivity of about 0.8 to 1.0 ohm-cm and a thickness of 4 to 7 / µm.

030062/0886030062/0886

121102121102

Ein aktives Bauelement 56 mit einer Basis 58 und einem Emitter 60 kann danach in die N epitaktische Schicht 54 direkt über dem N Diffusionskollektor 52 eindiffundiert werden. Eine Kollektornut 62 wird ausgenommen, um den Kollektor 52 bei 64 .zugänglich zu machen.An active component 56 with a base 58 and an emitter 60 can then be incorporated into the N epitaxial layer 54 can be diffused in directly above the N diffusion collector 52. A collector groove 62 is excluded to the Access to collector 52 at 64.

Wegen der Geometrie dieses Bauelements läßt sich eine horizontale Trennung bzw. Isolation durch flache V-Nuten 66 erreichen, die nur etwas tiefer als die Dicke der N epitaktischen Schicht 54 (4 bis 7 /am) zu sein brauchen, um in die eigenleitende Scheibe 50 bei 68 einzudringen. Oa die N epitaktische Schicht 54 flach ist, könnte die horizontale Trennung bzw. Isolation in alternativer Ausführung entsprechend der Darstellung in Fig. 3 dadurch erreicht werden, daß eine P~ Diffusion 72 die Schicht 54 des Schelbchens 50 durchdringt. Eine elektrische Kontaktierung mit dem Kollektor 52 könnte außerdem durch eine N+ Diffusion 70 durch die Schicht 54 zum Kollektor 52 entsprechend der Darstellung in Fig. 3 erreicht werden.Because of the geometry of this component, horizontal separation or insulation can be achieved by shallow V-grooves 66, which only need to be somewhat deeper than the thickness of the N epitaxial layer 54 (4 to 7 μm) in order to be inserted into the intrinsic disk 50 penetrate at 68. Since the N epitaxial layer 54 is flat, the horizontal separation or isolation could be achieved in an alternative embodiment corresponding to the illustration in FIG. 3 in that a P diffusion 72 penetrates the layer 54 of the cup 50. An electrical contact with the collector 52 could also be achieved by an N + diffusion 70 through the layer 54 to the collector 52 in accordance with the illustration in FIG. 3.

Gemäß Darstellung in Fig. 2 wurden ein aktives Bauelement 56, eine N leitende Zone 52 und eine eigenleitende Zone ( // ) 50 gebildet. Um die Ausbildung des gewünschten P-I-N-Substrats abzuschließen, muß eine P Kontaktzone im Bodenbereich des Substrats 50 gebildet werden. Die Bildung P Kontaktzone während der Anbringung des Substratscheibchens 50 an dessen Kupferhaiterung 80 stellt ein besonderes Merkmal der Erfindung.dar.As shown in FIG. 2, an active component 56, an N-conductive zone 52 and an intrinsic zone were created (//) 50 formed. In order to complete the formation of the desired P-I-N substrate, there must be a P contact zone in the bottom area of the substrate 50 can be formed. The formation of P contact zone during the application of the substrate wafer 50 on its copper holder 80 represents a special feature of the invention.

Um die Montage einer Halbleiteranordnung auf einer Kupferhai terung 82 zu erleichtern, ist letztere mit einer dünnen Basisschicht in der Regel aus Gold versehen. Auf diese Basisschicht kann eine dünne Schicht 84 aus bordotiertem Gold angebracht werden, die als eutektisches Lot wirkt. Das Scheibchensubstrat 50 mit dem zuvor auf diesem aufgebautenIn order to facilitate the assembly of a semiconductor arrangement on a copper holder 82, the latter is provided with a thin one Base layer usually made of gold. A thin layer 84 of boron-doped Gold can be applied, which acts as a eutectic solder. The wafer substrate 50 with the previously built thereon

030062/0686030062/0686

aktien Bauelement 56 wird mit der Schicht 84 aus bordotiertem Gold in mechanischen Kontakt gebracht und auf die eutektische Temperatur erhitzt. Die P Dotiefstoffe im bordotierten Gold werden dadurch etwas in das Il -eigenleitende Scheibchensubstrat 50 eindiffundiert, wodurch sich eine dünne Schicht 86 mit P Eigenschaft ergibt. Dadurch wird die P-Zone des P-I-N-Substrats gebildet. Die Temperatur wird gesenkt, das Eutektikum verfestigt sich, und die Anordnung wird dadurch mit der Kupfer-Basisschicht 82 verbunden. Die Dicke dieser P Kontaktzone 86 kann durch Steuerung der Golddotierung mit Bor eingestellt werden. Für die Zwecke der vorliegenden Erfindung wird die Dicke P Kontaktzone 8G vorzugsweise bei etwa 1000 A gehalten, und zwar bei einem spezifischen Widerstand von weniger als 0,01 Ohm-cm.Actual component 56 is brought into mechanical contact with the layer 84 of boron-doped gold and heated to the eutectic temperature. As a result, the P dopants in the boron-doped gold are somewhat diffused into the II- intrinsically conductive disk substrate 50, resulting in a thin layer 86 with a P property. This forms the P-zone of the PIN substrate. The temperature is lowered, the eutectic solidifies, and the assembly is thereby bonded to the copper base layer 82. The thickness of this P contact zone 86 can be adjusted by controlling the gold doping with boron. For the purposes of the present invention, the thickness P of contact zone 8G is preferably maintained at about 1000 Å with a resistivity of less than 0.01 ohm-cm.

Wie aus Fig. 3 zu erkennen ist, ergibt dieses Verfahren zur Anbringung des Substratscheibchens 50 auf dem Basiskissen 82 ein Minimum an Metall-än-Metall-Grenzflachen. Daher wird die kapazitive Hochfrequenzkopplung zwischen dem Basiskissen 82 und der Kollektorzone 52 stark verringert. Außerdem konnten die stark dotierten Siliziumzonen stark verringert werden, wie ein Vergleich der P Zone 10 in Fig. 1 gegenüber der Zone 86 zeigt. Dies führt zu einem sehr niedrigen thermischen Widerstand, der wiederum für einen besseren Wärmeübergang vom aktiven Bauelement zum Basiskissen 82 sorgt. Das aktive Bauelement 56 kann daher mit höheren Leistungen betrieben werden, ohne daß die Gefahr einer beträchtlichen Temperaturerhöhung besteht. Mit anderen Worten, das aktive Bauelement 56" kann bei Leistungen betrieben werden, die etwa um 30 % über den Leistungen entsprechender Bauelemente bekannter Ausführungen, liegen, ohne die Arbeitsweise des Bauelements zu verschlechtern.As can be seen from FIG. 3, this method results in the application of the substrate wafer 50 on the base pad 82 a minimum of metal-to-metal interfaces. Therefore, the high frequency capacitive coupling between the base pad 82 and the collector zone 52 is greatly reduced. In addition, the heavily doped silicon zones could be greatly reduced as a comparison of the P zone 10 in FIG. 1 with respect to the zone 86 shows. This leads to a very low thermal resistance, which in turn ensures better heat transfer from the active component to the base cushion 82 cares. The active component 56 can therefore be operated with higher powers without the risk of a considerable There is an increase in temperature. In other words, the active component 56 ″ can be operated at powers which are about 30% above the performance of corresponding components of known designs, without the function of the component to deteriorate.

Da die N~ epitaktische Schicht 54 sehr dünn ist (4 bis 7 /jm) kann die horizontale Trennung durch eine flache V-Nut erfolgen,Since the epitaxial layer 54 is very thin (4 to 7 / .mu.m) the horizontal separation can be made by a flat V-groove,

030Q62/0666030Q62 / 0666

3021130211

Jj.Yy.

während bei den bekannten Bauelementen gleicher Gattung eine tiefe V-Nut durch alle epitaktischen Schichten mit einer Gesamtstärke von 27 μτα gelegt werden muß. Die Verwendung der flachen V-Nuten verringert die Bruchgefahr des Substrats bei der Verarbeitung. In alternativer Ausführung kann die horizontale Trennung bzw. Isolation durch Eindiffundieren einer P~ Zone 72 (Fig. 3) realisiert.werden. Der Kollektorkontakt kann aucl
gebildet werden.while in the known components of the same type a deep V-groove must be laid through all epitaxial layers with a total thickness of 27 μτα. The use of the shallow V-grooves reduces the risk of breakage of the substrate during processing. In an alternative embodiment, the horizontal separation or isolation can be realized by diffusing in a P ~ zone 72 (Fig. 3). The collector contact can also
are formed.

kontakt kann auch durch Diffusion z.B. der N Zone 70Contact can also be achieved through diffusion, e.g. of the N zone 70

Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß die P+ Kontaktzone 86 nicht den zur Bildung des aktiven Bauelements 56 erforderlichen hohen Temperaturen ausgesetzt wird, da die P Kontaktzone 86 erst beim Verbinden mit dem Substrat gebildet wird. Daher bleibt die P Zone 86 dünn und ermöglicht einen verbesserten Wärmeübergang zum Basiskissen 82.Another advantage of the method according to the invention is that the P + contact zone 86 is not exposed to the high temperatures required to form the active component 56, since the P contact zone 86 is only formed when it is connected to the substrate. The P zone 86 therefore remains thin and enables improved heat transfer to the base pad 82.

Vorstehend wurde ein Verfahren zum Aufbau eines besonders ausgebildeten P-I-N-isolierten Hochfrequenz-Leistungstransistors mit einem eigenleitenden Substrat beschrieben. Hochfrequenz-Leistungstransistoren, die mit dem erfindungsgemäßen Verfahren hergestellt sind, haben eine verbesserte kapazitive Trennung bzw. Isolation bei hohen Frequenzen und verbesserten Wärmeübergangseigenschaften, welche einen Betrieb bei höheren Leistungen ermöglichen. Die beschriebene Struktur ermöglicht die Verwendung flacher V-Nuten oder sogar den Einsatz von Diffusionsmethoden zur Herstellung der Horizontaltrennung bzw. -isolation, und dies steht im Gegensatz zu den tiefen V-Nuten von Bauelementen bekannter Art, die Anlaß zu erhöhter Bruchgefahr während der Weiterverarbeitung und des Gebrauchs waren.A method for constructing a specially designed P-I-N isolated high-frequency power transistor has been described above described with an intrinsic substrate. High frequency power transistors, which are produced with the method according to the invention have an improved capacitive Separation or insulation at high frequencies and improved heat transfer properties, which enable operation at higher frequencies Enable services. The structure described enables the use of shallow V-grooves or even the use of Diffusion methods for producing the horizontal separation or insulation, and this is in contrast to the deep V-grooves of components of known type, which give rise to increased Risk of breakage during further processing and use.

Im Rahmen des Erfindungsgedankens sind verschiedene Abwandlungen möglich. So kann zum Aufbau des HF-LeistungstransistorsVarious modifications are within the scope of the inventive concept possible. So can build the RF power transistor

030062/0666030062/0666

mit einer Rücken-an-Rücken N , N Struktur begonnen werden. Diese Struktur wird auf etwa 0,0254 mm dünner gemacht, und eine dicke eigenleitende Schicht .kann über die N+ Schicht zur Bildung der eigenleitenden Isolations- bzw. Trennzone 50 niedergeschlagen werden. Dies hat jedoch den Nachteil zur Folge, daß auf einem sehr dünnen Ausgangsmaterial eine dicke Schicht niedergeschlagen werden muß; jedoch ist dieses Verfahren zumindest theoretisch möglich.be started with a back-to-back N, N structure. This structure is thinned to about 0.0254 mm and a thick intrinsic layer can be deposited over the N + layer to form intrinsic isolation zone 50. However, this has the disadvantage that a thick layer must be deposited on a very thin starting material; however, this method is at least theoretically possible.

Das beschriebene Verfahren kann sowohl für P-leitende eigenleitende Substrate als auch für N-leitende eigenleitende Substrate verwendet werden. Im Falle von P-leitenden eigenleitenden Substraten bildet die P-leitende Kontaktzone einen ohmischen Kontakt, während bei N-leitenden eigenleitenden Substraten die P-leitende Zone tatsächlich einen Übergang bildet. Bei dem N-leitenden Substrat muß die Dotierstoffkonzentration höher, als bei dem P-leitenden Substrat sein. Bei dem N-leitenden Substrat sollte die P-leitende Zone sodünn wie möglich, jedoch wenigstens so dick sein, um zu verhindern, daß die P-leitende Kontaktzone in Durchlaßrichtung vorgespannt wird, wodurch eine Ladungsträgerinjektion in die N-leitende Zone auftreten und dadurch die elektrischen Eigenschaften der N-leitenden Zone zerstört würden. Die Erfindung ist daher nicht auf die im Zusammenhang mit den Ausführungsbeispielen beschriebenen N-leitenden eigenleitenden Substrate beschränkt.The method described can be used both for P-conducting intrinsic substrates and for N-conducting intrinsic substrates Substrates are used. In the case of P-conducting intrinsically conducting substrates, the P-conducting contact zone forms one ohmic contact, while with N-conductive intrinsic substrates the P-conductive zone actually has a transition forms. In the case of the N-type substrate, the dopant concentration must be higher than that of the P-type substrate. In the case of the N-conductive substrate, the P-conductive zone should be as thin as possible, but at least as thick to prevent that the P-conductive contact zone is forward biased, whereby a charge carrier injection into the N-conductive zone occur and thereby the electrical properties of the N-conductive zone would be destroyed. The invention is therefore not on the N-conducting intrinsically conducting substrates described in connection with the exemplary embodiments limited.

030062/0686030062/0686

Claims (8)

PATENTANWÄLTE ZENZ & HELBcH · D 43OO ESSEN 1 · AM RUHRSTEIN 1 · TEL.: (O2O1) 412687 Seite " T 107PATENTANWÄLTE ZENZ & HELBcH · D 43OO ESSEN 1 · AM RUHRSTEIN 1 · TEL .: (O2O1) 412687 Page "T 107 TRW, INC.TRW, INC. PatentansprücheClaims . Halbleiterbauelement zur Anbringung an der Grund- bzw. An schlußplatte eines Schichtkörpers bzw. Schichtkörpergehäuses mit einem eigenleitenden Substrat, dadurch gekennzeichnet , daß eine Basiszone (58) und eine Emitterzone (60) durch eine epitaktische Schicht (54) von einer Kollektorzone (52) getrennt sind, daß die Kollektorzone (52) mit dem eigenleitenden Substrat (50) in Kontakt steht und daß das eigenleitende Substrat durch eutektisches Bonden mit der Grundplatte (82) verbunden ist, wobei Dotierstoffatome aus einem ein Eutektikum bildenden Material (84) etwas in das eigenleitende Material (50) eindiffundiert sind und in der Kontaktzone (86) des Halbleiterbauelements eine eutektische Verbindung gebildet ist. . Semiconductor component for attachment to the base or connection plate of a laminated body or laminated body housing with an intrinsically conductive substrate, characterized in that a base zone (58) and an emitter zone (60) separated from a collector zone (52) by an epitaxial layer (54) are that the collector zone (52) is in contact with the intrinsic substrate (50) and that the intrinsic substrate is connected to the base plate (82) by eutectic bonding, with dopant atoms from a material forming a eutectic (84) somewhat in the intrinsic substrate Material (50) have diffused in and a eutectic connection is formed in the contact zone (86) of the semiconductor component. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeich net, daß eine horizontale Trennung des aktiven Bauelements (56) durch V-Nuten (66) mit einer Tiefe von weniger als 10 ya vorgesehen ist.2. Semiconductor component according to claim 1, characterized in that a horizontal separation of the active component (56) by V-grooves (66) with a depth of less than 10 ya is provided. 3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das eigenleitende Halbleitersubstrat (50)3. Semiconductor component according to claim 1 or 2, characterized in that that the intrinsic semiconductor substrate (50) Z/ko.Z / ko. 030062/OßSg030062 / OßSg Ρ—leitendes Silizium und das ein Eutektikum bildende Material (84) ein Material mit einem P-leitenden Dotierstoff ist.Ρ — conductive silicon and that which forms a eutectic Material (84) is a material with a P-type dopant. 4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das eigenleitende Halbleitersubstrat (50) eine Leitfähigkeit im Bereich von 300 bis 50000 Ohm-cnV hat.4. Semiconductor component according to one of claims 1 to 3, characterized in that the intrinsic semiconductor substrate (50) has a conductivity in the range of 300 to 50,000 ohm-cnV. 5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Eutektikum bildende Material (84) ein Goldlot mit einem P-leitenden Dotierstoff ist.5. Semiconductor component according to one of claims 1 to 4, characterized in that the eutectic-forming material (84) is a gold solder with a P-type dopant. 6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß das Eutektikum bildende Material bordotiertes Goldlot ist.6. Semiconductor component according to claim 5, characterized in that the eutectic-forming material is boron-doped Gold solder is. 7. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß zur horizontalen Trennung bzw. Isolation des aktiven Bauelements (56) eine P-leitende Diffusionszone (72) einer Tiefe von weniger, als 10 /um vorgesehen ist.7. A semiconductor component according to claim 1, characterized in that for the horizontal separation or isolation of the active component (56) a P-conductive diffusion zone (72) a depth of less than 10 / µm is provided. 8. Verfahren zur Herstellung eines Halbleiterbauelements auf der Grund- bzw. Anschlußplatte eines Schichtkörpers bzw. eines Schichtkörpergehäuses, dadurch gekennzeichnet, daß eine Kollektorzone (52) mit einem eigenleitenden Halbleitersubstrat (50) in Kontakt gebracht, über der Kollektorzone (52) und dem Substrat (50) eine epitaktische Schicht (54) aufgebaut, in der epitaktischen Schicht (54) nahe der Kollektorzone (52) eine Emitterzone (60) und eine Basiszone (58) gebildet werden, daß ein ein Eutektikum bildendes dotiertes Material (84) auf der Oberfläche der Basisplatte (82) des Schichtkörpers bzw. Schichtkörpergehäuses aufgebracht wird und schließlich die Basisplatte und das eigenleitende Substrat unter Kontakt miteinander auf eine so hohe 8. A method for producing a semiconductor component on the base plate or connection plate of a laminated body or a laminated body housing, characterized in that a collector zone (52) with an intrinsically conductive semiconductor substrate (50) brought into contact, an epitaxial layer over the collector zone (52) and the substrate (50) (54) built up, in the epitaxial layer (54) near the collector zone (52) an emitter zone (60) and a base zone (58) are formed that a eutectic forming doped material (84) on the surface of the base plate (82) of the laminated body or laminated body housing is applied and finally the base plate and the intrinsically conductive substrate in contact with one another to such a high level 030062/0666030062/0666 Temperatur gebracht werden, daß ein Eutektikum gebildet und. ein Teil der Dotierstoffatome in das eigenleitende Substrat eindiffundiert wird, so daß die Kontaktzone (86) des Substrats gleichzeitig mit einer eutektischen Verbindung zwischen dem Substrat (50) und der Basisplatte (82) gebildet wird.Be brought to temperature that a eutectic is formed and. some of the dopant atoms are diffused into the intrinsically conductive substrate, so that the contact zone (86) of the substrate is formed simultaneously with a eutectic connection between the substrate (50) and the base plate (82). 030062/0666030062/0666
DE19803021102 1979-06-11 1980-06-04 HIGH-FREQUENCY HIGH-PERFORMANCE SEMICONDUCTOR COMPONENT WITH A P-I-N SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF Withdrawn DE3021102A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US4734079A 1979-06-11 1979-06-11

Publications (1)

Publication Number Publication Date
DE3021102A1 true DE3021102A1 (en) 1981-01-08

Family

ID=21948401

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803021102 Withdrawn DE3021102A1 (en) 1979-06-11 1980-06-04 HIGH-FREQUENCY HIGH-PERFORMANCE SEMICONDUCTOR COMPONENT WITH A P-I-N SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF

Country Status (5)

Country Link
JP (1) JPS568844A (en)
DE (1) DE3021102A1 (en)
FR (1) FR2458906A1 (en)
GB (1) GB2051475A (en)
NL (1) NL8003057A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433727A (en) * 1981-06-19 1984-02-28 Marathon Oil Company Oil recovery process
JPS58103541A (en) * 1981-12-16 1983-06-20 Toa Nenryo Kogyo Kk Padiation-resistant polyolefin composition
DE3632943A1 (en) * 1986-09-27 1988-03-31 Bosch Gmbh Robert HIGH-FREQUENCY POWER TRANSISTOR IN BIPOLAR EPITAXIAL TECHNOLOGY
US6814265B2 (en) * 2003-03-06 2004-11-09 Alcon, Inc. Device for dispensing fluid medicine

Also Published As

Publication number Publication date
GB2051475A (en) 1981-01-14
NL8003057A (en) 1980-12-15
JPS568844A (en) 1981-01-29
FR2458906A1 (en) 1981-01-02

Similar Documents

Publication Publication Date Title
DE1789206C3 (en) Field effect transistor
DE2837028A1 (en) INTEGRATED SEMI-CONDUCTOR CIRCUIT
DE2901193A1 (en) SEMI-CONDUCTOR ARRANGEMENT
DE2242026A1 (en) MIS FIELD EFFECT TRANSISTOR
DE1127488B (en) Semiconductor device made of silicon or germanium and process for their manufacture
DE1931949A1 (en) Manufacture of semiconductor devices
DE1764155C3 (en) Method for producing a semiconductor component from a silicon body
DE1151323B (en) Semiconductor component with a disk-shaped semiconductor body with at least one plateau-like elevation and method for its production
DE2920108A1 (en) SEMI-CONDUCTOR ARRANGEMENT WITH A NUMBER OF PHOTO-SENSITIVE CELLS CONNECTED IN A SERIES
DE1903870A1 (en) Process for producing monolithic semiconductor devices
DE10324751B4 (en) Method for producing a semiconductor structure with a semiconductor substrate and semiconductor structure produced by this method
DE3021102A1 (en) HIGH-FREQUENCY HIGH-PERFORMANCE SEMICONDUCTOR COMPONENT WITH A P-I-N SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
DE19801313C2 (en) FET with source-substrate connection
DE1297762B (en) Junction field effect transistor
EP0174686A2 (en) Semiconductor temperature sensor
DE69737211T2 (en) INTEGRATED MICROWAVE CIRCUITS AND METHOD OF MANUFACTURING THE SAME
DE1950478A1 (en) Semiconductor component with controllable capacitance
DE2403816C3 (en) Semiconductor device and method for its manufacture
DE60024784T2 (en) FIELD EMISSION DEVICE
DE1805261A1 (en) Temperature compensated reference diode and method of making the same
DE2209534A1 (en) Micro-alloy epitaxial varactor and method for its manufacture
DE69838794T2 (en) METHOD FOR PRODUCING A POWER BIPOLAR TRANSISTOR
DE2064084A1 (en) Schottky barrier transistor
DE2143027A1 (en) Holder for a semiconductor component or the like
DE1489251B1 (en) CONTROLLABLE SEMI-CONDUCTOR RECTIFIER

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee