DE3014488A1 - SEMICONDUCTOR ARRANGEMENTS - Google Patents
SEMICONDUCTOR ARRANGEMENTSInfo
- Publication number
- DE3014488A1 DE3014488A1 DE19803014488 DE3014488A DE3014488A1 DE 3014488 A1 DE3014488 A1 DE 3014488A1 DE 19803014488 DE19803014488 DE 19803014488 DE 3014488 A DE3014488 A DE 3014488A DE 3014488 A1 DE3014488 A1 DE 3014488A1
- Authority
- DE
- Germany
- Prior art keywords
- passivation layer
- layer
- junction
- area
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000002161 passivation Methods 0.000 claims description 46
- 230000002441 reversible effect Effects 0.000 claims description 19
- 239000011521 glass Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229920003002 synthetic resin Polymers 0.000 claims description 8
- 239000000057 synthetic resin Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 150000004770 chalcogenides Chemical class 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 113
- 230000007704 transition Effects 0.000 description 23
- 230000000903 blocking effect Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- LYKJEJVAXSGWAJ-UHFFFAOYSA-N compactone Natural products CC1(C)CCCC2(C)C1CC(=O)C3(O)CC(C)(CCC23)C=C LYKJEJVAXSGWAJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- WIKSRXFQIZQFEH-UHFFFAOYSA-N [Cu].[Pb] Chemical compound [Cu].[Pb] WIKSRXFQIZQFEH-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001652 electrophoretic deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
PHB 32652 -f 3=4.80PHB 32652 -f 3 = 4.80
Halbleiteranordnungen.Semiconductor arrangements.
Die Erfindung bezieht sich auf Halbleiteranordnungen, z.B. Gleichrichterdioden, Transistoren und Thyristoren, mit einem pn-Ubergang, der unter Sperrvorspannung in mindestens einem Betriebsmodus der Anordnung betrieben wird.The invention relates to semiconductor arrangements, e.g. rectifier diodes, transistors and thyristors, with a pn junction that is reverse biased is operated in at least one operating mode of the arrangement.
Viele Arten Halbleiteranordnungen sind bekannt, die einen Halbleiterkörper enthalten, der ein Gebiet vom einen Leitungstyp, das an eine Hauprflache des genannten Körpers grenzt, und eine höher dotierte Zone vom entgegengesetzten Leitungstyp besitzt, die ebenfalls an die genannte Hauptfläche grenzt und mit dem genannten Gebiet einen pn-Ubergang bildet, der an der genannten Hauptfläche endet und unter Sperrvorspannung in mindestens einem Betriebsmodus der Anordnung betrieben wird. Auf der genannten Hauptfläche bedeckt eine Passivierungsschicht sowohl das ganze Ende des genannten pn-Ubergangs an der Hauptfläche als auch die benachbarten Teile des genannten Gebietes und der genannten Zone. Auch kann die Passivierungsschicht bekanntlich aus einem elektrisch isolierenden Material bestehen, das beim Betrieb im genannten einen Modus elektrische Ladung der gleichen Polarität wie der Leitungstyp des genannten Gebiets enthält. Vorzugsweise enthält eine Passivierungsschicht eine derartige Ladung, wenn die Schicht während der Herstellung der Anordnung angebracht wird. Die Anmelderin hat jedoch gefunden, dass beim Betrieb der Anordnung im Sperrvorspannungsmodus des pn-Ubergangs eine solche Ladung sich in der Passivierungsschicht anhäufen kann, sogar wenn die während der Herstellung angebrachte Psssivierungsschicht ursprünglich elektrisch neutral war.Many types of semiconductor devices are known which include a semiconductor body having a region of the a type of conduction that is connected to a main surface of said Body borders, and has a more highly doped zone of the opposite conductivity type, which is also connected to the named main surface and forms a pn junction with the named area, which at the named main surface ends and is operated under reverse bias in at least one operating mode of the arrangement. On the A passivation layer covers both the entire end of the said pn junction at the aforementioned main surface Main area as well as the neighboring parts of the named area and the named zone. The passivation layer is known to consist of an electrically insulating material that is used when operating in said one Mode contains electrical charge of the same polarity as the conductivity type of the said area. Preferably a passivation layer contains such a charge if the layer is used during manufacture of the device is attached. However, the applicant has found that when the arrangement is operated in the reverse bias mode of the pn junction, such a charge can accumulate in the passivation layer, even if the The passivation layer applied during manufacture was originally electrically neutral.
Eine eine solche Ladung enthaltende Passivierungsschicht vergrössert die Durchschlagspannung des pn-Ubergangs , weil die Ladung in der Schicht die NeigungA passivation layer containing such a charge increases the breakdown voltage of the pn junction because the charge in the layer has the slope
030044/0782030044/0782
PHB 32652 · 2T 3.^.80PHB 32652 · 2T 3. ^. 80
hat, an der Hauptfläche die rings um den Übergang unter Sperrvorspannung gebildete'Verarmungsschicht zu erweitern, und weiter die Neigung hat, die Krümmung dieser Vei>armungsschicht herabzusetzen. Beim Fehlen dieser aufgeladenen Schicht kann der Effekt von Ladungszuständen an der Hauptfläche die Verarmungsschicht in der Nähe der Oberfläche im Vergleich zu ihrer Breite im Halbleiterkörper erheblich verschmälern, so dass Durchschlag des Übergangs in der Nähe der Oberfläche und bei einer Sperrspannung auftritt, die niedriger als die Sperrspannung ist, die beim Durchschlag in der Masse des Halbleiterkörpers auftreten würde.has, on the main surface the one around the transition below Reverse bias formed 'depletion layer to expand, and furthermore has the tendency, the curvature of this reinforcement layer to belittle. In the absence of this charged layer, the effect of states of charge on the Main area the depletion layer near the surface considerably narrowing compared to their width in the semiconductor body, so that breakdown of the transition occurs near the surface and at a reverse voltage that is lower than the reverse voltage that would occur in the event of a breakdown in the bulk of the semiconductor body.
Die Anmelderin hat aber gefunden, dass die Stabilität des Übergangs beim Sperren von Sperrspannungen während längerer Zeit und/oder bei einer hohen Temperatur des Übergangs manchmal beeinträchtigt werden kann; wenn somit die Anordnung einem Versuch in bezug auf ihre Gleichspannungssperrfähigkeit während z.B. 1000 Stunden bei einer Sperrvorspannung von 5OO V und einer Temperatur des Übergangs von 125 C unterworfen wird, kann der Sperrleckstrom über dem Übergang während des Versuchs auf einen unzulässig hohen ¥ert zunehmen. Eine solche Unstabilität tritt insbesondere, aber nicht ausschliesslich auf, wenn der Körper der Anordnung in Kunstharz eingekapselt wird, das die aufgeladene Passivierungsschicht bedeckt. Der Mechanismus, der diese Unstabilität herbeiführt, lässt sich nicht genau erklären. Die Passivierungsschicht hat die Neigung, polarisiert zu werden, wenn der übergang in der Sperrichtung vorgespannt wird, so dass der Sperrleckstrom, der in der Verarmungsschicht erzeugt wird, zunimmt. Diese Neigung scheint durch Wanderung und Anhäufung von Ionen im Kunstharz unter dem Einfluss des angelegten elektrischen Feldes vergrössert zu werden. In gewissen Fällen stellt sich heraus, dass dadurch sogar der Leitungstyp des daunterliegenden Oberflächenteiles des Gebietes vom einen Leitungstyp umgekehrt werden kann. Eine derartige Umkehr des Leitungstyps kann gleichsam den pn-Ubergang.-zu dem Rand des Körpers erweitern und diesesHowever, the applicant has found that the stability of the transition when blocking blocking voltages can sometimes be adversely affected during prolonged time and / or at a high temperature of the transition; if thus the arrangement is subject to a test of its DC blocking capability for, for example, 1000 hours at a reverse bias of 500 V and a temperature is subjected to the transition of 125 C, the reverse leakage current across the transition can be reduced to a unacceptably high ¥ er increase. Such instability occurs particularly, but not exclusively, when the body of the assembly is encapsulated in synthetic resin that covers the charged passivation layer. The mechanism that creates this instability cannot be explained exactly. The passivation layer has a tendency to become polarized when the transition occurs is reverse biased so that the reverse leakage current generated in the depletion layer increases. This tendency appears due to migration and accumulation of ions in the synthetic resin under the influence of the applied electric field to be increased. In certain cases it turns out that even the Conduction type of the underlying surface part of the area can be reversed from one conduction type. One Such a reversal of the conductivity type can, as it were, extend the pn junction to the edge of the body and this
030044/0782030044/0782
3QU4883QU488
PHB 32652 ' =3" 3.^.80PHB 32652 '= 3 "3. ^. 80
Gebiet kann elektrisch unstabil sein.Area can be electrically unstable.
Nach der Erfindung 'ist eine Halbleiteranordnung mit einem Halbleiterkörper, der ein Gebiet vom einen Lei — tungstyp, das an eine Hauptfläche des genannten Körpers grenzt, und eine höher dotierte Zone vom entgegengesetzten Leitungstyp enthält, die ebenfalls an die genannte Hauptfläche grenzt und mit dem genannten Gebiet einen pn-Ubergang bildet,der an der genannten Hauptfläche endet und unter Sperrvorspannung in mindestens einem Betriebs— modus der Anordnung betrieben wird, wobei eine erste Passivierungsschicht auf der genannten Hauptfläche liegt und sowohl das ganze Ende des genannten pn-Ubergangs an der genannten Hauptfläche als auch die benachbarten Teile des genannten Gebietes und der genannten Zone bedeckt, und wobei diese erste Schicht aus einem elektrisch isolierenden Material besteht, das wenigstens beim Betrieb im genannten einen Modus elektrische Ladung der gleichen Polarität wie der Leitungstyp des genannten Gebietes enthält, dadurch gekennzeichnet, dass eine zweite Passivierungsschicht auf der genannten Hauptfläche an einen Teil des genannten Gebietes grenzt, der in einem gewissen Abstand von dem Ende des genannten pn-Ubergangs liegt und sich lateral rings um das ganze Ende des genannten pn—Übergangs an der genannten Oberfläche erstreckt, wobei die genannte zweite Passivierungsschicht aus einem halbiso— lierenden Material besteht, das in genügendem Masse leitend ist, um die Oberfläche des darunterliegenden Teiles des genannten Gebietes gegen Effekte einer etwaigen äusseren elektrischen Ladung abzuschirmen= Solche Halbleiteranordnungen nach der Erfindung weise eine vorteilhafte Kombination von Passivierungsschichten aufj die erste Passivierungsschicht mit der elektrischen Ladung kann die Durchschlagspannung des pn-Ubergangs, wie bei bekannten Anordnungen, vergrossern, während die zweite Passivierungsschicht, die ein wenig leitend ist und in einem gewissen Abstand von dem Ende des pn-Übergangs liegt, dazu beiträgt, die Sperrkennlinie des Übergangs zu stabilisieren. Da die zweite Passivie-According to the invention 'is a semiconductor arrangement with a semiconductor body, which covers a region from a line - type, which is attached to a major surface of said body adjoins, and contains a more highly doped zone of the opposite conductivity type, which is also connected to said The main area is adjacent and forms a pn junction with the area mentioned, which ends at the main area mentioned and is operated with reverse bias in at least one operating mode of the arrangement, wherein a first passivation layer lies on the said main surface and both the entire end of the said pn junction on the said main area as well as the neighboring parts of said area and said zone, and wherein this first layer consists of an electrically insulating material, which at least during operation in said contains a mode of electrical charge of the same polarity as the conductivity type of the area mentioned, characterized in that a second passivation layer on the named main area borders on a part of the named area, which is at a certain distance from the end of said pn junction and extends laterally around the entire end of said pn junction extends on said surface, said second passivation layer being made of a semi-insulated lating material is made, which is conductive enough to the surface of the underlying part of the area mentioned to shield against the effects of any external electrical charge = Such semiconductor arrangements according to the invention have an advantageous combination of passivation layers on the first passivation layer with the electrical charge can be the breakdown voltage of the pn junction, as with known arrangements, while the second passivation layer enlarges that a little is conductive and is at a certain distance from the end of the pn junction, contributes to the blocking characteristic stabilize the transition. Since the second passive
030044/0782030044/0782
PHB 32652 - K 3.^.80PHB 32652 - K 3. ^. 80
rungsschicht ein wenig leitend ist, kann sie diesen unterliegenden Teil des genannten Gebietes gegen eine etwaige elektrische Ladung in darüberliegenden Materialien (z.B. einer Umhüllung aus Kunstharz) abschirmen und Xnversion des Leitungstyps des darunterliegenden Teiles des genannten Gebietes in der Nähe der Oberfläche verhindern. Auch wegen ihres nur ein wenig leitenden Charakters kann die zweite Passivierungsschicht das laterale elektrische Feld in dem unterliegenden Teil des Gebietes dadurch herabsetzen, dass die Spannung, die zu diesem Teil im Sperr-Vorspannungsbetrieb des Übergangs gehört, allmählich und gleichmässig herabgesetzt wird.layer is a little conductive, it may be subject to it Part of the mentioned area against any electrical charge in overlying materials (e.g. a sheath made of synthetic resin) and Xnversion of the conduction type of the underlying part of the in the vicinity of the surface. Also because of its only slightly guiding character the second passivation layer reduce the lateral electric field in the underlying part of the area by that the voltage associated with this part in the reverse-biasing operation of the junction is gradual and is reduced evenly.
Vorzugsweise erstreckt sich eine Isolierschicht über der genannten zweiten Aktivierungsschicht, um die darunterliegende zweite Passivierungsschicht zu schützen und so die Passivierung der Halbleiteroberfläche zu ver— grössern. Eine solche Schutzschicht kann auf der genannten zweiten Passivierungsschicht abgelagert oder kann sogar aus der genannten zweiten Passivierungsschicht z.B.Preferably, an insulating layer extends over said second activation layer in order to achieve the to protect the second passivation layer underneath and thus to reduce the passivation of the semiconductor surface. increase. Such a protective layer can be on the said second passivation layer or may even consist of said second passivation layer e.g.
durch Oxidation ihrer Oberfläche gebildet werden. Ein ete waiger Ladungsinhalt der Schutzschicht braucht wegen des Abschirmungseffekts der zweiten Passivierungsschicht keine Probleme zu ergeben. So kann die erste Passivierungsschicht auch als diese Schutzschicht wirken, dadurch, dass sie sich auf und über der zweiten Passivierungsschicht erstreckt. Eine solche Struktur lässt sich besonders einfach herstellen.are formed by oxidation of their surface. One ete Due to the shielding effect of the second passivation layer, there is no need for any amount of charge in the protective layer Problems arise. So can the first passivation layer also act as this protective layer by being on and above the second passivation layer extends. Such a structure can be produced particularly easily.
TJm hohe Durchschlagspannungen zu erhalten, ist die genannte Hauptfläche vorzugsweise eine nichtplanare Oberfläche mit einem Mesateil, an den die genannte Zone grenzt, so dass der genannte pn-übergang ein nahezu flacher Übergang ist, der an den Seitenwänden des Mesateils endet, die mit der genannten ersten Passivierungsschicht überzogen sind. Eine Anordnung mit einer derartigen Mesastruktur ist weiter nach der Erfindung dadurch gekennzeichnet, dass die zweite Passivierungsschicht an einen Oberflächenteil des genannten Gebietes grenzt, der sich·lateral rings um den Mesateil erstreckt.In order to obtain high breakdown voltages, said major surface is preferably a non-planar one Surface with a mesa part to which the named zone borders, so that the named pn junction is almost a flat transition is the one on the side walls of the mesa part ends, which are coated with said first passivation layer. An arrangement with such a Mesa structure is further characterized according to the invention in that the second passivation layer is on a surface part of said area borders, which extends laterally around the mesa part.
030044/0782030044/0782
PHB 32652 J? 3-4.80PHB 32652 J? 3-4.80
Einige Ausführungg.formen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen;Some embodiments of the invention are shown in the drawings and are described in more detail below. Show it;
Fig. 1 eine Draufsicht auf eine Halfcleiteran— Ordnung nach der Erfindung,1 shows a plan view of a half ladder arrangement according to the invention,
Fig. 2 einen Querschnitt durch einen Teil eines Beispiels der Anordnung nach Fig. 1 längs der Linie H-II in Fig. 1 ,Fig. 2 is a cross-section through part of an example of the arrangement of Fig. 1 along the line H-II in Fig. 1,
Fig. 3 teilweise perspektivisch und teilweise im Schnitt einen Thyristor nach der Erfindung, und3 shows, partly in perspective and partly in section, a thyristor according to the invention, and
Fig. 4 einen Querschnitt gleich dem nach Fig. 2, aber durch eine andere Halbleiteranordnung nach der Erfindung,FIG. 4 shows a cross section similar to that of FIG. 2, but through a different semiconductor arrangement according to FIG Invention,
Es sei bemerkt, dass die Figuren nicht massstäblich gezeichnet sind und die relativen Abmessungen einiger Teile dieser Figuren der Einfachheit und Deutlichkeit halber insbesondere in den Querschnitten vergrössert oder verkleinert dargestellt sind. In den verschiedenen Figuren werden mit denselben Bezugsziffern nicht nur dieselben Teile derselben Anordnung, sondern auch entsprechende Teile verschiedener Anordnungen bezeichnet .It should be noted that the figures and the relative dimensions are not drawn to scale some parts of these figures are enlarged for the sake of simplicity and clarity, in particular in the cross-sections or are shown reduced in size. The same reference numbers are used in the various figures denotes not only the same parts of the same assembly, but also corresponding parts of different assemblies .
Der Halbleiteranordnungstyp, der in den Figuren 1 und 2 dargestellt ist, enthält einen einkristallinen Siliziumhalbleiterkörper 1 mit einem Gebiet 2 vom einen Leitungstyp (η-Typ im Beispiel nach Fig. 2), das an seine obere Hauptfläche 3 grenzt. Eine höher dotierte Zone 4 vom entgegengesetzten Leitungstyp (p—Typ im Beispiel nach Fig. 2) grenzt ebenfalls an die Oberfläche 3 und bildet mit dem Gebiet 2 einen pn-übergang 5> der an der Oberfläche 3 in einer geschlossenen Figur endet, die. durch eine strichpunktierte Linie in Fig. 1 angedeutet ist. Der Übergang 5 wird unter Sperrvorspannung in mindestens einem Betriebsmodus der Anordnung betrieben. Wie nachstehend im Detail noch beschrieben werden wird, kann der pnübergang 5 der Fig. 1 z.B. der gleichrichtende Übergang einer Leistungsgleichrichterdiode oder der Basis-Kollektor-Übergang eines Leistungstransistors oder z.B. einerThe type of semiconductor device shown in the figures 1 and 2, contains a monocrystalline silicon semiconductor body 1 with a region 2 from one Line type (η type in the example according to FIG. 2), which is adjacent to its upper main surface 3. A more highly doped zone 4 of the opposite conductivity type (p-type in the example according to FIG. 2) also adjoins the surface 3 and forms with area 2 a pn junction 5> that on the surface 3 ends in a closed figure that. by a dot-dash line in Fig. 1 is indicated. The junction 5 is reverse biased in at least one Operating mode of the arrangement operated. As will be described in detail below, the pn junction 5 of Fig. 1, for example, the rectifying junction of a power rectifier diode or the base-collector junction a power transistor or e.g. a
030044/0782030044/0782
PHB 32652 ' -6" 3-^.80PHB 32652 '-6 "3 - ^. 80
der Sperrübergänge eines Thyristors sein.be the blocking junctions of a thyristor.
Eine erste Passivierungsschicht 10 liegt auf der Oberfläche 3 und bedeckt sowohl das ganze Ende des Übergangs 5 an der Oberfläche 3 als auch die benachbarten Teile des Gebietes 2 und der Zone 4. Diese Schicht 10 ist in der Draufsicht nach Fig. 1 durch Schraffuren zwischen ihrem Innenrand, der durch die Linie 11 angedeutet ist, und ihrem Aussenrand angegeben, der nahezu mit dem Aussenrand des Körpers 1 im vorliegenden Beispiel zusammenfällt. Die Schicht 10 besteht aus einem elektrisch isolierenden Material, das elektrische Ladung der gleichen Polarität wie der Leitungstyp des Gebietes 2 enthält wodurch die Durchschlagspannung des Übergangs 5 vergrössert wird. Im Beispiel nach Fig. 2, in dem das Gebiet 2 η-leitend ist, enthält die Schicht 10 negative elektrische Ladung und kann aus Glas, z.B. aus einem Glas bestehen, das von Innotech Corporation U.S.A. unter dem Handelswarenzeichen IP 820 vertrieben wird. Die Schicht 10 kann auf bekannte Weise unter Verwendung elektrophoretischer Ablagerung oder eines sogenannten Abrakelverfahrens gebildet werden.A first passivation layer 10 lies on the surface 3 and covers both the entire end of the transition 5 on the surface 3 and the adjacent parts of the area 2 and the zone 4. This layer 10 is in the plan view of FIG Inner edge, which is indicated by the line 11, and its outer edge is indicated, which almost coincides with the outer edge of the body 1 in the present example. The layer 10 consists of an electrically insulating material which contains electrical charge of the same polarity as the conductivity type of the region 2, whereby the breakdown voltage of the junction 5 is increased. In the example according to FIG. 2, in which the region 2 is η-conductive, the layer 10 contains negative electrical charge and can consist of glass, for example a glass sold by Innotech Corporation USA under the trade mark IP 820. The layer 10 can be formed in a known manner using electrophoretic deposition or a so-called doctor blade process.
Eine zweite Passivierungsschicht 12 auf der Oberfläche 3 grenzt an einen Teil des Gebietes 2, der in einem gewissen Abstand von dem Ende des Übergangs 5 liegt und sich lateral rings um das ganze Ende des Übergangs 5 an der Oberfläche 3 erstreckt. Diese Schicht 12 ist in der Draufsicht nach Fig. 1 durch Schraffuren quer zu denen der Schicht 10 angegeben. Der Innenrand der Schicht 12 (der photolithographisch definiert wird) ist durch die Linie 13 angegeben, während ihr Aussenrand nahezu mit dem Aussenrand des Körpers 1 zusammenfällt.A second passivation layer 12 on the surface 3 is adjacent to a part of the area 2, which is located at a certain distance from the end of the transition 5 and laterally around the entire end of the transition n 5 a of the surface 3 extends. This layer 12 is indicated in the plan view according to FIG. 1 by hatching transverse to those of the layer 10. The inner edge of the layer 12 (which is defined photolithographically) is indicated by the line 13, while its outer edge almost coincides with the outer edge of the body 1.
Die Schicht 12 besteht aus einem halbisolierenden Material, das auf der Hauptfläche abgelagert wird und in genügendem Masse leitend ist, um die Oberfläche des darunterliegenden Teiles des Gebietes 2 gegen äussere elektrische Felder abzuschirmen und die Inversion des Leitungstyps dieses unterliegenden Teiles in der Nähe der Oberfläche 3 zu verhindern. Zu diesem Zweck wird dasLayer 12 consists of a semi-insulating material which is deposited on the main surface and which is sufficiently conductive to shield the surface of the underlying part of region 2 from external electric fields and the inversion of the conductivity type of this underlying part near surface 3 z u prevent. For this purpose, the
03Q0U/078203Q0U / 0782
30U48830U488
PHB 32652 ·Τ 3.4.8οPHB 32652 Τ 3.4.8ο
Material der Schicht 12 im allgemeinen derart gewählt,The material of the layer 12 is generally chosen such that
dass ein spezifischer Widerstand zwischen nahezu 10 und 10 .Ω. .cm erhalten wird.that a specific resistance between almost 10 and 10 .Ω. .cm is obtained.
Verschiedene Materialien können für die halbisolierende Schicht 12 verwendet werden, z.B. ein Chalkogenidmaterial oder mit Sauerstoff dotiertes polykristal— lines Silizium. Geeignete Chalkogenidmaterialien für die Schicht 12 sind im Aufsatz von Smeets et al in Journal of Electrochemical Society, Solid-State Science and Technology, September 1977» S0 1^58 und 1459 beschrieben. Die Bildung mit Sauerstoff dotierten polykristallinen Siliziums ist in z.B. der britischen Patentschrift (GE) 1„496.814. Für den Anordnungstyp nach den Figuren 1 und beschrieben liegt der Sauerstoffgehalt der polykristallinen Siliziumschicht 12 im allgemeinen zwischen 10 und kO At.^ und z.B. zwischen nahezu 20 und 25 At.^. In gewissen Fällen kann es sogar möglich sein, z.B. undotiertes polykristallines Silizium (das einen spezifischen Widerstand von nahezu 10 SX .cm aufweisen kann) für die Schicht 12 zu verwenden. Vor der Anbringung der Schicht 12 aus halbisolierendem Material kann ein Ammoniak und Wasserstoffperoxid enthaltendes Bad zur Vorbereitung der Oberfläche 3 für diese Ablagerung verwendet werden.Various materials can be used for the semi-insulating layer 12, for example a chalcogenide material or polycrystalline silicon doped with oxygen. Suitable chalcogenide materials for layer 12 are in the paper by Smeets et al in Journal of Electrochemical Society, Solid State Technology, September 1977, "S 0 1 ^ 58 and 1459 described. The formation of polycrystalline silicon doped with oxygen is described in, for example, British patent specification (GE) 1,496,814. For the type of arrangement according to FIGS . 1 and described, the oxygen content of the polycrystalline silicon layer 12 is generally between 10 and kO At. ^ And, for example, between almost 20 and 25 At. ^. In certain cases it may even be possible, for example, to use undoped polycrystalline silicon (which can have a specific resistance of almost 10 SX .cm) for the layer 12. Before applying the layer 12 of semi-insulating material, a bath containing ammonia and hydrogen peroxide can be used to prepare the surface 3 for this deposition.
Wie im Beispiel nach Fig. 2 dargestellt ist, idt die Hauptfläche 3 des"Körpers 1 eine nichtplanare Oberfläche mit einem Mesateil 23s der an die Zone k grenzt. Eine derartige nichtplanare Oberfläche 3 kann unter Verwendung einer bekannten Mesaätztechnik erhalten werden, durch die der Körper örtlich bis zu einer T±efe geätzt wird, die grosser als die des Übergangs 5 ist. Der pn-Ubergang 5 ist ein nahezu flacher Übergang, der an den Seitenwänden des Mesateiles 23 endet, und diese Seitenwände sind mit der ersten Passivierungsschicht 10 überzogen. Die halbisolierende zweite Passivierungsschicht 12,grenzt an einen Oberflächenteil des Gebietes 2, der in einem gewissen Abstand von dem Mesateil 23 liegt und sich lateral rings um den Mesateil 23 erstreckt. Diese Kombination der ersten und der zweiten PassivierungsschichtAs shown in the example according to FIG. 2, the main surface 3 of the "body 1" is a non-planar surface with a mesa part 23 s which adjoins the zone k . Such a non-planar surface 3 can be obtained using a known mesa-etching technique by which the The body is locally etched to a depth which is larger than that of the transition 5. The pn transition 5 is an almost flat transition which ends at the side walls of the mesa part 23, and these side walls are coated with the first passivation layer 10 The semi-insulating second passivation layer 12 adjoins a surface part of the region 2, which lies at a certain distance from the mesa part 23 and extends laterally around the mesa part 23. This combination of the first and second passivation layers
Q30GU/0782Q30GU / 0782
30U48830U488
PHB 32652 " *f 3.4.80PHB 32652 " * f 3.4.80
Λ0Λ0
und 12 In einer Mesastruktur ermöglicht es, hohe Durch-Schlagspannungen für den Übergang 5 zu erhalten.and 12 In a mesa structure it enables high breakdown voltages for transition 5 to get.
In der Anordnung nach Fig. 2 ist der Halbleiterkörper 1 auf einem Metallträger 20 montiert, der z.B.In the arrangement according to Fig. 2, the semiconductor body 1 is mounted on a metal support 20, e.g.
einen Teil eines Kupfer—Blei—Kammes bilden kann. Der Metallträger 20 bildet eine elektrische Verbindung mit einer hochdotierten Halbleiterschicht 22, die zwischen dem n—leitenden Gebiet 2 und der unteren Hauptfläche 24 des Körpers 1 vorhanden ist. Eine Elektrode 25» die z.B.can form part of a copper-lead comb. The metal support 20 forms an electrical connection with a highly doped semiconductor layer 22, which is between the n-conductive region 2 and the lower main surface 24 of the body 1 is present. An electrode 25 'e.g.
eine Aluminiumschicht sein kann, kontaktiert die Zone 4 an der Oberseite des Mesateils 23. Der Körper 1 ist auf dem Träger 20 in Kunstharz 26 eingekapselt, das eine An— ordnungsumhüllung bildet, die die Passivierungsschichten 10 und 12 und den ganzen verbleibenden Teil der Spitze und der Seiten des Körpers der Anordnung bedeckt.may be an aluminum layer contacts the zone 4 at the top of the mesa part 23. The body 1 is encapsulated on the carrier 20 in synthetic resin 26 , which forms an assembly envelope, the passivation layers 10 and 12 and the whole remaining part of the tip and the sides of the body of the assembly covered.
Die halbisolierende Schicht 12 schirmt den darunterliegenden Teil des Gebietes 2 gegen die Effekte induzierter Ladung und wandernder Ladung im Kunstharz 26 und gegen eine etwaige Ladungspolarisation und andere Ladungseffekte des darüberliegenden Teiles der Schicht 10 ab. Auf diese Weise stabilisiert sie die Sperrfähigkeit des Übergangs 5 in der Sperrichtung, sogar wenn er während längerer Zeit und bei einer hohen Temperatur in der Sperrichtung vorgespannt ist. Ausserdem endet, wenn gegebenenfalls eine Inversion des Leitungstyps der Oberfläche des Gebietes 2 zwischen der Schicht 12 und dem Ende des Übergangs 5 stattfindet, die gebildete Inversionsschicht allmählich und gleichmässig unter der Schiebt 12. So wird eine solche Inversionsschicht gleichmässig unterbrochen, ohne dass eine örtliche Erhöhung der Dotierung des η-leitenden Gebietes 2 erforderlich ist. Dies ist ein weiterer nach der Erfindung erhaltener Vorteil, weil eine solche örtliche Erhöhung der Dotierung die zusätzliche Anbringung einer hochdotierten η-leitenden Zone (n ) jenseits des TJmfangs der Verarmungsschicht 15 erfordern und abrupt eine etwaige p—leitende Inversionsschicht an einer hochdotierten η -Grenze enden würde, so dass, wenn die Oberfläche stark in ρ invertiert werdenThe semi-insulating layer 12 shields the underlying part of the area 2 from the effects of induced charge and migrating charge in the synthetic resin 26 and from any charge polarization and other charge effects of the overlying part of the layer 10. In this way, it stabilizes the blocking ability of the junction 5 in the blocking direction, even if it is biased in the blocking direction for a long time and at a high temperature. In addition, if there is an inversion of the conduction type of the surface of the area 2 between the layer 12 and the end of the transition 5, the formed inversion layer ends gradually and evenly under the slide 12. Such an inversion layer is evenly interrupted without a local increase the doping of the η-conductive region 2 is required. This is a further advantage obtained according to the invention, because such a local increase in doping requires the additional attachment of a highly doped η-conductive zone (s) beyond the circumference of the depletion layer 15 and, abruptly, a possible p-conductive inversion layer at a highly doped η-boundary would end up so that if the surface would be strongly inverted in ρ
030044/0782030044/0782
PHB 32652 Jf 3.^.80PHB 32652 Jf 3. ^. 80
würde, die erhaltene η /ρ -Ubergangserweiterung des Übergangs 5 eine niedrige Durchschlagspannung aufweisen würde.would, the η / ρ transition expansion of the transition 5 obtained would have a low breakdown voltage would.
Vorzugsweise liegt der Innenrand der Schicht 12 in einem Abstand von dem Ende des Übergangs 5» der nahezu der maximalen Ausbreitung der Verarmungsschicht entlang der Oberfläche 3 vor dem Durchschlag des Übergangs 5 entspricht. Auf diese Weise wird eine kompakte Struktur erhalten, ohne dass die Ausbreitung der Verarmungsschicht durch das Vorhandensein der Schicht 12 beschränkt wird.The inner edge of the layer 12 is preferably at a distance from the end of the transition 5 »the almost the maximum spread of the depletion layer along the surface 3 before the breakdown of the transition 5 corresponds. This way it becomes a compact one Structure obtained without the presence of the layer 12 restricting the expansion of the depletion layer will.
Die Anordnung nach Fig. 2 kann z.B. eine Gleichrichterdiode mit einer Umhüllung aus gepresstem Kunststoff sein. In diesem Falle ist das Gebiet 2 typisch ein Substrat mit hohem spezifischem Widerstand, in dem die höher dotierte Zone k und die Schicht 22 durch Diffusion von Akzeptor- bzw. Donatordotierungen gebildet werden. Die Elektrode 25 kann die Zone k über ein Fenster kontaktieren, das durch den ganzen Innenrand der Glas— schicht 10 definiert wird. Ein Beispiel einer derartigen von der Anmelderin hergestelltem Diode wies die folgenden Abmessungen und Dotierungen auf: Das Gebiet 2 wies eine Dicke und einen spezifischen Widerstand von 90/um bzw. ko SX .cm auf; die Zone k und die Schicht 22 wiesen Dicken von 50 bzw. 70 /um und Oberflächendotierungskonzentrationen von 10 Boratomen/cm bzw. 10 Phosphor— atomen/cm auf. Die Teile der Vertiefung die den Mesateil 23 bildet war 70 /um. Die Dicken der Schichten 10 und 12 waren 20 bzw. 0,5 /um und der spezifische Wider-The arrangement according to FIG. 2 can, for example, be a rectifier diode with a casing made of pressed plastic. In this case, the region 2 is typically a substrate with a high specific resistance, in which the more highly doped zone k and the layer 22 are formed by diffusion of acceptor or donor doping. The electrode 25 can contact the zone k via a window which is defined by the entire inner edge of the glass layer 10. An example of such a diode manufactured by the applicant had the following dimensions and doping: The region 2 had a thickness and a specific resistance of 90 μm or ko SX .cm; zone k and layer 22 had thicknesses of 50 and 70 μm and surface doping concentrations of 10 boron atoms / cm and 10 phosphorus atoms / cm, respectively. The part of the recess forming the mesa part 23 was 70 µm. The thicknesses of layers 10 and 12 were 20 and 0.5 μm and the specific resistance
/ ο f. / ο f.
stand der Schicht 12 war nahezu 2,5 χ 10 SL.cm; der Innenrand 13 der Schicht 12 lag in einem Abstand von nahezu 130 /um von dem Ende des Übergangs 5 und die Oberseite der Mesa wies einen Flächeninhalt von 1,5 mm χ 1,5 mm auf. Bei einer Gleichstromsperrvorspannung von 500 V über dem Übergang 5 zwischen den Anschlüssen 20 und 25 bei ei-the layer 12 stood was almost 2.5 χ 10 SL. cm; the inner edge 13 of the layer 12 was at a distance of almost 130 µm from the end of the transition 5 and the top of the mesa had an area of 1.5 mm 1.5 mm. With a DC blocking bias voltage of 500 V across the junction 5 between the terminals 20 and 25 at a
*· ο* · Ο
ner Temperatur des Übergangs von 150 C war der Sperrleck— strom anfänglich nahezu 200 /uA und nach 1000 Stunden nahezu 500 /uA. Dieser erhöhte Strompegel war ein kon-At the transition temperature of 150 C the barrier leak was current initially almost 200 / uA and after 1000 hours almost 500 / uA. This increased power level was a con-
0300U/07820300U / 0782
30U48830U488
PHB 32652 " >er" 3.4.80PHB 32652 "> er" 3.4.80
Ό.Ό.
stanter nichtzunehmender Wert, wobei keine erhebliche Zunahme des Sperrleckstroms nach den anfänglichen 350 Stunden auftrat. Derselbe Versuch wurde auch für eine andere Diode durchgeführt, die nahezu die gleiche Struktür aufwies, wobei aber nicht eine ein wenig leitende halbisolierende Schicht 12 unter einem Teil der Glasschicht 10 eingebaut war; diese andere Diode hatte anfänglich ebenfalls einen Sperrleckstrom von nahezu 200/uA der auf 1700 /uA nach nur 25Ο Stunden zunahm und dann nach wie vor mit dieser Geschwindigkeit zunahm. Der Einbau der Schicht 10 stabilisierte daher in erheblichem Masse die Sperrkennlinien des Übergangs 5.Constant non-increasing value, with none being significant Increase in reverse leakage current after the initial 350 Hours occurred. The same experiment was carried out for another diode with almost the same structure had but not a slightly conductive semi-insulating layer 12 under part of the glass layer 10 was installed; this other diode also initially had a reverse leakage current of nearly 200 / uA which increased to 1700 / uA after only 25Ο hours and then continued to increase at this rate. The incorporation of the layer 10 therefore stabilized to a considerable extent Ground the blocking characteristics of the junction 5.
Die in Fig. 2 dargestellte Anordnung kann jedoch ein Leistungstransistor sein. In diesem Falle ist das Gebiet 2 typisch eine epitaktische Schicht, die auf einem hochdotierten Substrat 22 vom gleichen Leitungstyp abgelagert ist, die zusammen das Kollektorgebiet des Transistors bilden. Die Zone 4 vom entgegengesetzten Leitungstyp bildet dann das Basisgebiet mit einem Basiskontakt 25. Der Übergang 5 ist daher der Kollektor-Basis-Übergang. Mindestens ein Emittergebiet vom gleichen Leitungstyp wie das Gebiet 2 (η-Typ im dargestellten Beispiel) ist örtlich in der Basiszone 4 innerhalb eines Teiles des Mesateiles 23 angebracht, der in Fig. 2 nicht dargestellt ist und einen Emitterkontakt aufweist, der in Fig. 2 auch nicht dargestellt ist. Die Emitter- und Basiskontakte weisen gesonderte Kontaktfenster in einer Isolierschicht auf der Oberseite des Mesateiles 23 auf. Wie jedoch oben erwähnt wurde, kann der Ubergang 5 der Fig. .1 sogar ein Sperrübergang eines Thyristors sein. In diesem Falle wird die Struktur nach Fig. 2 etwas abgeändert. Das Gebiet 2 ist typisch ein n-leitendes Substrat hohen spezifischen Widerstandes, in dem die höher dotierte Zone k und die Schicht 22 durch Diffusion derselben Akzeptordotierung(en) in demselben Diffusionsschritt angebracht werden. So weisen in diesem Falle die Zone K und die Schicht 22 den gleichen Leitungstyp (p-Typ) auf. Ausgenommen wenn der Transistor ein Triac (eineThe arrangement shown in FIG. 2 can, however, be a power transistor. In this case, region 2 is typically an epitaxial layer deposited on a highly doped substrate 22 of the same conductivity type, which together form the collector region of the transistor. The zone 4 of the opposite conductivity type then forms the base region with a base contact 25. The junction 5 is therefore the collector-base junction. At least one emitter region of the same conductivity type as region 2 (η type in the example shown) is applied locally in the base zone 4 within a part of the mesa part 23, which is not shown in FIG. 2 and has an emitter contact, which is shown in FIG is also not shown. The emitter and base contacts have separate contact windows in an insulating layer on the top of the mesa part 23. However, as mentioned above, the junction 5 of Fig. 1 can even be a blocking junction of a thyristor. In this case, the structure of FIG. 2 is slightly modified. The region 2 is typically an n-conductive substrate of high specific resistance, in which the more highly doped zone k and the layer 22 are applied by diffusion of the same acceptor doping (s) in the same diffusion step. In this case, the zone K and the layer 22 have the same conductivity type (p-type). Except when the transistor is a triac (a
030044/0782030044/0782
30U48830U488
PHB 32652 y{ 3.^.80PHB 32652 y { 3. ^. 80
in zwei Richtungen wirkende Anordnung) ist, bildet nun die p-leitende Schicht 22 die Anode des Thyristors. Eine durch ein η-leitendes Emittergebiet gebildete Kathode wird örtlich in der p-leitenden Basiszone k auf gleiche Weise wie das obenbeschriebene Emittergebiet des Leistungstransistors angebracht. Eine solche Emitter—Basis— konfiguration in einem Mesateil 23 ist in Fig. 3 dargestellt, in der die zusätzlichen Bezugsziffern 30, 31 und 32 ein Kathodenemittergebxet, einen Kathodenkontakt bzw. eine Isolierschicht auf der Oberseite des Mesateiles 23 bezeichnen.arrangement acting in two directions), the p-conductive layer 22 now forms the anode of the thyristor. A cathode formed by an η-conducting emitter region is applied locally in the p-conducting base region k in the same way as the above-described emitter region of the power transistor. Such an emitter-base configuration in a mesa part 23 is shown in FIG. 3, in which the additional reference numerals 30, 31 and 32 designate a cathode emitter structure, a cathode contact and an insulating layer on the upper side of the mesa part 23, respectively.
Im Falle eines Thyristors muss auch das Ende des pn-Ubergangs zwischen dem η-leitenden Gebiet 2 und der p-leitenden Schicht 22 passiviert werden. Dies kann durch Mesaätzung der Oberfläche 2k des Körpers 1 erfolgen, so dass dieser pn-Ubergang unter einer Glasschicht an der Seitenwand der erhaltenen Mesa endet. Diese Glasschicht kann auf der der Mesaätzung unterworfenen Oberfläche 2k auf nahezu gleiche ¥eise wie die Schicht 10 auf der Oberfläche 3 angebracht werden, während eine der Schicht 12 ähnliche halbisolierende Schicht auch unter der Glasschicht angebracht werden kann. Fig. 3 zeigt jedoch eine andere mögliche Weise zur Passivierung des pn-Übergangs 35 zwischen der p-leitenden Schicht 22 und dem η-leitenden Gebiet 2; in diesem Falle erstreckt sich die Aussparung, die den Mesateil 23 in. der Oberfläche 3 bildet, nicht bis zu dem Rande des Körpers 1, der über seine ganze Dicke von einem p-leitenden Randgebiet 37 begrenzt wird. Dieses Randgebiet 37 erweitert den pn-Ubergang 35 zu der Oberfläche 3> aji der er an der Aussenseite der Aussparung unter der Glasschicht endet. Die halbisolierende Schicht 12 liegt zwischen den Enden der zwei pn— Übergänge 35 und 5·In the case of a thyristor, the end of the pn junction between the η-conductive region 2 and the p-conductive layer 22 must also be passivated. This can be done by mesa etching of the surface 2k of the body 1, so that this pn junction ends under a glass layer on the side wall of the mesa obtained. This glass layer can be applied to the surface 2k subjected to the mesa etching in almost the same way as the layer 10 on the surface 3, while a semi-insulating layer similar to the layer 12 can also be applied under the glass layer. 3 shows, however, another possible way of passivating the pn junction 35 between the p-conducting layer 22 and the η-conducting region 2; in this case the recess which forms the mesa part 23 in the surface 3 does not extend as far as the edge of the body 1, which is delimited over its entire thickness by a p-conducting edge region 37. This edge region 37 extends the pn junction 35 to the surface 3> aji which it ends on the outside of the recess under the glass layer. The semi-insulating layer 12 lies between the ends of the two pn junctions 35 and 5.
Im Falle eines Triacs wird ein zusätzliches n— leitendes Emittergebiet in der p-leitenden Schicht 22 in der Nähe der Oberfläche 2k angebracht und ist mit der Schicht 22 durch einen Elektrodenanschluss Über der Oberfläche 2k kurzgeschlossen.In the case of a triac, an additional n-conducting emitter region is applied in the p-conducting layer 22 in the vicinity of the surface 2k and is short-circuited to the layer 22 by an electrode connection above the surface 2k.
030044/0782030044/0782
30U48830U488
PHB 32652 ' y? 3.4.80PHB 32652 ' y? 3.4.80
In den Anordnungen nach den Figuren 1 bis 3 erstreckt sich die Glasschicht '10 auf und über der halbisolierenden Schicht 12, um die halbisolierende Schicht 12 vor Feuchtigkeit und anderen Verunreinigungen zu schützen und so die Passivierung der Halbleiteroberfläche zu vergrössern. Diese Struktur lässt sich besonders einfach herstellen und die Schicht 12 kann im Vergleich zu der dicken Glasschicht 10 dünn sein. Wie jedoch in Fig. 4 dargestellt ist, kann die halbisolierende Schicht 12 mit einer anderen schützenden Isolierschicht überzogenIn the arrangements according to Figures 1 to 3 extends the glass layer '10 is on and over the semi-insulating layer 12 to form the semi-insulating layer 12 to protect against moisture and other impurities and thus the passivation of the semiconductor surface to enlarge. This structure can be produced particularly easily and the layer 12 can in comparison to of the thick glass layer 10 can be thin. However, as shown in Fig. 4, the semi-insulating layer 12 may be covered with another protective insulating layer
sein, die mit 42 bezeichnet ist und durch z.B. Ablagerung von Siliziumdioxid oder in gewissen Fällen durch Oxidation der Oberfläche der Schicht 12 gebildet werden kann. Es ist einleichtend, dass viele andere Abwandlungen im Rahmen der Erfindung möglich sind. So braucht, wie z.B. in Fig. 4 dargestellt ist, das Kunstharz 26, in das der Halbleiterkörper 1 eingekapselt ist, nicht eine Umhüllung aus gepresstem Kunststoff zu sein, sondern kann z.B. ein Silikongummiüberzug auf dem Körper 1 der Anordnung sein, der anschliessend in eine luftdicht zugeschmolzenen Umhüllung oder ein luftdicht zugeschmolzenes Gehäuse eingebaut ist; ähnliche Probleme in bezug auf die Unstabilität infolge von Ladungseffekten können sich bei einem solchen Kunstharzüberzug, gleich wie bei einer Umhüllung aus gepresstem Kunststoff, ergeben.which is indicated at 42 and by, for example, deposition of silicon dioxide or, in certain cases, by oxidation of the surface of the layer 12. It goes without saying that many other modifications are possible within the scope of the invention. So needs For example, as shown in Fig. 4, the synthetic resin 26 in which the semiconductor body 1 is encapsulated is not one Enclosure made of pressed plastic, but can be e.g. a silicone rubber cover on the body 1 of the Be the arrangement, which is then fused into an airtight envelope or an airtight melted one Housing is built-in; similar problems of instability due to charging effects may arise with such a synthetic resin coating, in the same way as with an envelope made of pressed plastic.
Eine Weiterbildung ist in Fig. 4 dargestellt, in der die Oberfläche 3 nahezu flach ist und keinen Mesateil enthält.'In diesem Falle ist die Zone 4 auch lateral von dem Gebiet 2 umgeben, während der pn-übergang 5 nicht mehr flach ist, sondern sich nach oben über einen Seitenwandteil erstreckt und an der Oberfläche 3 endet. Im Vergleich zu den Mesastrukturen der Figuren 1 bis 3 weist der übergang 5 eine niedrigere Sperrspannung auf. Um diese Sperrspannungsfähigkeit zu erhöhen, sind vorzugsweise ein oder mehr Ringe 44 rings um die Zone 4 angebracht, um die Ausbreitung der Verarmungsschicht zu regeln. Diese Ringe 44 sind ringförmige Zonen, die im Gebiet 2 angebracht sind und den gleichen Leitungstyp wie die Zone 4A further development is shown in FIG. 4, in which the surface 3 is almost flat and does not have a mesa part In this case, zone 4 is also lateral surrounded by the area 2, while the pn junction 5 is no longer flat, but extends upwards over a side wall part extends and ends at the surface 3. In comparison In relation to the mesa structures of FIGS. 1 to 3, the junction 5 has a lower reverse voltage. In order to increase this reverse voltage capability, are preferred one or more rings 44 are placed around zone 4 to regulate the expansion of the depletion layer. These Rings 44 are ring-shaped zones that are placed in region 2 and are of the same conductivity type as zone 4
•030044/0782• 030044/0782
PHB 32652 ' Yf 3.^.80PHB 32652 ' Yf 3. ^. 80
aufweisen. Derartige Ringe sind z.B. in der US-PS 3·39"Ι·287 beschrieben. Obgleich nur ein einziger Ring in Fig. K dargestellt ist, ist es im allgemeinen erwünscht, z.B. mindestens drei Ringe zu verwenden. Ausser der Tatsache, dass sie eine niedrigere Sperrspannungexhibit. Such rings are described for example in US-PS 3 x 39 "Ι · 287th Although only a single ring in Fig. K illustrated, it is generally desirable, for example, at least three rings to use. In addition to the fact that it comprises a lower reverse voltage
aufweist, kann eine solche Struktur viel mehr Raum auf dem Halbleiterkörper 1 im Vergleich zu der sehr gedrängten Mesastruktur nach den Figuren 1 und 2 beanspruchen. Auch leuchtet es ein, dass die Leitungstypen aller Gebiete der Anordnungen der Figuren 1 bis 4 umgekehrt werden können. In diesem Falle ist das Gebiet 2 pleitend und enthält somit die Schicht 10 aus Glas oder einem anderen Isoliermaterial (z.B. Siliziumdioxid) positive elektrische Ladung.has, such a structure can have much more space on the semiconductor body 1 compared to the very compact one Claim the mesa structure according to FIGS. 1 and 2. It also makes sense that the line types of all areas of the arrangements of Figures 1 to 4 reversed can be. In this case, the area 2 is bankrupt and thus contains the layer 10 made of glass or another insulating material (e.g. silicon dioxide) positive electric charge.
Obgleich in den beschriebenen Ausführungsformen der Körper der Halbleiteranordnung aus Silizium besteht, ist es einleuchtend, dass andere geeignete Halbleitermaterialien zur Bildung besonderer Halbleiteranordnungen nach der Erfindung verwendet werden können.Although in the described embodiments The body of the semiconductor device is made of silicon, it is evident that other suitable semiconductor materials can be used to form particular semiconductor devices according to the invention.
In den bisher beschriebenen Ausführuhgsformen ist die erste Passivierungsschicht 10 als eine einfache ...Schicht aus z.B. Glas oder Siliziumdioxid dargestellt. Kombinationen von Schichten können aber für die Passivierungsschicht 10 verwendet werden und nur eine einzige Schicht der Kombination braucht die elektrische Ladung zu enthalten. Die zu der Schicht 10 gehörige Ladung braucht nicht in der Masse einer solchen.Schicht vorhanden zu sein, sondern kann sich an einer Grenzfläche der Schicht befinden. Ausserdem braucht, wie obenerwähnt wurde, die Schicht 10 nicht in einem geladenen Zustand während der Herstellung gebildet zu werden, sondern kann ursprünglich elektrisch neutral sein und kann die Ladung beim Betrieb sammeln, wenn der Übergang 5 in der Sperrrichtung vorgespannt ist. Im allgemeinen enthält vorzugsweise die während der Herstellung gebildete Schicht 10 Ladung, um die Durchschlagspannung des Übergangs 5 zu vergrössern, wenn mit dem Betrieb der Anordnung angefangen wird.In the embodiments described so far is the first passivation layer 10 as a simple one ... layer made of e.g. glass or silicon dioxide is shown. However, combinations of layers can be used for the passivation layer 10 can be used and only a single layer of the combination needs the electrical charge to contain. The charge belonging to the layer 10 does not need to be present in the bulk of such a layer but can be located at an interface of the layer. Also needs, as mentioned above has become, the layer 10 cannot be formed in a charged state during manufacture, but can originally be electrically neutral and can accumulate the charge during operation if the junction 5 is in the reverse direction is biased. In general, the layer formed during manufacture preferably contains 10 charge to increase the breakdown voltage of junction 5 enlarge when starting the operation of the arrangement.
030044/0782030044/0782
Claims (1)
2 „ Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass sich eine schützende Isolierschicht über der genannten zweiten Passivierungsschicht erstreckt» 3· Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass die erste Passivierungsschicht auch als die ge-extends around the entire end of said pn junction on said surface, said second passivation layer being made of a semi-insulating material and being sufficiently conductive to shield the surface of the underlying part of said area from the effects of any external electrical charge
2 "Arrangement according to claim 1, characterized in that a protective insulating layer extends over said second passivation layer» 3 · Arrangement according to claim 2, characterized in that the first passivation layer is also used as the
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB7913682A GB2047461A (en) | 1979-04-19 | 1979-04-19 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3014488A1 true DE3014488A1 (en) | 1980-10-30 |
Family
ID=10504654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803014488 Withdrawn DE3014488A1 (en) | 1979-04-19 | 1980-04-16 | SEMICONDUCTOR ARRANGEMENTS |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS55141732A (en) |
| DE (1) | DE3014488A1 (en) |
| FR (1) | FR2454702A1 (en) |
| GB (1) | GB2047461A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0082224B1 (en) * | 1981-12-22 | 1986-04-16 | Hitachi, Ltd. | Semiconductor device passivated with glass material |
| JPS6276673A (en) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | High dielectric strength semiconductor device |
| EP2070120A4 (en) * | 2006-09-28 | 2011-11-30 | Fujifilm Corp | Solid-state image sensor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1430438A (en) * | 1964-04-16 | 1966-03-04 | Northern Electric Co | Semiconductor devices incorporating a conductive screen |
| IT951158B (en) * | 1971-06-23 | 1973-06-30 | Rca Corp | SEMICONDUCTIVE DEVICE WITH MANY STABLE JUNCTIONS FOR HIGH VOLTAGES |
| JPS5218070B2 (en) * | 1972-10-04 | 1977-05-19 | ||
| IT1192117B (en) * | 1976-07-05 | 1988-03-31 | Ates Componenti Elettron | PRO-ROOF SEMICONDUCTOR DEVICE AGAINST IONIC CHARGES OF THE ENVIRONMENT |
-
1979
- 1979-04-19 GB GB7913682A patent/GB2047461A/en not_active Withdrawn
-
1980
- 1980-04-14 FR FR8008313A patent/FR2454702A1/en not_active Withdrawn
- 1980-04-16 DE DE19803014488 patent/DE3014488A1/en not_active Withdrawn
- 1980-04-17 JP JP4963580A patent/JPS55141732A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55141732A (en) | 1980-11-05 |
| GB2047461A (en) | 1980-11-26 |
| FR2454702A1 (en) | 1980-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2901193C2 (en) | Semiconductor device | |
| DE69029180T2 (en) | Transistor with voltage limiting arrangement | |
| DE2559360A1 (en) | SEMI-CONDUCTOR COMPONENT WITH INTEGRATED CIRCUITS | |
| DE19535140A1 (en) | Lateral MOSFET with high withstand voltage | |
| DE19701189A1 (en) | Semiconductor device | |
| DE2455730B2 (en) | Field effect transistor | |
| DE2242026A1 (en) | MIS FIELD EFFECT TRANSISTOR | |
| DE3806164C2 (en) | ||
| DE1564411B2 (en) | Field effect transistor | |
| DE3942640A1 (en) | Matrix-form MOS device structure - has ring channel layers in each cell and fourth zone symmetric to four cells | |
| DE2610828A1 (en) | THYRISTOR WITH PASSIVATED SURFACE | |
| DE2718449A1 (en) | METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT AND ARRANGEMENT PRODUCED BY THIS METHOD | |
| DE2854174A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH A CONTROLLABLE PIN-DIODE AND CIRCUIT WITH SUCH A DIODE | |
| DE3526826A1 (en) | STATIC INDUCTION TRANSISTOR AND SAME INTEGRATED CIRCUIT | |
| DE2500775A1 (en) | HIGH VOLTAGE RESISTANT SEMICONDUCTOR COMPONENT | |
| DE2059072A1 (en) | Semiconductor device | |
| DE2406807A1 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT | |
| DE2460682A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE2349938A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE10232425A1 (en) | Semiconductor element | |
| DE2953394T1 (en) | DIELECTRICALLY-ISOLATED INTEGRATED CIRCUIT COMPLEMENTARY TRANSISTORS FOR HIGH VOLTAGE USE | |
| DE19960234A1 (en) | Diode manufacturing method, has buried p semiconductor barrier which is provided at head surface of semiconductor substrate. | |
| DE3010986A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE2535864A1 (en) | SEMICONDUCTOR COMPONENTS | |
| EP0017980A1 (en) | Thyristor controlled by a field-effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |