DE3011759A1 - METHOD AND CIRCUIT ARRANGEMENT FOR RECORDING AND DELIVERING DATA BLOCKS, IN PARTICULAR FOR RAILWAY SYSTEMS - Google Patents
METHOD AND CIRCUIT ARRANGEMENT FOR RECORDING AND DELIVERING DATA BLOCKS, IN PARTICULAR FOR RAILWAY SYSTEMSInfo
- Publication number
- DE3011759A1 DE3011759A1 DE19803011759 DE3011759A DE3011759A1 DE 3011759 A1 DE3011759 A1 DE 3011759A1 DE 19803011759 DE19803011759 DE 19803011759 DE 3011759 A DE3011759 A DE 3011759A DE 3011759 A1 DE3011759 A1 DE 3011759A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- recording
- output device
- address
- data output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
- B61L27/70—Details of trackside communication
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Communication Control (AREA)
- Train Traffic Observation, Control, And Security (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA „ p 2 3 ^ „ ffi __SIEMENS AKTIENGESELLSCHAFT Our mark Berlin and Munich VPA " p 2 3 ^" ffi __
Verfahren und Schaltungsanordnung zum Aufnehmen und Abgeben von Datenblöcken, insbesondere für Eisenbahnanlagjen Method and circuit arrangement for receiving and outputting data blocks, in particular for railway systems
Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Aufnehmen und Abgeben von Datenblöcken in bzw. von über eine Übertragungsstrecke miteinander verbundenen Datenaufnahme-ZDatenabgabeeinrichtungen, denen jeweils eine gesonderte Datenerzeugung seinrichtung zugehörig ist, die Daten an ihre Datenaufnahme-ZDatenabgabeeinrichtung abgibt, von der die betreffenden Daten in Form von wenigstens eine Adresse enthaltenden Datenblöcken an die Übertragungsstrecke abgegeben werden, über welche die Datenblöcke wenigstens von für die Aufnahme der Datenblöcke bestimmten Datenaufnahme-ZDatenabgabeeinrichtungen aufgenommen werden, insbesondere für Eisenbahnanlagen zur Übermittlung von Datenblöcken zwischen einzelnen Zugüberwachungsbereichen. The invention relates to a method and a circuit arrangement for receiving and outputting data blocks in or from data acquisition / data output devices connected to one another via a transmission path, to each of which a separate data generation device is associated, the data to their data acquisition-Z data output device releases the relevant data in the form of data blocks containing at least one address to the transmission link are output, via which the data blocks at least from data recording-Z data output devices intended for recording the data blocks are included, especially for railway systems for the transmission of data blocks between individual train monitoring areas.
Es ist bereits eine Fernmeldeanlage mit einer eine Vielzahl von Teilnehmerstellen verbindenden Zeitvielfachleitung und mit einer Zeitgeberstelle (Taktgeber) bekannt (DE-AS 18 04 624), die auf der Zeitvielfachleitung mehre Zeitvielfachkanäle bestimmt und dazu ein Synchronisierzeichen aussendet. Die Zeitvielfachleitung ist schleifenförmig geschlossen. Jede Teilnehmerstelle synchronisiert sich aufgrund des von der Zeitgeberstelle in einem Synchronisierkanal ausgesandten Synchronisierzeichens mit dem Zeitraster der Zeitgeberstelle. Von einer beliebigen Teilnehmerstelle wird zur Herstellung einer abgehenden Verbindung irgendein vonIt is already a telecommunications system with a time division connecting a large number of subscriber stations and with a timer station (clock) known (DE-AS 18 04 624), the more on the time division Determines time multiple channels and sends out a synchronization character for this purpose. The time division is closed in a loop. Each subscriber station synchronizes itself on the basis of the timer station Synchronization character sent out in a synchronization channel with the time grid of the timer station. Any subscriber station will use any of to establish an outgoing connection
Nt 1 Fra / 29.2.1980Nt 1 Fra / 29.2.1980
130063/0006130063/0006
VPA 80 P 2 3 U OEVPA 80 P 2 3 U OE
der Zeitgeberstelle als frei gekennzeichneter Zeitvielfachkanal belegt. Eine solche rufende Teilnehmerstelle wird während des Verbindungsaufbaus in dem belegten Kanal anstelle einer Nachricht das Kennzeichen der zujrufenden Teilnehmerstelle, also die Adresse der zurufenden Teilnehmerstelle, auf die Leitung abgeben. Alle unbelegten Teilnehmerstellen überwachen dann alle Kanäle auf den Empfang ihres eigenen Kennzeichens, also ihrer eigenen Adresse. Dies bedeutet, daß mit den von eineroccupied by the timer position as a free time division channel. Such a calling subscriber station During the connection setup in the busy channel, instead of a message, the identifier of the caller is called Subscriber station, i.e. the address of the subscriber station to be called, transfer to the line. All blank Subscriber stations then monitor all channels for the receipt of their own identifier, i.e. theirs own address. This means that with the one
rufenden Teilnehmerstelle abgegebenen Datenblöcken jeweils nur eine Adresse zur Bezeichnung einer anzusteuernden
weiteren Teilnehmerstelle abgegeben wird. Sollen von einer rufenden Teilnehmerstelle Datenblöcke an mehrere
zu rufende Teilnehmerstellen abgegeben werden, so kann dies bei der bekannten Fernmeldeanlage nur dadurch geschehen,
daß die betreffenden Nachrichtensignale bzw.
Datenblöcke mit einer Mehrzahl von Adressen, also mehrmals abgegeben wird. Der insgesamt erforderliche Belegungsaufwand
auf der Zeitvielfachleitung und auch derdata blocks given to the calling subscriber station are only given one address to designate a further subscriber station to be controlled. If data blocks are to be sent from a calling subscriber station to several subscriber stations to be called, this can only be done in the known telecommunications system by sending the relevant message signals or
Data blocks with a plurality of addresses, that is to say is issued several times. The total required occupancy effort on the time division line and also the
schaltungstechnische Aufwand sind damit relativ hoch.The complexity of the circuitry is therefore relatively high.
Es sind ferner ein Verfahren und eine Schaltungsanordnung zum Übertragen von digitalen Nachrichtensignalen
von Signalsendern zu Signalempfängern bekannt (DE-ASThere is also a method and a circuit arrangement for transmitting digital communication signals
from signal transmitters to signal receivers known (DE-AS
24 46 696), wozu die Nachrichtensignale zusammen mit
einem ihnen vorangehenden, einen für die Aufnahme der
Nachrichtensignale bestimmten Signalempfänger angebenden Adressensignal abgegeben werden. Ein Übertragungsvorgang erfolgt dabei jeweils erst dann, wenn in einem
Signalsender die für eine Übertragung vorgesehenen Nachrichtensignale in einer bestimmten Anzahl vorliegen. Im
Prinzip handelt es sich damit bei dem betreffenden bekannten Verfahren um ein Paket-Vermittlungs- und Übertragungssystem.
Auch in diesem Fall wird mit den jeweils abgegebenen Nachrichtensignalen die Adresse des einzigen
Signalempfängers bereitgestellt, für den die betreffenden24 46 696), including the message signals together with
one preceding them, one for the reception of the
Message signals specific signal receivers indicating address signal are output. A transmission process only takes place when the message signals intended for transmission are present in a certain number in a signal transmitter. In principle, the known method in question is a packet switching and transmission system. In this case, too, the address of the single signal receiver is provided with the respective output message signals, for which the relevant
130063/0006130063/0006
Nachrichtensignale bestimmt sind. Um einen bestimmten Nachrichtensignalblock einer Mehrzahl von Signalempfängern zuzuführen, muß auch in diesem Fall der betreffende Nachrichtensignalblock mit einer der Anzahl der betreffenden Signalempfänger entsprechenden Anzahl von Adressen mehrmals abgegeben werden, was einen zuweilen nicht unerheblichen Aufwand mit sich bringt.Message signals are intended. To a specific message signal block of a plurality of signal receivers feed, the relevant message signal block must also in this case with one of the number of relevant Signal receiver corresponding number of addresses are issued several times, which is a sometimes involves considerable effort.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen einfachen Weg zu zeigen, wie ein und derselbe Datenblock durch eine festlegbare Anzahl von Datensignalaufnahme-/ Datensignalabgabeeinrichtungen aufgenommen werden kann.The invention is accordingly based on the object of showing a simple way of using one and the same data block can be recorded by a definable number of data signal recording / data signal output devices.
Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch, daß von sämtlichen Datenauf nahme-ZDatenabgabeeinrichtungen Datenblöcke in einer durch die Reihenfolge von den betreffenden Datenaufnahme-/Datenabgabeeinrichtungen individuell zugehörigen Adressen festgelegten Reihenfolge abgegeben werden, daß von jeder Datenaufnahme-ZDatenabgabeeinrichtung die dieser individuell zugehörige Adresse als Teil des jeweils abzugebenden Datenblockes abgegeben wird und daß in jeder Datenaufnahme-ZDatenabgabeeinrichtung lediglich Datenblöcke mit solchen Adressen aufgenommen werden, die in einem bestimmten festgelegten Verhältnis zur Adresse der jeweiligen Datenaufnähme-ZDatenabgabeeinrichtung stehen.The above-mentioned object is achieved according to the invention in a method of the type mentioned at the outset by that from all data acquisition-ZDatenabgabeeinrichtung data blocks in one by the order of the respective data acquisition / data output devices individually associated addresses specified sequence are issued that from each data recording-Z data output device the address that is individually associated with this is issued as part of the data block to be transmitted in each case and that only data blocks with such addresses are received in each data recording-Z data output device in a certain fixed relationship to the address of the respective data recording-Z data output device stand.
Die Erfindung bringt den Vorteil mit sich, daß auf relativ einfache Weise durch einmalige Aussendung eines Datenblockes von einer sendenden Datenaufnahme-ZDatenabgabeeinrichtung sichergestellt ist, daß dieser Datenblock von als Empfänger wirkenden gewünschten Datensignalaufnahme-ZDatensignalabgabeeinrichtungen aufgenommen werden kann, ohne daß dazu mit dem betreffenden Datenblock noch gesonderte Angaben mitzuübertragen sind, welche die fürThe invention has the advantage that on relatively simply by sending out a data block once from a sending data recording-Z data output device it is ensured that this data block is activated by the desired data signal recording-Z data signal output devices acting as receivers can be included without the need to transmit separate information with the relevant data block, which the for
130063/0006130063/0006
- f - VPA- f - VPA
die Aufnahme dieses Datenblocks in Frage kommenden Datensignalaufnähme-/Datensignalabgabeeinrichtungen bezeichnen. Überdies ermöglicht die Erfindung auf besonders einfache Weise, die für die Aufnahme von Datenblöcken von bestimmten Datensignalaufnahme-ZDatensignalabgabeeinrichtungen her bestimmten Datensignalaufnahme-ZDatensignalabgabeeinrichtungen festzulegen, und zwar allein in den für die Aufnahme der' betreffenden Datenblöcke vorzusehenden Datenauf nahme-ZDatenabgabeeinrichtungen.the inclusion of this data block possible data signal recording / data signal output devices describe. In addition, the invention enables in a particularly simple manner the data blocks of certain Data signal recording-Z data signal output devices from specific data signal recording-Z data signal output devices to be specified, and only in the data to be provided for the inclusion of the relevant data blocks acquisition-Z data delivery facilities.
Zweckmäßigerweise werden in jeder Datenaufnahme-/Datenabgabe einrichtung die in den jeweils zugeführten Datenblökken enthaltenen Adressen zur Festlegung einer tatsächlichen Aufnahme der betreffenden Datenblöcke überprüft. Diese Maßnahme bringt den Vorteil mit sich, daß zunächst sämtliche übertragenen Datenblöcke in jeder Datenaufnahme-/Datenabgabeeinrichtung aufgenommen werden können, um anschließend durch Überprüfung zu bestimmen, ob der jeweils gerade aufgenommene Datenblock tatsächlich aufgenommen und verarbeitet werden sollte oder nicht.The data blocks supplied in each case are expediently stored in each data acquisition / data output device Checked addresses contained in order to determine an actual recording of the relevant data blocks. These The measure has the advantage that all of the data blocks transferred are initially in each data recording / data output device can be included in order to subsequently determine whether each data block just recorded actually recorded and should be processed or not.
Vorzugsweise wird in der jeweiligen Datenaufnähme-/Datenabgabeeinrichtung die Abgabe eines Datenblockes erst eine bestimmte festgelegte Sicherheitszeitspanne nach Aufnahme eines Datenblockes vorgenommen, dessen Adresse die in der Adressen-Reihenfolge der Adresse der betreffenden Datenaufnahme- /Datenabgabeeinrichtung unmittelbar vorangeht. Dadurch ist in vorteilhafter Weise sichergestellt, daß die Verarbeitungszeiten von mit den einzelnen Datenaufnahme-/Datenabgabeeinrichtungen verbundenen Anschlußeinrichtungen (Modems) hinsichtlich der Aufnahme und Abgabe von Datenblöcken berücksichtigt sind, ohne daß es zu Schwierigkeiten im zeitlichen Ablauf der Übertragung der einzelnen Etectenblöcie kommt.Preferably, in the respective data acquisition / data output device the delivery of a data block only a certain fixed safety period after recording of a data block, the address of which corresponds to the address in the address order of the address of the relevant data recording / Data delivery device immediately precedes. Through this is ensured in an advantageous manner that the processing times of connection devices (modems) connected to the individual data acquisition / data output devices with regard to the reception and delivery of data blocks are taken into account without causing difficulties in terms of time The transfer of the individual Etectenblöcie comes to an end.
Von besonderem Vorteil ist es ferner, wenn bei Ausfall der Datenaufnähme-/Datenabgabeeinrichtung, welche nachIt is also of particular advantage if, in the event of failure of the data recording / data output device, which after
130063/0006130063/0006
der Adressen-Reihenfolge als nächste Datenaufnahme-/Datenabgabe einrichtung einen Datenblock auszusenden hat, und bei Ausfall von gegebenenfalls weiteren Datenaufnahme- /Datenabgabeeinrichtungen in der Adressen-Reihenfolge die Aussendung eines Datenblockes von der in der betreffenden Adressen-Reihenfolge ersten betriebsfähigen Datenaufnahme-ZDatenabgabeeinrichtung um eine der Anzahl der betreffenden ausgefallenen Datenaufnähme-/Datenabgabeeinrichtungen entsprechende Anzahl von Zusatzzeitspannen nach Ablauf der nach Auftreten des letzten Datenblockes berücksichtigten Sicherheitszeitspanne verzögert vorgenommen wird. Durch diese Maßnahme ergibt sich der Vorteil, daß bei Wiederinbetriebnahme der ausgefallenen bzw. betriebsunfähigen Datenaufnahme-ZDatenabgabeeinrichtungen eine einfache Möglichkeit vorhanden ist, die von diesen Datenaufnahme-/Datenabgabeeinrichtungen abzugebenden Datenblöcke zeitgerecht in das vorgesehenen Übertragungszeitraster unterzubringen. Mit anderen Worten ausgedrückt heißt dies, daß die zuletzt betrachtete zweckmäßige Maßnahme den Vorteil mit sich bringt, daß der Betrieb der zunächst ausgefallenen Datenaufnahme-/Datenabgabeeinrichtungen bei deren Wiederinbetriebnahme leicht auf das benutzte Übertragungszeitraster synchronisiert werden kann. Dabei wird jede Zusatzzeitspanne vorzugsweise kürzer gewählt als die Sicherheitszeitspanne. Dadurch wird dann ein zeitlicher Gewinn bei Ausfall einzelner Datenaufnahme-ZDatenabgabeeinrichtungen hinsichtlich der Zeitspanne erzielt, nach der von ein und derselben Datenaufnahme-ZDatenabgabeeinrichtung Datenblöcke abgegeben werden.. the address sequence as the next data acquisition / data output device has to send out a data block, and in the event of failure of further data recording / Data output devices in the address sequence the transmission of a data block from the in the relevant Address sequence of the first operational data acquisition Z data delivery device by one of the number of the respective failed data recording / data output devices corresponding number of additional time spans after the expiry of the last data block considered safety period is delayed. This measure results in the Advantage that when the failed or inoperable data acquisition / output devices are restarted there is a simple possibility of transferring the data blocks to be output by these data acquisition / data output devices in a timely manner in the intended transmission time grid accommodate. In other words, this means that the last considered expedient Measure has the advantage that the operation of the initially failed data recording / data output devices can be easily synchronized to the transmission time grid used when they are restarted can. Each additional time period is preferably selected to be shorter than the safety time period. This will then a gain in time in the event of failure of individual data acquisition / data delivery devices achieved with regard to the period of time after that of one and the same data recording-Z data output device Data blocks are delivered ..
Zur Durchführung des Verfahrens gemäß der Erfindung ist es zweckmäßig, eine Schaltungsanordnung zu verwenden, die dadurchjgekennzeichnet ist, daß jede der an einer Übertragungsstrecke angeschlossenen Datenaufnahme-ZDatenabgabeeinrichtungen eine einen Mikroprozessor enthaltende Zwi-To carry out the method according to the invention, it is expedient to use a circuit arrangement which is characterized in that each of the on a transmission link connected data recording Z data output devices a microprocessor containing intermediate
130063/0006130063/0006
schenspeicher- und Auswerte schaltung aufweist, die mit einem Zwischenspeicher eingangsseitig an der Übertragungsstrecke und an einer Datenerzeugungseinrichtung angeschlossen ist und die ausgangsseitig mit der Übertragungsstrecke und mit einer Datenauswerteeinrichtung der betreffenden Datenaufnahme-/Datenabgabeeinrichtung verbunden ist. Hierdurch ergibt sich der Vorteil eines relativ geringen schaltungstechnischen Aufwands für die jeweilige Datenaufnahme-ZDatenabgabeeinrichtung. Danach kommt man im Prinzip mit einer Zwischenspeicheranordnung und einer Auswerteanordnung aus, um die über die Übertragungsstrecke übertragenen Datenblöcke zunächst aufzunehmen und hinsichtlich ihrer Brauchbarkeit in der betreffenden Datenaufnahme-/Datenausgabeeinrichtung zu überprüfen. Andererseits dienen die betreffenden Anordnungen auch dazu, die von der betreffenden Datenaufnahme-ZDatenabgabeeinrichtung an die Übertragungsstrecke abzugebenden Datenblöcke bereitzustellen.has schenspeicher- and evaluation circuit, which is connected to a buffer on the input side of the transmission path and is connected to a data generation device and the output side to the transmission link and connected to a data evaluation device of the relevant data recording / data output device is. This results in the advantage of a relatively low circuit complexity for the respective Data acquisition-Z data delivery device. After that you come in principle with a buffer arrangement and an evaluation arrangement in order to initially record the data blocks transmitted via the transmission link and to check their usability in the relevant data recording / data output device. On the other hand, the arrangements in question also serve to transfer the data from the relevant data recording-Z data output device to provide data blocks to be transmitted to the transmission path.
Vorzugsweise nimmt der Mikroprozessor jeder Datenaufnahme-/ Datenabgabeeinrichtung die Überprüfung der Adressen der von der Übertragungsstrecke her zugeführten Datenblöcke anhand wenigstens der seiner Datenaufnahme-/Datenabgabeeinrichtung zugehörigen und in dieser festgehaltenen Adresse vor. Dies bringt den Vorteil eines besonders geringen Aufwands hinsichtlich der Feststellung der Brauchbarkeit der in der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung über die Übertragungsstrecke zunächst aufgenommenen Datenblöcke mit sich. So ist es beispielsweise ohne weiteres möglich, die Brauchbarkeit der in der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung zunächst aufgenommenen Datenblöcke dadurch zu ermitteln, daß festgestellt wird, ob die mit diesen Datenblöcken übertragenen Adressen bezogen auf die Adresse A der betreffenden Datenaufnahme-ZDatenabgabeeinrichtung die Adressen A-1, A-2, A+1 bzw. A+2 sind. Um diese Überprüfung vornehmen zuPreferably, the microprocessor of each data acquisition / data output device checks the addresses of the data blocks supplied from the transmission path on the basis of at least the one belonging to its data recording / data output device and recorded in it Address before. This has the advantage of a particularly low outlay in terms of determining the usability the data initially recorded in the respective data recording-Z data output device via the transmission link Blocks of data with it. For example, it is easily possible to determine the usefulness of the in the respective To determine data recording-Z data output device initially recorded data blocks that determined whether the addresses transmitted with these data blocks refer to the address A of the relevant The addresses A-1, A-2, A + 1 and A + 2 are the data acquisition-Z data output device. To do this review too
130063/0006130063/0006
VPA 80 P 2 3 h 0 OEVPA 80 P 2 3 h 0 OE
können, kann "beispielsweise die mit dem jeweiligen Datenblock übertragene Adresse unter der Steuerung des Mikroprozessors der jeweiligen Datenaufnähme-/Datenabgabeeinrichtung um einen Wert von 1 bzw. 2 verändert werden, um dann mit der Adresse der betreffenden Datenaufnahme-/Datenabgabeeinrichtung verglichen zu werden; zeigt ein derartiger Vergleich eine Übereinstimmung der miteinander verglichenen Adressen an, so kann die dadurch erzielte Aussage dazu herangezogen werden, die Brauchbarkeit des betreffenden Datenblockes anzugeben. Unter Brauchbarkeit wird hier verstanden, daß der jeweilige Datenblock in der betreffenden Datenaufnahme-/Datenabgabeeinrichtung für eine Verarbeitung brauchbar ist.can, can "for example the one with the respective data block transferred address under the control of the microprocessor of the respective data recording / data output device can be changed by a value of 1 or 2, then with the address of the relevant data acquisition / data output device to be compared; such a comparison shows a correspondence of the each other compared addresses, the result obtained can be used to determine the usefulness of the the relevant data block. Usability is understood here to mean that the respective data block is in the relevant data acquisition / data output device is usable for processing.
Zweckmäßigerweise ist in jeder Datenaufnahme-/Datenabgabeeinrichtung eine Anzeigeeinrichtung vorgesehen, welche in den zu berücksichtigenden Datenblöcken enthaltene Daten und von der zugehörigen Datenerzeugungseinrichtung bereitgestellte Daten anzuzeigen gestattet. Dies bringt den Vorteil mit sich; daß in jeder Datenaufnahme-/Datenabgabeeinrichtung die Dateninformationen sichtbar gemacht werden können, die am Ort der jeweiligen Datenaufnahme-/ Datenabgabeeinrichtung von Bedeutung sind. Diese Maßnahme ist insbesondere für Eisenbahnanlagen von Bedeutung, bei denen zwischen einzelnen Zugüberwachungsbereichen Datenblöcke übertragen werden, die beispielsweise Zugnummern enthalten.It is expedient in each data recording / data output device a display device is provided which shows the data contained in the data blocks to be taken into account and allowed to display data provided by the associated data generation device. This brings the advantage with itself; that in every data acquisition / data output device the data information can be made visible at the location of the respective data recording / Data delivery device are important. This measure is particularly important for railway systems to which data blocks are transmitted between individual train monitoring areas, for example train numbers contain.
Zweckmäßigerweise ist die Adresse jedes von der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung abzugebenden Datenblockes in einem zerstörungsfrei auslesbaren Speicher der betreffenden Datenaufnahme-ZDatenabgabeeinrichtung gesichert festgehalten. Dies bringt den Vorteil mit sich, daß auch bei Ausfall des Betriebs der gesamten Schaltungsanordnung die Adressen der einzelnen Datenaufnahme-/Datenabgabeeinrichtungen nicht verloren gehen. InThe address is expediently to be given each by the respective data recording / data output device Data block in a non-destructive readable memory of the relevant data recording-Z data output device held securely. This has the advantage that even if the operation fails, the entire Circuit arrangement the addresses of the individual data acquisition / data output devices do not get lost. In
130063/0006130063/0006
80 P 2 3 4 0 DE80 P 2 3 4 0 DE
VPAVPA
gleicher Weise wird man übrigens auch die Angaben gesichert speichern, die in der jeweiligen Datenaufnähme-/ Datenabgabeeinrichtung festlegen, welche Adressen der Datenblöcke von anderen Datenaufnahme-ZDatenabgabeeinrichtungen tatsächlich in der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung eine Erfassung freigeben.Incidentally, the information is also saved in the same way save the data in the respective data recording / Data output device specify which addresses of the data blocks from other data acquisition Z data output devices actually release a recording in the respective data recording / data output device.
Der der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung zugehörige genannte Speicher enthält vorzugsweise auch ein das Ende des jeweils zu übertragenden Datenblocks anzeigendes Endesignal gespeichert; dieses Endesignal wird im Anschluß an die nach der Abgabe der zugehörigen Adresse abzugebenden Daten oder bei NichtVorhandensein derartiger Daten im Anschluß an die betreffende zugehörige Adresse aus dem Zwischenspeicher ausgelesen und an die Übertragungsstrecke abgegeben. Diese Maßnahme bringt- den Vorteil mit sich, daß für die Übertragung der Datenblöcke nicht ein starres Zeitraster bereitgestellt werden muß, sondern daß vielmehr Datenblöcke mit einer unterschiedlichen Anzahl von Daten-Signalen übertragen werden können.The named memory associated with the respective data recording / data output device preferably also contains a das The end signal indicating the end of the respective data block to be transmitted is stored; this end signal is subsequently to the data to be submitted after the submission of the associated address or in the absence of such data in the Connection to the relevant associated address read out from the buffer and to the transmission path submitted. This measure has the advantage that there is no rigid one for the transmission of the data blocks Time raster must be provided, but rather that data blocks with a different number of data signals can be transferred.
Von Vorteil ist es ferner, wenn der Mikroprozessor der jeweiligen Zwischenspeicher- und Auswerteschaltung an einem gesonderten Steuereingang bei Zuführung eines Datenblockes von der Übertragungsstrecke her in einen solchen Steuerzustand versetzbar ist, daß der betreffende Datenblock zunächst in den zugehörigen Zwischenspeicher einspeicherbar und die Adresse dieses Datenblocks zur Ermittelung einer Aufnahme-Freigabe feststellbar ist.It is also advantageous if the microprocessor of the respective intermediate storage and evaluation circuit is on a separate control input when a data block is fed into one from the transmission path It is possible to move the control state so that the relevant data block is first placed in the associated buffer memory can be stored and the address of this data block can be determined for determining a recording release.
Der Mikroprozessor der betreffenden Datenaufnahme-ZDatenabgabeeinrichtung steuert dabei auf die Feststellung einer Aufnahme-Freigabe bezüglich eines gerade aufgenommenen Datenblockes die Abgabe dieses Datenblockes an die zugehörige Datenauswerteeinrichtung. Auf diese Weise ist ein relativ einfacher und dennoch sicherer Betriebsablauf in der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung hinsichtlich der dieser zugeführten Datenblöcke ermöglicht. The microprocessor of the relevant data acquisition / data delivery device controls the determination of a release for a recording with respect to a recording that has just been made Data block the delivery of this data block to the associated data evaluation device. That way is a relatively simple and yet secure operating sequence in the respective data acquisition / data delivery device with regard to the data blocks supplied to them.
130083/0006130083/0006
80 P 2 3 h 0 OE80 P 2 3 h 0 OE
VPAVPA
Jede Datenabgabe-ZDatenaufnahmeeinrichtung ist mittels einer Serien-Parallel- bzw. Parallel-Serien-Umsetzeinrichtung mit der Übertragungsleitung verbunden. Dies ermöglicht in vorteilhafter Weise, in der jeweiligen Zwischenspeicher- und Auswerteschaltung im Parallelbetrieb und damit relativ schnell arbeiten zu können. Im übrigen wird diese Maßnahme dem Aufbau üblicher Mikroprozessoren gerecht, die Signale im Parallelformat aufnehmen bzw. abgeben. Each data output / data acquisition device is by means of a series-parallel or parallel-series conversion device connected to the transmission line. This advantageously enables in the respective intermediate storage and evaluation circuit in parallel operation and thus to be able to work relatively quickly. Furthermore this measure does justice to the structure of conventional microprocessors that receive or emit signals in parallel format.
Der Mikroprozessor der jeweiligen Datenaufnähme-ZDatenabgabeeinrichtung gestattet die Aussendung eines Datenblokkes von der betreffenden Datenaufnahme-ZDatenabgabeeinrichtung freigebende bzw. bewirkende Auslösesignale um festgelegte Zeitspannen nach Aufnahme eines Datenblockes durch die betreffende Datenaufnahme-ZDatenabgabeeinrichtung wirksam zu steuern. Dies bringt den Vorteil mit sich, daß in der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung auf besonders einfache Weise die erwähnten Zeitspannen für die Verzögerung der Abgabe von Datenblöcken bereitgestellt werden können. Zweckmäßigerweise werden die betreffenden Zeitspannen dadurch bereitgestellt, daß der jeweilige Mikroprozessor in einzelne Programm- bzw. Zeitschleifen einbezogen oder daß ein gesonderter Zähler betrieben wird.The microprocessor of the respective data acquisition / output device allows the transmission of a data block from the relevant data acquisition / data delivery device enabling or effecting trigger signals for defined periods of time after recording a data block by the relevant data acquisition Z data delivery device to control effectively. This has the advantage that in the respective data recording Z data output device in a particularly simple manner, the periods of time mentioned for delaying the delivery of data blocks are provided can be. Appropriately, the time periods in question are provided in that the respective microprocessor included in individual program or time loops or that a separate counter is operated.
Zweckmäßigerweise sind für die Aufnahme von Daten von der zugehörigen Datenerzeugungseinrichtung und für die Aufnahme der von anderen Datenaufnahme-ZDatenabgabeeinrichtungen her aufgenommenen Datenblöcke in der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung gesonderte Register vorgesehen, die zusammen mit dem Zwischenspeicher und dem Mikroprozessor der betreffenden Datenaufnahme-Z Datenabgabeeinrichtung an ein Busleitungssystem angeschlossen sind, an welchem ferner ein Programm- und Steuerdaten enthaltender Speicher und eine mit der Übertragung sstrecke verbundene Verbindungsschaltung ange-Appropriately, for the recording of data from the associated data generation device and for the recording of the data blocks recorded by other data recording Z data output devices in the respective Data acquisition-Z data delivery device separate registers provided, which together with the buffer and the microprocessor of the relevant data recording-Z Data output device are connected to a bus line system, on which a program and Memory containing control data and a connection circuit connected to the transmission path.
130063/OOOe130063 / OOOe
- λ/- VPA 8OP 2 340 OE - λ / - VPA 8OP 2 340 OE
schlossen sind. Dadurch ergibt sich der Vorteil, daß auf besonders einfache Weise herkömmliche Mikroprozessor-Verbindungsstrukturen benutzt werden können.are closed. This has the advantage that on particularly simple way conventional microprocessor connection structures can be used.
Mit der Übertragungsstrecke, die insbesondere eine zweiadrige Übertragungsleitung sein mag, ist zweckmäßigerweise eine sämtliche Datenblöcke aufnehmende' zentrale Überwachungsanordnung über eine Datenaufnahme-ZDatenabgabeeinrichtung verbunden, über die die zentrale Überwachungsan-Ordnung gegebenenfalls selektiv an einzelne Datenaufnahme-/Datenabgabeeinrichtungen Datenblöcke abzugeben vermag.With the transmission link, which may in particular be a two-wire transmission line, is expedient a 'central monitoring arrangement that receives all data blocks via a data acquisition / data output device connected, via which the central monitoring arrangement, if necessary, selectively to individual data recording / data output devices Able to deliver data blocks.
Dadurch kann in vorteilhafter Weise sichergestellt werden, daß bei Ausfall der einzelnen dezentralen Datenaufnahme-/ Datenabgabeeinrichtungen die vor einem solchen Ausfall noch aufgetretenen Datenblöcke bzw. Informationen für die betreffenden Datenaufnahme-/Datenabgabeeinrichtungen nicht verloren sind, wenn diese wieder in Betrieb gesetzt werden. In diesem Fall können nämlich die betreffenden Informationen bzw. Datenblöcke von der zentralen Überwachungsanordnung selektiv an die wieder in Betrieb genommenen Datenaufnahme-/Datenabgabeeinrichtungen abgegeben werden. Dies setzt zwar voraus, daß die zentrale Überwachungsanordnung Kenntnis über den Ausfall der' einzelnen Datenaufnahme-ZDatenabgabeeinrichtungen hat, was allerdings durch einfache Überwachung der Adressen sämtlicher über die Übertragungsstrecke übertragener Datenblöcke möglich ist.In this way it can be ensured in an advantageous manner that in the event of failure of the individual decentralized data recording / Data output devices for the data blocks or information that had occurred before such a failure the relevant data recording / data output devices are not lost when they are put back into operation will. In this case, the information in question or data blocks from the central monitoring arrangement selectively to those that have been put back into operation Data acquisition / data delivery devices are delivered. This assumes that the central monitoring arrangement Has knowledge of the failure of the 'individual data recording Z data delivery devices, which, however by simply monitoring the addresses of all data blocks transmitted over the transmission path is possible.
Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.The invention is explained in more detail below with reference to drawings, for example.
Fig. 1 zeigt in einem Blockdiagramm eine Schaltungsanordnung gemäß der Erfindung.1 shows a circuit arrangement according to the invention in a block diagram.
Fig. 2 zeigt in einem Blockdiagramm einen möglichen Aufbau einer der bei der Schaltungsanordnung gemäß Fig. 1 verwendeten Datenaufnahme-ZDatenabgabeeinrichtungeh. FIG. 2 shows, in a block diagram, a possible structure of one of the circuit arrangements according to FIG Fig. 1 used data acquisition Z data output devices.
130063/0006130063/0006
-■/- yPA 8OP 2 3400E - ■ / - yPA 8OP 2 3400E
Fig. 3 zeigt in einem Diagramm einen möglichen Aufbau eines der bei der Schaltungsanordnung gemäß Fig. 1 übertragenen Datenblöcke.FIG. 3 shows in a diagram a possible structure of one of the circuit arrangements according to FIG. 1 transferred data blocks.
Fig. 4 zeigt in einem Diagramm den möglichen Aufbau eines ' weiteren Datenblockes.Fig. 4 shows in a diagram the possible structure of a 'further data block.
Fig. 5 bis 9 veranschaulichen anhand von Zeitdiagrammen die Übertragung von einzelnen Datenblöcken bei einer Schaltungsanordnung gemäß Fig. 1.FIGS. 5 to 9 use timing diagrams to illustrate the transmission of individual data blocks in a circuit arrangement according to FIG. 1.
In Fig. 1 ist in einem Blockschaltbild eine Schaltungsanordnung gemäß einer Ausführungsform der Erfindung gezeigt. Diese Schaltungsanordnung wird insbesondere für Eisenbahnanlagen benutzt, um Datenblöcke zwischen einzelnen Zugüberwachungsbereichen zu übertragen, die in Fig. 1 mit Bf1 bis Bfn angedeutet sind. Bei diesen Zugsüberwachungsbereichen mag es sich beispielsweise um an einer Eisenbahnstrecke liegende Bahnhöfe handeln. Die erwähnten Datenblöcke umfassen in diesem Fall vorzugsweise Zugnummern, wenn es sich bei der Schaltungsanordnung um eine Rechner-Zugüberwachungsanlage oder um eine Zugnummernmeldeanlage handelt.In Fig. 1, a circuit arrangement according to an embodiment of the invention is shown in a block diagram. This circuit arrangement is used in particular for railway systems in order to transfer data blocks between individual train monitoring areas to be transmitted, which are indicated in Fig. 1 with Bf1 to Bfn. In these train surveillance areas it may, for example, be train stations on a railway line. The mentioned data blocks include in this case preferably train numbers if the circuit arrangement is a computer train monitoring system or a train number reporting system.
Bei der in Fig. 1 dargestellten Schaltungsanordnung sind die als Datenerzeugungseinrichtungen aufzufassenden Bahnhöfe bzw. Zugüberwachungsbereiche Bf1 bis Bfn jeweils mit einer zugehörigen Datenaufnahme-/Datenabgabeeinrichtung MC1 bis MCn verbunden. An die jeweils zugehörige Datenaufnahme-/Datenabgabeeinrichtung MC1 bis MCn geben die betreffenden Datenerzeugungseinrichtungen Bf1 bis Bfn Daten ab, die an andere Datenaufnahme-/Datenabgabeeinrichtungen zu übertragen sind. Bei diesen Daten handelt es sich im vorliegenden Fall um Informationsdaten, die in Form von Datenblöcken oder Datenbytes zusammengestellt werden. Hierauf wird weiter unten noch näher eingegangen werden.In the circuit arrangement shown in FIG. 1, the train stations are to be understood as data generating devices or train monitoring areas Bf1 to Bfn each with an associated data recording / data output device MC1 to MCn connected. To the respective associated data acquisition / data output device MC1 to MCn output the relevant data generation devices Bf1 to Bfn data, that are to be transmitted to other data recording / data output devices. These data are in the present In the case of information data that are compiled in the form of data blocks or data bytes. On that will be discussed in more detail below.
Die Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn sind über ihnen individuell zugehörige Modems Md1 bis Mdn mit einer Anschlußschaltung As1 bis Asn verbunden, dieThe data recording / data output devices MC1 to MCn are individually associated modems Md1 to Mdn via them connected to a connection circuit As1 to Asn, which
130063/0006130063/0006
VPA 80 P 2 3 4 0 DEVPA 80 P 2 3 4 0 DE
eine Verbindung zu einer Übertragungsstrecke herstellt, bei der es sich im vorliegenden Fall um eine zweiadrige Übertragungsleitung L1 handeln mag, die sämtliche Anschlußschaltungen As1 bis Asn in der in Fig. 1 angedeuteten Weise miteinander verbindet. Dies bedeutet, daß die einzelnen Anschlußschaltungen As1 bis Asn durch einfache Verbindungsschaltungen gebildet sein können, über die die Modems Md1 bis Mdn beispielsweise direkt mit der Übertragungsleitung L1 verbunden sein können. Bezüglich der Modems Md1 bis Mdn sei angemerkt, daß diese durch herkömmliche Modems gebildet sein können, welche die ihnen von den Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn her zugeführten Datensignale in eine Signalform umsetzen, die sich für die Übertragung über die Übertragungsleitung L1 besonders gut eignet. Andererseits setzen die Modems Md1 bis Mdn die ihnen über die Übertragungsleitung L1 zugeführten Übertragungssignale in eine Form um, die von den Datenaufnähme-/Datenabgabeeinrichtungen MC1 bis MCn verarbeitet werden kann.Establishes a connection to a transmission link, which in the present case is a two-wire link Transmission line L1 may act, which includes all connection circuits As1 to Asn in the indicated in FIG Way connects with each other. This means that the individual connection circuits As1 to Asn by simple Connection circuits can be formed via which the modems Md1 to Mdn, for example, directly with the Transmission line L1 can be connected. Regarding the modems Md1 to Mdn it should be noted that this through Conventional modems can be formed, which they receive from the data recording / data output devices MC1 to MCn convert the supplied data signals into a signal form that is suitable for transmission over the transmission line L1 is particularly suitable. On the other hand, the modems Md1 to Mdn set them over the transmission line L1 converts the transmission signals supplied to a form that can be used by the data recording / data output devices MC1 to MCn can be processed.
Mit der Übertragungsleitung L1 ist ferner über eine Übertragungsleitung Ln eine Anschlußschaltung Asz verbunden, mit der eine zentrale Überwachungsanordnung Uw verbunden ist, und zwar über eine gesonderte Datenaufnahme-/Datenabgabeeinrichtung MCz und ein Modem Mdz. Diese zentrale Überwachungsanordnung Uw kann eine Betriebssteuerzentrale (BSZ) sein, in der sämtliche Datensignale gesammelt werden, die über die Übertragungsleitung L1 und damit über die Übertragungsleitung Ln übertragen werden. Die zentra-Ie Überwachungsanordnung Uw enthält somit gewissermaßen ein Spiegelbild der sämtlichen "dezentralen" Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn zugeführten Datensignale .With the transmission line L1 is also via a transmission line Ln connected to a connection circuit Asz, with which a central monitoring arrangement Uw is connected via a separate data acquisition / data output device MCz and a modem Mdz. This central monitoring arrangement Uw can be an operational control center (BSZ), in which all data signals are collected that are transmitted over the transmission line L1 and thus over the transmission line Ln can be transmitted. The central monitoring arrangement Uw thus contains to a certain extent a mirror image of all "decentralized" data acquisition / data output devices Data signals supplied to MC1 to MCn.
In Fig. 2 ist in einem Blockdiagramm ein möglicher Aufbau einer der in Fig. 1 angedeuteten Datenaufnahme-/Datenab-In Fig. 2, a possible structure of one of the data recording / data recording indicated in Fig. 1 is shown in a block diagram.
130063/0006130063/0006
VPA SO P 2 3 h OVPA SO 2 3 P h O
gabeeinrichtungen MC1 bis MCn, MCz veranschaulicht. Die in Fig. 2 dargestellte Datenaufnahme-ZDatenabgabeeinrichtung ist generell mit MC bezeichnet. Sie weist eine Zwischenspeicher- und Auswerteschaltung auf, zu der ein Zwischenspeicher FIFO oder RAM und ein Mikroprozessor CPU mit zugehörigem Programm- und Datenspeicher ROM gehören. Der Speicher FIFO oder RAM ist ein Speicher, der das erste ihm eingangsseitig zugeführte Datensignal wieder als erstes Datensignal ausgangsseitig abzugeben gestattet. 10input devices MC1 to MCn, MCz illustrated. the Data acquisition Z data output device shown in FIG. 2 is generally referred to as MC. It has a buffer and evaluation circuit, to which a buffer FIFO or RAM and a microprocessor CPU with associated program and data memory ROM. Of the Memory FIFO or RAM is a memory that is the first to receive the first data signal fed to it on the input side Data signal to be given on the output side is permitted. 10
Der Mikroprozessor CPU, der Speicher FIFO/RAM und der Speicher ROM sind gemeinsam an einem Busleitungssystem angeschlossen, welches eine Adreßbusleitung AB, eine Datenbusleitung DB und eine Steuerbusleitung CB umfaßt. Jede dieser Busleitungen AB, DB, CB weist im vorliegenden Fall eine Mehrzahl von Einzelleitungen, beispielsweise jeweils acht Einzelleitungen, auf. Der Speicher FIFO/RAM ist im vorliegenden Fall mit einer Zugriffssteuerschaltung AC3 eingangsseitig an der Adreßbusleitung AB, eingangs- und ausgangsseitig an der Datenbusleitung DB und eingangsseitig an einer Steuerleitung der Steuerbusleitung CB angeschlossen. Der Speicher ROM ist mit einer Zugriffssteuerschaltung AC4 eingangsseitig an der Adreßbusleitung AB und an einer Steuerleitung der Steuerbusleitung CB und ausgangsseitig an der Datenbusleitung DB angeschlossen. Der als Zentraleinheit dienende Mikroprozessor CPU ist ausgangsseitig sowohl mit der Adreßbusleitung AB als auch mit der Steuerbusleitung CB und eingangs- und ausgangsseitig mit der Datenbusleitung DB verbunden. 30The microprocessor CPU, the memory FIFO / RAM and the memory ROM are common on a bus line system connected, which comprises an address bus line AB, a data bus line DB and a control bus line CB. Every In the present case, these bus lines AB, DB, CB have a plurality of individual lines, for example eight individual lines each. The memory FIFO / RAM is in the present case with an access control circuit AC3 on the input side on the address bus line AB, on the input and output sides on the data bus line DB and on the input side connected to a control line of the control bus line CB. The memory ROM is provided with an access control circuit AC4 on the input side on the address bus line AB and on a control line of the control bus line CB and on the output side connected to the data bus line DB. The microprocessor CPU serving as the central unit is on the output side both with the address bus line AB and with the control bus line CB and on the input and output sides connected to the data bus line DB. 30th
An dem Busleitungssystem ist ferner eine Umsetzschaltung SPC angeschlossen, die eine Parallel-Serien-Umsetzung und eine Serien-Parallel-Umsetzung der ihr eingangsseitig jeweils zugeführten Signale vorzunehmen gestattet. Diese Umsetzschaltung SPC ist dabei mit ihrer Parallelsignal-Auf nahme-/Abgabeseite mit dem Busleitungssystem in Fig. 2There is also a conversion circuit on the bus line system SPC connected, which has a parallel-to-series implementation and a series-to-parallel implementation of its input side, respectively to carry out supplied signals. This conversion circuit SPC is up with its parallel signal Acquisition / delivery side with the bus line system in Fig. 2
130063/0006130063/0006
80 P 2 3 4 0 OE80 P 2 3 4 0 OE
VPAVPA
verbunden. Mit ihrer Seriensignal-Abgabe-/Aufnähmeseite ist die Umsetzschaltung SPC mit einer Pegelumsetzschaltung bzw. Pegelanpassungsschaltung LC verbunden, die eingangsseitig mit einem Signaleingang Di und ausgangsseitig mit einem Signalausgang Do der Datenaufnahme-./Datenabgabeeinrichtung MC verbunden ist. Mit einem gesonderten Steuerausgang So ist die ümsstzschaltung SPC mit einem Steuereingang INT des Mikroprozessors CPU verbunden. Bei diesem Steuereingang handelt es sich im vorliegenden Fall um den Unterbrechungseingang des Mikroprozessors CPU.tied together. With their serial signal delivery / reception side the conversion circuit SPC is connected to a level conversion circuit or level adjustment circuit LC, the input side with a signal input Di and on the output side with a signal output Do of the data acquisition / data output device MC is connected. With a separate control output So is the transfer circuit SPC with a control input INT of the microprocessor CPU connected. In the present case, this control input is the interrupt input of the microprocessor CPU.
An dem Busleitungssystem sind ferner zwei Register Reg1 und Reg2 über Zugriffssteuerschaltungen AC1 bzw. AC2 angeschlossen. Das Register Reg1 dient zur Aufnahme der von einem Datensignaleingang In der Datenaufnahme-ZDatenabgabeeinrichtung MC zugeführten Datensignale. Das Register Reg2 dient hingegen zur Aufnahme von Datensignalen, die über das Busleitungssystem diesem Register zugeführt werden. Die in dem Register Reg1 gesammelten Datensignale werden auf Ansteuerung dieses Registers Reg1 durch den Mikroprozessor CPU über das Busleitungssystem geleitet,um arhJn dem Speicher FIFO/RAM aufgesammelt zu werden. In diesem Speicher FIFO/RÄM von anderen Datenaufnahme-ZDatenabgabeeinrichtungen her aufgenommene Datensignale werden unter der Steuerung des Mikroprozessors CPU in das zugehörige Register Reg2 eingespeichert.Two registers Reg1 and Reg2 are also connected to the bus line system via access control circuits AC1 and AC2, respectively. The register Reg1 is used to record the data from a data signal input In the data recording-Z data output device MC supplied data signals. The register Reg2, on the other hand, is used to record data signals, which are fed to this register via the bus system. The data signals collected in the register Reg1 are directed to the control of this register Reg1 by the microprocessor CPU via the bus line system to arhJn the memory FIFO / RAM to be collected. In this Memory FIFO / RÄM from other data acquisition Z data output devices Data signals received are stored in the associated register under the control of the microprocessor CPU Reg2 stored.
Mit den beiden Registern Reg1 und Reg2 ist eine Anzeigeeinrichtung DP verbunden, die als Anzeigeeinrichtung mit einer Reihe von Anzeigefeldern 1-2, 1-1, I, 1+1 und 1+2 angedeutet ist. In dem Anzeigefeld I werden beispielsweise Daten angezeigt, die in das Register Reg1 eingespeichert worden sind. In den anderen Anzeigefeldern der Anzeigeeinrichtung DP werden hingegen Daten angezeigt, die in das Register Reg2 eingespeichert worden sind. Dabei kann so vorgegangen sein, daß in dem Anzeigefeld 1-1 DatenWith the two registers Reg1 and Reg2 is a display device DP connected, acting as a display device with a number of display fields 1-2, 1-1, I, 1 + 1 and 1 + 2 is indicated. In the display field I, for example, data are displayed that are stored in the register Reg1 have been. In the other display fields of the display device DP, however, data are displayed that have been stored in register Reg2. The procedure can be that in the display field 1-1 data
130063/0006130063/0006
- 1/ - VPA 80 P 2 3 h 0 OE- 1 / - VPA 80 P 2 3 h 0 OE
angezeigt werden, die von einer Datenaufnahme-ZDatenabgabeeinrichtung abgegeben werden, welche als der in Fig. 2 angedeuteten Datenaufnahme-ZDatenabgabeeinrichtung MC unmittelbar vorangehende Datenaufnahme-ZDatenabgabeeinrichtung zu betrachten ist. In dem Anzeigefeld 1-2 werden Daten angezeigt, die von einer noch weiter vorangehenden Datenaufnahme-ZDatenabgabeeinrichtung abgegeben worden sind. In dem Anzeigefeld 1+1 und in dem Anzeigefeld 1+2 können demgegenüber Daten angezeigt werden, die von zwei Datenaufnahme-ZDatenabgabeeinrichtungen abgegeben werden, welche der vorliegenden Datenaufnahme-ZDatenabgabeeinrichtung nachfolgen. Wie die vorstehend benutzten Begriffe "vorangehen" und "nachfolgen" zu verstehen sind, wird aus der nachfolgenden Funktionsbeschreibung der erläuterT 5 ten Schaltungsanordnungen noch ersichtlich werden.which are output by a data recording-Z data output device, which is to be regarded as the data recording-Z data output device immediately preceding the data recording-Z data output device MC indicated in FIG. 2. In the display field 1-2, data are displayed which have been output by a data recording-Z data output device that has been given further above. In contrast, data can be displayed in the display field 1 + 1 and in the display field 1 + 2 which are output by two data acquisition / data output devices which follow the present data acquisition / data output device. As the terms used above, "go ahead" and "followers" are understood to be from the following functional description of erläuter T 5 th circuit arrangements are still visible.
Bevor auf die Arbeitsweise der erläuterten Schaltungsanordnungen eingegangen wird, sei zunächst das Format betrachtet, in welchem Datensignale über die Ubertragungsleitungen L1, Ln gemäß Fig. 1 übertragen werden können. In Fig. 3 ist ein mögliches Datenformat veranschaulicht. Dänach umfaßt ein über die Übertragungsleitungen übertragener Datenblock ein Startzeichen STA, welches gegebenenfalls ein Synchronisiersignal umfassen kann, sodann eine Stationsnummer oder Adresse ADR, welche die Adresse der Datenaufnahme-ZDatenabgabeeinrichtung darstellt, von der der betreffende Datenblock abgegeben wird. Im Anschluß an die Adresse ADR wird eine Blockanfangskennung BAK bereitgestellt, die von einer Blockkennung BLK gefolgt wird, welche eine Angabe über die Bedeutung des nachfolgenden Datenblockbereiches geben mag. Dieser Datenblockbereich umfaßt gemäß Fig. 3 z.B. 6 Datenbytes, die mit 1.DB, 2.DB, 3.DB, 4.DB, 5.DB und 6.DB bezeichnet sind. Das letzte Zeichen des in Fig. 3 dargestellten Datenblocks ist eine Endekennung END. Sämtliche vorstehend erwähnten Zeichen bzw. Bytes enthalten jeweils eine fest-Before going into the operation of the circuit arrangements explained, let us first consider the format, in which data signals can be transmitted via the transmission lines L1, Ln according to FIG. A possible data format is illustrated in FIG. 3. Danach includes one transmitted over the transmission lines Data block a start character STA, which can optionally include a synchronization signal, then a Station number or address ADR, which represents the address of the data acquisition Z data delivery device from the the relevant data block is delivered. A block start identifier BAK is provided after the address ADR, which is followed by a block identifier BLK, which provides information about the meaning of the following Data block area may exist. According to FIG. 3, this data block area comprises, for example, 6 data bytes, which begin with 1.DB, 2.DB, 3.DB, 4.DB, 5.DB and 6.DB are designated. The last character of the data block shown in FIG is an end identifier END. All of the characters or bytes mentioned above each contain a fixed
1300 6 3/00061300 6 3/0006
jj 80 P 2 3 4 0 OE80 P 2 3 4 0 OE
- ψ - VPA- ψ - VPA
gelegte Anzahl von Bits; es ist generell aber auch möglich, daß die verschiedenen Zeichen eine unterschiedliche Anzahl von Bits aufweisen.number of bits placed; In general, however, it is also possible that the various characters have a different Number of bits.
Während in Fig. 3 ein möglicher Normalfall für einen Datenblock gezeigt ist, der Dateninformationen enthält, veranschaulicht Fig. 4 das Format für den Fall, daß keine Datensignale für eine Übertragung bereitstehen. In diesem Fall umfaßt der für eine Übertragung zu benutzende Datenblock das Startzeichen STA, die Adresse ADR der sendenden Datenaufnahme-/Datenabgabeeinrichtung und die Endekennung END. Bezüglich der zuletzt erwähnten Zeichen sei noch angemerkt, daß die diese Zeichen bildenden Bits, insbesondere aber die Adresse ADR in wenigstens einem Speicher der Datenaufnahme-/ Datenabgabeeinrichtung gesichert gespeichert sind, um auch nach einem Betriebsausfall der betreffenden Datenaufnahme-/ Datenabgabeeinrichtung bereitzustehen. So sind bei der in Fig. 2 dargestellten Schaltungsanordnung das Startzeichen STA und die Adresse ADR dieser Einrichtung in dem Speicher ROM gesichert gespeichert; die betreffenden Informationen können aus diesem Speicher jeweils zerstörungsfrei ausgelesen werden. Die Endekennung END ist gemäß Fig. 2 in dem Speicher ROM gesichert gespeichert, um als Schlußzeichen für die jeweilige Übertragung verwendet werden zu können. In diesem Speicher ROM können im übrigen auch die völlig variablen Adressen derjenigen Datenaufnahme-ZDatenabgabeeinrichtungen gespeichert sein, deren Daten in der den betreffenden Speicher ROM enthaltenden Datenaufnahme-/Datenabgabeeinrichtung tatsächlich zu berücksichtigen sind.While FIG. 3 shows a possible normal case for a data block which contains data information 4 shows the format in the event that no data signals are available for transmission. In this case the data block to be used for a transmission comprises the start character STA, the address ADR of the sending data recording / data output device and the end identifier END. Regarding the last mentioned characters, it should be noted that that the bits forming these characters, but especially the address ADR in at least one memory of the data recording / Data transfer device are stored securely in order to ensure that the relevant data recording / Data delivery device to be available. Thus, in the circuit arrangement shown in FIG. 2, the start characters are STA and the address ADR of this device are stored securely in the memory ROM; the information concerned can be read non-destructively from this memory. The end identifier END is shown in FIG. 2 in the Memory ROM stored securely in order to be able to be used as a final character for the respective transmission. In This memory ROM can also contain the completely variable addresses of those data recording / data output devices be stored, their data in the data recording / data output device containing the relevant memory ROM actually have to be taken into account.
Im folgenden sei die Arbeitsweise der Schaltungsanordnung gemäß der Erfindung unter Bezugnahme auf die in Fig. 5 bis 9 dargestellten Diagramme erläutert. In diesen Diagrammen ist der Verlauf von Datenblöcken (in der Ordinatenrichtung S aufgetragen) in Abhängigkeit von der Zeit (in der Abszissenrichtung t) veranschaulicht.The mode of operation of the circuit arrangement according to the invention will now be described with reference to that shown in FIG to 9 illustrated diagrams. In these diagrams, the course of data blocks (in the ordinate direction S plotted) as a function of time (in the abscissa direction t).
130063/0006130063/0006
- yf - VPA 80 P 2 3 4 0 OE- yf - VPA 80 P 2 3 4 0 OE
In Fig. 5 ist der Normalfall veranschaulicht, daß sämtliche vorgesehenen Datenaufnahme-/Datenabgabeeiiirichtungen Datenblöcke abgeben. Hier handelt es sich annahmegemäß um acht Datenaufnahme-/Datenabgabeeinrichtungen, deren Datenblöcke in Fig. 5 mit 1, 2, 3, 4, 5, 6, 7 bzw. 8 bezeichnet sind. Dabei ist ersichtlich, daß die von den einzelnen Datenaufnahme-/Datenabgabeeinrichtungen abgegebenen Datenblöcke unterschiedliche Länge haben können. So weisen die Datenblöcke 2 und 6 beispielsweise eine größere Länge auf als jeder der übrigen Datenblöcke. Der Betrieb mag dabei im übrigen so ablaufen, daß nach Aussenden eines Datenblockes von der achten Datenaufnahme-ZDatenabgabeeinrichtung - dieser Datenblock ist mit 8 bezeichnet - wieder ein Datenblock von der ersten Datenaufnahme-/Datenabgabeeinrichtung ausgesendet wird; dieser Datenblock ist in Fig. 5 mit 1f angedeutet: Bevor jede Datenaufnahme-/Datenabgabeeinrichtung mit der Aussendung eines Datenblocks beginnt, muß seit dem Ende des unmittelbar zuvor aufgetretenen Datenblocks eine Sicherheitszeitspanne ti vergangen sein, die beispielsweise 20 - 60 ms betragen mag.In FIG. 5, the normal case is illustrated in which all the data recording / data output devices provided output data blocks. In accordance with the assumption, this involves eight data recording / data output devices, the data blocks of which are designated in FIG. 5 by 1, 2, 3, 4, 5, 6, 7 and 8, respectively. It can be seen that the data blocks output by the individual data recording / data output devices can have different lengths. For example, data blocks 2 and 6 have a greater length than any of the other data blocks. The operation may otherwise proceed in such a way that after sending out a data block from the eighth data recording / data output device - this data block is denoted by 8 - a data block is sent out again from the first data recording / data output device; This data block is indicated in Fig. 5 with 1 f : Before each data recording / data output device starts sending a data block, a safety period ti must have elapsed since the end of the data block that occurred immediately before, which may be 20-60 ms, for example.
Diese Zeitspanne dient zur Überbrückung der Einschalt- und Ausschaltvorgänge der einzelnen Datenabgabeeinrichtungen.This time span is used to bridge the switch-on and Switch-off processes of the individual data output devices.
Um Datenblöcke in der aus Fig. 5 ersichtlichen Weise von den Datenaufnahme-/Datenabgabeeinrichtungen der in Fig. 1 dargestellten Schaltungsanordnung abgeben zu lassen, wird folgendes Prinzip angewandt. Die Abgabe der Datenblöcke von sämtlichen Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn erfolgt in einer Reihenfolge, die durch die Reihenfolge der Adressen festgelegt ist, welche den einzelnen Datenaufnahme-/ Datenabgabeeinrichtungen zugehörig sind. Nimmt man einmal an, daß die in Fig. 5 zur Bezeichnung der Datenblöcke benutzten Zahlen 1 bis 8 zugleich die Adressen der Datenaufnähme-/Datenabgabeeinrichtungen sind, von denen diese Datenblöcke ausgesendet werden, so bedeutet dies, daß beispielsweise die Datenaufnahme-/Datenabgabeeinrichtung mit der Adresse 4 erst dann einen Datenblock aussenden kann, wenn die Datenaufnahme- /Datenabgabeeinrichtung mit der Adresse 3 einen Datenblock ausgesendet hat.To data blocks in the manner shown in FIG. 5 by the data recording / data output devices of the illustrated in FIG To leave circuit arrangement, the following principle is applied. The delivery of the data blocks from all Data recording / data output devices MC1 to MCn takes place in an order that is determined by the order of the addresses, which the individual data acquisition / Data delivery devices are associated. Assume that the ones shown in FIG. 5 are used to denote the data blocks Numbers 1 to 8 at the same time the addresses of the data recording / data output devices are from which these data blocks are sent out, this means that, for example the data acquisition / data output device with address 4 can only send a data block when the data acquisition / Data output device with address 3 has sent out a data block.
130063/0006130063/0006
VPAVPA
Nach dem eingangs erläuterten Verfahrensprinzip, das im vorliegenden Fall benutzt wird, werden nun in jeder Datenaufnahme-ZDatenabgabeeinrichtung lediglich Datenblökke mit ganz bestimmten Adressen aufgenommen, d.h. mit Adressen, die in einem bestimmten festgelegten Verhältnis zur Adresse der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung stehen. Zu diesem Zweck werden die Adressen der der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung zugeführten Datenblöcke überprüft. Um den Ablauf eines solchen Vorgangs zu erläutern, sei nochmals auf Fig. 2 Bezug genommen.According to the procedural principle explained at the beginning, which is in This case is used, are now in each data acquisition-Z data output device only data blocks with very specific addresses are recorded, i.e. with addresses that are in a specific fixed ratio to the address of the respective data acquisition Z data delivery device. For this purpose the addresses the data blocks fed to the respective data recording-Z data output device are checked. About the process To explain such a process, reference is made again to FIG.
Gemäß Fig. 2 wird ein der Datenaufnahme-ZDatenabgabeeinrichtung MC über den Signaleingang Di zugeführter Datenblock nach Hindurchführen durch die Pegelumsetzschaltung LC der Umsetzschaltung SPC zugeführt. Außerdem wird der zugehörige Mikroprozessor CPU an seinem Unterbrechungseingang INT vom Vorliegen eines Datenblockes unterrichtet. Der Mikroprozessor CPU gibt daraufhin eine den Umsetzer SPC adressierende Adresse ab, um die Adresse des in diesem Umsetzer SPC noch enthaltenen Datenblockes zu übernehmen. Diese Adresse kann der Mikroprozessor CPU dann in einem seiner Internregister speichern. Als weitere Adresse holt sich der Mikroprozessor CPU dann aus dem Speicher ROM die Adresse ADR seiner Datenaufnahme-ZDatenabgabeeinrichtung ab. Diese beiden Adressen können dann in dem Rechen- und Verknüpfungswerk (ALU) des Mikroprozessors CPU nach Maßgabe eines Programms verglichen werden, dessen Programmschritte des Mikroprozessors CPU dem Speicher ROM entnehmen mag. Wird im Zuge eines derartigen Vergleichs festgestellt, daß die der Umsetzschaltung SPC entnommene Adresse einem Datenblock zugehörig ist, der in der vorliegenden Datenaufnahme-ZDatenabgabeeinrichtung brauchbar ist, so gibt der Mikroprozessor CPU ein Kommando mit einer die Umsetzschaltung SPC als Datenabgabeeinrichtung bezeichnenden Adresse und mit einerAccording to FIG. 2, a data block supplied to the data acquisition / data output device MC via the signal input Di is supplied to the conversion circuit SPC after passing through the level conversion circuit LC. In addition, the associated microprocessor CPU is informed of the presence of a data block at its interrupt input INT. The microprocessor CPU then emits an address that addresses the converter SPC in order to take over the address of the data block still contained in this converter SPC. The microprocessor CPU can then store this address in one of its internal registers. As a further address, the microprocessor CPU then fetches the address ADR of its data acquisition / data output device from the memory ROM. These two addresses can then be compared in the arithmetic and logic unit (ALU) of the microprocessor CPU in accordance with a program whose program steps the microprocessor CPU can take from the memory ROM. If in the course of such a comparison it is established that the address taken from the conversion circuit SPC belongs to a data block which can be used in the present data acquisition-Z data output device, the microprocessor CPU issues a command with an address designating the conversion circuit SPC as the data output device and with a
130063/0006130063/0006
den Speicher FIFO/RAM als Datensignalaufnahmeeinrichtung bezeichnenden Adresse ab. Nach Ausführung des betreffenden Kommandos ist dann der Datenblock, der zuvor von der Umsetzschaltung SPC aufgenommen worden ist, in den Speieher FIFO/RAM eingespeichert. In diesem Speicher FIFO/RAM können weitere Datenblöcke aufgesammelt werden, bevor diese Datenblöcke durch Abgabe eines dem zuvor erwähnten Kommando entsprechenden Kommandos aus dem Speicher FIFO/RAM an das Register Reg2 abgegeben werden. Durch eine analoge Kommandosteuerung bewirkt der Mikroprozessor CPU die Abbildung der in dem Register Reg1 eingespeicherten Datensignale in den Speicher FIFO/RAM, um die betreffenden Datensignale zum gegebenen Zeitpunkt über die Umsetzschaltung SPC und den Pegelumsetzer LC an die Übertragungsleitung abzugeben.the memory FIFO / RAM as a data signal recording device descriptive address. After executing the relevant Commands is then the data block that was previously recorded by the conversion circuit SPC in the memory FIFO / RAM stored. In this FIFO / RAM memory, further data blocks can be collected before these Data blocks by issuing a command corresponding to the aforementioned command from the memory FIFO / RAM to the register Reg2. The microprocessor CPU effects the mapping through an analog command control of the data signals stored in the register Reg1 in the memory FIFO / RAM to convert the relevant data signals at the given time via the conversion circuit SPC and the level shifter LC to the transmission line.
Der zuletzt erwähnte Zeitpunkt für die Aussendung eines Datenblockes von der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung wird mittels des dieser Einrichtung zugehörigen Mikroprozessors CPU festgestellt. Dies kann in folgender Art und Weise erfolgen. Da jeder der an der Übertragungsleitung gemäß Fig. 1 angeschlossenen Datenaufnahme-/Datenabgabeeinrichtungen sämtliche über die betreffende Übertragungsleitung übertragenen Datenblöcke zugeführt werden, kann der Mikroprozessor CPU der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung anhand der jeweils mitgelieferten Adressen Informationen darüber gewinnen, welche der übrigen Datenaufnahme-ZDatenabgabeeinrichtungen Datenblöcke abgegeben haben. Anhand der betreffenden Adressen kann der Mikroprozessor CPU der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung dann entscheiden, ob und wann er das Auslesen der in dem zugehörigen Speicher FIFOZRAM gespeicherten Datensignale freizugeben hat. Dazu genügt es, wenn der Mikroprozessor CPU der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung das Ergebnis des durch ihn jeweils durchgeführten Adressenvergleichs festhält, um bei Ermittelung einer Adressendifferenz vonThe last-mentioned point in time for the transmission of a data block from the respective data recording / data output device is determined by means of the microprocessor CPU associated with this device. This can be in the following Way done. Since each of the data recording / data output devices connected to the transmission line according to FIG all the data blocks transmitted via the relevant transmission line are supplied, the microprocessor CPU of the respective Data acquisition / data output device based on the addresses supplied with information about it win which of the other data acquisition Z data delivery devices have delivered data blocks. Based on the relevant The microprocessor CPU of the respective data acquisition / data delivery device can then decide addresses, whether and when to enable reading of the data signals stored in the associated memory FIFOZRAM Has. For this purpose, it is sufficient if the microprocessor CPU of the respective data acquisition / data output device receives the result of the address comparison carried out by him in each case in order to determine an address difference of
130063/0006130063/0006
- y> - VPA 80 P 2 3 h 0 D£- y> - VPA 80 P 2 3 h 0 D £
beispielsweise 1 den zuvor erwähnten Auslesevorgang zu bewirken. Unter Bezugnahme auf das in Fig. 5 dargestellte Diagramm bedeutet dies, daß beispielsweise dann, wenn in der Datenaufnahme-/Datenabgabeeinrichtung mit der Adresse 4 gerade ein Datenblock mit der Adresse 2 aufgenommen worden ist, noch kein Auslesevorgang bezüglich des zugehörigen Speichers FIFO/RAM vorgenommen wird, daß aber ein solcher Auslesevorgang vorgenommen wird, wenn ' in der betreffenden Datenaufnahme-ZDatenabgabeeinrichtung (Nr. 4) ein Datenblock mit der Adresse 3 aufgenommen worden ist.for example 1 to the aforementioned readout process cause. With reference to the diagram shown in Fig. 5, this means that, for example, if A data block with address 2 has just been recorded in the data recording / data output device with address 4 has been, no readout process is carried out with respect to the associated memory FIFO / RAM that but such a readout process is carried out if 'in the relevant data recording-Z data output device (No. 4) a data block with address 3 has been recorded.
Wie im Zusammenhang mit Fig. 5 bereits oben erwähnt, erfolgt die Abgabe der Datenblöcke von den. einzelnen Datenaufnahme-ZDatenabgabeeinrichtungen unter Einhaltung einer Sicherheitsspanne ti zwischen dem Ende des von irgendeiner Datenaufnahme-ZDatenabgabeeinrichtung abgegebenen Datenblockes und dem Beginn des von der in Frage kommenden nächsten Datenaufnahme-ZDatenabgabeeinrichtung abzugebenden Datenblockes. Die Einhaltung dieser Sicherheitszeitspanne ti wird unter der Steuerung des Mikroprozessors CPU der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung bewirkt. Zu diesem Zweck kann der Mikroprozessor CPU der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung eine Anzahl von Leerzyklen ausführen, nachdem er festgestellt hat, daß die Adresse des in seiner Datenaufnahme-ZDatenabgabee inrichtung zuletzt aufgenommenen Datenblockes diejenige Adresse ist, die der Adresse seiner Datenaufnahme-Z Datenabgabeeinrichtung unmittelbar vorangeht.As already mentioned above in connection with FIG. 5, the data blocks are output from the. individual data acquisition Z data delivery devices with a safety margin ti between the end of each Datenaufnahme-ZDatenabgabeeinrichtung given data block and the beginning of the data to be output by the next data acquisition Z data output device in question Data block. Compliance with this safety period ti is under the control of the microprocessor CPU of the respective data acquisition Z data output device causes. For this purpose, the microprocessor CPU of the respective data acquisition Z data output device execute a number of idle cycles after it has been determined has that the address of the in its Datenaufnahme-ZDatenabgabee in the direction of the last recorded data block is the address that corresponds to the address of its data recording-Z Data delivery device immediately precedes.
Bei der in Fig. 1 dargestellten Schaltungsanordnung kann es nun vorkommen, daß zumindest eine der Datenaufnahme-Z Datenabgabeeinrichtungen MC1 bis MCn ausfällt, so daß von dieser Einrichtung nicht einmal ein Datenblock mit dem aus Fig. 4 ersichtlichen Format abgegeben werden kann, Ein derartiger Fall ist in Fig. 6 veranschaulicht. GesäßIn the circuit arrangement shown in Fig. 1, it can now happen that at least one of the data recording Z Data output devices MC1 to MCn fails, so that from not even a data block with the format shown in FIG. 4 can be output to this device, Such a case is illustrated in FIG. buttocks
130063/0006130063/0006
-2/- VPA 80P2340DE- 2 / - VPA 80P2340DE
Fig. 6 ist angenommen, daß von acht insgesamt vorgesehenen Datenaufnahme-ZDatenabgabeeinrichtungen (siehe Fig. 5) die Datenaufnahme-ZDatenabgabeeinrichtungen mit den Adressen 5, 7 bzw. 8 ausgefallen sind. Anstelle der Datenblöcke von den betreffenden Datenaufnahme-ZDatenabgabeeinrichtungen sind in Fig. 6 Zeitspannen t2 eingehalten, die als Zusatzzeitspannen bzw. Sendeverzögerungszeitspannen zu betrachten sind und die jeweils eine Dauer von beispielsweise von 20 ms haben mögen. Diese Zusatzzeitspannen t2 werden dabei in einer Anzahl eingehalten, die der Anzahl der ausgefallenen Datenaufnahme-/Datenabgabeeinrichtungen entspricht. Während zwischen den Datenblöcken mit den Adressen 4 und 6 lediglich eine Zusatzzeitspanne t2 vorhanden ist, sind zwischen den Datenblöcken mit den Adressen 6 und 1 (letzterer Datenblock ist mit 1' bezeichnet) zwei Zeitspannen t2 eingehalten.FIG. 6 is assumed that of eight data acquisition / output devices (see FIG. 5) provided in total the data acquisition Z data output devices with addresses 5, 7 and 8 have failed. Instead of the data blocks time periods t2 are maintained by the relevant data recording / data output devices in FIG. 6, as additional time periods or transmission delay periods are to be considered and each has a duration of, for example of 20 ms. These additional time spans t2 are adhered to in a number that corresponds to the number of corresponds to failed data acquisition / data output devices. While there is only an additional time period t2 between the data blocks with addresses 4 and 6 is, between the data blocks with the addresses 6 and 1 (the latter data block is denoted by 1 ') are two Time spans t2 observed.
Die Einhaltung der Zusatzzeitspannen t2 kann ebenfalls z.B. durch Abwicklung von Leerzyklen durch den Mikroprozessor CPU der jeweiligen Datenaufnahme-ZDatenabgabeeinrichtung sichergestellt werden. Dazu kann wie folgt vorgegangen sein. Geht man einmal von einer Datenaufnahme-ZDatenabgabeeinrichtung mit der Adresse Nr. 6 aus, so mögen in dieser Einrichtung folgende Vorgänge ablaufen, wenn in dieser ein Datenblock mit der Adresse Nr. 4 aufgenommen wird. Zunächst mag der zugehörige Mikroprozessor der Datenauf nahme-ZDatenabgabeeinrichtung Nr. 6 eine Anzahl von Leerzyklen entsprechend der Zeitspanne ti ausführen. Tritt nach Ablauf dieser Zeitspanne ti ein Datenblock mit der Adresse 5 auf, so hat der Mikroprozessor CPU der Datenauf nahme-ZDatenabgabeeinrichtung Nr. 6 diese Adresse zu bewerten. Tritt hingegen ein Datenblock mit der Adresse Nr. 5 nicht auf, so mag der Mikroprozessor CPU der betreffenden Datenatifnahme-ZDatenabgabeeinrichtung ein© weitere Aszahl von Leerzyklsn entsprechend der Zeitspanne t2 auses,. :%-ch Ablauf dieser Zeits-pami® t2 veranlaßtCompliance with the additional time periods t2 can also be ensured, for example, by processing idle cycles by the microprocessor CPU of the respective data recording / data output device. This can be done as follows. Assuming a data acquisition / output device with address no. 6, the following processes may take place in this device if a data block with address no. 4 is received in this device. First of all, the associated microprocessor of the data acquisition Z data output device no. 6 may execute a number of idle cycles corresponding to the time period ti. If a data block with the address 5 occurs after this period of time ti, the microprocessor CPU of the data acquisition Z data delivery device no. 6 has to evaluate this address. If, on the other hand, a data block with address no. 5 does not appear, the microprocessor CPU of the relevant data acquisition / data delivery device may activate further number of idle cycles corresponding to the time period t2. : % -ch causes this time pami® t2 to expire
S3/0S3 / 0
80 P 2 3 h 080 P 2 3 h 0
VPAVPA
betreffende Mikroprozessor dann die Durchführung eines Auslesevorgangs, im Zuge dessen aus dem zugehörigen Speicher FIFO/RAM Datensignale ausgelesen werden.relevant microprocessor then carrying out a readout process, in the course of which from the associated Memory FIFO / RAM data signals are read out.
Den vorstehend erläuterten Vorgängen völlig entsprechende Vorgänge laufen in der Datenaufnahme-/Datenabgabeeinrichtung Nr. 1 ab, deren Mikroprozessor CPU im Anschluß an das Auftreten eines Datenblockes mit der Adresse Nr. 6 Leerzyklen entsprechend den Zeitspannen ti + t2 + t2 ausführt, bevor er die Ausführung eines Auslesevorgangs wirk sam steuert bzw. freigibt.Processes completely corresponding to the processes explained above run in the data recording / data output device No. 1, its microprocessor CPU following the occurrence of a data block with address No. 6 Executes idle cycles according to the time spans ti + t2 + t2 before executing a readout process sam controls or releases.
Um die vorstehend angegebenen Zeitspannen ti und t2 auch in dem Fall berücksichtigen zu können, daß eine große Anzahl von Datenaufnahme-ZDatenabgabeeinrichtungen ausgefallen ist, kann durch den Mikroprozessor CPU der jeweiligen intakten Datenaufnahme-/Datenabgabeeinrichtung die Ausführung von Leerzyklen bezüglich sämtlicher Adressen vorgenommen werden, wie dies zuvor erläutert worden ist.By the time periods ti and t2 given above, too to be able to take into account in the event that a large number of data recording / data output devices have failed is, by the microprocessor CPU of the respective intact data acquisition / data output device the Execution of idle cycles can be made with respect to all addresses, as has been explained above.
In Fig. 7 ist nun der Fall veranschaulicht, daß ausgehend von den Verhältnissen gemäß Fig. 6 die Datenaufnahme-/Datenabgabeeinrichtung Nr. 7 wieder in Betrieb genommen wird. Diese Datenaufnahme-/Datenabgabeeinrichtung Nr. 7 gibt ihren Datenblock nach Ablauf der Sicherheitszeitspanne ti im Anschluß an das Auftreten des Datenblockes 6 ab. Die Datenaufnahme-ZDatenabgabeeinrichtung Nr. 1 gibt einen Datenblock 1' erst nach Ablauf der beiden Zeitspannen ti und t2 ab, da die Datenaufnahme-/Datenabgäbeeinrichtung Nr. 8 noch ausgefallen ist.In FIG. 7, the case is now illustrated in which, based on the relationships according to FIG. 6, the data recording / data output device No. 7 is put back into operation. This data recording / data output device no. 7 returns its data block after the safety period ti has elapsed following the occurrence of the data block 6 from. The data acquisition Z data delivery device no. 1 outputs a data block 1 'only after the two time periods ti and t2 have elapsed, since the data acquisition / data output device No. 8 is still down.
In Fig. 8 und 9 ist der Fall veranschaulicht, daß die Übertragungsleitung unterbrochen ist, an der die vorstehend erwähnten acht Datenaufnahme-ZDatenabgabeeinrichtungen angeschlossen sind, wobei gerade eine solche Unterbrechung aufgetreten ist, daß mit jedem Leitungsab-In Figs. 8 and 9, the case is illustrated that the transmission line on which the above mentioned eight data recording-Z data output devices are connected, with just one such Interruption has occurred that with every line disconnection
130063/0006130063/0006
-2/- VPA 8OP 23^00E-2 / - VPA 8OP 23 ^ 00E
schnitt vier Datenaufnahme-ZDatenabgabeeinrichtungen verbunden sind. Dies sind im Falle der Fig. 8 die Datenaufnahme-/Datenabgabeeinrichtungen 1,2,3 und 4 und im Falle der Fig. 9 die Datenaufnahme-ZDatenabgabeeinrichtungen 5 bis 8. Analog den im Zusammenhang mit Fig. 5 und 6 erläuterten Verhältnissen treten gemäß Fig. 8 und 9 zwischen den einzelnen Datenblöcken die Zeitspanne ti bzw. mehrfach die Zeitspanne t2 auf. Dabei dürfte ersichtlich sein, daß die an den beiden Leitungsabschnitten liegenden Gruppen von Datenaufnahme-/Datenabgabeeinrichtungen für sich jeweils eine funktionsfähige Anordnung darstellen. Werden die betreffenden Leitungsabschnitte anschließend wieder miteinander verbunden, so treten - wie dies eine vergleichende Betrachtung der Fig. 8 und 9 erkennen läßt zu gewissen Zeitpunkten auf der gemeinsamen Übertragungsleitung zwei Datenblöcke von unterschiedlichen Datenaufnahme-/Datenabgabeeinrichtungen auf. Um diesen Störungsfall zu beseitigen und wieder Verhältnisse herbeizuführen, wie sie in Fig. 5 veranschaulicht sind, wird zweckmäßigerweise so vorgegangen, daß sämtliche an der Übertragungsleitung angeschlossene Datenaufnahme-ZDatenabgabeeinrichtungen zunächst abgeschaltet werden, um danach wieder nacheinander in Betrieb gesetzt zu werden. Das Abschalten kann dadurch geschehen, daß in sämtlichen Datenaufnahme-ZDatenabgabeeinrichtungen durch Plausibilitätsprüfungen beispielsweise der auftretenden Adressen oder durch Ermittelung von Mehrfachstörungen Auslösebefehle gebildet werden können. Es ist aber auch möglich, den Abschaltvorgang und den Wiedereinschaltvorgang von zentraler Stelle aus vornehmen zu lassen, beispielsweise von der in Fig. 1 angedeuteten zentralen Überwachungsanordnung Uw. Das Wiedereinschalten der Datenaufnahme-ZDatenabgabeeinrichtungen erfolgt danach wieder automatisch oder dadurch, daß eine dieser Einrichtungen in den Sendezustand gebracht wird.cut four data recording-Z data output devices connected are. In the case of FIG. 8, these are the data recording / data output devices 1, 2, 3 and 4 and, in the case of FIG. 9, the data recording-Z data output devices 5 to 8. Analogous to the relationships explained in connection with FIGS. 5 and 6, between FIGS. 8 and 9 occur the time span ti or multiple times the time span t2 on the individual data blocks. It should be evident be that lying on the two line sections groups of data recording / data output devices for each represent a functional arrangement. The relevant line sections are then reconnected to one another, so step - as a comparative consideration of FIGS. 8 and 9 reveals At certain times on the common transmission line, two data blocks from different data recording / data output devices on. In order to eliminate this malfunction and bring about conditions again, As illustrated in Fig. 5, the procedure is expediently so that all on the transmission line connected data recording-Z data output devices are initially switched off and then again to be put into operation one after the other. Switching off can take place in all data recording Z data output devices through plausibility checks, for example of the addresses that occur, or through Detection of multiple faults trigger commands can be formed. But it is also possible to switch off and to have the reclosing process carried out from a central point, for example from the one in FIG. 1 indicated central monitoring arrangement Uw. Switching on the data acquisition / data delivery devices again then takes place again automatically or by bringing one of these devices into the transmission state will.
130063/0006130063/0006
Abschließend sei noch bemerkt, daß sämtliche zur Realisierung
der oben beschriebenen Schaltungsanordnungen dienende Anordnung bzw. Schaltungen durch kommerziell erhältliche
Bausteine bzw. Geräte gebildet sein können. So können die einzelnen Datenerzeugungseinrichtungen gemäß Fig. 1 normale
Dateneingabegeräte bzw. Fernschreiber enthalten. Die in den Datenaufnahme-/Datenabgabeeinrichtungen verwendeten
Schaltungen können kommerziell erhältliche Bausteine sein, die in Verbindung mit Mikroprozessoren zu verwenden
sind. Als Umsetzschaltung SPC können beispielsweise USART-Bausteine
verwendet werden. Die Pegelumsetzschaltung LC
kann beispielsweise eine Pegelumsetzschaltung mit Transistoren enthalten, die eine Pegelumsetzung zwischen für
MOS-Schaltangen erforderliche Pegel und für TTL-Schaltungen
erforderliche Pegel vornehmen. Die in Fig. 1 angedeutete Überwachungseinrichtung Uw kann eine Registeranordnung
umfassen, die ein Eingabe-/Ausgaberegister darstellen mag, in welchem sämtliche über die zugehörige Datenaufnahme-/Datenabgabeeinrichtung
MCz aufgenommene Datenblöcke gespeichert werden können, um bei Bedarf über die betreffende Datenaufnahme-/Datenabgabeeinrichtung MCz
wieder abgegeben zu werden. Zur selektiven Abgabe derartiger Datenblöcke brauchen dann der Überwachungseinrichtung
Uw lediglich die Adressen der in Frage kommendenFinally, it should also be noted that all of the arrangements or circuits used to implement the circuit arrangements described above can be formed by commercially available modules or devices. Thus, the individual data generating devices according to FIG. 1 can contain normal data input devices or teleprinters. The circuits used in the data acquisition / data output devices can be commercially available components which are to be used in connection with microprocessors. USART modules, for example, can be used as the conversion circuit SPC. The level conversion circuit LC
can for example contain a level conversion circuit with transistors which carry out a level conversion between levels required for MOS switches and levels required for TTL circuits. The monitoring device Uw indicated in FIG. 1 can comprise a register arrangement which may represent an input / output register in which all data blocks recorded via the associated data recording / data output device MCz can be stored in order to be able to use the relevant data recording / data output device MCz
to be returned. For the selective delivery of such data blocks, the monitoring device Uw then only needs the addresses of the ones in question
Datenblöcke zugeführt werden, die auszusenden sind.Data blocks are supplied to be sent out.
14 Patentansprüche
9 Figuren14 claims
9 figures
130063/0006130063/0006
LeerseiteBlank page
Claims (14)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803011759 DE3011759A1 (en) | 1980-03-26 | 1980-03-26 | METHOD AND CIRCUIT ARRANGEMENT FOR RECORDING AND DELIVERING DATA BLOCKS, IN PARTICULAR FOR RAILWAY SYSTEMS |
| DE8181101556T DE3162566D1 (en) | 1980-03-26 | 1981-03-04 | Method and circuitry for reception and transmission of data blocks, especially for railway systems |
| AT81101556T ATE6616T1 (en) | 1980-03-26 | 1981-03-04 | METHOD AND CIRCUIT ARRANGEMENT FOR ACCEPTING AND DELIVERING DATA BLOCKS, PARTICULARLY FOR RAILWAY INSTALLATIONS. |
| EP81101556A EP0036960B1 (en) | 1980-03-26 | 1981-03-04 | Method and circuitry for reception and transmission of data blocks, especially for railway systems |
| DK135381A DK135381A (en) | 1980-03-26 | 1981-03-25 | PROCEDURE AND CIRCUIT FOR THE RECORDING AND SUBMISSION OF DATA BLOCKS NAME FOR RAILWAY SYSTEMS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803011759 DE3011759A1 (en) | 1980-03-26 | 1980-03-26 | METHOD AND CIRCUIT ARRANGEMENT FOR RECORDING AND DELIVERING DATA BLOCKS, IN PARTICULAR FOR RAILWAY SYSTEMS |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3011759A1 true DE3011759A1 (en) | 1982-01-21 |
Family
ID=6098438
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803011759 Withdrawn DE3011759A1 (en) | 1980-03-26 | 1980-03-26 | METHOD AND CIRCUIT ARRANGEMENT FOR RECORDING AND DELIVERING DATA BLOCKS, IN PARTICULAR FOR RAILWAY SYSTEMS |
| DE8181101556T Expired DE3162566D1 (en) | 1980-03-26 | 1981-03-04 | Method and circuitry for reception and transmission of data blocks, especially for railway systems |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE8181101556T Expired DE3162566D1 (en) | 1980-03-26 | 1981-03-04 | Method and circuitry for reception and transmission of data blocks, especially for railway systems |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0036960B1 (en) |
| AT (1) | ATE6616T1 (en) |
| DE (2) | DE3011759A1 (en) |
| DK (1) | DK135381A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2193022B (en) * | 1986-07-24 | 1990-08-22 | Westinghouse Brake & Signal | A railway signalling system |
| CN107819763B (en) * | 2017-11-13 | 2020-07-31 | 北京全路通信信号研究设计院集团有限公司 | Interactive communication method based on state transmission data |
| CN114633781A (en) * | 2022-03-07 | 2022-06-17 | 湖南中车时代通信信号有限公司 | Method for controlling vehicle-mounted data of high-speed maglev train and related components |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1187488A (en) * | 1967-10-25 | 1970-04-08 | Int Standard Electric Corp | Telecommunication System |
| DE2446696C3 (en) * | 1974-09-30 | 1979-07-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Method and circuit arrangement for the transmission of digital communication signals from signal transmitters to signal receivers via a coupling device |
| CH632365A5 (en) * | 1978-01-30 | 1982-09-30 | Patelhold Patentverwertung | DATA EXCHANGE PROCESS BETWEEN MULTIPLE PARTNERS. |
| DE2805705C2 (en) * | 1978-02-10 | 1987-01-29 | Patelhold Patentverwertungs- und Elektro-Holding AG, Glarus | Data transmission procedure between several equal participants |
-
1980
- 1980-03-26 DE DE19803011759 patent/DE3011759A1/en not_active Withdrawn
-
1981
- 1981-03-04 AT AT81101556T patent/ATE6616T1/en not_active IP Right Cessation
- 1981-03-04 EP EP81101556A patent/EP0036960B1/en not_active Expired
- 1981-03-04 DE DE8181101556T patent/DE3162566D1/en not_active Expired
- 1981-03-25 DK DK135381A patent/DK135381A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DK135381A (en) | 1981-09-27 |
| EP0036960A1 (en) | 1981-10-07 |
| ATE6616T1 (en) | 1984-03-15 |
| DE3162566D1 (en) | 1984-04-19 |
| EP0036960B1 (en) | 1984-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3787393T2 (en) | Multi-address communication method. | |
| DE3041600C2 (en) | Method and circuit arrangement for transmitting data signals between data signal transmitters and data signal receivers connected to data switching devices of a data switching system | |
| DE2503111B2 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR THE TIME MULTIPLEX TRANSMISSION OF USEFUL INFORMATION FROM INDEPENDENT SOURCES | |
| DE3587336T2 (en) | RINGUE TRANSMISSION SYSTEM WITH VARIABLE CONNECTION ORDER OF THE STATIONS. | |
| EP0329005B1 (en) | Method for establishing virtual circuits via switches of a multistage switching arrangement | |
| DE2362010A1 (en) | ERROR ALARM AND MONITORING SYSTEM AND PROCEDURES FOR ERROR ALARM TRIGGER AND ERROR MONITORING | |
| EP0017035B1 (en) | Circuit arrangement for transmitting digital signals between transmitter/ receiver devices using different data transmission procedures and different data formats | |
| DE3041556C2 (en) | Method and circuit arrangement for switching data between data terminals | |
| DE69331983T2 (en) | Line connection circuit and method for switching switching in the event of error detection | |
| DE3011759A1 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR RECORDING AND DELIVERING DATA BLOCKS, IN PARTICULAR FOR RAILWAY SYSTEMS | |
| DE3041541C2 (en) | Circuit arrangement for transmitting data signals between two data terminals in a data transmission system | |
| DE2912825B2 (en) | ||
| CH656276A5 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR TRANSMITTING DATA SIGNALS BETWEEN DATA SWITCHING DEVICES OF A DATA SWITCHING SYSTEM. | |
| EP0215276B1 (en) | Method and circuit arrangement for the transmission of data signals to a group of control devices within a loop system | |
| DE3136495C2 (en) | ||
| EP0475180A1 (en) | Method for transmission of communication blocks between transmission lines of existing connections in a switching exchange | |
| EP0160300A2 (en) | Method and circuit arrangement for establishing connections and transmitting communication signals between subscriber's stations or line groups in a communications exchange, in particular a data exchange, having a loop arrangement | |
| DE69011146T2 (en) | Arrangement for connecting a central switching chain to connection units. | |
| DE2601702A1 (en) | CONNECTION AND MONITORING SYSTEM FOR REMOTE INFORMATION SWITCHING CENTER | |
| DE19513892A1 (en) | Transmission system with a network monitoring system | |
| EP0027557A2 (en) | Circuit arrangement for the transmission of digital signals between transmitting and receiving equipment operating with different data transmission modes and different data formats | |
| DE3136524C2 (en) | ||
| EP0010264B1 (en) | Teleprinter private branch exchange | |
| DE2644616A1 (en) | Line communications system for stations in tandem - has identical modules with logic decision circuits connected with intermediate registers | |
| EP0392246B1 (en) | Monitoring and control system for digital information transmission systems with master and substitution master |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |