DE3009499A1 - SEMICONDUCTOR DEVICE - Google Patents
SEMICONDUCTOR DEVICEInfo
- Publication number
- DE3009499A1 DE3009499A1 DE19803009499 DE3009499A DE3009499A1 DE 3009499 A1 DE3009499 A1 DE 3009499A1 DE 19803009499 DE19803009499 DE 19803009499 DE 3009499 A DE3009499 A DE 3009499A DE 3009499 A1 DE3009499 A1 DE 3009499A1
- Authority
- DE
- Germany
- Prior art keywords
- capacitance
- electrode
- type
- ground
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 238000010276 construction Methods 0.000 claims description 49
- 239000013078 crystal Substances 0.000 claims description 36
- 230000008859 change Effects 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 28
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 210000003462 vein Anatomy 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 241000158147 Sator Species 0.000 description 1
- 230000035559 beat frequency Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/16—Tuning without displacement of reactive element, e.g. by varying permeability
- H03J3/18—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
- H03J3/185—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
Description
CLARION CO., LTD., 35-2, Hakusan 5-chome, Bunkyo-ku, Tokyo,JapanCLARION CO., LTD., 35-2, Hakusan 5-chome, Bunkyo-ku, Tokyo, Japan
Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer mehrfachen Elektrodenkonstruktion äquivalent zu einer variablen Kapazitätsdiode und auch auf einen parametrischen Mischer unter Verwendung einer solchen Halbleitervorrichtung. The invention relates to a semiconductor device with a multiple electrode construction equivalent to a variable capacitance diode and also a parametric mixer using such a semiconductor device.
Im allgemeinen wird eine pn-Sperrschicht- oder Grenzschichtdiode als eine variable Kapazitätsdiode deshalb verwendet, weil dann, wenn eine umgekehrte Vorspannung an die pn-Sperrschicht angelegt wird, die Träger in der Nähe der Sperrschicht bewegt werden, um eine Verarmungslage oder Raumladungszone zu induzieren, wobei die Breite der sich ergebenden Raumladungszone in charakteristischer Weise von der Umkehr- oder Rückwärts-Vorspannung abhängt.In general, a PN junction or junction diode is therefore used as a variable capacitance diode is used because when a reverse bias is applied to the PN junction, the carriers in the Near the barrier will be moved to a depletion situation or to induce a space charge zone, the width of the resulting space charge zone in a characteristic manner depends on the reverse or reverse bias.
Die konventionelle variable Kapazitätsdiode besitzt im wesentlichen einen Aufbau derart, daß eine Elektrode, an die eine Vorspannung angelegt ist, als eine Elektrode zum Auslesen einer Kapazitätsänderung dient. Wenn daher eine Masse mit einer gleichförmig verteilten Trägerkonzentration vorgesehen wird, so repräsentiert die C-V-Kennlinie derThe conventional variable capacitance diode basically has a structure such that an electrode, on to which a bias voltage is applied serves as an electrode for reading out a change in capacitance. So if a Mass is provided with a uniformly distributed carrier concentration, the C-V characteristic represents the
030038/0866030038/0866
Diode eine relativ gemäßigte Kapazitätsänderung im Zustand einer hohen Rückwärtsvorspannung, und es kann erforderlich sein, beispielsweise durch Ionenimplantation ein Diffusionsprofil zu steuern oder zu kontrollieren. Das bedeutet, daß die Herstellung der Vorrichtungen auf Schwierigkeiten treffen kann, und, wenn möglich/ kann die Kontrolle auf einen schmalen Bereich begrenzt werden. Bei der oben beschriebenen Konstruktion liegt auch ein Nachteil darin, daß das Ausmaß der Freiheit relativ klein beim Schaltungsentwurf ist. Da ferner die übliche variable Kapazitätsdiode von solcher Art ist, daß die Verarmungslage oder Raumladungszone induziert durch die Trägerbewegung in ihrer Breite begrenzt ist, ergibt sich nur ein relativ kleiner Wert von ungefähr 20 für das Verhältnis aus einer maximalen Kapazität Cmax zu einer minimalen Kapazität Cmin.Diode exhibits a relatively moderate change in capacitance in the high reverse bias condition, and it can may be necessary, for example, to control a diffusion profile by ion implantation or to control. This means that the manufacture of the devices can, and if possible, encounter difficulties the control can be limited to a narrow area. In the construction described above is also a disadvantage in that the degree of freedom in circuit design is relatively small. Since also the usual variable capacitance diode is of such a type that the depletion position or space charge zone is induced by the Carrier movement is limited in its width, the result is only a relatively small value of about 20 for the ratio of a maximum capacity Cmax to a minimum capacity Cmin.
Zudem besitzt die übliche veränderbare Kapazitätsdiode, wie oben beschrieben, einen einzigen Elektrodenaufbau derart, daß eine mit einer Verspannung daran beaufschlagte Elektrode als eine Elektrode zum Auslesen einer Kapazitätsänderung an sich dient, was den Nachteil hat, daß die Kapazitätsänderung innerhalb eines relativ kleinen Bereichs liegen kann. Wenn.daher die konventionelle, veränderbare Kapazitätsdiode als ein parametrischer Mischer verwendet wurde, so ergab sich ein Problem, hervorgerufen durch den Bereich der Kapazitätsänderung und den Einzelelektrodenaufbau beispielsweise hinsichtlich des Freiheitsgrads bei einer Schaltungsauslegung, weil sowohl eine Pumpspannung als auch eine Eingangssignalspannung an die einzige Elektrode angelegt wurde.In addition, the usual variable capacitance diode, as described above, has a single electrode structure such that that an electrode to which a tension is applied is used as an electrode for reading out a change in capacitance serves per se, which has the disadvantage that the change in capacitance within a relatively small range can lie. If. Hence the conventional, variable capacitance diode as a parametric mixer was used, there was a problem caused by the range of capacitance change and the single electrode structure for example with regard to the degree of freedom in a circuit design, because both a Pump voltage as well as an input signal voltage was applied to the single electrode.
Es besteht demgemäß ein Ziel der vorliegenden Erfindung darin, die Nachteile des Standes der Technik zu überwinden und eine neue Halbleitervorrichtung mit einer Mehrfach-Accordingly, it is an object of the present invention to overcome the disadvantages of the prior art and a new semiconductor device with a multiple
030038/0866030038/0866
elektrodenkonstruktion vorzusehen, und zwar äquivalent zu einer konventionellen variablen Kapazitätsdiode, wobei eine Elektrode vorgesehen ist, die zum Anlegen einer Rückwärtsvorspannung daran dient, d.h. es handelt sich hier um eine Steuerelektrode zur Steuerung oder Kontrolle der Breite der Raumladungszone, wobei ferner eine Ausleseelektrode vorgesehen ist, um eine Kapazitätsänderung abzugeben, und wobei diese Elektroden gesondert und unabhängig voneinander aufgebaut sind.Provide electrode construction, equivalent to a conventional variable capacitance diode, wherein an electrode is provided which serves to apply a reverse bias thereto, i.e. it is here a control electrode for controlling or monitoring the width of the space charge zone, with a readout electrode is provided to deliver a change in capacitance, and these electrodes are separate and independent are built up from each other.
Ein weiteres Ziel der Erfindung besteht darin, eine neue MIS-Halbleitervorrichtung vorzusehen, und zwar mit einem Mehrfachelektrodenaufbau äquivalent zur Diode mit veränderbarer Kapazität. Ein weiteres Ziel der Erfindung besteht darin, eine neue Halbleitervorrichtung der Schottky-Type vorzusehen, und zwar mit einer Mehrfachelektrodenkonstruktion äquivalent zur variablen Kapazitätsdiode. Ein weiteres Ziel der Erfindung besteht darin, eine pn-Sperrschicht-Halbleitervorrichtung vorzusehen/ mit einer Mehrfachelektroden-Konstruktion äquivalent zur variablen Kapazitätsdiode. Ferner sieht die Erfindung eine Halbleitervorrichtung vor, wo eine Elektrode eine Rückwärtsvorspannung angelegt eeehält, d.h. mit einer Steuerelektrode zur Steuerung der Breite der Verarmungslage (Raumladungszone) und mit einer Ausleseelektrode zum Auslesen einer Kapazitätsänderung, wobei diese Elektroden gesondert und unabhängig voneinander aufgebaut sind, und ferner eine Vielzahl von Steuerelektroden vorgesehen ist, wodurch man in der Lage ist, die Kapazitätsänderung extrem auszudehnen.Another object of the invention is to provide a new MIS semiconductor device with a Multiple electrode structure equivalent to the diode with variable capacitance. Another object of the invention is therein, a new Schottky-type semiconductor device with a multiple electrode construction equivalent to the variable capacitance diode. Another object of the invention is to provide a pn junction semiconductor device to be provided / with a multiple electrode construction equivalent to the variable capacitance diode. The invention also provides a semiconductor device where one electrode has a reverse bias applied, i.e. with a control electrode to control the width of the depletion layer (space charge zone) and with a readout electrode for reading out a change in capacitance, these electrodes being separate and are constructed independently of each other, and further a plurality of control electrodes is provided, whereby one is able to expand the capacitance change extremely.
Ferner hat sich die Erfindung zum Ziel gesetzt, einen parametrischen Mischer vorzusehen, der die neue Halbleitervorrichtung mit einer Mehrfachelektrodenkonstruktion verwendet.Furthermore, the invention has set itself the goal of a parametric To provide a mixer using the novel semiconductor device having a multiple electrode structure.
030038/0866030038/0866
-ir--ir-
Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnungen; in der Zeichnung zeigt:Further advantages, objectives and details of the invention emerge in particular from the claims and from the description of exemplary embodiments with reference to the drawings; in the drawing shows:
Fig. 1 einen konkreten Aufbau einer erfindungsgemäßen Halbleitervorrichtung mit Mehrfachelektrodenaufbau;1 shows a concrete structure of a semiconductor device according to the invention with multiple electrode structure;
Fig. 2 eine Äquivalentschaltung der Halbleitervorrichtung gemäß Fig. 1;FIG. 2 shows an equivalent circuit of the semiconductor device shown in FIG. 1;
Fig. 3 einen konkreten Aufbau einer MIS-Type-Halbleitervorrichtung mit Mehrfachelektrodenaufbau gemäß der Erfindung;3 shows a concrete structure of an MIS-type semiconductor device with multiple electrode structure according to the invention;
Fig. 4 einen konkreten Aufbau einer Halbleitervorrichtung der Schottky-Type mit Mehrfachelektrodenaufbau gemäß derErfindung;Fig. 4 shows a concrete structure of a Schottky type semiconductor device having a multi-electrode structure according to the invention;
Fig. 5 einen konkreten Aufbau einer pn-Sperrschicht-Halbleitervorrichtung mit Mehrfachelektrodenaufbau gemäß der Erfindung;Fig. 5 shows a concrete structure of a pn junction semiconductor device with multiple electrode structure according to the invention;
Fig. 6 einen konkreten Aufbau einer Halbleitervorrichtung der Vertikalbauart mit Mehrfachelektrodenaufbau gemäß der Erfindung;Fig. 6 shows a concrete structure of a vertical type semiconductor device having a multiple electrode structure according to the invention;
Fig. 7 einen konkreten Aufbau einer Halbleitervorrichtung der Horizontaltype mit Mehrfachelektrodenaufbau gemäß der Erfindung;Fig. 7 shows a concrete structure of a horizontal type semiconductor device having a multiple electrode structure according to the invention;
Fig. 8 eine Äquivalentschaltung jeder der Halbleitervorrichtungen gemäß Fig. 3-7;Fig. 8 is an equivalent circuit of each of the semiconductor devices shown in Figs. 3-7;
Fig. 9 eine Abstimmschaltung eines üblichen HF-Verstärkers, wobei eine übliche veränderbare Kapazitätsdiode mit Einzelelektrodenaufbau verwendet ist;9 shows a tuning circuit of a conventional RF amplifier, with a conventional variable capacitance diode is used with a single electrode structure;
Q30038/0866Q30038 / 0866
-U"-U "
Fig. 10 einen Abstimmkreis eines HF-Verstärkers, wobei die Halbleitervorrichtung gemäß der Erfindung verwendet ist;10 shows a tuning circuit of an RF amplifier, the semiconductor device according to the invention is used;
Fig. 11 eine C-V-Kennlini^ für eine Halbleitervorrichtung gemäß Fig. 1;11 shows a C-V characteristic for a semiconductor device according to FIG. 1;
Fig. 12-15 parametrische Mischschaltungen unter Verwendung der Halbleitervorrichtung der Fig. 1?12-15 parametric mixer circuits using of the semiconductor device of FIG. 1?
Fig. 16 ein Blockdiagramm eines üblichen FM-Eingangsmodell unter Verwendung parametrischer Mischachaltungen gemäß Fig. 12 - 15;Figure 16 is a block diagram of a common FM input model using parametric mixed configurations according to FIGS. 12-15;
Fig. 17-20 parametrische Mischschaltungen unter Verwendung der MIS-Halbleitervorrichtung gemäß Fig. 3;FIGS. 17-20 show parametric mixer circuits using the MIS semiconductor device of FIG. 3;
Fig. 21-24 parametrische Mischschaltungen unter Verwendung der Halbleitervorrichtung der Schottky-Type gemäß Fig. 4;21-24 are parametric mixer circuits using the Schottky type semiconductor device according to FIG Fig. 4;
Fig. 25 - 28 parametrische Mischschaltungen unter Verwendung der pn-Sperrschicht-Halbleitervorrichtung gemäß Fig. 5;Figs. 25-28 parametric mixer circuits using the pn junction semiconductor device shown in FIG. 5;
Fig. 29 - 32 parametrische Mischschaltungen unter Verwendung der vertikalen Halbleitervorrichtung gemäß Fig. 6.29-32 parametric mixer circuits using the vertical semiconductor device shown in FIG. 6.
Fig. 1 zeigt einen konkreten Aufbau einer erfindungsgemäßen Halbleitervorrichtung 10. Ein Kapazitätsausleseteil 12 mit einer (nicht gezeigten) Kapazitäts-Ausleseelektrode aus Metallmaterialien ist in der Mitte der Oberseite einer Masse 11 ausgebildet, die aus einem Halbleiter-Einkristall1 shows a concrete structure of a semiconductor device 10 according to the invention. A capacitance readout part 12 with a capacitance readout electrode (not shown) made of metal materials is formed in the center of the upper surface of a mass 11 made of a semiconductor single crystal
beispielsweise n-Type-Materialien besteht, und erste und zweitefor example n-type materials, and first and second
030038/0866030038/0866
Verarmungslagen (Raumladungszonen)-Steuerteile 13 und 14 mit Steuerelektroden bzw. Vorspannelektroden (nicht gezeigt) sind auf beiden Seiten des Kapazitätsausleseteils 12 ausgebildet. Auf der Unterseite der Masse 11 ist eine ohmsche Elektrode (entgegengesetzte Elektrode) 15 ausgebildet. Im konkreten Ausführungsbeispiel· weist der Kapazitätsausleseteil 12 irgendeine der folgenden beispielsweisen Konstruktionen auf, nämlich eine MoS-Konstruktion, eine MIS-Konstruktion/ eine Schottky-Barriere und eine pn-Type-Zone, um eine pn-Sperrschicht zu erzeugen, und zwar ausgebildet auf der Masse 11 des Halbleiter-Einkristalls, und ferner weisen die ersten und zweiten Raumladungszonen Steuerteile 13 und 14 in irgendeinen der folgenden beispielhaft angegebenen Konstruktionen auf: die MOS-Konstruktion, die MIS-Konstruktion, die Schottky-Barriere, die P-Type-Zone zur Erzeugung der pn-Sperrschicht.Depletion layers (space charge zones) control sections 13 and 14 with control electrodes or bias electrodes (not shown) are on both sides of the capacitance readout part 12 trained. On the underside of the mass 11 is one ohmic electrode (opposite electrode) 15 is formed. In the specific exemplary embodiment, the Capacitance reading part 12 has any of the following exemplary constructions, namely a MoS construction, a MIS construction / a Schottky barrier and a pn-type zone to create a pn junction, namely formed on the bulk 11 of the semiconductor single crystal, and further the first and second space charge zone control members 13 and 14 in any of the following exemplified constructions on: the MOS construction, the MIS construction, the Schottky barrier, the P-type zone for generating the pn junction.
Bei den oben erwähnten Konstruktionen wird dann, wenn die ersten und zweiten Raumladungszonen Steuerteile 13 und 14 umgekehrt durch die entsprechenden Steuerelektroden vorgespannt werden, eine Raumladungszone 16 erzeugt unterhalb des Kapazitätsausleseteils 12 und in ihrer Breite geändert, wodurch die Änderung durch die Kapazitätsausleseelektrode ausgelesen werden kann. Demgemäß wirkt die Konstruktion gemäß Fig. 1 als eine Vorrichtung äquivalent zu einer variablen Kapazitätsdiode. In dem Fall, wo die η-Type und p-Type-Zonen in der obigen Erläuterung in der Anordnung umgekehrt werden, arbeitet die Vorrichtung in der gleichen Weise. Dann ist es zusätzlich aum Vorsehen der pn-Sperrschicht mittels der Ausbildung der p-Type oder n-Type-Zone auf der Oberseite der Masse 11 wie oben beschrieben auch möglich, die pn-Sperrschicht auszubilden durch die p-Type oder n-Type-Zone innerhalb der Masse 11In the above-mentioned constructions , when the first and second space charge zones control parts 13 and 14 are inversely biased by the respective control electrodes, a space charge zone 16 is generated below the capacitance readout part 12 and changed in width, whereby the change can be read out by the capacitance readout electrode. Accordingly, the construction of Fig. 1 functions as a device equivalent to a variable capacitance diode. In the case where the η-type and p-type regions in the above explanation are reversed in the arrangement, the device operates in the same manner. Then, in addition to providing the pn barrier layer by means of the formation of the p-type or n-type zone on the upper side of the mass 11, as described above, it is also possible to form the pn barrier layer by means of the p-type or n-type Zone within the mass 11
030038/0866030038/0866
und wobei dadurch die Breite der Raumladungszone geändert wird durch umgekehrtes Vorspannen der pn-Sperrschicht durch eine externe Steuerelektrode.and thereby changing the width of the space charge region by reverse biasing the pn junction by an external control electrode.
Fig. 2 zeigt eine Äquivalentschaltung der Halbleitervorrichtung 10 der Erfindung gemäß Fig. 1. Die Klemmen a und b sind jeweils Vorspannklemmen zum Anlegen eines Rückwärts-Vorspannsignals an jeden der ersten und zweiten Verarmungslagen oder Raumladungszonen-Steuerteile 13 und 14, und die Klemmen c und d sind jeweils Kapazitätsauslüseklemmcn, um die Kapazitätsänderung auszulesen.Fig. 2 shows an equivalent circuit of the semiconductor device 10 of the invention shown in Fig. 1. Terminals a and b are respective bias terminals for applying a reverse bias signal to each of the first and second depletion layers or space charge zone controllers 13 and 14, and terminals c and d are capacitance release terminals, to read out the change in capacitance.
Nimmt man an, daß eine Differential- oder Differenzkapazität eines Raumladungszonensteuerteils bei einer Nullvorspannung C ist, und daß eine Differenz- oder Differentialkapazität beim Wachstum der Raumladungszone Cn ist, so ergibt sich eine Differential- oder Differenzkapazität C ausgelesen durch den Kapazitätsausleseteil in äquivalenter Weise wie folgt:Assuming that a differential or differential capacitance of a space charge zone control part is at a zero bias voltage C, and that a differential or differential capacitance as the space charge region grows is C n , a differential or differential capacitance C read out by the capacitance readout part is equivalent to follows:
1 1 11 1 1
CC C
C Uo UD CC C
CU o U D
Nimmt man an, daß die Breite einer Raumladungszone oder Verarmungslage d ist, daß die Fläche einer Elektrode S ist und daß die Dielektrizitätskonstante eines Halbleiter-Einkristalls £ ist, so ergibt sich eine Differenz- oder Differentialkapazität der Raumladungszone C wie folgt:Assuming that the width of a space charge zone or Depletion position d is that the area of an electrode S is and that the dielectric constant of a semiconductor single crystal is £, a difference or Differential capacitance of space charge zone C as follows:
D ~ d (2)D ~ d (2)
030038/0866030038/0866
Zur Vergrößerung des Verhältnisses der Kapazitätsänderung, wie sich dies aus Fig. 1 ergibt, ist es notwendig, die Kapazität C hinreichend gegenüber C zu vermindern, d.h. gemäß Formel 2 die Breite der Raumladungsz.one d zu vergrößern.In order to increase the ratio of the change in capacitance, as can be seen from FIG. 1, it is necessary to use the To reduce the capacity C sufficiently compared to C, i.e. according to formula 2 the width of the space charge zone d to enlarge.
Fig. 3 zeigt eine konkrete Konstruktion einer MIS-Type-Halbleitervorrichtung 1OA der Erfindung. P-Type-Zonen 12A und 13A sind an der Oberseite einer Masse 11A eines llalbleitereinkristalls aus N-Type-Materialicn vorgesehen, um erste bzw. zweite pn-Sperrschichten zu bilden, und Steuerelektroden (Vorspannelektroden) 14A und 15A aus Metallmaterialien sind in Berührung mit den P-Type-Zonen 12A bzw. 13A vorgesehen. Es ist ebenfalls ein Isolator 16A an der Oberseite der Masse 11A vorgesehen, und ferner ist eine Kapazitätsausleseelektrode 17A an der Oberseite des Isolators vorgesehen. D.h./ eine MIS-Konstruktion ist in der Mitte der Oberseite der Masse 11A ausgebildet. Andererseits ist an der Unterseite der Masse 11A eine ohmsche Elektrode (entgegengesetzt der Elektrode) 18A vorgesehen. Wenn bei einer derartigen Konstruktion die erstenund zweiten pn-Sperrschichten umgekehrt vorgespannt sind, so wird eine Raumladungszone 19A erzeugt unterhalb der MIS-Konstruktion um ihre Breite geändert, wobei diese Änderung durch die Kapazitäts-Ausleseelektrode 17A ausgelesen werden kann. Die in Fig. 3 gezeigte Konstruktion wird daher aus einer Vorrichtung äquivalent zur einer variablen Kapazitätsdiode. In dem Falle, wo die P-Type und N-Type-Zonen der Fig. 3 in der Anordnung umgekehrt sind, arbeitet die Vorrichtung offensichtlich in der gleichen Weise.Fig. 3 shows a concrete construction of an MIS type semiconductor device 1OA of the invention. P-type zones 12A and 13A are one on top of a ground 11A Semiconductor single crystal made of N-type material is provided, to form first and second pn barriers, respectively, and control electrodes (bias electrodes) 14A and 15A Metal materials are provided in contact with the P-type zones 12A and 13A, respectively. It is also a Insulator 16A is provided on the top of the ground 11A, and a capacitance readout electrode 17A is also on the top of the isolator. That is, a MIS structure is in the middle of the top of the mass 11A educated. On the other hand, on the underside of the mass 11A is an ohmic electrode (opposite the electrode) 18A provided. If with such a construction the first and second pn barriers are reversely biased are, a space charge zone 19A is generated Changed the width below the MIS construction, this change due to the capacitance readout electrode 17A can be read out. The construction shown in Fig. 3 therefore becomes equivalent from one device for a variable capacitance diode. In the case where the P-type and N-type zones of Fig. 3 in the arrangement are reversed, the device obviously works in the same way.
030038/0866030038/0866
Fig. 4 zeigt eine konkrete Konstruktion einer Schottky-Halbleitervorrichtung 10 B gemäß der Erfindung. Die Schottky-Barriere wird von einer Zwischenfläche zwischen der Mitte der Oberseite einer Masse 11B, in die ein Halbleiter-Einkristall, beispielsweise N-Type-Materialien ist, und einer Kapazitätsausleseelektrode 12B aus Metallmaterialien ausgebildet. P-Type-Zonen 13B. und 14B sind auf beiden Seiten der Schottky-Barriere vorgesehen, um erste und zweite pn-Sperrschichten zu bilden, und Steuerelektroden (Vorspannelektroden) 15B und 16B sind in Berührung mit den p-Type-Zonen 13B und 14 B vorgesehen. An der Unterseite der Masse 11B ist oino ohmsche Elektrode (entgegengesetzte Elektrode) 17B vorgesehen. Wenn bei einer solchenKonstruktion die ersten und zweiten pn-Sperrschichten umgekehrt oder rückwärts vorgespannt sind, so wird eine Verarmungszone oder RaumladungSζone 18b erzeugt unterhalb der Schottky-Barriere in ihrer Breite geändert, wobei die Kapazitätsänderung durch eine Kapazitätsausleseelektrode 12B ausgelesen werden kann. Demgemäß arbeitet die in Fig. 4 gezeigte Konstruktion wie eine Vorrichtung äquivalent zu einer variablen Kapazitätsdiode. Im Falle, daß die p-Type und n-Type-Zonen in der Anordnung gemäß Fig. 4 umgekehrt werden, so arbeitet die Vorrichtung offensichtlich in der gleichen Weise.Fig. 4 shows a concrete construction of a Schottky semiconductor device 10 B according to the invention. The Schottky barrier is made up of an interface between the center of the top of a mass 11B into which a semiconductor single crystal, for example N-type materials and a capacitance readout electrode 12B made of metal materials. P-type zones 13B. and 14B are provided on both sides of the Schottky barrier to form first and second pn barrier layers, and Control electrodes (bias electrodes) 15B and 16B are provided in contact with the p-type regions 13B and 14B. At the bottom of the mass 11B there is oino ohmic Electrode (opposite electrode) 17B is provided. With such a construction, when the first and second pn barriers are reversed or reverse biased, it becomes a depletion zone or space charge zone 18b generated below the Schottky barrier changed in its width, the change in capacitance by a Capacitance readout electrode 12B can be read. Accordingly, the construction shown in Fig. 4 operates like a device equivalent to a variable capacitance diode. In the event that the p-type and n-type zones are in 4 are reversed, the device obviously operates in the same way.
Fig. 5 zeigt eine konkrete Konstruktion einer pn-Sperrschichthalbleitervorrichtung 1OC der Erfindung. Eine p-Type-Zone 12C ist in der Mitte der Oberseite einer Masse 11C eines Halbleiter-Einkristalls wie beispielsweise n-Type-Materialien vorgesehen, um einen ersten pn-Sperrschichtsteil zu bilden, und eine Kapazitätsausleseelektrode 13C aus Metallmaterialien ist in Berührung mit der p-Type-Zone 12C vorgesehen. Auf beiden Seiten der p-Type-Zone sind unterschiedliche p-Type-Zonen 14C und 15C vorgesehen, um einen zweiten bzw. dritten pn-Sperrschichtteil zu bilden, und SteuejrelektrodenFig. 5 shows a concrete construction of a pn junction semiconductor device 1OC of the invention. A p-type region 12C is in the middle of the top of a mass 11C of a semiconductor single crystal such as n-type materials is provided to form a first pn junction part and a capacitance readout electrode 13C made of metal materials is provided in contact with the p-type zone 12C. On both sides of the p-type zone are different p-type zones 14C and 15C are provided to provide a second and to form the third pn junction part, and control electrodes
030038/0866030038/0866
(Vorspannelektroden) 16C und 17C sind in Berührung mit der p-Type-Zone 14C bzw. 15C vorgesehen. An der Unterseite der Masse 11C ist eine ohmsche Elektrode (entgegengesetzte Elektrode) 1 8C vorgesehen. Bei der obigen Konstruktion wird dann, wenn die zweiten und dritten pn-Sperrschichtsteile rückwärts vorgespannt sind/ eine Verarmungslage (Raumladungszone) 19C erzeugt unterhalb des ersten pn-Sperrschichtsteils in ihrer Breite geändert, wobei die Kapazitätsänderung durch die Kapazitätsausleseelektrode 13C ausgelesen werden kann. Dies bedeutet, daß die Konstruktion gemäß Fig. 5 als eine Vorrichtung äquivalent zu einer variablen Kapazitätsdiode wirkt. In dem Falle, wo die p-Type- und n-Type-Zonen inFig. 5 in der Anordnung umgekehrt werden, arbeitet die Vorrichtung offensichtlich in der gleichen Weise.(Bias electrodes) 16C and 17C are in contact with the p-type zone 14C or 15C is provided. On the bottom the ground 11C is provided with an ohmic electrode (opposite electrode) 1 8C. At the above Construction becomes when the second and third pn junction parts are reverse biased / one Depletion layer (space charge zone) 19C created below of the first pn junction part changed in width, wherein the change in capacitance by the capacitance readout electrode 13C can be read out. This means that the construction of Fig. 5 as an apparatus is equivalent acts as a variable capacitance diode. In the case where the p-type and n-type zones in FIG. 5 in the If the arrangement are reversed, the device obviously operates in the same way.
Fig. 6 zeigt einen konkreten Aufbau einer Vertikal-Type-Halbleitervorrichtung 10 D der Erfindung, die in der Lage ist, eine Kapazitätsänderung zu erweitern. Ein Kapazitätsausleseteil 12D mit einer Kapazitätsausleseelektrode (nicht gezeigt) aus Metallmaterialien ist an der Oberseite einer Halbleiter-Einkristallmasse 11D als beispielsweise n-Type-Materialien ausgebildet, und eine Vielzahl von p-Type-Zonen mit jeweils Steuerelektroden aus Metallmaterialien sind mit Abstand gegenüber dem Kapazitätsausleseteil 12D ausgebildet. Beim dargestellten Ausführungsbeispiel sind erste bis vierte p-Type-Zonen 13D, 14 D, 15D und 16D vorgesehen, wobei nur die Steuerelektroden 17D und 18D in Verbindung mit den ersten bzw. zweiten p-Type-Zonen in Fig. 6 gezeigt sind, während aber die Steuerelektroden in Verbindung mit den dritten und vierten p-Type-Zonen nicht gezeigt sind. Die obige Konstruktion mit p-Type-Zonenin sowohl den oberen und inneren Teilen der Masse kann hergestellt werden durch die Schritte des Elndiffundierens einer p-Type-Störstelle in einen Halbleiter-Einkristall aus n-Type-Materialien, um die dritten undFig. 6 shows a concrete structure of a vertical type semiconductor device 10D of the invention capable of expanding a change in capacitance. A capacity readout part 12D with a capacitance sensing electrode (not shown) made of metal materials is on top a bulk semiconductor single crystal 11D as, for example Formed n-type materials, and a plurality of p-type zones, each with control electrodes made of metal materials are formed at a distance from the capacitance readout part 12D. In the illustrated embodiment, first to fourth p-type zones 13D, 14D, 15D and 16D are provided, with only the control electrodes 17D and 18D are shown in connection with the first and second p-type regions, respectively, in FIG. 6, while the control electrodes in connection with the third and fourth p-type zones are not shown. The above construction with p-type zones in both the upper and inner parts The bulk can be prepared by the steps of diffusing a p-type impurity into a semiconductor single crystal from n-type materials to the third and
030038/0866030038/0866
« 3009A99 nt" "3009A99 nt"
vierten p-Type-Zonen 15D und 16D zu bilden, durch Ausfällungswachstum des Halbleiter-Einkristalls durch Epitaxialwachstum, durch Diffusion einer p-Type-Störstellensubstanz in den Halbleiter-Einkristall zur Bildung der ersten und zweiten p-Type-Zonen 13D und 14D, durch Zwingen der p-Type-Zonen, daß diese die dritten und vierten p-Type-Zonen 15D und 16D durch Dotieren erreichen, und durch Bildung von jeweils mit den p-Type-Zonen verbundenen Steuerelektroden. Der Kapazitätsausleseteil 12D wird durch irgendeine der beispielsweise folgenden Konstruktionen gebildet: eine MoS-Konstruktion, eine MIS-Konstruktion, eine Schottky-Barriere oder Sperre und eine p-Type-Zone zur Erzeugung einer pn-Sporrschicht, und zwar ausgebildet in der Masse 11D eines Halbleiter-Einkristalls . Eine ohmsche Elektrode (entgegengesetzte Elektrode) 19D wird in der Unterseite der Masse 11D ausgebildet.fourth p-type zones 15D and 16D by precipitate growth of the semiconductor single crystal by epitaxial growth by diffusion of a p-type impurity substance into the semiconductor single crystal to form the first and second p-type regions 13D and 14D, by forcing the p-type regions to dop the third and fourth p-type regions 15D and 16D Achieve, and by forming control electrodes connected to each of the p-type regions. The capacity reading part 12D is formed by any of the following constructions, for example: a MoS construction, a MIS construction, Schottky barrier or barrier and a p-type region for producing a pn spur layer formed in the bulk 11D of a semiconductor single crystal . An ohmic electrode (opposite electrode) 19D is in the bottom of the ground 11D educated.
Wenn die ersten bis vierten pn-Sperrschichtteile, welche die ersten bis vierten p-Type-Zonen 13D, 14D, 15D und 16D und den Halbleiter-Einkristall aus n-Type-Materialien umfassen, ihrerseits rückwärts vorgespannt werden durch die damit verbundenen Steuerelektroden, so wircj eine Raumladungszone (Verarmungslage) DL erzeugt unterhalb des Kapazitätsausleseteils 12 D in ihrer Breite in Vertikalrichtung (Pfeilrichtung)When the first to fourth pn junction parts, which the first through fourth p-type regions 13D, 14D, 15D, and 16D and the semiconductor single crystal of n-type materials, in turn, are reverse biased by the associated control electrodes, a space charge zone (depletion layer) DL is generated below the capacitance reading part 12 D in its width in the vertical direction (arrow direction)
geändert, wodurch die erweiterte Kapazitätsänderung durch die Kapazitätsausleseelektrode ausgelesen werden kann. Die in Fig. 6 gezeigte Konstruktion wirkt daher als eine Vorrichtung äquivalent zu einer variablen Kapazitätsdiode. changed, whereby the expanded capacitance change can be read out by the capacitance readout electrode can. The construction shown in Fig. 6 therefore functions as a device equivalent to a variable capacitance diode.
Fig. 7 zeigt ein konkretes Ausführungsbeispiel oinor Horizontal-Halbleitervorrichtung 1OE gemäß der Erfindung, wobei diese Vorrichtung in der Lage ist, den Kapazitätsänderungsbereich zu erweitern. Beispielsweise ist eine7 shows a concrete exemplary embodiment Horizontal semiconductor device 10E according to the invention, this device being capable of the capacitance change range to expand. For example, one is
030038/0866030038/0866
n-Type-Verunreinigung der Störstelle in den oberen Teil einer Masse 11E eines Halbleiter-Einkristalls wie beispielsweise p-Type-Materialien eindiffundiert, um eine n-Type-Zone 12E vorzusehen, und p-Type-Störstellen werden in die n-Type-Zone 12E eindiffundiert, um eine Vielzahl von p-Type-Zonen vorzusehen. Steuerelektroden aus Metallmaterialien werden auf einer Vielzahl von p-Type-Zonen ausgebildet. Ebenfalls vorgesehen auf der n-Type-Zone 12E sind ein Kapazitätsausleseteil· 13E mit einer (nicht gezeigt) Kapazitätsausleseelektrode aus Metallmaterialien und einer ohmschen Elektrode 14E, die als eine entgegengesetzte Elektrode wirkt. Das dargestellte Ausführungsbeispiel ist derart gezeigt, daß eine erste bis vierte p-Type-Zone 15E, 16H, 17E und 18E eine Violzcihl von p-Type-Zonen ausgebildet sind, und vier Steuer«!ektroden 19E, 2OE, 21E und 22E sind in Verbindung damit ausgebildet. Im konkreten Fall ist der Kapazitätsausleseteil 13E gemäß irgendeiner der beispielsweise folgenden Konst^ktionen ausgebildet: einer MOS-Konstruktion, einer MIS-Konstruktion, einer Schottky-Barriere und einer p-Type-Zone zur Erzeugung einer pn-Sperrschicht, die auf der .Masse 11EJ des Halbleiter-Einkristalls ausgebildet sind. Alternativ kann anstelle einer Vielzahl von p-Type-Zonen irgendeine der MOS-Konstruktion, MIS-Konstruktion und Schottky-Barriere selektiv auf der Masse 11E des Halbleitereinkristalls als ein Raumladungszonen-Steuerteil ausgebildet sein.n-type contamination of the defect in the upper part a mass 11E of a semiconductor single crystal such as p-type materials are diffused to provide an n-type region 12E, and p-type impurities are introduced into the n-type region 12E diffuses to provide a plurality of p-type regions. Control electrodes made of metal materials are formed on a plurality of p-type regions. Also provided on the n-type zone 12E are a capacity readout part 13E with a (not shown) capacitance sensing electrode made of metal materials and an ohmic electrode 14E, which as an opposite Electrode works. The illustrated embodiment is shown in such a way that a first to fourth p-Type-Zone 15E, 16H, 17E and 18E a Violzcihl of p-type zones are formed, and four control electrodes 19E, 20E, 21E and 22E are formed in association therewith. In the specific case, the capacity reading part 13E is according to FIG any of the following constructions, for example: a MOS construction, an MIS construction, a Schottky barrier and a p-type zone for generating a pn barrier layer, which is on the .Masse 11EJ of the semiconductor single crystal are trained. Alternatively, instead of a plurality of p-type regions, any one of the MOS construction, MIS construction and Schottky barrier selectively on the bulk 11E of the semiconductor single crystal as a space charge zone control part be trained.
Wenn die ersten bis vierten pn-Sperrschichtteile t welche die ersten bis vierten p-Type-Zonen 15E, 16E, 17E und 18E und die n-Type-Zone 12E, wie in Fig. 7 gezeigt, umfassen, um rückwärts ihrerseits durch die damit verbundenen Steuerelektroden vorgespannt sind, so wird eine unterhalb des Kapazitätsausleseteils 13E erzeugte Verarmungsiage (Raumladungszone) DL in ihrer Breite in Horizontalrichtung (Pfeilrichtung) geändert, wodurch die erweiterte Kapazitätsänderung durch die Kapazitätsausleseelektrode ausgelesen werden kann. Daher arbeitet die Anordnung gemäßWhen the first to fourth pn junction parts t which include the first to fourth p-type regions 15E, 16E, 17E and 18E and the n-type region 12E as shown in FIG connected control electrodes are biased, a depletion position (space charge zone) DL generated below the capacitance readout part 13E is changed in its width in the horizontal direction (arrow direction), whereby the expanded capacitance change can be read out by the capacitance readout electrode. Therefore the arrangement works according to
030038/0866030038/0866
Fig. 7 als eine Vorrichtung äquivalent zu einer veränderbaren Kapazitätsdiode.Fig. 7 as a device equivalent to a variable capacitance diode.
In dem Falle, wo die η-Type- und p-Type-Zonen in der Erläuterung bezüglich der Fig. 6 und 7 in der Anordnung umgekehrt werden, ergibt sich offensichtlich die gleiche Arbeitsweise.In the case where the η-type and p-type regions in the explanation with respect to Figs. 6 and 7 in the arrangement are reversed, obviously the same operation results.
Fig. 8 zeigt eine Äquivalentschaltung der MIS-Type-Halbleitervorrichtung der Fig. 3. Die Klemmen a und b sind jeweils Vorspannklemmen zum Anlegen eines Rückwärtsvorspannungssignals an jeden der ersten und zweiten pn-Sperrschichtteile, und die Klemmen c bzw. d sind Kapazitätsausleseklemmen zum Auslesen einer Kapazitätsänderung.Fig. 8 shows an equivalent circuit of the MIS-type semiconductor device of Fig. 3. Terminals a and b are each bias terminals for applying a reverse bias signal to each of the first and second pn junction parts, and terminals c and d are capacitance readout terminals, respectively for reading out a change in capacitance.
Nimmt man an, daß eine Differenzkapazität bei einer Nullvorspannung unter Vernachlässigung einer Plattbandverschiebung der MIS-Konstruktion C ist, und daß eine Differenzkapazität beim Wachstum einer Verarmungslage 19A C ist, ao ergibt sich eine Differenzkapazität C, ausgelesen durch die Kapazitätsausleseelektrode 17A in äquivalenter Weise wie folgt:Assume that there is a differential capacitance at zero bias neglecting a flat band displacement of the MIS construction C and that a differential capacitance in the growth of a depletion layer 19A is C, ao results a differential capacitance C read out by the capacitance readout electrode 17A in an equivalent manner as follows:
1 1 1 (3) 1 1 1 (3)
C " Co CD C " C o C D
Nimmt man ferner an, daß die Breite einer Verarmungslage d ist, daß die Fläche einer Elektrode S ist und daß die Dielektrizitätskonstante eines Halbleitereinkrietalls £ ist,Assuming further that the width of a depletion layer d is that the area of an electrode is S and that the dielectric constant of a single semiconductor element is £,
so ergibt sich eine Differenzkapazität der Verarmungslage Cn wie folgt: *a differential capacitance of the impoverished position C n results as follows: *
CD= "Γ (4) C D = "Γ (4)
Um somit das Verhältnis der Kapazitätsänderung der Vorrichtung, wie durch Formel (3) gezeigt, zu ändern, iat es notwendig, die Kapazität Cn hinreichend gegenüber C zu reduzieren,Thus, in order to change the ratio of the change in capacitance of the device as shown by formula (3), it is necessary to sufficiently reduce the capacitance C n from C,
030038/0866030038/0866
d.h. die Breite der Verarmungslage d wie durch die Formel (4) gezeigt zu vergrößern.i.e. the width of the depletion layer d as given by the formula (4) shown to enlarge.
Im Ausführungsbeispiel gemäß Fig. 3 ist das Kapazitätsänderungsverhältnis Cmax/Cmin wie folgt gegeben:In the embodiment according to FIG. 3, the capacity change ratio is Cmax / Cmin given as follows:
Cmax _ d % to t ο · do + ^ ) Cmin do ' £ %,& ^ Cmax _ d % to t ο do + ^ ) Cmin do '£ %, & ^
wobei do die Breite des Isolators 16A und &. die Dielektrizitätskonstante des Isolators 16A repräsentiert. Nimmt man im konkreten Fall an, daß d = 10 μ und daß do = 500 X, so liegt das erhältliche Kapazitätsänderungsverhältnis in der Größenordnung von ungefähr 70, was ein außerordentlich großer Wert, verglichen mit dem Stand der Technik, ist,where do is the width of the isolator 16A and &. represents the dielectric constant of the insulator 16A. If one assumes in the concrete case that d = 10 μ and that do = 500 X, then the available capacity change ratio is in the order of magnitude of approximately 70, which is an extremely large value compared to the prior art,
Fig. 8 zeigt auch eine Äquivalentschaltung der Schottky-Type-IIalbleitervorrichtung gemäß Fig. 4, vorausgesetzt, daß C eine Differenzialkapazität bei der Nullvorspannung einer Schottky-Barriere repräsentiert.Fig. 8 also shows an equivalent circuit of the Schottky-type semiconductor device 4, provided that C is a differential capacitance at the zero bias of a Schottky barrier represents.
Fig. 8 zeigt auch eine Äquivalentschaltung der pn-Sperrschicht-Halbleitervorrichtung gemäß Fig. 5, vorausgesetzt, daß die Klemmen a bzw. b Vorspannklemmen sind, um ein Umkehroder Ruckwärtsvorspannsignal an die zweiten und dritten pn-Sperrschichtteile anzulegen, und wobei CQ eine Differenzkapazität bei der NuI!vorspannung des pn-Sperrschichtteils repräsentiert .Fig. 8 also shows an equivalent circuit of the pn junction semiconductor device of Fig. 5, provided that terminals a and b are bias terminals, respectively, for applying a reverse or reverse bias signal to the second and third pn junction parts, and where C Q is a differential capacitance represented at the zero bias of the pn junction part.
Fig. 8 zeigt auch eine Äquivalentschaltung der Halbleitervorrichtung, die in der Lage ist, eine Änderung der Kapazität zu erweitern, und zwar gemäß Fig. 6 und 7, unter der Voraussetzung, daß C eine Differenzkapazität bei der Nullvorspannung eines Verarmungslagensteuerteils mit Steuerelektroden repräsentiert.Fig. 8 also shows an equivalent circuit of the semiconductor device, which is able to expand a change in capacity, namely according to FIGS. 6 and 7, provided that that C is a differential capacitance at zero bias of a depletion control part with control electrodes represents.
030038/0866030038/0866
Infolgedessen ist eine konventionelle variable Kapazitätsdiode mit einer Einzelelektrodenkonstruktion, wo eine Vorspannelektrode als eine Kapazitätsausleseelektrode selbst dient, beträchtlich in der Breite d einer gewachsenen Verarmungslage infolge der Konstruktion beschränkt. Gemäß der erfindungsgemäßen Halbleitervorrichtung mit einer Mehrfachelektrodenkonstruktion kann jedoch die Verarmungslage oder Raumladungszone d viel größer als beim Stand der Technik gewachsen werden, und zwar einfach durch adäquate Änderung der Form der Verarmungslagensteuerteile oder der pn-Sperrschichtteile, und es kann daher erwartet werden» daß eine ausgelesene Kapazitätsänderung schnell ansteigt.As a result, a conventional variable capacitance diode with a single electrode construction is where a bias electrode serves as a capacitance readout electrode itself, considerably the width d of a grown depletion layer limited due to the construction. According to the semiconductor device of the present invention having a multiple electrode structure however, the depletion layer or space charge zone d can be much larger than in the prior art grown simply by adequately changing the shape of the depletion control parts or the pn junction parts, and it can therefore be expected that a read capacitance change will increase rapidly.
Bei der erfindungsgemäßen Halbleitervorrichtung, wo eine Vorspannelektrode zur Steuerung der Breite einer Verarmungslage vollständig gesondert ist von einer Kapazitätsausleseelektrode, treten viele der unten beschriebenen Vorteile dann auf, wenn eine solche Vorrichtung in irgendwelchen konkreten Schaltungsvorrichtungen verwendet wird.In the semiconductor device of the present invention where a bias electrode for controlling the width of a depletion layer is completely separate from a capacitance readout electrode, many of the advantages described below occur when such a device is in any concrete circuit devices is used.
Fig. 9 zeigt eine Abstimmschaltung eines üblichen HF-Verstärkers, wo ein Feldeffekttransistor FET verwendet wird sowie konventionelle variable Kapazitätsdioden der Zweiklemmenbauart VC1 und VC2 benutzt werden für eine Stufenkoppelschaltung bzw. eine Uberlagerungsoszillatorschaltung. Andererseits zeigt Fig. 10 eine Abstimmschaltung eines HF-Verstärkers, wo veränderbare Kapazitätsdioden der in Fig. 9 gezeigten Art ersetzt sind durch Halbleitervorrichtungen VCj ' bzw. VC„' gemäß der Erfindung, deren jede eine Mehrfachelektrodenkonstruktion besitzt.9 shows a tuning circuit of a conventional RF amplifier where a field effect transistor FET is used and conventional variable capacitance diodes of the two-terminal design VC 1 and VC 2 are used for a step coupling circuit or a superimposed oscillator circuit. On the other hand, Fig. 10 shows a tuning circuit of an RF amplifier where variable capacitance diodes of the type shown in Fig. 9 are replaced by semiconductor devices VCj 'and VC''', respectively, according to the invention, each of which has a multi-electrode construction.
Obwohl, wie sich aus einem Vergleich der Fig, 9 und 10 ergibt, die Schaltung gemäß Fig. 9 einen Kondensator C- besitzt, der als ein Gleichspannungssperrkondensator für die variable Kapazitätsdiode VC1 und ein Kopplungskondensator dient, wobei ferner ein Kondensator C3 als ein Gleichspannungssperrkonden-Although, as can be seen from a comparison of FIGS. 9 and 10, the circuit of FIG. 9 has a capacitor C- which serves as a DC blocking capacitor for the variable capacitance diode VC 1 and a coupling capacitor, furthermore a capacitor C 3 as a DC blocking capacitors
030038/0866030038/0866
-/te -- / te -
sator für die veränderbare Kapazitätsdiode VC? dient, so ist die in Fig. 10 gezeigte Schaltung von solcher Art, daß die Gleichspannungssperrkondensatoren nicht mehr gebraucht werden und der Kondensator C2, der als Koppelkondensator arbeitet, lediglich verschoben und in die Seite eines Transformators T1 eingefügt wird, da die Steuerelektrode jeder der Halbleitervorrichtungen VC1' und VC-1 von der damit verbundenen Kapazitätsausleseelektrode getrennt ist. Dieser Unterschied zwischen den Fig. 9 und 10 beim Schaltungsaufbau hat eine große Bedeutung im Falle von integrierten Schaltungen. Dann nämlich, wenn die variablen Kapazitätsdioden innerhalb einer integrierten Schaltung ausgebildet waren, mußten die Kondensatoren C2 und C, als externe Teile vorgesehen sein, weil es schwierig war, diese Kondensatoren innerhalb der integrierten Schaltung des Standes der Technik auszubilden, und dies hatte daher zur Folge, daß die Anzahl der Stifte ("pins") eines integrierten Schaltungselements in ihrer Zahl erhöht werden mußten. Erfindungsgemäß hat jedoch der Kondensator keine Verbindung mit der Integration der variablen Kapazitätsdioden, und der Kondensator C3 kann nicht gebraucht werden, wodurch die Stifte des integrierten Schaltungselements in ihrer Zahl reduziert werden können. Zudem kann in der Schaltung gemäß Fig. loeine Kapazitätsänderung minimiert werden, die hervorgerufen werden kann durch irgendeine Spannung einer Kapazitätsausleseelektrode zum Auslesen der Kapazitätsänderung der Halbleitervorrichtung. Auf diese Weise ändert eine Hochfrequenzspannung kaum irgendeinen Kapaaitätswert der Halbleitervorrichtung, wodurch die Erzeugung von Verformungen minimiert werden kann.sator for the variable capacitance diode VC ? is used, the circuit shown in Fig. 10 is of such a type that the DC blocking capacitors are no longer needed and the capacitor C 2 , which works as a coupling capacitor, is only shifted and inserted into the side of a transformer T 1 , since the control electrode each of the semiconductor devices VC 1 'and VC- 1 is separated from the capacitance readout electrode connected thereto. This difference in circuit construction between FIGS. 9 and 10 is of great importance in the case of integrated circuits. Namely, when the variable capacitance diodes were formed within an integrated circuit, the capacitors C 2 and C 1 had to be provided as external parts because it was difficult to form these capacitors within the integrated circuit of the prior art, and this therefore had to be As a result, the number of pins of an integrated circuit element had to be increased in number. According to the present invention, however, the capacitor has no connection with the integration of the variable capacitance diodes, and the capacitor C 3 cannot be used, whereby the number of pins of the integrated circuit element can be reduced. In addition, in the circuit shown in FIG. 10, a change in capacitance which can be caused by any voltage of a capacitance readout electrode for reading out the change in capacitance of the semiconductor device can be minimized. In this way, a high frequency voltage hardly changes any capacitance value of the semiconductor device, whereby generation of deformation can be minimized.
Ferner kann es gemäß der in den Fig. 6 und 7 gezeigten Halbleitervorrichtungen möglich sein, eine Superbreitbandelektronik-Abstimmschaltung in Form einer einzigen Vorrichtung vorzusehen.Further, it can according to the semiconductor devices shown in FIGS be possible to provide a super broadband electronics tuning circuit in the form of a single device.
Ferner zeigt bei der erfindungsgemäßen Halbleitervorrichtung die Kapazität der Vorrichtung dann eine schnelle Änderung,Furthermore, in the semiconductor device according to the invention, the capacitance of the device then shows a rapid change,
030038/0866030038/0866
- yr -- yr -
wenn eine Vorspannung (wie beispielsweise -0,5 V) in geeigneter Weise daran angelegt wird, wie dies durch die C-V-Kennlinienkurve der Fig. 11 dargestellt ist, und zwar gegenüber einer an die Steuerelektrode eines Verarmungslagensteuerteils angelegten Spannung.when a bias voltage (such as -0.5V) is appropriately applied thereto, as indicated by the C-V characteristic curve of Fig. 11 is shown, namely versus one to the control electrode of a depletion control part applied voltage.
Die Fig. 12 bis 15 zeigen jeweils parametrische Mischschaltungen, deren jede eine oder zwei erflndungegemäße Halbleitervorrichtungen mit Mehrfachelektrodenaufbau verwenden. In der entsprechenden gezeigten Schaltung repräsentiert V_ eine Eingangssignalspannung, V repräsentiert s ρFIGS. 12 to 15 each show parametric mixer circuits, each of which uses one or two semiconductor devices of the invention having a multi-electrode structure. In the corresponding circuit shown, V_ represents an input signal voltage, V represents s ρ
eine Anregungs-(Pump-)Spannung (Überlagerungsoszillatorsignalspannung), V repräsentiert eine Ausgangssignalspannung, und V-, repräsentiert eine Vorspannung. an excitation (pump) voltage (local oscillator signal voltage), V represents an output signal voltage and V- represents a bias voltage.
Wenn eine der in den Fig. 12 bis 15 gezeigten parametrischen Mischschaltungen angewandt wird bei der FM-Eingangsstufe, wo eine VHF-Welle einer FM-Radiosendung in der Frequenz auf 10,7 MHz umgewandelt wird, so wird, wenn notwendig, das Frequenzsignal stabil verstärkt, und sodann zum Erhalt eines Audio- oder Tonsignals detektiert; nimmt man an, daß eine Empfangsfrequenz bei f* liegt, daß die Uberlacjorungsoszillator frequenz f2 beträgt, und daß die Zwischenfrequenz (10,7 MHz) mit f3 bezeichnet ist, so kann eine Mischung gemäß der folgenden Gleichung erhalten werden: f2 = f-i + f? oder f2 - f-j-f-j und zwar vorausgesetzt, daß die Überlagerungsfrequenz f~ aus der oberen Seite der Empfangs frequenz f.. oder aus der unteren Seite derselben erhalten wird. Wenn insbesondere eine Beziehung f2 = 2f.| zwischen der Empfangsfrequenz f- und der Überlagerungsoszillatorfrequenz f2 besteht, so arbeiten die in den Fig. 12 bis 15 gezeigten parametrischen Mischer jeweils als parametrische Verstärker.When one of the parametric mixer circuits shown in Figs. 12 to 15 is applied to the FM front end where a VHF wave of an FM radio broadcast is converted in frequency to 10.7 MHz, the frequency signal becomes stable, if necessary amplified, and then detected to obtain an audio or sound signal; if one assumes that a receiving frequency is f * , that the superordinate oscillator frequency is f 2 , and that the intermediate frequency (10.7 MHz) is denoted by f 3 , a mixture according to the following equation can be obtained: f 2 = fi + f? or f2 - fjfj, provided that the beat frequency f ~ is obtained from the upper side of the reception frequency f .. or from the lower side thereof. In particular, when a relation f 2 = 2f. | exists between the reception frequency f and the local oscillator frequency f 2 , the parametric mixers shown in FIGS. 12 to 15 each operate as parametric amplifiers.
Fig. 16 zeigt ein Blockdiagrainm eines üblichen FM-Eingangsstufenmodells, welches derart aufgebaut ist, daß ein Vergleich16 shows a block diagram of a conventional FM input stage model; which is constructed in such a way that a comparison
030038/0866030038/0866
des erfindungsgemäßen parametrischen Mischers, wie er hier verwendet wird, möglich ist mit dem am meisten gebräuchlichen Doppelausgleichs- oder Gleichgewichtsmischer unter Verwendung einer üblichen Schottky-Barrierendiode. In Fig. 16 bezeichnet SG einen Signalgenerator, MIX repräsentiert einen Mischer, und AMP repräsentiert einen Zwischenfrequenzverstärker (Rauschfaktor NF = 2dB, Leistungsverstärkungsgrad G =30 dB), und DET repräsentiert einen FM-Detektor.of the parametric mixer according to the invention, as used here, is possible with the most common Double balance or equilibrium mixer using a standard Schottky barrier diode. Denoted in FIG SG a signal generator, MIX represents a mixer, and AMP represents an intermediate frequency amplifier (noise factor NF = 2dB, power gain G = 30 dB), and DET represents an FM detector.
Im obigen Falle, wenn die FM-Eingangsstufe, wie in Fig. 16 gezeigt, unter Verwendung des Doppelausgleichsmischers betrieben wurde, so ergab sich unter der Voraussetzung, daß die Überlagerungsoszillatorfrequenz aus der oberen Seite der Empfangsfrequenz erhalten wurde, d.h. daß das Mischen gemäß der Beziehung f2 = f., + f_ ausgeführt wurde, und daß f. = 120 MHz, f2 = 130,7 MHz (+ 23 dBm), f3 = 1Q?MHz und Vin {d.h. die Eingangsgröße des Mischers MIX) = 3,2 jiV betrug, der Wert von S/N zu 36 dB und der Verlust des Mischers MIX betrug 5,5 dB. Wenn andererseits die FM-Eingangsstufe, wie in Fig. 16 gezeigt, unter Verwendung des parametrischen Mischers der Erfindung, wie in Fig. 12 gezeigt, betrieben wurde, und zwar unter den gleichen Betriebsbedingungen, d.h. f., = 120 MHz, f2 = 130,7 MHz (+ 1O dBm), f3 = 10,7 MHz und Vin =3,2 JiV, so betrug der Wert von S/N 36 dB, und der Verlust des Mischers MIX war 8 dB. Demgemäß kann mit dem parametrischen Mischer dar Erfindung, obwohl der Mischer einen relativ großen. Verlust besitzt, der Wert von S/N gleich dem des Mischers unter Verwendung einer konventionellen Schottky-Barrierendiode erhalten werden.In the above case, when the FM front end was operated using the double equalizer mixer as shown in FIG. 16, it was given that the local oscillator frequency was obtained from the upper side of the receiving frequency, that is, mixing according to the relationship f 2 = f., + f_ was carried out, and that f. = 120 MHz, f 2 = 130.7 MHz (+ 23 dBm), f 3 = 1Q? MHz and Vin (ie the input variable of the mixer MIX) = 3 .2 jiV, the value of S / N was 36 dB and the loss of the mixer MIX was 5.5 dB. On the other hand, if the FM front end as shown in Fig. 16 was operated using the parametric mixer of the invention as shown in Fig. 12, under the same operating conditions, ie f, = 120 MHz, f 2 = 130, 7 MHz (+ 10 dBm), f 3 = 10.7 MHz and Vin = 3.2 JiV, the value of S / N was 36 dB, and the loss of the mixer MIX was 8 dB. Accordingly, with the parametric mixer of the invention, although the mixer is a relatively large. Loss, the value of S / N equal to that of the mixer can be obtained using a conventional Schottky barrier diode.
Obwohl also der erfindungsgemäße Mischer einen verhältnismäßig großen Verlust zum Vergleich mit dem Stand der Technik besitzt, bewirkt er keine Reduzierung des Werts von S/N. Dies lehrt, daß der Verlust des Standes der Technik durch irgendeinen inneren Widerstand hervorgerufen wird und daher in Wärmeenergie umgewandelt wird, wohingegen der bei der Erfindung auftretende Verlust bedeutet, daß die Energie eines Pumpsignals zu einem Ausgangssignal übertragen wird.So although the mixer according to the invention has a relatively large loss compared with the prior art it does not reduce the value of S / N. This teaches that the loss of the prior art through any internal resistance is created and is therefore converted into thermal energy, whereas that in the invention Occurring loss means that the energy of a pump signal is transferred to an output signal.
30038/086630038/0866
Wie oben beschrieben, kann der erfindungsgemäße parametrische Mischer eine ebensogute Leistungsfähigkeit erreichen wie der Doppelausgleichsmischer unter Verwendung einer Schottky-Barrierendiode, wobei es sich hier um die beste derzeit verfügbare Vorrichtung handelt, und zwar kann dies orfindungsgemäß mit der einfachen Halbleitervorrichtung mit einer Mehrfachelektrodenkonstruktion der oben beschriebenen Art erreicht werden, wobei sich ein größerer Freiheitsgrad hinsichtlich der Schaltungsauslegung ergibt und es daher möglich wird, den Aufbau und die Produktion beispielsweise eines FM-Empfängers mit hoher Leistungsfähigkeit und mäßigem Preis zu erreichen.As described above, the inventive parametric Mixers achieve as good a performance as the double equalizing mixer using a Schottky barrier diode, this being the best currently available device, and this can according to the invention with the simple semiconductor device with a multiple electrode structure of the type described above can be achieved, with a greater degree of freedom with regard to the circuit design and it is therefore possible to set up and produce, for example, an FM receiver to achieve with high efficiency and moderate price.
Die Fig. 17 bis 20 zeigen jeweils parametrische Mischschaltungen, deren jede eine oder zwei MIS-Type-Halbleitervorrichtungen gemäß Fig. 3 verwenden.Figs. 17 to 20 each show parametric mixer circuits each of which has one or two MIS-type semiconductor devices use according to FIG. 3.
Die Fig. 21 bis 24 zeigen jeweils parametrische Mischschaltungen, deren jede eine oder zwei Schottky-Type-Halbleitervorrichtungen gemäß Fig. 4 verwenden.21 to 24 each show parametric mixer circuits each of which has one or two Schottky-type semiconductor devices use according to FIG.
Die Fig. 25 bis 28 zeigen jeweils parametrische Mischschaltungen, deren jede eine oder zwei pn-Sperrschicht-Halbleitervorrichtungen gemäß Fig. 5 verwenden.25 through 28 each show parametric mixer circuits each of which has one or two pn junction semiconductor devices use according to FIG.
Die Fig. 29 bis 32 zeigen jeweils parametrische Mischschaltungen, deren jede eine oder zwei Halbleitervorrichtungen gemäß Fig. 6 verwenden und daher in der Lage sind, den Kapazitätsänderungsbereich auszudehnen.29 to 32 each show parametric mixer circuits each of which has one or two semiconductor devices according to FIG. 6 and are therefore able to use the capacity change range to expand.
Zusammenfassend sieht die Erfindung somit eine Halbleitervorrichtung mit einem Mehrfachelektrodenaufbau vor, und zwar äquivalent zu einer konventionellen variablen Kapazitätsdiode hinsichtlich Funktion. Die erfindungsgemäße Halbleitervorrichtung ist dadurch gekennzeichnet, daß ein Kapazitätsausleseteil vorgesehen ist mit einer Kapazitätsausleseelektrode und mitIn summary, the invention thus provides a semiconductor device with a multiple electrode structure, equivalent to a conventional variable capacitance diode in terms of function. The semiconductor device according to the invention is characterized in that a capacitance readout part is provided with a capacitance reading electrode and with
030038/0866030038/0866
mindestens einem Verarbeitungslagesteuerteil mit einer Steuerelektrode, und zwar jeweils ausgebildet in einer Masse eines Halbleitereinkristalls, wobei eine Verarmungslage innerhalb der Masse in ihrer Breite dann geändert wird, wenn der Verarmungslagensteuerteil· umgekehrt oder rückwärts durch die Steuerelektrode vorgespannt ist, wodurch eine Kapazitätsänderung durch die Kapazitätsausleseelektrode ausgelesen werden kann.at least one processing position control part with a Control electrode, each formed in a mass of a semiconductor single crystal, a depletion layer within the mass then being changed in its width, when the depletion control part · reverse or reverse is biased by the control electrode, whereby a Change in capacitance read out by the capacitance readout electrode can be.
- Patentansprüche -- patent claims -
Q30038/0866Q30038 / 0866
LeerseiteBlank page
Claims (33)
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2853979A JPS55120175A (en) | 1979-03-12 | 1979-03-12 | Variable capacitance diode with plural super-capacitance variable electrode structures |
| JP2853579A JPS55120177A (en) | 1979-03-12 | 1979-03-12 | Variable capacitance diode with plural electrode structures |
| JP2854179A JPS55121711A (en) | 1979-03-12 | 1979-03-12 | Parametric mixer using variable capacity diode |
| JP2853679A JPS55120178A (en) | 1979-03-12 | 1979-03-12 | Mis variable capacitance diode with plural electrode structures |
| JP2853879A JPS55120174A (en) | 1979-03-12 | 1979-03-12 | P-n junction variable capacitance diode with plural electrode structures |
| JP2853779A JPS55120173A (en) | 1979-03-12 | 1979-03-12 | Schottky type variable capacitance diode with plural electrode structures |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3009499A1 true DE3009499A1 (en) | 1980-09-18 |
Family
ID=27549402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803009499 Ceased DE3009499A1 (en) | 1979-03-12 | 1980-03-12 | SEMICONDUCTOR DEVICE |
Country Status (5)
| Country | Link |
|---|---|
| AU (1) | AU535235B2 (en) |
| DE (1) | DE3009499A1 (en) |
| GB (1) | GB2060250B (en) |
| NL (1) | NL186283C (en) |
| SE (1) | SE8001862L (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2496993A1 (en) * | 1980-12-18 | 1982-06-25 | Clarion Co Ltd | VARIABLE CAPACITOR |
| DE3149257A1 (en) * | 1980-12-12 | 1982-07-29 | Clarion Co., Ltd., Tokyo | CAPACITOR WITH CHANGEABLE CAPACITY |
| DE3226673A1 (en) * | 1981-07-17 | 1983-02-17 | Clarion Co., Ltd., Tokyo | CAPACITY VARIATION DEVICE |
| DE3406437A1 (en) * | 1983-02-23 | 1984-08-23 | Clarion Co., Ltd., Tokio/Tokyo | CAPACITOR ELEMENT WITH ADJUSTABLE CAPACITY |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3280017D1 (en) * | 1981-08-14 | 1989-12-14 | Texas Instruments Inc | Varactor trimming for mmics |
| DE10222764B4 (en) * | 2002-05-15 | 2011-06-01 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Semiconductor varactor and thus constructed oscillator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT267707B (en) * | 1965-04-07 | 1969-01-10 | Siemens Ag | Semiconductor arrangement with pn junction for use as a voltage-dependent capacitance |
| US3893147A (en) | 1973-09-05 | 1975-07-01 | Westinghouse Electric Corp | Multistate varactor |
-
1980
- 1980-02-26 GB GB8006508A patent/GB2060250B/en not_active Expired
- 1980-02-26 AU AU55900/80A patent/AU535235B2/en not_active Ceased
- 1980-03-10 SE SE8001862A patent/SE8001862L/en not_active Application Discontinuation
- 1980-03-11 NL NL8001451A patent/NL186283C/en not_active IP Right Cessation
- 1980-03-12 DE DE19803009499 patent/DE3009499A1/en not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT267707B (en) * | 1965-04-07 | 1969-01-10 | Siemens Ag | Semiconductor arrangement with pn junction for use as a voltage-dependent capacitance |
| US3893147A (en) | 1973-09-05 | 1975-07-01 | Westinghouse Electric Corp | Multistate varactor |
Non-Patent Citations (6)
| Title |
|---|
| -Z.: "Applied Physics Letters", Vol. 17, Nr. 5, 1970, S. 211-213 * |
| -Z.: "Electronics World" Vol. 76, 1966, S. 53-56 |
| -Z.: "Electronics World", 76, 1966, S. 53-56 * |
| -Z.: "IEEE Transactions on Electron Devices", Vol. ED-12, Nr. 3, 1965, S. 108-117 * |
| -Z.: "IEEE Transactions on Electron Devices", Vol. ED-18, Nr. 7, 1971, S. 401-408 * |
| -Z.: "Radio and Electronics Constructor", Vol. 29, Nr. 1, August 1975, S. 42-43 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3149257A1 (en) * | 1980-12-12 | 1982-07-29 | Clarion Co., Ltd., Tokyo | CAPACITOR WITH CHANGEABLE CAPACITY |
| FR2496993A1 (en) * | 1980-12-18 | 1982-06-25 | Clarion Co Ltd | VARIABLE CAPACITOR |
| DE3226673A1 (en) * | 1981-07-17 | 1983-02-17 | Clarion Co., Ltd., Tokyo | CAPACITY VARIATION DEVICE |
| DE3406437A1 (en) * | 1983-02-23 | 1984-08-23 | Clarion Co., Ltd., Tokio/Tokyo | CAPACITOR ELEMENT WITH ADJUSTABLE CAPACITY |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2060250A (en) | 1981-04-29 |
| NL8001451A (en) | 1980-09-16 |
| AU5590080A (en) | 1980-09-18 |
| SE8001862L (en) | 1980-09-13 |
| NL186283B (en) | 1990-05-16 |
| GB2060250B (en) | 1983-12-14 |
| AU535235B2 (en) | 1984-03-08 |
| NL186283C (en) | 1990-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2312414C2 (en) | Process for the manufacture of integrated MOSFET circuits | |
| DE102005050328B4 (en) | Schottky diode | |
| DE2439875C2 (en) | Semiconductor component with negative resistance characteristics | |
| DE102006002065B4 (en) | Compensation component with reduced and adjustable on-resistance | |
| DE2361810C3 (en) | Signal conversion circuit | |
| DE3400295A1 (en) | Semiconductor component | |
| DD149742A5 (en) | AMPLIFIER CONTROLLED AMPLIFIER | |
| DE1162488B (en) | Semiconductor component with two electrodes on one zone and method of operation | |
| DE1154834B (en) | Amplifying semiconductor circuitry built on a crystal | |
| DE3009499A1 (en) | SEMICONDUCTOR DEVICE | |
| DE2063952A1 (en) | Bipolar transistor | |
| DE2364752A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE2414142A1 (en) | VOLTAGE CHANGEABLE CAPACITOR ARRANGEMENT | |
| DE2236897A1 (en) | METHOD FOR MANUFACTURING SEMI-CONDUCTIVE COMPONENTS | |
| DE1441842B2 (en) | Regulated transistor amplifier | |
| DE3709124C2 (en) | NPN equivalent structure with increased breakdown voltage | |
| DE1762435B2 (en) | HIGH GAIN INTEGRATED AMPLIFIER CIRCUIT WITH A MOS FIELD EFFECT TRANSISTOR | |
| DE2513893C2 (en) | Transistor amplifier | |
| DE1277944B (en) | Frequency converter | |
| CH621891A5 (en) | ||
| DE1285634B (en) | Transistor inductive reactance circuit | |
| DE1232270B (en) | Method for manufacturing a semiconductor component | |
| DE3446001A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE2407894A1 (en) | HIGH FREQUENCY RECEIVER CIRCUIT | |
| DE3539523A1 (en) | FREQUENCY CONVERTER SWITCHING |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 3051006 Format of ref document f/p: P |
|
| Q171 | Divided out to: |
Ref country code: DE Ref document number: 3051006 |
|
| 8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 3051035 Format of ref document f/p: P Ref country code: DE Ref document number: 3051033 Format of ref document f/p: P |
|
| Q171 | Divided out to: |
Ref country code: DE Ref document number: 3051035 Ref country code: DE Ref document number: 3051033 |
|
| 8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 3051034 Format of ref document f/p: P |
|
| Q171 | Divided out to: |
Ref country code: DE Ref document number: 3051034 |
|
| 8131 | Rejection |