DE2951044A1 - Input-output control for microprocessors - has parallel-serial converter operating with buffer data store - Google Patents

Input-output control for microprocessors - has parallel-serial converter operating with buffer data store

Info

Publication number
DE2951044A1
DE2951044A1 DE19792951044 DE2951044A DE2951044A1 DE 2951044 A1 DE2951044 A1 DE 2951044A1 DE 19792951044 DE19792951044 DE 19792951044 DE 2951044 A DE2951044 A DE 2951044A DE 2951044 A1 DE2951044 A1 DE 2951044A1
Authority
DE
Germany
Prior art keywords
data
serial
parallel
control unit
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792951044
Other languages
German (de)
Inventor
Clausjürgen Dipl.-Ing. Becherer
Dietrich Dr.-Ing. 7000 Stuttgart Illi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19792951044 priority Critical patent/DE2951044A1/en
Publication of DE2951044A1 publication Critical patent/DE2951044A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

An intermediate memory is located between the processor and a serial to parallel input-output converter allows a microprocessor system to operate at higher data rates. The microprocessor system consists of a programme memory (3), a data memory (3) and a central processor (1). The processor is coupled over a data bus (DS1) and a control bus (SL1) to a buffer memory (7) that is coupled to a converter that outputs and receives serial single bit transmissions with external devices. The converter transmits and receives 8-bit parallel transmissions to and from the buffer that is sized to hold a complete data block.

Description

Ein- und Ausgabesteuerung für ein MikroprozessorsystemInput and output control for a microprocessor system

Die Erfindung betrifft eine Ein- und Ausgabesteuerung nach dem Oberbegriff von Patentanspruch 1.The invention relates to an input and output control according to the preamble of claim 1.

In Rechnersystemen sind oft Schnittstellen zwischen serieller und paralleler Datenübertragung vorhanden. So weist z.B. ein Mikroprozessorsystem zwischen seinem Steuerwerk, der sog. CPU, welches die Daten in paralleler Form verarbeitet, und peripheren Einrichtungen, die für serielle Datenübertragung ausgelegt sind, eine derartige Schnittstelle auf. Es ist bekannt, als Schnittstellenschaltug Seriell-Parallel-Wandler zu verwenden, die ein Anpassen der beiden unterschiedlichen Dateniibertragungsarten -seriell und parallel - ermöglichen.In computer systems there are often interfaces between serial and parallel data transmission available. For example, a microprocessor system has between its control unit, the so-called CPU, which processes the data in parallel form, and peripheral devices designed for serial data transmission, such an interface. It is known as an interface circuit serial-to-parallel converter to use the adaptation of the two different types of data transmission - serial and parallel - enable.

Von der Halbleiterin#jstrie werden Seriell -Parallel-Wandler, 2.B. sog. UART (universal asynchronons receiver-transmitter), angeboten, mit denen ein aus mehreren parallelen Bits bestehendes Datenwort oder Bytt in eine Bitserie und umgekehrt umgesetzt werden können. Soll nun mit einem solchen Seriell-Parallel-Wandler eine aus mehreren Bytes bestehende Nachricht, ein Datenblock, die von einaa Mikroprozessor-Steuerwerk zu einem peripheren Gerät u:bertragen werden soll, in einen seriellen Datenblock umgewandelt werden, so werden die einzelnen Bytes nacheinander von dem Se.iell-Parallel-Wandler in serielle Datensignale umgewandelt.Serial-parallel converters, 2.B. so-called UART (universal asynchronons receiver-transmitter), offered with which a data word or byte consisting of several parallel bits in a bit series and can be implemented the other way round. Should now with such a serial-parallel converter a message consisting of several bytes, a data block, sent by a microprocessor control unit to be transmitted to a peripheral device in a serial data block are converted, the individual bytes are sequentially converted by the serial-parallel converter converted into serial data signals.

Dazu ist es bei ttrkömmlichen Ein- und Ausgabesteuerungen erforderlich, daß die Datenübertragung vor Steuerwerk zum Seriell-Parallel-Wandler nach jedem einzelnen Byte unterbrochen wird, um jeweils die Umwandlung des einzelnen Bytes in ein serielles Datenwort abzuwarten. Dies erfordert ein häufiges Unterbrechen des Steuerwerks-Arbeitsablaufs, wodurch das Steuerwerk bei der Durchführung anderer Aufgaben immerwieder gestört wird und kostbare Rechenzeit verloren geht.For conventional input and output controls, it is necessary to that the data transmission before the control unit to the serial-parallel converter after each individual byte is interrupted in order to convert each byte to wait in a serial data word. This requires frequent interruptions of Control unit workflow, which enables the control unit to perform other tasks are repeatedly disturbed and valuable computing time is lost.

Der Erfindung liegt die Aufgabe zugrunde, eine Ein- und Ausgabesteuerung der eingangs genannten Art zu schaffen, bei der häufige Unterbrechungen des Arbeitsablaufes durch die Ein- und Ausgabe von Daten vermieden werden.The invention is based on the object of an input and output controller of the type mentioned at the outset, with frequent interruptions in the workflow can be avoided by inputting and outputting data.

Diese Aufgabe wird erfindungsgemäß durch die in dem Patentanspruch 1 gekennzeichnete Ein- und Ausgabesteuerung gelöst.According to the invention, this object is achieved by what is stated in the patent claim 1 marked input and output control released.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.Advantageous further developments of the invention are set out in the subclaims marked.

Die Vorteile der Erfindung liegen unteganderem darin, daß die Rechnerbelastung bei der Ein- und Ausgabe von Daten merklich verringert wird. Die dabei gewonnene Rechnerleistung ist insbesondere bei Echtzeitsystemen sehr wertvoll.The advantages of the invention are among other things that the computer load is noticeably reduced during the input and output of data. The won Computing power is very valuable, especially in real-time systems.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung erläutert. Es zeigen: Fig.1 eine herkömmliche Ein- und Ausgabesteuerung für ein Mikroprozessorsystem und Fig.2 eine erfindungsgemäße Ein- und Ausgabesteuerung für ein Mikroprozessorsystem.An embodiment of the invention is described below with reference to the Drawing explained. They show: FIG. 1 a conventional input and output control for a microprocessor system and FIG. 2 an input and output control according to the invention for a microprocessor system.

Von dem aus Fig. 1 ersichtlichen Mikroprozessorsystem sind nur die zur Erläuterung der Erfindung erforderlichen Teile dargestellt. Ein Steuerwerk 1 ist mit einem Programmspeicher 2 durch einen Adressbus A, durch den Adressen von dem Steuerwerk 1 zu dem Programmspeicher 2 übertragen werden, sowie durch einen Instruktionsbus 1 verbunden, durch den Instruktionen von dem Programmspeicher 2 zu dem Steuerwerk 1 gelangen. Das Steuerwerk 1 und der Programmspeicher 2 sind außerdem über eine Steuerleitung SL verbunden, über die die Obertragung von Adressen und Instruktionen oder Befehlen gesteuert wird. Ein Arbeitsspeicher 3 ist über einen Datenbus D, einen Adressbus A und eine Steuerleitung SL ebenfalls mit dem Steuerwerk 1 verbunden.Of the microprocessor system shown in FIG. 1, only the illustrated parts required to explain the invention. A control unit 1 is connected to a program memory 2 through an address bus A through the addresses of the control unit 1 are transferred to the program memory 2, as well as by a Instruction bus 1 connected through the instructions from the program memory 2 get to the control unit 1. The control unit 1 and the program memory 2 are also Connected via a control line SL, via which the transmission of addresses and Instructions or commands is controlled. A main memory 3 is a Data bus D, an address bus A and a control line SL also with the control unit 1 connected.

Eine Ein- und Ausgabesteuerung 4 mit einem Seriell-Parallel-Wandler 5 ermöglicht es, Daten von dem Steuerwerk 1 zu in der Zeichnung nicht dargestellten peripheren Geräten und von diesen Geräten zu dem Steuerwerk 1 zu übertragen. Die Daten werden zwischen dem Seriell-Parallel-Wandler 5 und dem Steuerwerk 1 byteweise über eine Datenstrecke oder Datenbus DS übertragen. Zu den peripheren Geräten überträgt der Serie#-Parnllel- Wandler 5 die vom Steuerwerk 1 empfangenen Daten in serieller Form über einen Sendekanal KS.An input and output controller 4 with a serial-parallel converter 5 makes it possible to transfer data from the control unit 1, which is not shown in the drawing peripheral devices and from these devices to the control unit 1. the Data are transferred between the serial-parallel converter 5 and the control unit 1 byte by byte transmitted via a data link or data bus DS. Transmits to peripheral devices the series # -Parnllel- converter 5, the data received from the control unit 1 in serial Form via a transmission channel KS.

In umgekehrter Richtung werden Daten ebenfalls in serieller Form, d.h. bitweise, vön den peripheren Geräten über einen seriellen Empfangskanal KE zu dem Seriell-Parallel-Wandler 5 übertragen, um danach bytweise, d.h. in paralleler Form, über die Datenstrecke DS zum Steuerwerk 1 zugelangen. Eine das Steuerwerk 1 und den Seriell-Parallel-Wandler 5 miteinander verbindende Steuerleitung SL dient zur Steuerung des Obertragungsablaufs.In the opposite direction, data is also in serial form, i.e. bit by bit, from the peripheral devices via a serial receiving channel KE to the serial-parallel converter 5, to then byte, i.e. in parallel Form to reach the control unit 1 via the data link DS. One the control unit 1 and the serial-parallel converter 5 connecting the control line SL is used to control the transmission process.

Die zwischen dem Steuerwerk 1 und dem Seriell-Paralell-Wandler zu übertragenden Nachrichten bestehen überwiegend aus Datenblöcken, die sich aus mehreren Bytes zusammensetzen. Da der Seriell-Parallel-Wandler 5 nur ein Byte nach dem anderen verarbeiten kann, läuft das Obertragen von Nachrichten zwischen dem Steuerwerk 1 und dem Seriell-Parallel-Wandler 5 schrittweise ab, d.h. nach jedem Byte wird die Obertragung unterbrochen. Damit wird auch der Arbeitsablauf im Mikroprozessorsystem entsprechend häufig unterbrochen.The between the control unit 1 and the serial-parallel converter too Transmitted messages consist mainly of data blocks, which are made up of several Assemble bytes. Since the serial-parallel converter 5 only one byte after the other can process, the transmission of messages between the control unit 1 and the serial-parallel converter 5 gradually, i.e. after each byte the Transmission interrupted. This also changes the workflow in the microprocessor system interrupted accordingly often.

Die erwähnten häufigen Unterbrechungen werden durch die aus Fig. 2 ersichtliche erfindungsgemäße Ein- und Ausgabesteuerung vermieden. Die mit den Schaltungsteilen von Fig. 1 übereinstimmenden Schaltungsteile sind in Fig. 2 mit den gleichen Bezugszeichen versehen. Sie werden deshalb auch nicht erneut beschrieben.The frequent interruptions mentioned are indicated by the lines shown in FIG apparent input and output control according to the invention avoided. The one with the circuit parts Circuit parts which correspond to those of FIG. 1 are given the same reference numerals in FIG. 2 Mistake. They are therefore not described again.

Zwischen das Steuerwerk 1 des Mikroprozessorssystems und den Seriell-Parallel-Wandler 5 ist ein Zwischenspeicher 7 eingefügt. Dieser Zwischenspeicher 7 ist so ausgelegt, daß Datenblöcke vorgegebener Größe zusammenhängend zwischengespeichert werden können. Durch die erfindungsgemäße Steuerung wird eine Ausgabe- Warteschlange in dem Mikroprozessorsystem ersetzt und damit erübrigt. Der Zwischenspeicher 7 muß daher so bemessen werden, daß Datenblöcke eines vorgegebenen Nachrichtenverkehrs mit einer vorgegebenen Verlustwahrscheinlichkeit zwischengespeichert werden können.Between the control unit 1 of the microprocessor system and the serial-parallel converter 5, a buffer 7 is inserted. This buffer 7 is designed so that data blocks of a given size can be temporarily stored contiguously. The control according to the invention creates an output queue in the microprocessor system replaced and thus superfluous. The buffer 7 must therefore be dimensioned so that data blocks of a given message traffic with a given probability of loss can be cached.

Es können auch Nachrichten, die aus mehreren Bytes bestehen, auf einmal zwischen dem Steuerwerk 1 und dem Zwischenspeicher 7 über eine Datenstrecke DSl übertragen werden. Der Arbeitsablauf des Steuerwerkes 1 muß dazu lediglich einmal unterbrochen werden. Die blockweise Nachrichtenübertragung wird Uber eine Steuerleitung SL1 gesteuert.Messages that consist of several bytes can also be sent at once between the control unit 1 and the buffer 7 via a data link DS1 be transmitted. The workflow of the control unit 1 only needs to be done once to be interrupted. The block-wise transmission of messages is carried out via a control line SL1 controlled.

Der Datenaustausch zwischen dem Zwischenspeicher 7 und dem Seriell-Parallel-Wandler 5 erfolgt über eine Datenstrecke DS2 schrittweise, d.h. im Seriell-Parallel-Wandler 5 wird immer nur ein Byte nach dem andern verarbeitet.The data exchange between the buffer 7 and the serial-parallel converter 5 takes place step by step over a data link DS2, i.e. in the serial-parallel converter 5 only one byte at a time is processed.

Durch das blockweise Zwischenspeichern von Daten wird die Rechnerbelastung , d.h.'die Belastung des Steuerwerks 1, merklich terringert. Das Mikroprozessorsystem muß nicht jedesmal in seinem Arbeitsablauf unterbrochen werden, um ein einzelnes Byte anzunehmen oder auszugeben.The computer load is reduced by the block-by-block caching of data , i.e. the load on the control unit 1 is noticeably reduced. The microprocessor system does not have to be interrupted every time in his work process in order to create a single Accept or output bytes.

Die Zeitersparnis sei im folgenden anhand eines Zahlenbeispiels dargelegt.The time savings are shown below using a numerical example.

Bei einer Obertragungsgeschwindigkeit von 9,6 k Baud beträgt für ein Byte, das aus einem Startbit, 8 Nachrichtenbits, einem Paritätsbit und einem Stopbit, d.h. insgesamt aus 11 Bits besteht, die Obertragungszeit: Nach jeweils 1,146 ms kann dat Mikroprozessorsystem ein neues Datenbyte ausgeben oder aufnehmen. Da eine Nachricht in der Regel aus mehreren Bytes besteht, z.B. aus 10 Bytes, wird der Mikroprozessor bei einer im Echtzeitbetrieb durchgeführten Arbeit 10 mal in seinem Arbeitsablauf unterbrochen.At a transmission speed of 9.6 k baud, the transmission time for a byte consisting of a start bit, 8 message bits, a parity bit and a stop bit, i.e. a total of 11 bits, is: The microprocessor system can output or accept a new data byte every 1.146 ms. Since a message usually consists of several bytes, for example 10 bytes, the microprocessor is interrupted 10 times in its work sequence when it is working in real time.

Bei der erfindungsgemäßen Ein- und Ausgabesteuerung gibt das Steuerwerk 1 die ganze Nachricht auf einmal an den Zwischenspeicher 7 weiter - oder empfängt sie von diesen auf einmal.In the case of the input and output control according to the invention, the control unit is 1 forwards - or receives - the entire message at once to the buffer 7 them of these at once.

Der Zwischenspeicher 7 gibt dann Byte für Byte an den Seriell-Parallel-Wandler 5 weiter, der die Umwandlung byteweise durchführt, und zwar bis der ganze Datenblock an ein peripheres Gerät gesendet worden ist. Erst danach wird das Steuerwerk 1 wieder in seinem Arbeitsablauf unterbrochen, um den nächsten Datenblock absetzen zu können. Besteht die abzusetzende Nachricht wie im vorstehend genannten Beispiel aus zehn Bytes, so wird das Steuerwerk 1 erst nach 11,46 ms unterbrochen. Die gesamte Nachricht erfordert nur eine Unterbrechung des Arbeitsablaufs. Entspredhendes gilt für die Aufnahme eines Datenblocks in das Mikroprozessorsystem.The buffer 7 then sends byte by byte to the serial-parallel converter 5, which carries out the conversion byte by byte, up to the entire data block has been sent to a peripheral device. Only then does the control unit become 1 again interrupted in its workflow in order to be able to send the next data block. If the message to be sent consists of ten, as in the above example Bytes, the control unit 1 is only interrupted after 11.46 ms. The whole message only requires a break in the workflow. The same applies to the Inclusion of a data block in the microprocessor system.

Claims (4)

Patentansprüche Ein- und Ausgabesteuerung für ein Mikroprozessorsystem, dessen Steuerwerk über einen parallel Daten übertragenden Datenkanal mit einem Seriell-Parallel-Wandler verbunden ist, an welchen ein zu peripheren Einrichtungen führender serieller Sende - und Empfangskanal angeschlossen ist, d a d u r c h g e k e n n z e i c h n e t , daß zwischen dem Seriell-Parallel-Wandler (5) und dem Steuerwerk (1) ein Zwischenspeicher (7) angeordnet ist, in dem ein aus mehreren Da,tenwörtern bestehender Datenblock zwischengespeichert wird, welcher zwischen dem Steuerwerk (1) und dem Zwischenspeicher (7) zusammenhängend übertragen wird, wohingegen die einzelnen Datenwbrter zwischen dem Seriell-Parallel-Wandler (5) und dem Zwischenspeicher (7) nacheinander übertragen werden. Claims input and output control for a microprocessor system, its control unit via a data channel transmitting parallel data with a serial-parallel converter is connected to which a serial transmission leading to peripheral devices - and receiving channel is connected, which is not shown that between the serial-parallel converter (5) and the control unit (1) a buffer (7) is arranged in which a data block consisting of several data words is cached, which is between the control unit (1) and the buffer (7) is transmitted contiguously, whereas the individual data words between the serial-parallel converter (5) and the buffer (7) transferred one after the other will. 2. Steuerung nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß das Fassungsvermögen des Zwischenspeichers (7) so bemessen ist, daß Datenblöcke vorgegebener Größe zusammenhängend zwischengespeichert werden können.2. Controller according to claim 1, d a d u r c h g e -k e n n z e i c h n e t that the capacity of the intermediate memory (7) is dimensioned so that Data blocks of a given size can be temporarily stored contiguously. 3. Steuerung nach Anspruch 1 oder 2, d a d u r c h g e -k e n n z e i c h n e t , daß jedes der Datenwörter aus einem mehrere parallel übertragene Bits enthaltendem Byte besteht.3. Control according to claim 1 or 2, d a d u r c h g e -k e n n z E i c h n e t that each of the data words from a plurality of transmitted in parallel Byte containing bits. 4. Steuerung nach einem der vorhergehenden Ansprüche, d a -d u r c h g e k e n n z e i c h n e t , daß der Zwischenspeicher (7) für die in ihn eingeschriebenen Datenwörter die Funktion einer Warteschlange übernimmt. indem die zwischengespeicherten Datenwörter in der Reihenfolge ihres Eintreffens weitergeleitet werden.4. Control according to one of the preceding claims, d a -d u r c h e k e n n n z e i c h n e t that the buffer (7) for those written in it Data words takes on the function of a queue. by the cached Data words are forwarded in the order in which they arrive.
DE19792951044 1979-12-19 1979-12-19 Input-output control for microprocessors - has parallel-serial converter operating with buffer data store Withdrawn DE2951044A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792951044 DE2951044A1 (en) 1979-12-19 1979-12-19 Input-output control for microprocessors - has parallel-serial converter operating with buffer data store

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792951044 DE2951044A1 (en) 1979-12-19 1979-12-19 Input-output control for microprocessors - has parallel-serial converter operating with buffer data store

Publications (1)

Publication Number Publication Date
DE2951044A1 true DE2951044A1 (en) 1981-07-02

Family

ID=6088874

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792951044 Withdrawn DE2951044A1 (en) 1979-12-19 1979-12-19 Input-output control for microprocessors - has parallel-serial converter operating with buffer data store

Country Status (1)

Country Link
DE (1) DE2951044A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2911495A1 (en) * 1978-06-21 1980-01-17 Data General Corp DATA PROCESSING ARRANGEMENT

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2911495A1 (en) * 1978-06-21 1980-01-17 Data General Corp DATA PROCESSING ARRANGEMENT

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-B.: Diehl, Mikroprozessoren und Mikrocomputer, Vogel Verlag 1977, S. 81-89, 93-95 *
DE-B.: Lesea/Zaks Mikroprozessor-Interface Techniken, 1979, S. 183-211, 271 *
US-Z.: Proceedings of the National Electronics Conference, Bd. 28, 1973, S. 255-257 *

Similar Documents

Publication Publication Date Title
EP0019757B1 (en) Data processing system in which several preprocessors and a main processor superior to the preprocessors are arranged in a tree-structure
EP0678796B1 (en) Compact programmable logic controller and central unit of a modular programmable logic controller
CH630735A5 (en) CONTROL DEVICE WITH A MICROPROCESSOR.
DE1299145B (en) Circuit arrangement for controlling peripheral input and output devices of data processing systems
DE2027181A1 (en) Modular data processing system
CH679247A5 (en)
DE2912649C2 (en) Circuit arrangement for the transmission of digital signals between transmitting and / or receiving devices operating with different data transmission procedures and with different data formats via a switching system
DE1774039C3 (en) Data transmission system
EP0090293A2 (en) Method and circuit arrangement for the transmission of information signals between exchanges of a first and second switching network utilizing different transmission procedures
DE3936339C2 (en) DMA controller
EP0069829B1 (en) Bus system
DE2951044A1 (en) Input-output control for microprocessors - has parallel-serial converter operating with buffer data store
EP0033469B1 (en) Method and circuit arrangement for transmitting binary signals between peripheral units
CH631585A5 (en) INDIRECTLY CONTROLLED SWITCHING SYSTEM, ESPECIALLY FOR TELECOMMUNICATIONS.
DE2702055A1 (en) DATA TRANSFER SYSTEM
DE2348002B2 (en) MODULAR DATA PROCESSING SYSTEM WITH A NUMBER OF SIMILAR PROCESSORS FOR DATA INPUT / OUTPUT
DE2500087A1 (en) SYSTEM FOR REMOTE TRANSMISSION OF DATA VIA LINES BETWEEN A DATA PROCESSING UNIT AND DATA STATIONS
EP0173265A2 (en) Method for transmitting data signals between subscriber stations of a data exchange
EP0528060B1 (en) Procedure for input/output operations in computer systems
EP0045043B1 (en) Control of a channel connection
EP0046259B1 (en) Method of establishing connections from subscriber sets or transmission lines connected to a data exchange to signal converters
DE2912652A1 (en) Data transmission system connects telex and teletext stations - has two special connection circuits for different transfer procedures and has translators connected to other connection circuits
DE2606295B2 (en) Arrangement for the transmission of characters between peripheral units controllable via a multiplex channel and a main memory of a central processor
DE2237577C3 (en) Method for the transmission of data between peripheral devices and a central unit via multiplex channels and arrangement for carrying out the method
EP0010264A1 (en) Teleprinter private branch exchange

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal