DE2945915C2

DE2945915C2 - Method and arrangement for digital control of the carrier phase in receivers of data transmission systems

Info

Publication number: DE2945915C2
Application number: DE19792945915
Authority: DE
Inventors: Heinz Dipl.-Ing. 7150 Backnang Göckler
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1979-11-14
Filing date: 1979-11-14
Publication date: 1984-02-09
Also published as: DE2945915A1

Description

6060

Die Erfindung betrifft ein Verfahren bzw. eine Schaltungsanordnung zur digitalen Regelung der Trägerphase in Empfängern von Datenübertragungssystemen, wobei mit einem Vergleicher aus dem Abtastwert des demodulierten Eingangssignals und dem mittels Entscheider diesem zugeordneten Schätzwert für jeden Abtastzeitpunkt die Regelabweichung dk, die ein Maß für die Phasendifferenz zwischen Abtast- und Schätzwert ist, bestimmt und in einem digitalen Schleifenfilter, das einen Proportional- und einen Integrationszweig aufweist, gefiltert wird und wobei einem sich anschließenden Akkumulator die Regelgröße entnehmbar ist.The invention relates to a method and a circuit arrangement for digitally regulating the carrier phase in receivers of data transmission systems, using a comparator from the sample value of the demodulated input signal and the estimated value assigned to it by means of a decision maker to determine the control deviation dk for each sampling time, which is a measure of the phase difference between Sampling and estimated value is determined and is filtered in a digital loop filter, which has a proportional and an integration branch, and the controlled variable can be taken from a subsequent accumulator.

Ein solches Verfahren und Schaltungsanordnungen zur Durchführung eines solchen Verfahrens sind bekanntgeworden durch den Aufsatz »Ein flexibles Experimentiersystem für die Datenübertragung im Fernsprechbereich« von Kammeyer und Schenk, Frequenz Bd. 33 Nr. 5 und Nr. 6, sowie durch »Datenübertragung mit 4,8 kBit/s im Fernsprechnetz« von Göckler, Hofmeister und Till, Wissenschaftliche Berichte AEG-TELEFUNKEN 51, 1978 4/5 und außerdem durch den Vortrag »Digitale Träger- und Taktableitung für Modems« von Dr. V. Hespelt anläßlich des DFG-Kolloquiums »Digitale Übertragung« am 778. März 1979 in Erlangen. Hierbei wird die Phaseninformation für die Trägerregelung aus dem Eingangs- und Ausgangssignal des Entscheiders abgeleitet Das Entscheider-Eingangssignal läßt sich in der Signalebene durch einen Zeiger darstellen, der bei Quadraturamplitudenmodulation (QAM) die Komponenten AfAr und yk aufweist wobei diese Komponenten Abtastwerte des analytischen Signals nach der Demodulation sind. Im Entscheider werden diesen Abtastwerten die Schätzwerte ak, bk zugeordnet. Der Mittelwert der Phasendifferenz Δφ zwischen dem Istwert- und dem Sollwertzeiger entspricht dem Trägerphasenfehler. Durch die Trägerregelung wird die Demodulationsphase so lange nachgeregelt, bis die Phasendifferenz im Mittel zu Null wird. Dazu wird in einem Vergleicher für jeden Abtastzeitpunkt A" · T die Regelabweichung dk bestimmt, die sich durch entsprechende Verknüpfung der Eingangs- und Ausgangssignale des Entscheiders ergibt. Nach der Filterung der Regelabweichung in einem digitalen Schleifenfilter mit anschließender Akkumulation ergibt sich der für die kohärente Demodulation erforderliche zusätzliche Drehwinkel des Signalzeigers. Das digitale Schleifenfilter enthält einen Proportional- und einen Integrationszweig. Beide Zweige des Filters sind mittels Multiplikation Ar/bzw. kv gewichtbar.Such a method and circuit arrangements for carrying out such a method have become known through the article "A flexible experimental system for data transmission in the telephone sector" by Kammeyer and Schenk, Frequency Vol. 33 No. 5 and No. 6, as well as through "Data transmission with 4.8 kBit / s in the telephone network "by Göckler, Hofmeister and Till, Scientific Reports AEG-TELEFUNKEN 51, 1978 4/5 and also through the lecture" Digital carrier and clock derivation for modems "by Dr. V. Hespelt on the occasion of the DFG colloquium "Digital Transmission" on March 778, 1979 in Erlangen. Here, the phase information for the carrier control is derived from the input and output signals of the decision maker.The decision maker input signal can be represented in the signal level by a pointer which, in the case of quadrature amplitude modulation (QAM), has the components AfAr and yk , these components being samples of the analytical signal of demodulation are. In the decision maker, the estimated values ak, bk are assigned to these sampled values. The mean value of the phase difference Δφ between the actual value pointer and the setpoint pointer corresponds to the carrier phase error. The demodulation phase is readjusted by the carrier control until the average phase difference becomes zero. For this purpose, the control deviation dk is determined in a comparator for each sampling time A ″ · T , which results from the appropriate combination of the input and output signals of the decision maker. After filtering the control deviation in a digital loop filter with subsequent accumulation, that for the coherent demodulation is obtained required additional angle of rotation of the signal pointer. The digital loop filter contains a proportional and an integration branch. Both branches of the filter can be weighted by means of multiplication Ar / or kv.

Auch bei günstiger Dimensionierung dieser beiden Gewichtungsfaktoren ist jedoch festzustellen, daß das Einschwingen dieses Regelkreises bei Aufbau einer Datenverbindung insbesondere dann nur sehr langsam erfolgt, wenn die Anfangsphasenlage der Signale sehr stark vom Sollwert abweicht. Dieses schlechte Einlaufverhalten ist zumeist auf die Verkopplung des digitalen Phasenregelkreises mit dem Kreis des adaptiven Entzerrers, der dem Entscheider vorgeschaltet ist, zurückzuführen.Even if these two weighting factors are suitably dimensioned, however, it can be stated that the This control loop settles very slowly when a data connection is established occurs when the initial phase position of the signals deviates significantly from the setpoint. This bad running-in behavior is mostly due to the coupling of the digital phase-locked loop with the loop of the adaptive Equalizer, which is upstream of the decision maker, to be returned.

Aufgabe der Erfindung ist es daher, ein Verfahren bzw. eine Schaltungsanordnung zur Durchführung des Verfahrens anzugeben, bei dem das Einlaufverhalten von digitalen Phasenregelschleife^ insbesondere derjenigen, die mit den Regelkreisen von adaptiven Entzerrern verkoppelt sind, wesentlich verbessert wird.The object of the invention is therefore to provide a method and a circuit arrangement for performing the To specify the method in which the running-in behavior of digital phase-locked loops ^ in particular those which are coupled to the control loops of adaptive equalizers, is significantly improved.

Die Lösung erfolgt mit den in den Patentansprüchen angegebenen Mitteln.The solution takes place with the means specified in the claims.

Durch die Erfindung wird ein sicheres und schnelles Einlaufverhalten der digitalen Phasenregelschleife bzw. des adaptiven Entzerrers erreicht.The invention ensures that the digital phase-locked loop resp. of the adaptive equalizer.

Es folgt nun eine Beschreibung der Erfindung anhand der Figur.There now follows a description of the invention with reference to the figure.

Die Figur zeigt ein Beispiel für den Aufbau einerThe figure shows an example of the structure of a

Trägerregelungsschaltung, wobei das demodulierte und in einem Transversalentzerrer TE entzerrte Basisbandsignal mit Hilfe der Regelgröße 6k auf die Sollage gedreht wird, beispielsweise unter Zuhilfenahme eines Cordic-Algorithmus, wobei anschließend in einem Entscheider dem Signalwert ein Schätzwert zugeordnet wird (bei Quadraturamplitudenmodutotion (QAM) besteht das Signal aus den Komponenten Xk bzw. yk, denen Schätzwerte Sk bzw. Bk zugeordnet werden) und wobei in einem Vergleicher die Phasendifferenz Δφ ίο zwischen Schätzwert und Abtastwert festgestellt wird, die als Regelabweichung dk in einem digitalen Schleifenfilter DSF gefiltert und in einem sich anschließenden Akkumulator A zur Regelgröße OJt akkumuliert wird. Das digitale Schleifenfilter DSF is enthält einen Integralzweig, der aus einem rückgekoppelten Verzögerungsglied Γ ebenso wie der Akkumulator A besteht Proportional- und Integralzweig des digitalen Schleifenfilters sind mit den Multiplikatoren kv bzw. ki gewichtbar. Carrier control circuit, where the demodulated and equalized in a transversal equalizer TE baseband signal is rotated to the target position with the aid of the controlled variable 6k, for example with the aid of a Cordic algorithm, with an estimated value then being assigned to the signal value in a decision maker (with quadrature amplitude modulation (QAM) this exists Signal from the components Xk and yk, to which estimated values Sk and Bk are assigned) and with the phase difference Δφ ίο between the estimated value and the sample being determined in a comparator, which is filtered as control deviation dk in a digital loop filter DSF and in a subsequent accumulator A is accumulated to the controlled variable OJt. The digital loop filter DSF is contains an integral branch which consists of a feedback delay element Γ just like the accumulator A. Proportional and integral branches of the digital loop filter can be weighted with the multipliers kv and ki.

Erfindungsgemäß enthält der Integrationszweig einen Schalter, durch den der Integrationszweig abschaltbar und der Regler als Proportionalregler wirksam sind.According to the invention, the integration branch contains a switch by which the integration branch can be switched off and the controller is effective as a proportional controller.

In einer Ausgestaltung der Erfindung ist der Schalter ein Umschalter Si, durch den der Eingang des Verzögerungsgliedes Tuber Additionsglied und Multiplikationsglied an 0 schaltbar ist Erfolgt die Nullschaltung mit Beginn der Synchronisationslage, so wird der Inhalt des Verzögerungsgliedes mit dem folgenden Takt gelöscht so daß der Integrationszweig keinen Beitrag mehr liefert Vorteilhafterweise erfolgt diese Nulls^tzung des Verzögerungsgliedes T jedoch grundsätzlich nach jeder Datenübertragung und wird während der Synchronisationspahse einer erneuten Datenverbindung so lange aufrechterhalten, bis der digitale Phasenregler eingeschwungen ist. Dann wird der Umschalter Sl umgelegt, so daß am Eingang des Verzögerungsgliedes T die restliche Regelabweichung dk, multipliziert mit dem Gewichtsfaktor JtA ansteht Die Umschaltung des Schalters 51 erfolgt vorteilhafterweise mit dem Präambelende. Sehr vorteilhaft ist jedoch auch, die Umschaltung vom Erreichen eines bestimmten vorgebbaren Minimums der Regelabweichung dk abhängig zu machen, wodurch der eingeschwungene Zustand der digitalen Phasenregelschleife sowie die Feineinstellung der Koeffizienten des adaptiven Entzerrers vor Präambelende erreicht wird.In one embodiment of the invention, the switch is a changeover switch Si, through which the input of the delay element T can be switched to 0 via the addition element and multiplication element Contribution provides more. Advantageously, however, this zeroing of the delay element T always takes place after each data transmission and is maintained during the synchronization phase of a new data connection until the digital phase regulator has settled. Then the switch S1 is turned over so that the remaining control deviation dk, multiplied by the weighting factor JtA, is present at the input of the delay element T. The switch 51 is advantageously switched at the end of the preamble. However, it is also very advantageous to make the switchover dependent on reaching a certain predeterminable minimum of the control deviation dk , whereby the steady state of the digital phase-locked loop and the fine adjustment of the coefficients of the adaptive equalizer is achieved before the end of the preamble.

Bei Verzögerungsgliedern, die über einen Rücksetzeingang (reset) verfugen, erfolgt die Nullsetzung vorteilhafterweise auf direktem Wege, indem über einen Schalter 52 an seinen Rücksetzeingang der Wert Null angelegt wird (gestrichelte Ausführung in der Figur).Delay elements that have a reset input are reset to zero advantageously in a direct way by applying the value zero to its reset input via a switch 52 is applied (dashed execution in the figure).

Weiterhin ist von Vorteil, bei großen Regelabweichungen dk am Anfang der Präambel den Gewichtungsfaktor kv in Abhängigkeit von der Größe der Regelabweichung dk, beispielsweise proportional, zu vergrößern, wodurch eine große Phasenfehllage ebenfalls schneller auskorrigiert wird.It is also advantageous to increase the weighting factor kv at the beginning of the preamble as a function of the size of the control deviation dk, for example proportionally, in the case of large control deviations dk , whereby a large phase misalignment is also corrected more quickly.

Die Erfindung ist selbstverständlich auch anwendbar bei Empfängern mit entscheidungsrückgekoppelten Entzerrern DFEoder mit beliebigen anderen Entzerrerprinzipien. The invention can of course also be used in receivers with decision- feedback equalizers DFE or with any other equalization principles.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Claims: ■

1. A method for digital control of the carrier phase in receivers of data transmission systems, using a comparator from the sampled value of the demodulated input signal and the estimated value assigned to it by means of a decision maker to determine the control deviation dk for each sampling time, which is a measure of the phase difference _{) 0} between the sampled and estimated value is determined and filtered in a digital loop filter, which has a proportional and an integration branch, and the controlled variable can be taken from a subsequent accumulator, characterized in that the digital loop filter (DSF) is operated as a proportional controller at the beginning of the synchronization of the receiver and that the integration branch is only switched on after a time f.

2. The method according to claim 1, characterized in that the time t is dimensioned such that the proportional controller has essentially settled within the same.

3. The method according to claim 1 or 2, characterized in that the time t corresponds to the preamble duration

4. The method according to any one of claims 1 to 3, characterized in that the gain of the proportional branch is increased within the time t.

5. The method according to any one of claims 1 to 4, characterized in that when switching on of the integration branch whose output has the value 0.

6. Circuit arrangement for carrying out the method according to one of the preceding claims, consisting of a control loop with comparator, digital loop filter and accumulator, the digital loop filter having an integration branch with a feedback and a delay element weightable by means of a multiplier with ki fine proportional branch, a summing element bringing the two branches together and a has further, both branches with kv weightable multiplication element, characterized in that a switch (Si, S 2) can be inserted in the integration branch.

7. Circuit arrangement according to claim 6, characterized in that the switch (Sl, S 2) according to The expiry of the time f can be actuated.

8. Circuit arrangement according to claim 6 or 7, characterized in that the switch is a changeover switch (Sl) through which the value 0 can be applied to the input of the delay element (T).

9. Circuit arrangement according to claim 6 or 7, characterized in that the content of the delay element (T) can be set to the value 0 by the switch (S 2).