DE2934171C2 - Active filter circuit acting as a reciprocal resistance X element - Google Patents
Active filter circuit acting as a reciprocal resistance X elementInfo
- Publication number
- DE2934171C2 DE2934171C2 DE19792934171 DE2934171A DE2934171C2 DE 2934171 C2 DE2934171 C2 DE 2934171C2 DE 19792934171 DE19792934171 DE 19792934171 DE 2934171 A DE2934171 A DE 2934171A DE 2934171 C2 DE2934171 C2 DE 2934171C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- pole
- switch
- switches
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Description
werte, so daß also an sich bekannte Schaltungen zur Umwandlung von Analogsignalen in getaktete r.ignale bzw. umgekehrt zur Umwandlung von getakteten Signalen in Analogsignale ein- und ausgangsseitig erforderlichenfalls vorgesehen werden müssen. Allgemein wird auch bei der Erfindung von der an sich bekannten Überlegung ausgegangen, daß sich mit Schalterkondensatornetzwerken Reaktanz-Abtastfilter realisieren lassen, wenn in den sogenannten unabhängigen Schleifen Nachladepumpen vorgesehen werden. Es kann dabei die Nachladung entweder vom Zustand des Netzwerkes unmittelbar vor dem Umladevorgang durch Spannungsumkehrscht lter oder vom Ausgleichsstrom in der unabhängigen Schleife durch Ladungsverdopplerschalter gesteuert werden.values such that mono- to analog signals so se known circuits for converting analog signals in clocked r .ignale or vice versa for converting pulsed signals and have to be provided if necessary on the output side. In general, the invention is also based on the idea, known per se, that reactance sampling filters can be implemented with switched capacitor networks if recharging pumps are provided in the so-called independent loops. The recharging can either be controlled by the state of the network immediately before the recharging process by means of a voltage reversal switch or by the equalizing current in the independent loop by means of a charge doubler switch.
Die im folgenden gezeigten Schaltungen haben nun den Vorteil, daß sich Vierpole mit konstantem Scheinwiderstand bzw. mit reellem Wellenwiderstand realisieren lassen, ohne daß zwei zueinander duale Impedanzen realisiert werden müssen, das heißt also, es gelingt bereits mit zwei untereinander gleichen Zweipolnetzwer-The circuits shown below now have the advantage that four-pole connections with constant impedance or can be realized with real wave impedance without two mutually dual impedances must be implemented, i.e. it is already possible with two two-pole networks that are the same as one another.
; ken, Vierpolschaltungen zu realisieren, die die vorste- v, hend genannten Bedingungen erfüllen.; to realize ken Vierpolschaltungen that meet the conditions vorste- v, starting above.
' Für die im folgenden besprochenen Schaltungen gilt allgemein, daß die dort gezeigten Schalter lediglich durch ihre Taktphasen &g bzw. Φυ kenntlich gemacht sind, wobei zu unterstellen ist, daß diese Taktphasen die Schließungsdauer der Schalter bedeuten und weiterhin davon auszugehen ist, daß sich unterschiedlich bezeichnete Schließungsdauern dann nicht überlappen, wenn nicht ausdrücklich darauf hingewiesen ist. Die Realisierung der hier verwendeten Schalter ist für sich bekannt und kann beispielsweise nach Art von Feldeffekttransistoren in MOS-(Metall-Oxid-Silizium)- Technologie erfolgen. For the circuits discussed below, the general rule is that the switches shown there are only identified by their clock phases & g or Φ υ , whereby it must be assumed that these clock phases mean the duration of the switch closure and it can still be assumed that Differently designated closing periods do not overlap unless expressly indicated. The implementation of the switches used here is known per se and can take place, for example, in the manner of field effect transistors in MOS (metal-oxide-silicon) technology.
Die in F i g. 1 gezeigte allgemeine Schaltung ist eine Zweitorschaltung, deren Eingangstor mit den Bezugszeichen t und 2 und deren Ausgangstor mit den Bezugszeichen 3 und 4 kenntlich gemacht sind. Die zwischen den Anschlüssen 1 und 4 liegende Leitung ist unterteilt in zwei gewissermaßen parallel verlaufende Teilleitunj'gen 9 und 10, die durch Schalter unterbrochen sind. :Ebenso sind zv/ischen den Anschlüssen 2 und 3 die durch Schalter unterbrochenen Teilleitungen 9' und 10' vorgesehen. Zwischen den Leitungen 9 und 9' liegt eine erste Zweipolimpedanz W, zwischen den Leitungen 10 und 10' liegt eine weitere Zweipolimpedanz W. Die beiden Zweipolimpedanzen W sind untereinander identisch und können als an sich beliebige Schalterkondensatornetzwerke ausgebildet sein, die gegebenenfalls auch Verstärker enthalten. Es muß nun weiterhin dafür gesorgt werden, daß die Zweipolimpedanzen W abwechselnd an die Klemmenpaare 1 und 2 des Eingangstores bzw. 3 und 4 des Ausgangstores geschaltet werden. Die Zeitpunkte, an denen die Anschaltung an das Eingangstor 1,2 bzw. an das Ausgangstor 4,3 erfolgt, sind hier als gerade bzw. ungerade Taktphasen bezeichnet. Das Schalten selbst erfolgt über die in den Teilleitungen 9,10 und 9', 10' den Impedanzen ^jeweils vor- bzw. nachgeschalteten Schalter. Dementsprechend sind in den Leitungen 9 bzw. 9' der dort vorgesehenen Zweipolimpedanzen W die Schalter S\u und Sig vorgeschaltet, während ihr die Schalter S\g und S3g nachgeschaltet sind. Entsprechend dieser Gesetzmäßigkeit sind der zwischen den Teilleitungen 10 und 10' liegenden Zweipolimpedanz W die Schalter S2g bzw. S4g vorgeschaltet, während ihr die Schalter S2u bzw. ,$„ nachgeschaltet sind. Die geraden Taktphasen Φμ und die ungeraden Taktphasen Φ,, sind ebenfalls unmittelbar aus F i g. 1 zu erkennen, und es bedeutet der zweite Index g bzw. u an den Schaltern Si bis S), daß diese Schalter entsprechend zu den geraden bzw. ungeraden Taktphasen geschieh sen sind.The in F i g. General circuit shown is a two-port circuit 1, the input port t with the reference numerals and 2 and their output port are indicated by the reference numerals 3 and 4. FIG. The line lying between the connections 1 and 4 is subdivided into two partial lines 9 and 10, which run parallel to a certain extent and are interrupted by switches. : The sub-lines 9 'and 10', which are interrupted by switches, are also provided for the connections 2 and 3. Between lines 9 and 9 'there is a first two-pole impedance W, between lines 10 and 10' there is another two-pole impedance W. The two two-pole impedances W are identical to one another and can be designed as any switched capacitor networks that may also contain amplifiers. It must now be ensured that the two-pole impedances W are alternately connected to the terminal pairs 1 and 2 of the input port or 3 and 4 of the output port. The times at which the connection to the input port 1, 2 or to the output port 4.3 takes place are referred to here as even or uneven clock phases. The switching itself takes place via the switches connected upstream and downstream of the impedances ^ in the sub-lines 9, 10 and 9 ', 10'. Accordingly, switches S \ u and S ig are connected upstream in lines 9 and 9 'of the two-pole impedance W provided there, while switches S \ g and S 3g are connected downstream. According to this law are the Zweipolimpedanz between the sub-lines 10 and 10 'lying W switches S upstream of 2g or 4g S, while it the switch S 2u or, $ "downstream. The even clock phases Φ μ and the odd clock phases Φ ,, are also directly from FIG. 1 can be seen, and the second index g or u on the switches Si to S) means that these switches are geschieh sen corresponding to the even or odd clock phases.
Die vorstehenden Ausführungen gelten in analoger Anwendung auch für die Ausführungsbeispiele nach den F i g. 2 bis 4, und es sind dort wirkungsgleiche Elemente mit gleichen Bezugshinweisen wie in F i g. I bezeichnet.The above statements apply analogously to the exemplary embodiments according to F i g. 2 to 4, and there are elements with the same effect with the same references as in FIG. I referred to.
ίο Wie sich zeigt. lassen sich im Ausführungsbeispiel von Fig.) aus Schaltungen mit konzentrierten Schaltelementen abgeleitete Schalterkondensatorfilter dann verlustfrei nachrealisieren, wenn von den acht Schaltern wenigstens vier Schalter als Spannungsumkehrschalter ausgebildet sind. Beispielsweise können hierzu die Schalter Si,... S21., S,„ und S2,, als Spannungsumkehrschalter ausgebildet sein. Die mögliche Realisierung solcher Spannungsumkehrschalter ist in der einleitend angegebenen Literaturstelie (AEU 33 (1979) Seiten 13 bis 19) bereits beschrieben.ίο As it turns out. In the exemplary embodiment of FIG. 1), switched capacitor filters derived from circuits with concentrated switching elements can then be re-implemented loss-free if at least four switches of the eight switches are designed as voltage reversing switches. For example, the switches Si, ... S 21. , S, " and S 2 " can be designed as voltage reversing switches for this purpose. The possible implementation of such voltage reversing switches is already described in the literature cited in the introduction (AEU 33 (1979) pages 13 to 19).
Analog zu Schaltungen aus konzentrierten Elementen ist es auch hier möglich, als widerstandsreziproke X-Güeder wirkende Schaltungen in einer solchen umgewandelten Form zu realisieren, daß zwischen Eingangstor 1, 2 und Ausgangstor 3,4 unmittelbar eine Verbindungsleitung zwischen zwei Klemmen dieser Tore durchgeschaltet und auf ein Bezugspotential gelegt werden kann. Entsprechende Ausführungsformen sind in den F i g. 2 bis 4 gezeigt, in denen die Klemme 2 des Eingangstores und die Klemme 3 des Ausgangstores unmittelbar aurchgeschaltet und auf Massepotential 5 als Bezugspotentiai gelegt sind.Analogous to circuits made up of concentrated elements, it is also possible here as a resistance reciprocal X-Güeder acting circuits in such a converted Form to realize that between entrance gate 1, 2 and exit gate 3, 4 a connecting line directly switched through between two terminals of these gates and connected to a reference potential can. Corresponding embodiments are shown in FIGS. 2 to 4 shown, in which the terminal 2 of the Input gate and terminal 3 of the output gate are switched on immediately and at ground potential 5 are placed as reference potentials.
Die in F i g. 2 gezeigte Schaltung stellt deshalb eine bevorzugte Realisierungsform für eine allgemeine Schaltung dar, weil gegenüber F i g. 1 nur die halbe Zahl an Schaltern benötigt wird. Im Ausführungsbeispiel der Fig.2 liegen die untereinander identischen Zweipolimpedanzen W einerseits an den geschalteten Teilleitungen 9 bzw. 10 und andererseits auf Bezugspotential 5.The in F i g. The circuit shown in FIG. 2 therefore represents a preferred form of implementation for a general circuit because compared to FIG. 1 only half the number of switches is required. In the exemplary embodiment in FIG. 2, the mutually identical two-pole impedances W are on the one hand on the switched partial lines 9 and 10 and on the other hand at reference potential 5.
Für die Schalter Si,,, Si^, S2g und S2u gelten, wie bereits erwähnt, die für Fig. 1 gemachten Ausführungen, auch bezüglich der Taktphasen Φ,, und <Pe. For the switches Si ,,, Si ^, S 2g and S 2u , the statements made for FIG. 1 apply, as already mentioned, also with regard to the clock phases Φ ,, and <P e .
Verlustfreie Schaltungen lassen sich im Ausführungsbeispiel von Fig.2 dann realisieren, wenn alle vier Schalter Spannungsumkehrschalter sind.Loss-free circuits can then be implemented in the exemplary embodiment of FIG. 2 when all four Switches are voltage reversing switches.
Eine bevorzugte Ausführungsform für die verlustfreie Simulierung geerdeter Schaltungen ist in F i g. 3 gezeigt. Gegenüber F i g. 2 sind in der Schaltung von F i g. 3 zwischen den Zweipolimpedanzen W und der auf Bezugspotential 5 liegenden Leitung noch zwei weitere Schalter 6 bzw. 7 vorgesehen. Es können nunmehr die Schalter S|U, S^, S2g und S2,, als gewöhnliche Schalter (ordinary switches) ausgebildet sein, und es ist lediglich erforderlich, die beiden Schalter 6 und 7 als Spannungsumkehrschalter auszubilden, wobei dafür gesorgt sein muß, daß die Schalter 6 und 7 in beiden Taktphasen Φυ u/id <Pg die an ihnen liegende Spannung umkehren.A preferred embodiment for the lossless simulation of grounded circuits is shown in FIG. 3 shown. Compared to F i g. 2 are in the circuit of FIG. 3, two further switches 6 and 7 are provided between the two-pole impedances W and the line at reference potential 5. The switches S | U , S ^, S 2g and S 2 ,, be designed as ordinary switches (ordinary switches), and it is only necessary to design the two switches 6 and 7 as voltage reversing switches, it must be ensured that the switches 6 and 7 reverse the voltage applied to them in both clock phases Φ υ u / id <P g.
Im Ausführungsbeispiel von F i g. 4 ist davon auszugehen, daß die beiden identischen Zweipolimpedanzen W, die ebenfalls einseitig auf Bezugspotential 5 liegen, außer einem Kondensator wenigstens ein weiteres Schaltelement, wie beispielsweise einen Schalter, enthalten. Im Längszweig der Vierpolschaltung liegt zwischen den Zweipolimpedanzen W wenigstens ein Spannungsumkehrschalter 8, der in einer Taktphase Φ' geschlossen wird, die überlappungsfrei sowohl zwischen der Taktphase Φ,, und Φ( als auch Φ( und Φ,, liegt. Zwischen der Klemme 1 des Eingangstores und der erstenIn the embodiment of FIG. 4 it can be assumed that the two identical two-pole impedances W, which are also one-sided at reference potential 5, contain at least one further switching element, such as a switch, in addition to a capacitor. In the series branch of the four-pole circuit, between the two-pole impedances W, there is at least one voltage reversing switch 8, which is closed in a clock phase Φ 'that does not overlap between the clock phase Φ ,, and Φ ( as well as Φ ( and Φ ,, . Between terminal 1 of the Entrance gates and the first
Zweipolimpedanz W im Querzweig liegt ein Schalter S\gu, entsprechend iiegt zwischen der zweiten Zweipolimpedanz 5V und der Klemme 4 des Ausgangs tores ein Schalter S}gu- Diese beiden Schalter werden also in der geraden und der ungeraden Taktphase geschlossen, was durch die Bezeichnung Φΐα kenntlich gemacht ist. In der Schaltung von F i g. 4 wird also erreicht, daß die beiden Zweipolimpedanzen Wm beiden Taktphasen Φ( und Φ,, jeweils an das gleiche Klemmenpaar i, 2 des Eingangstores bzw. 3, 4 des Ausgangstores angeschaltet sind. Dabei tauschen in der Taktphase Φ' die beiden Impedanzen W die in ihnen gespeicherten Ladungen über den Schalter 8 aus.Zweipolimpedanz W in the transverse branch there is a switch S \ gu, according iiegt between the second Zweipolimpedanz 5V and the terminal 4 of the output gate a switch S} gu - These two switches are thus closed in the even and odd clock phase, as indicated by the term Φ ΐα is marked. In the circuit of FIG. 4 is thus achieved that the two Zweipolimpedanzen Wm respectively i two clock phases Φ (and Φ ,, to the same pair of terminals 2 of the input gate and 3, 4 of the output port are on. In this case exchange in the clock phase Φ 'the two impedances W charges stored in them via switch 8.
Wie der Erfindung zugrundeliegende Untersuchungen zeigen, lassen sich die im vorstehenden geschilderten Schaltungen auf das in Fig.5 gezeichnete elektrische Ersatzschaltbild zurückführen. Es ist dies ein widerstandsreziprokes X-Glied (Kreuzglied), in dessen Diagonalzweigen die Zweipolimpedanzen W'liegen und in dessen Längszweigen die hierzu widerstandsreziproken Impedanzen RJ/Wltegen. /^-bedeutet dabei den sogenannten Sprungwiderstand, für den sich in der englischen Fachsprache auch der Ausdruck »step resistance« eingebürgert hat und der iß der eingangs genannten Literaturstelle ebenfalls definiert ist.As the invention is based studies show the described in the preceding circuits to subscribed in Figure 5 equivalent circuit diagram can be traced back. This is a reciprocal resistance X-member (cross member), in whose diagonal branches the two-pole impedances W 'lie and in whose longitudinal branches the reciprocal resistance impedances RJ / Wltegen are located. / ^ - means the so-called jump resistance, for which the term "step resistance" has also become established in the English technical language and which is also defined in the literature cited at the beginning.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
3030th
3535
4545
5050
5555
6060
6565
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792934171 DE2934171C2 (en) | 1979-08-23 | 1979-08-23 | Active filter circuit acting as a reciprocal resistance X element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792934171 DE2934171C2 (en) | 1979-08-23 | 1979-08-23 | Active filter circuit acting as a reciprocal resistance X element |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2934171A1 DE2934171A1 (en) | 1981-03-26 |
DE2934171C2 true DE2934171C2 (en) | 1984-08-30 |
Family
ID=6079146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792934171 Expired DE2934171C2 (en) | 1979-08-23 | 1979-08-23 | Active filter circuit acting as a reciprocal resistance X element |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2934171C2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1399422A (en) * | 1964-06-24 | 1965-05-14 | Bofors Ab | Electric filter |
-
1979
- 1979-08-23 DE DE19792934171 patent/DE2934171C2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2934171A1 (en) | 1981-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2926900C2 (en) | ||
DE3441476C2 (en) | Integrated semiconductor circuit | |
EP0024011B1 (en) | Electrical filter circuit using at least one simulated inductance comprising controlled switches, capacitors and amplifiers | |
DE2145295B2 (en) | Circuit arrangement for a shift register | |
DE3706104A1 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR MULTIPLEXING A DIGITALLY PROGRAMMABLE CAPACITIVE ELEMENT | |
DE2555835B2 (en) | Filter circuit for electric waves, consisting of electronic lines | |
EP0020379B1 (en) | Voltage reversing switch | |
DE2027303B2 (en) | Filters with frequency-dependent transmission properties for electrical analog signals | |
DE2934171C2 (en) | Active filter circuit acting as a reciprocal resistance X element | |
DE2933667C3 (en) | Lossy sampling integrator with electronic switches. especially for the implementation of clocked active filter circuits | |
DE2500512C2 (en) | Filter circuit with capacitors and gyrators grounded on both sides | |
EP0007625B1 (en) | Electrical filter network comprising charge transfer device lines with separate charge transfer elements | |
DE2704318C3 (en) | Line branches consisting of CTD lines | |
DE2933643C2 (en) | Scanning integrator with electronic switches, especially for implementing clocked active filter circuits | |
DE1283305B (en) | Circuit arrangement for pulse-wise energy transmission over a reactance network | |
DE2832849C2 (en) | ||
DE3002056C2 (en) | Electrical filter circuit using at least one simulated inductor containing controlled switches, capacitors and amplifiers | |
DE3149481C2 (en) | Filter circuit for electrical oscillations consisting of switches and capacitors | |
DE1928514C3 (en) | Integrable active RC four-pole filter for devices and equipment in electrical communications, measurement and data processing technology | |
DE3132458C2 (en) | N-path filter | |
DE2608401C3 (en) | Coilless filter circuits formed from two integrators | |
DE3149480C2 (en) | Filter circuit consisting of switches and capacitors | |
DE3044724A1 (en) | Sampling integrator for clocked filter circuit - uses two capacitors selectively coupled across integration capacitor dependent on clock phase | |
DE2413073C3 (en) | ZettmuHlplex message transmission system | |
DE3325319C2 (en) | Filter circuit consisting of switches and capacitors using a voltage reversing switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H03H 19/00 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |