DE2916833C2

DE2916833C2 -

Info

Publication number: DE2916833C2
Application number: DE19792916833
Authority: DE
Inventors: Reinhard 6451 Mainhausen De Kalfhaus
Original assignee: Individual
Current assignee: Individual
Priority date: 1979-04-26
Filing date: 1979-04-26
Publication date: 1988-07-14
Also published as: DE2916833A1

Description

Die Erfindung bezieht sich auf ein Verfahren zur Aufrecht erhaltung einer genauen Regelung der Ausgangsspannung beziehungsweise des Ausgangsstroms eines Gegentaktwandlers, wobei aus der Ausgangsspannung oder dem Ausgangsstrom als dem Istwert der Regelgröße und einem Sollwert die Regel abweichung gebildet wird, die durch Änderung der Schaltzeiten von periodischen ein- und ausgeschalteten Transistoren vermindert wird, von denen abwechselnd der Fluß von Primärströmen in einem Transformator des Gegentakt-Wandlers gesteuert wird und wobei den Stromzeitflächen über die Transistoren fließenden Ströme entsprechende Meßwerte, insbesondere die über die Transistoren fließenden Ströme festgestellt und aus den Meßwerten Differenzen gebildet werden, die die Einschaltzeiten der Transistoren beeinflussen, und auf eine Vorrichtung zur Durchführung des Verfahrens.The invention relates to an upright method maintenance of precise regulation of the output voltage or the output current of a push-pull converter, where from the output voltage or the output current as the actual value of the controlled variable and a setpoint the rule deviation is formed by changing the switching times of periodic transistors switched on and off is decreased, of which the flow of Primary currents in a transformer of the push-pull converter is controlled and the current time areas over the Current values corresponding to transistors flowing currents, especially the currents flowing through the transistors determined and differences are formed from the measured values, that affect the turn-on times of the transistors, and on a device for performing the method.

Ein Verfahren der vorstehend beschriebenen Gattung ist bereits bekannt (DE-OS 20 23 993). Mit diesem Verfahren wird ein Gleichfluß im Transformator zur Angleichung von positiven und negativen Spannungszeitflächen verkleinert bzw. ganz beseitigt, so daß in den Transistoren eine gleichmäßigere Stromverteilung erreicht wird. A method of the type described above is already known (DE-OS 20 23 993). With this procedure a DC flow in the transformer for the adjustment of positive and negative voltage time areas reduced or completely eliminated, so that a more uniform current distribution in the transistors is achieved.

Bekannt ist auch eine Schaltungsanordnung mit einem Gegentakt wandler, der einen Transformator mit zwei gleichen Primär wicklungen oder eine mit einer Mittelanzapfung versehene Primärwicklung sowie mindestens eine Sekundärwicklung enthält, deren Ausgangsgröße zur Bildung des Istwerts der Regelgröße herangezogen wird. Die Regelabweichung beaufschlagt bei dieser bekannten Anordnung ein Stellglied für das Ein- und Ausschalten der Transistoren, von denen jeder in Reihe mit einer Primär wicklung oder Primärwicklungshälfte angeordnet ist. Mit den Stromkreisen, in denen die Primärwicklungen oder Primär wicklungshälften und die Transistoren angeordnet sind, sind jeweils Stromwandler mit Bürden verbunden, denen Speicher nachgeschaltet sind, deren Ausgangssignale zur Erzeugung gleicher Primärströme weiterverarbeitet werden (DE-AS 26 59 636). Bei der bekannten Schaltungsanordnung sind den Stromwandlern über Gleichrichter als Speicher Kondensatoren nachgeschaltet, die durch Parallelwiderstände entladen werden, so daß keine den stromführenden Periodendauern genau entsprechenden Meßwerte gespeichert werden. Die gespeicherten Werte sind den Maximalwerten in den Transistoren proportional. Mit den Kondensatoren und den Stromwandlern sind Komparatoren verbunden, mit denen der während einer stromführenden Periode über einen Transistor fließende Strom ständig mit dem in der vorhergehenden stromführenden Periode erhaltenen Meßwert verglichen wird. Sobald der Strom in der stromführenden Periode gleich dem Meßwert ist, wird der Transistor nichtleitend gesteuert.A circuit arrangement with a push-pull is also known converter of a transformer with two identical primary windings or a center tap Contains primary winding and at least one secondary winding, their output variable to form the actual value of the controlled variable is used. The control deviation applies to this known arrangement an actuator for switching on and off of the transistors, each in series with a primary winding or primary winding half is arranged. With the Circuits in which the primary windings or primary winding halves and the transistors are arranged each current transformer connected to burdens, the memory are connected downstream, the output signals for generation same primary currents are further processed (DE-AS 26 59 636). In the known circuit arrangement Current transformers via rectifiers as storage capacitors downstream, which are discharged by parallel resistors, so that none of the current-carrying periods are accurate corresponding measured values can be saved. The saved Values are proportional to the maximum values in the transistors. With the capacitors and the current transformers are comparators connected to those of during a current-carrying period current flowing through a transistor constantly with that in the previous measured period is compared. As soon as the current in the current-carrying period is equal to the measured value, the transistor becomes non-conductive controlled.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs beschriebenen Gattung derart weiterzuentwickeln, daß auch von großen Schwankungen der Eingangsspannung und von großen Lastschwankungen hervorgerufene Abweichungen der Regelgröße vom Sollwert in kurzer Zeit ohne unsymmetrische Primärströme beseitigt werden. The invention has for its object a method of to further develop the genus described above in such a way that also of large fluctuations in the input voltage and large fluctuations in load Controlled variable from the setpoint in a short time without asymmetrical Primary currents are eliminated.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwei Differenzen erzeugt werden, die aus den in benachbarten stromführenden Perioden der Transistoren festgestellten Spannungszeitflächen oder Stromamplituden durch die jeweilige Vertauschung von Minuend und Subtrahend abgeleitet werden, daß als Störgröße der Regelabweichung jeweils diejenige Differenz aufgeschaltet wird, deren in der gerade ablaufenden Periode festgestellte Spannungszeitfläche oder Stromamplitude den Minuend bildet, daß bei der Beaufschlagung der ersten Differenz als Störgröße die Ansteuerzeit des zweiten Transistors vergrößert wird, wenn die Spannungszeitfläche oder Stromamplitude des ersten Transistors diejenige des zweiten Transistors übersteigt oder die Ansteuerzeit des zweiten Transistors verkürzt wird, wenn die Spannungszeitfläche oder Stromamplitude des ersten Transistors diejenige des zweiten Transistors unterschreitet und daß bei der zweiten Differenz als aufgeschaltete Störgröße die Ansteuerzeit des ersten Transistors verlängert wird, wenn die Spannungszeitfläche oder Stromamplitude des zweiten Transistors diejenige des ersten Transistors übersteigt oder die Ansteuerzeit des ersten Transistors verkürzt wird, wenn die Spannungs zeitfläche oder Stromamplitude des zweiten Transistors diejenige des ersten Transistors unterschreitet. Bei diesem Verfahren wird die Zeitkonstante des Stroms oder Spannungsregelkreises nur unwesentlich verändert. Durch die nahezu gleichbleibende Regelzeitkonstante werden die von Lastschwankungen hervor gerufene Abweichungen der Regelgröße vom Sollwert in kurzer Zeit wieder beseitigt. Dies wird durch die taktweise Anpassung des aus der Unsymmetrie der beiden Primärstromkreise abgeleiteten Signals erhalten. Insbesondere werden dadurch die Vorteile erzielt, daß zur Regelung und Erkennung eine halbe Periode ausreicht; die Erkennung von Fehlern erfolgt nach der Ansteuerphase der Transistoren.The object is achieved in that two Differences are generated from those in neighboring current-carrying periods of the transistors Voltage time areas or current amplitudes by the respective Swap of minuend and subtrahend are derived, that as the disturbance variable of the control deviation that Difference is applied, whose in the currently running Period determined voltage time area or current amplitude den Minuend makes that when the first difference is applied the control time of the second transistor is increased as a disturbance variable when the voltage time area or current amplitude of the first transistor exceeds that of the second transistor or the drive time of the second transistor is shortened, if the voltage time area or current amplitude of the first Transistor falls below that of the second transistor and that in the second difference as the applied disturbance Drive time of the first transistor is extended when the Voltage time area or current amplitude of the second transistor that of the first transistor exceeds or the drive time of the first transistor is shortened when the voltage time area or current amplitude of the second transistor of the first transistor. With this procedure the time constant of the current or voltage control loop only changed insignificantly. Due to the almost constant Control time constants are the result of load fluctuations called deviations of the controlled variable from the setpoint in a short time Eliminated time again. This is due to the cyclical adjustment from the asymmetry of the two primary circuits derived signal received. In particular, the Advantages achieved that for control and detection half Period is sufficient; the detection of errors takes place after the Driving phase of the transistors.

Eine Anordnung mit einem Gegentaktwandler, der einen Transformator mit zwei gleichen Primärwicklungen oder eine mit einer Mittelanzapfung versehene Primärwicklung sowie mindestens eine Sekundärwicklung enthält, deren Ausgangsgröße zur Bildung des Istwerts der Regelgröße herangezogen wird, der nach Subtraktion vom Sollwert ein Stellglied für das Ein- und Ausschalten der Transistoren beaufschlagt, von denen jeder in Reihe mit einer Primärwicklung oder Primärwicklungshälfte angeordnet ist, wobei mit den die Primärwicklungen oder Primärwicklungshälften und die Transistoren enthaltenden Stromkreisen jeweils Stromwandler nebst Bürden verbunden sind, denen Speicher nachgeschaltet sind, deren Ausgangssignale zur Erzeugung gleicher Primärströme weiterverarbeitet werden, besteht zur Durchführung des oben beschriebenen Verfahrens erfindungsgemäß darin, daß die Speicher jeweils zu Beginn eines Ansteuersignals für die Transistoren auf Null zurückstellbar und mit Eingängen einer Subtraktionsschaltung verbunden sind, die zwei Differenzen erzeugt, bei denen jeweils Minuend und Subtrahend vertauscht sind, daß die beiden Differenzen verschiedenen Speichern zuführbar sind, die abwechselnd durch die Ansteuersignale auf Null zurückstellbar sind, und daß die Speicher an Eingänge eines Verstärkers angeschlossen sind, dem ein Summierglied für die Störgrößenaufschaltung mit der Regelabweichung nachgeschaltet ist, wobei das Summierglied einen Impulsbreitenmodulator speist, der zwei, mit je einem der Transistoren verbundene Ausgänge aufweist.An arrangement with a push-pull converter, the one Transformer with two identical primary windings or one with a primary winding and at least contains a secondary winding, the output of which for education the actual value of the controlled variable is used, which according to Subtraction from the setpoint an actuator for the input and Turned off the transistors, each in Row with a primary winding or primary winding half is arranged, with which the primary windings or Primary winding halves and the transistors containing Circuits are connected to current transformers and burdens, those memories are connected downstream, the output signals for Generation of the same primary currents are processed, exists to perform the procedure described above According to the invention in that the memory at the beginning of each Drive signal for the transistors can be reset to zero and are connected to inputs of a subtraction circuit which creates two differences, each with Minuend and Subtrahend that the two differences are reversed can be fed to different memories, which alternate through the control signals can be reset to zero, and that the Memory are connected to the inputs of an amplifier, the a summing element for the feedforward control with the Control deviation is connected downstream, the summing element a pulse width modulator that feeds two, each with one of the Transistors connected outputs.

Es genügt bei dieser Anordnung der Einsatz einer einfach aufgebauten Regelschaltung, um die einwandfreie Arbeitswei se des Gegentaktwandlers im Falle großer Eingangsspannungs schwankungen und Lastschwankungen zu erzielen.With this arrangement, the use of a simple is sufficient built-up control circuit to ensure perfect working se of the push-pull converter in the case of large input voltage to achieve fluctuations and load fluctuations.

Bei einer weiteren bevorzugten Ausführungsform ist vorge sehen, daß zu den Speichern Schalter parallel gelegt sind, die von Ausgangssignalen monostabiler Kippstufen einschalt bar sind, die jeweils von einer Anstiegsflanke des Ansteuer signals für die Ansteuerung der Transistoren anstoßbar sind.In a further preferred embodiment is pre see that switches are parallel to the memories, switch on the output signals of monostable multivibrators are bar, each from a rising edge of the control signals can be triggered for driving the transistors.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand eines in einer Zeichnung dargestellten Ausführungs beispiels näher erläutert, aus dem sich weitere Merkmale sowie Vorteile ergeben. Es zeigtAn embodiment of the invention is as follows based on an execution shown in a drawing example explained in more detail, from which there are further features as well as advantages. It shows

Fig. 1 eine Schaltungsanordnung zur Aufrechterhaltung einer genauen Regelung der Ausgangsspannung beziehungs weise des Ausgangsstroms eines Gegentaktwandlers bei großen Schwankungen der Eingangsspannung und Aus gangslast in einem Blockschaltbild, Fig. 1 shows a circuit arrangement for maintaining a precise control of the output voltage as the output current relationship of a push-pull converter with large fluctuations of the input voltage and output load off in a block diagram,

Fig. 2 ein Diagramm des zeitlichen Verlaufs von Spannungen an verschiedenen Stellen der Anordnung gemäß Fig. 1. FIG. 2 shows a diagram of the time profile of voltages at different points in the arrangement according to FIG .

Der in Fig. 1 dargestellte Gegentakt-Spannungswandler ent hält einen Transformator mit zwei über eine Mittelanzapfung 10 miteinander verbundenen Primärwicklungshälften 12, 14 und mit einer Sekundärwicklung 16, die eine an Massepoten tial gelegte, nicht näher bezeichnete Mittelanzapfung auf weist. Die Enden der Sekundärwicklung 16 sind an einen Doppelweggleichrichter 18 angeschlossen dem ein Filter zur Bildung des Spannungszeitflächenintegrals 20 nachgeschaltet ist, das aus einem Kondensator und einer Induktivität be steht, die nicht näher bezeichnet sind. An den Ausgang des Filters 20 können nicht dargestellte Stromverbraucher ange schlossen sein.The push-pull voltage converter shown in FIG. 1 holds a transformer with two primary winding halves 12, 14 connected to one another via a center tap 10 and with a secondary winding 16 which has a potential connected to ground potential, unspecified center tap. The ends of the secondary winding 16 are connected to a full-wave rectifier 18 which is followed by a filter for forming the voltage-time area integral 20 , which consists of a capacitor and an inductor, which are not described in more detail. At the output of the filter 20 , electricity consumers, not shown, can be connected.

Der Ausgang des Filters 20, das die vom Gleichrichter 18 abgegebene pulsierende Gleichspannung glättet, ist weiterhin mit einem Eingang einer Subtraktionsschaltung 22 verbunden, die zugleich als Verstärker arbeitet. Der zweite Eingang der Subtraktionsschaltung 22, bei der es sich um einen Differenz verstärker handeln kann, ist an eine einstellbare Gleich spannungsquelle 24 angeschlossen. Die Ausgangsspannung des Filters 20 stellt den Istwert der Regelgröße dar, während die von der Gleichspannungsquelle 24, zum Beispiel einem Potentiometer, abgegriffene Spannung den Sollwert bildet. Die Subtraktionsschaltung 22 erzeugt aus dem Sollwert und dem Istwert die Regelabweichung, die einem Eingang einer Summierschaltung 26 zugeführt wird.The output of the filter 20 , which smoothes the pulsating DC voltage emitted by the rectifier 18 , is also connected to an input of a subtraction circuit 22 , which also functions as an amplifier. The second input of the subtraction circuit 22 , which can be a differential amplifier, is connected to an adjustable DC voltage source 24 . The output voltage of the filter 20 represents the actual value of the controlled variable, while the voltage tapped by the DC voltage source 24 , for example a potentiometer, forms the setpoint. The subtraction circuit 22 generates the control deviation from the target value and the actual value, which is fed to an input of a summing circuit 26 .

An den Ausgang der Summierschaltung 26 ist ein Impuls breitenmodulator 28 angeschlossen, der zwei Ausgänge 30 und 32 hat. An den Ausgängen 30 und 32 stehen zwei in ihrer Periode um 180° gegeneinander phasenverschobene impulsbreitenmodulierte Signale zur Verfügung, die jeweils an die Basen von Transistoren 36 und 34 gelegt sind. Der Transistor 34 ist mit der Primärwicklungshälfte 12 des Transformators in Reihe geschaltet. Ebenso ist der Tran sistor 36 in Reihe mit der Primärwicklungshälfte 14 ange ordnet. Die Emitter der Transistoren 34, 36 sind gemeinsam an den negativen Pol 38 einer Gleichspannungsquelle gelegt, deren positiver Pol 40 die Anzapfung 10 speist. At the output of the summing circuit 26 , a pulse width modulator 28 is connected, which has two outputs 30 and 32 . At the outputs 30 and 32 there are two pulse-width-modulated signals which are phase-shifted by 180 ° with respect to one another and which are respectively connected to the bases of transistors 36 and 34 . The transistor 34 is connected in series with the primary winding half 12 of the transformer. Likewise, the transistor 36 is arranged in series with the primary winding half 14 . The emitters of the transistors 34, 36 are jointly connected to the negative pole 38 of a DC voltage source, the positive pole 40 of which feeds the tap 10 .

An die Verbindungsstelle zwischen der Primärwicklungshälfte 12 und dem Kollektor des Transistors 34 beziehungsweise zwischen der Primärwicklungshälfte 14 und dem Kollektor des Transistors 36 kann je eine Anordnung zur Messung des Zeitintegrals der anstehenden Spannung während einer Periode des impulsbreitenmodulierten Signals angeschlossen sein. An Stelle einer solchen Spannungszeitflächenmeßanord nung können auch Stromwandler für die über die jeweiligen Transistoren 34, 36 fließenden Ströme verwendet werden. Bei der in Fig. 1 gezeigten Schaltungsanordnung sind schema tisch dargestellte Stromwandler 42, 44 in die Primärstrom kreise des Transformators eingefügt. Die nicht näher darge stellten Primärwicklungen der Stromwandler liegen zum Bei spiel in Reihe mit den Primärwicklungshälften 12 und 14. Den nicht dargestellten Sekundärwicklungen der Stromwandler 42, 44 sind Bürden parallel geschaltet, an denen Spannun gen abgegriffen werden, die den über die Transistoren 34, 36 fließenden Strömen proportional sind.An arrangement for measuring the time integral of the voltage present during a period of the pulse-width-modulated signal can be connected to the junction between the primary winding half 12 and the collector of the transistor 34 or between the primary winding half 14 and the collector of the transistor 36 . Instead of such a voltage time area measurement arrangement, current transformers can also be used for the currents flowing through the respective transistors 34, 36 . In the circuit arrangement shown in Fig. 1 schematically shown current transformers 42, 44 are inserted into the primary circuits of the transformer. The primary windings of the current transformers, not shown, are for example in series with the primary winding halves 12 and 14 . The secondary windings of the current transformers 42, 44 , not shown , are connected in parallel to loads at which voltages are tapped, which are proportional to the currents flowing through the transistors 34, 36 .

Die Bürden sind jeweils über einen Verstärker 46 beziehungs weise 48 und einen Gleichrichter 50 beziehungsweise 52 an einen Analogspeicher 54 beziehungsweise 56 angeschlossen. Die Kombination von Verstärker 46 beziehungsweise 48, Diode 50, 52 und Speicher 54, 56 bildet einen Spitzenwertspeicher. Bei den Analogspeichern 54, 56 kann es sich um Kondensato ren handeln, deren zweite Anschlüsse an Massepotential gelegt sind. Parallel zu den Analogspeichern 54, 56 sind jeweils Schalter 58, 60 angeordnet, die Schalttransistoren sein können.The burdens are each connected via an amplifier 46 or 48 and a rectifier 50 or 52 to an analog memory 54 or 56 . The combination of amplifier 46 and 48 , diode 50, 52 and memory 54, 56 forms a peak value memory. The analog memories 54, 56 can be capacitors, the second connections of which are connected to ground potential. Switches 58, 60 , which can be switching transistors , are arranged in parallel with the analog memories 54, 56 .

Die Analogspeicher 54, 56 sind mit je einem Eingang einer Subtraktionsschaltung 62 verbunden, die zwei Differenz signale erzeugt. Das erste Differenzsignal das an einem Ausgangsteil 64 verfügbar ist, ist aus dem Speicherwert des Analogspeichers 54 als Minuenden und dem Wert des Analog speichers 56 als Subtrahenden gebildet. Beim zweiten, an einem Ausgangssignal 66 anstehenden Differenzsignal verhält es sich umgekehrt das heißt Minuend ist der Inhalt des Analogspeichers 56 während der Inhalt des Analogspeichers 54 als Subtrahend verwendet ist. Mit dem Ausgangsteil 64 ist ein Schalter 68 verbunden, an den ein weiterer Analog speicher 70 angeschlossen ist. Parallel zum Analogspeicher 70 ist wiederum ein Schalter 72 gelegt.The analog memories 54, 56 are each connected to an input of a subtraction circuit 62 , which generates two difference signals. The first difference signal, which is available at an output part 64 , is formed from the memory value of the analog memory 54 as the minute end and the value of the analog memory 56 as the subtrahend. With the second differential signal present at an output signal 66, the situation is reversed, that is to say the content of the analog memory 56 is in minuend, while the content of the analog memory 54 is used as a subtrahend. With the output part 64 , a switch 68 is connected to which a further analog memory 70 is connected. A switch 72 is in turn placed parallel to the analog memory 70 .

Das Ausgangsteil 66 speist einen Stromkreis, der gleiche Elemente enthält wie der dem Ausgangssignal 64 nachgeschal tete Stromkreis. Dem Ausgangssignal 64 ist ein Schalter 74 nachgeordnet, an den sich ein Analogspeicher 76 an schließt, zu dem ein Schalter 78 parallel angeordnet ist. Die Schalter 68, 72, 74 und 78 können Schalttransistoren sein. Bei den Analogspeichern 70 und 76 kann es sich um Konden satoren handeln.The output part 66 feeds a circuit which contains the same elements as the circuit downstream of the output signal 64 . The output signal 64 is followed by a switch 74 , to which an analog memory 76 connects, to which a switch 78 is arranged in parallel. The switches 68, 72, 74 and 78 can be switching transistors. The analog memories 70 and 76 can be capacitors.

Die Analogspeicher 70, 76 speisen je einen Eingang eines Verstärkers 80, dessen Ausgang an den zweiten Eingang der Summierschaltung 26 angeschlossen ist. Mit dem Ausgang 32 des Impulsbreitenmodulators 28 sind zwei monostabile Kipp stufen 82 und 84 verbunden. Die Kippstufe 82 wird durch den Beginn der vorzugsweise ansteigenden Flanke des am Ausgang 32 erzeugten impulsbreitenmodulierten Signals ange regt. Im Gegensatz dazu wird die Kippstufe 84 durch die Beendigung der dann abfallenden Flanke des impulsbreiten modulierten gleichen Signals angestoßen. Der Ausgang 30 speist eben falls zwei monostabile Kippstufen 86 und 88. Während die Kippstufe 86 von der ansteigenden Flanke des am Ausgang 30 auftretenden impulsbreitenmodulierten Signals angestoßen wird, bringt die abfallende Flanke dieses Signals die Kipp stufe 88 zum Ansprechen.The analog memories 70, 76 each feed one input of an amplifier 80 , the output of which is connected to the second input of the summing circuit 26 . With the output 32 of the pulse width modulator 28 , two monostable tilt stages 82 and 84 are connected. The flip-flop 82 is excited by the beginning of the preferably rising edge of the pulse width modulated signal generated at the output 32 . In contrast to this, the flip-flop 84 is triggered by the termination of the falling edge of the pulse-width modulated same signal. The output 30 also feeds two monostable multivibrators 86 and 88 . While the flip-flop 86 is triggered by the rising edge of the pulse width modulated signal occurring at the output 30 , the falling edge of this signal causes the flip-flop 88 to respond.

Der Schalter 58 wird vom Ausgangssignal der Kippstufe 82 gesteuert. Beim Auftreten des von der Kippstufe erzeugten kurzzeitigen Ausgangssignals wird der Schalter 58 geschlos sen. Die Dauer des Signals ist so bemessen, daß der Analog speicher 54 entladen wird. Das kurzzeitige Ausgangssignal der Kippstufe 84 schließt die Schalter 72 und 74. Die Dauer des Ausgangssignals der Kippstufe 84 ist an die Entladezeit beziehungsweise Aufladezeit für die Analogspeicher 70 be ziehungsweise 78 angepaßt. Das Ausgangssignal der Kipp stufe 86 steuert den Schalter 60, über den sich der Analog speicher 56 während der Dauer des Ausgangssignals entlädt. Vom Ausgangssignal der Kippstufe 88 werden die Schalter 68 und 78 geschlossen, wobei die Dauer des Ausgangssignals der Entladezeit beziehungsweise Aufladezeit des Analog speichers 76 beziehungsweise 70 angepaßt ist.The switch 58 is controlled by the output signal of the flip-flop 82 . When the short-term output signal generated by the flip-flop occurs, the switch 58 is closed. The duration of the signal is such that the analog memory 54 is discharged. The brief output signal of flip-flop 84 closes switches 72 and 74 . The duration of the output signal of the flip-flop 84 is adapted to the discharge time or charging time for the analog memory 70 or 78 respectively. The output signal of the flip-flop 86 controls the switch 60 through which the analog memory 56 discharges during the duration of the output signal. From the output signal of the flip-flop 88 , the switches 68 and 78 are closed, the duration of the output signal being adapted to the discharge time or charging time of the analog memory 76 and 70, respectively.

Im Diagramm der Fig. 2 sind die beiden, an den Ausgängen 30 beziehungsweise 32 auftretenden Spannungen mit 90 be ziehungsweise 92 bezeichnet. (Selbstverständlich können die an den Ausgängen 30 und 32 auftretenden Signale auch von einem fremden Taktgeber T stammen.) Beide Spannungen be stehen aus Rechtecksignalen mit einer vorgegebenen Periode. Die beiden Spannungen 90, 92 sind um 180° gegeneinander phasenverschoben.In the diagram of FIG. 2, the two voltages occurring at the outputs 30 and 32 are designated 90 and 92 , respectively. (Of course, the signals occurring at the outputs 30 and 32 can also come from an external clock generator T. ) Both voltages consist of square-wave signals with a predetermined period. The two voltages 90, 92 are 180 ° out of phase with one another.

Während der Impulsdauer der beiden Rechteckspannungen 90, 92 werden die Transistoren 34, 36 mit Basisströmen versorgt und dadurch in die Sättigung gesteuert. Es fließen dann Ströme über die Primärwicklungshälften 12 beziehungsweise 14 und die Transistoren 34 beziehungsweise 36. An den Bürden der Stromwandler 42 und 44 stehen den Strömen über die Transistoren 34 und 36 proportionale Spannungen 94 und 96 an. Über die Verstärker 46 beziehungsweise 48 und die Gleichrichter 50 beziehungsweise 52 gelangen diese Span nungen zu den Analogspeichern 54 und 56, in denen die Spitzenwerte der Spannungen 98 und 100 gespeichert werden. Die Kippstufe 82 erzeugt die Impulse 102, von denen der Schalter 58 geschlossen wird. Die Kippstufe 86 gibt die Impulse 106 ab. Von der Kippstufe 84 werden die Impulse 104 erzeugt, die die Schalter 72 und 74 betätigen. Schließ lich gibt die Kippstufe 88 die Impulse 108 für die Steuerung der Schalter 68 und 78 ab.During the pulse duration of the two square-wave voltages 90, 92 , the transistors 34, 36 are supplied with base currents and thereby controlled into saturation. Currents then flow through the primary winding halves 12 and 14 and the transistors 34 and 36, respectively. Voltages 94 and 96 are present at the loads of the current transformers 42 and 44 , which are proportional to the currents via the transistors 34 and 36 . Via the amplifiers 46 and 48 and the rectifiers 50 and 52 , these voltages reach the analog memories 54 and 56 , in which the peak values of the voltages 98 and 100 are stored. The flip-flop 82 generates the pulses 102 , from which the switch 58 is closed. The flip-flop 86 outputs the pulses 106 . The flip-flop 84 generates the pulses 104 which operate the switches 72 and 74 . Finally, the flip-flop 88 outputs the pulses 108 for the control of the switches 68 and 78 .

Ein Impuls 102 tritt beispielsweise zum Zeitpunkt t _o auf. Dadurch wird der Analogspeicher 54 entladen und die Spann ung 98 auf den Wert Null zurückgesetzt. Nach Beendigung des Impulses 102 springt die Spannung 98 auf den Wert der Spannung 94. Es sei angenommen, daß bereits vor einem Zeitpunkt t ₁ der Transformator infolge einer Zunahme der Eingangsspannung die Sättigung erreicht hat. Die Sättigung ruft eine niedrige Impedanz im Stromkreis mit der Primär halbwicklung 12 hervor. Deshalb steigt der Strom in der Wicklung und im Transistor 34 an. Die Anstiegsflanke der dem Strom proportionalen Spannung an der Bürde des Strom wandlers 42 ist in Fig. 2 mit 110 bezeichnet. Da der Strom in der Primärhalbwicklung 14 zum Zeitpunkt t ₁ Null ist, steht auch am Ausgang der Bürde des Stromwandlers 44 die Spannung Null an. Die Spannung des Analogspeichers 54 folgt dem Anstieg der Spannung 94 bis der Spitzenwert erreicht ist. Im Analogspeicher 56 ist noch ein Wert ent halten, der zu einem Zeitpunkt eingegeben wurde, der vor dem in Fig. 2 eingetragenen Zeitpunkt t ₀ liegt. Dieser Wert entspricht dem über den Transistor 36 ohne Sättigung des Transformators fließenden Strom. Die Differenz der beiden Spannungen 98 und 100 ergibt ein Signal, das in Fig. 2 mit 112 bezeichnet ist und den Wert Null hat, solange die in den Analogspeicher 54 und 56 enthaltenen Werte den ohne Sättigung des Transformators fließenden symmetrischen Strö men entsprechen. Es ist dann sowohl die Differenz zwischen der Spannung 98 als Minuend und der Spannung 100 als Subtrahend als auch die Differenz mit der Spannung 100 als Minuend und der Spannung 98 als Subtrahend Null. Die letztere Differenzspannung ist in Fig. 2 mit 114 bezeichnet.A pulse 102 occurs, for example, at time t _o . As a result, the analog memory 54 is discharged and the voltage 98 is reset to the value zero. After pulse 102 ends, voltage 98 jumps to the value of voltage 94 . It is assumed that the transformer has reached saturation before an instant t ₁ due to an increase in the input voltage. The saturation causes a low impedance in the circuit with the primary half winding 12 . Therefore, the current in the winding and transistor 34 increases . The rising edge of the voltage proportional to the current at the burden of the current converter 42 is designated in Fig. 2 with 110 . Since the current in the primary half-winding 14 is zero at time t ₁ , the voltage is also present at the output of the burden of the current transformer 44 . The voltage of the analog memory 54 follows the rise in voltage 94 until the peak value is reached. In the analog memory 56 there is also a value which was entered at a point in time which is before the point in time t ₀ entered in FIG. 2. This value corresponds to the current flowing through transistor 36 without saturating the transformer. The difference between the two voltages 98 and 100 results in a signal which is denoted by 112 in FIG. 2 and has the value zero, as long as the values contained in the analog memories 54 and 56 correspond to the symmetrical currents flowing without saturation of the transformer. It is then both the difference between the voltage 98 as the minuend and the voltage 100 as the subtrahend, and also the difference with the voltage 100 as the minuend and the voltage 98 as the subtrahend zero. The latter differential voltage is designated 114 in FIG. 2.

Zum Zeitpunkt t ₁ ist die Spannung 94 bereits geringfügig größer als die den Nennwerten der Ströme bei ungesättigtem Transformator entsprechende Spannung. Diese geringfügige Er höhung ist auch im Verlauf der Spannung 98 vorhanden. Da zum Zeitpunkt t ₁ ein Impuls 104 auftritt, wird der Analog speicher 70 auf Null zurückgestellt und die Differenzspan nung am Ausgangsteil 66 in den Analogspeicher 76 einge geben. Durch die Zurückstellung des Speichers 70 bleibt die Spannung 112 zum Zeitpunkt t ₁ auf dem Wert Null stehen. Die Spannung 114 wird dagegen um die Erhöhung der Spannung 98 gegenüber dem normalen Wert negativer. Den gleichen Sprung auf einen negativen Wert führt die Spannung am Ausgang des Verstärkers 80 aus. Diese Spannung ist in Fig. 2 mit 116 bezeichnet. At time t ₁ , voltage 94 is already slightly greater than the voltage corresponding to the nominal values of the currents in the case of an unsaturated transformer. This slight increase is also present in the course of the voltage 98 . Since a pulse 104 occurs at the time t ₁ , the analog memory 70 is reset to zero and the differential voltage at the output part 66 is input into the analog memory 76 . By resetting the memory 70 , the voltage 112 remains at the value zero at the time t ₁ . By contrast, voltage 114 becomes more negative by increasing voltage 98 compared to the normal value. The voltage at the output of amplifier 80 performs the same jump to a negative value. This voltage is designated 116 in FIG. 2.

Zum Zeitpunkt t ₂ hört der Stromfluß über den Transistor 34 auf. Der Maximalwert der Spannung 98 zum Zeitpunkt t ₂ wird zunächst noch gespeichert. Die übrigen Spannungen behalten ihre zum Zeitpunkt t ₁ angenommenen Werte bei.At time t ₂ , the current flow through transistor 34 ceases. The maximum value of voltage 98 at time t ₂ is initially still stored. The other voltages retain their values assumed at time t ₁ .

Zum Zeitpunkt t ₃ wird die Basis des Transistors 36 mit Strom versorgt und der Transistor 36 wird leitend. Durch den un symmetrischen Stromfluß im Transistor 34 ist eine Vorsättigung des Transformators eingetreten, so daß der Strom im Transistor 36 und damit die Spannung 96 nur langsam auf ihren, dem normalen Betrieb entsprechenden Wert ansteigt. Zum Zeitpunkt t ₃ gibt die Kippstufe 86 einen Impuls 106 ab, durch den der Analogspeicher 56 auf Null zurückgestellt wird. Der Speicher 56 wird nach Beendigung des Impulses 106 mit einer Spannung aufgeladen, die dem Anstieg der Spannung 96 proportional ist. An den Spannungen 112 und 114 ändert sich dabei nichts. Da die Spannung 116 einen geringfügigen negativen Wert hat, wird die Rechteckspannung 92 geringfügig verlängert. Dadurch entsteht auch ein längerer über den Transistor 36 fließender Strom, der der Symmetrierung des Übertragers entgegenkommt. Da jedoch die Verlängerung der Impulse einer Erhöhung der Ausgangsspannung entspricht, werden über die Abnahme der Regelgröße beide Signale gleichmäßig zurückgenommen.At time t ₃ , the base of transistor 36 is supplied with current and transistor 36 becomes conductive. Due to the un symmetrical current flow in transistor 34 , presaturation of the transformer has occurred, so that the current in transistor 36 and thus voltage 96 increases only slowly to its value corresponding to normal operation. At time t ₃ , the flip-flop 86 emits a pulse 106 , by means of which the analog memory 56 is reset to zero. The memory 56 is charged with a voltage which is proportional to the rise in the voltage 96 after the end of the pulse 106 . The voltages 112 and 114 do not change. Since the voltage 116 has a slightly negative value, the square-wave voltage 92 is slightly extended. This also results in a longer current flowing via transistor 36 , which accommodates the balancing of the transformer. However, since the lengthening of the pulses corresponds to an increase in the output voltage, both signals are evenly reduced by the decrease in the controlled variable.

Zum Zeitpunkt t ₄ ist die Ansteuerung des Transistors 36 beendet. Der von der Kippstufe 88 erzeugte Impuls 108 setzt den Analog speicher 76 auf den Wert Null zurück, das heißt die Spannung 114 wird Null. Gleichzeitig wird der Analogspeicher 70 auf die Differenz der Spannungen 98 und 100 aufgeladen. Diese Differenz spannung entspricht der bei üblichem Betrieb ohne gesättigten Transformator an den Bürden der Stromwandler 42 und 44 herrschenden Spannung. Die Spannung 116 springt deshalb eben falls auf diesen Wert und wirkt auf den Impulsbreitenmodulator 28 durch ihre Erhöhung des Werts der Regelabweichung im Sinne einer Verkürzung der Dauer der Ansteuerung des Transistors 34 ein.The activation of transistor 36 is ended at time t ₄ . The pulse 108 generated by the flip-flop 88 resets the analog memory 76 to zero, that is, the voltage 114 becomes zero. At the same time, the analog memory 70 is charged to the difference between the voltages 98 and 100 . This difference in voltage corresponds to the voltage prevailing in normal operation without a saturated transformer at the burden of the current transformers 42 and 44 . The voltage 116 therefore also jumps to this value and acts on the pulse width modulator 28 by increasing the value of the control deviation in the sense of shortening the duration of the activation of the transistor 34 .

Die Ansteuerung des Transistors 34 beginnt zum Zeitpunkt t ₅. Da der Transistor zu diesem Zeitpunkt nicht in der Sättigung ist, steigt der Strom im Transistor 34 und damit die Spannung 94 rasch auf ihren im Normalbetrieb herrschenden Wert. Die Kipp stufe 82 erzeugt wiederum einen Impuls 102, durch den der Analogspeicher 54 entladen wird. Der Analogspeicher 54 wird aber nach dem Ende des Impulses 102 sofort wieder auf den Wert der Spannung 94 aufgeladen. Die übrigen Spannungen 100, 112, 114, 116 behalten ihre Werte über den Zeitpunkt t ₅ hinaus bei.The activation of transistor 34 begins at time t ₅ . Since the transistor is not in saturation at this point in time, the current in transistor 34, and thus voltage 94, quickly increases to its value prevailing in normal operation. The tilt stage 82 in turn generates a pulse 102 through which the analog memory 54 is discharged. However, the analog memory 54 is immediately recharged to the value of the voltage 94 after the end of the pulse 102 . The remaining voltages 100, 112, 114, 116 retain their values beyond time t ₅ .

Zum Zeitpunkt t ₆ fällt die Rechteckspannung 92 auf den Wert Null zurück. Hierdurch entsteht wiederum ein Impuls 104 der Kipp stufe 84. Durch diesen Impuls 104 wird der Analogspeicher 70 auf den Wert Null zurückgesetzt, das heißt, die Spannung 112 wird Null. Der Analogspeicher 75 wird auf die Differenz der Spannungen 98 und 100 aufgeladen. Diese Differenz hat ebenfalls den Wert Null, so daß der von der Subtraktionsschaltung 22 erzeugten Regelabweichung kein Störgrößensignal aufgeschaltet wird.At time t ₆ , the square wave voltage 92 falls back to zero. This in turn creates a pulse 104 of the tilt stage 84 . Analog pulse 70 is reset to the value zero by this pulse 104 , that is to say voltage 112 becomes zero. The analog memory 75 is charged to the difference between the voltages 98 and 100 . This difference also has the value zero, so that no disturbance variable signal is applied to the control deviation generated by the subtraction circuit 22 .

Nach dem Zeitpunkt t ₆ arbeitet die in Fig. 1 gezeigte Schaltungs anordnung unbeeinflußt von Störgrößen, das heißt die Impuls dauern der Rechtecksignale 90 und 92 stimmen miteinander über ein. After the time t ₆ , the circuit arrangement shown in FIG. 1 operates unaffected by disturbance variables, that is to say the pulse duration of the square-wave signals 90 and 92 coincide with one another.

Es sei angenommen, daß zum Zeitpunkt t ₇ durch die Ein wirkung einer Störgröße, zum Beispiel einer Änderung der Eingangsspannung, der Strom im Kreis mit der Primärhalbwick lung 14 und dem Transistor 36 anzusteigen beginnt. Dadurch entsteht eine Unsymmetrie hinsichtlich des Stromverlaufs in den beiden Zweigen der Primärseite des Gegentakt-Wandlers. Nach dem Zeitpunkt t ₇ laufen daher in bezug auf den Strom kreis mit der Halbwicklung 14 und dem Transistor 36 eben solche Ausgleichsvorgänge ab, wie sie bereits oben für eine Unsymmetrie des Kreises mit der Halbwicklung 12 und dem Transistor 34 beschrieben wurden.It is assumed that at time t ₇ through the action of a disturbance variable, for example a change in the input voltage, the current in the circuit with the primary half-winding 14 and the transistor 36 begins to rise. This creates an asymmetry with regard to the current profile in the two branches of the primary side of the push-pull converter. After the time t ₇ therefore run in relation to the circuit with the half-winding 14 and the transistor 36 just such compensation processes, as have already been described above for an asymmetry of the circuit with the half-winding 12 and the transistor 34 .

Durch die oben erläuterte Steuerung der Schalter 72 und 74 beziehungsweise 68 und 78 mittels der monostabilen Kipp stufen 84 und 88 wird erreicht, daß am Verstärker 80 immer nur eine der Differenzspannungen der Ausgangsteile 64, 66 ansteht. Die Spannung am Verstärker 80 entspricht also entweder der Unsymmetrie des Kreises mit der Halbwicklung 12 und dem Transistor 34 oder derjenigen des Kreises mit der Halbwicklung 14 und dem Transistor 36.By the control of the switches 72 and 74 or 68 and 78 by means of the monostable flip-flops 84 and 88 explained above, it is achieved that only one of the differential voltages of the output parts 64, 66 is present at the amplifier 80 . The voltage at the amplifier 80 thus corresponds either to the asymmetry of the circuit with the half winding 12 and the transistor 34 or that of the circuit with the half winding 14 and the transistor 36 .

Entspricht die festgestellte Störgrößenspannung 116 der Differenz zwischen einer unsymmetrischen Spannung 94 und der zeitlich davor gemessenen Spannung 96, dann wird auf grund des Vorzeichens der Spannung 116 die Rechtecksignal dauer des Signals 90 vergrößert, wenn die Spannung 94 die Spannung 96 übersteigt. Andererseits wird die Rechteck signaldauer des Signals 90 verkürzt, wenn die Spannung 94 kleiner als die Spannung 96 ist. If the ascertained disturbance variable voltage 116 corresponds to the difference between an asymmetrical voltage 94 and the voltage 96 measured beforehand, then the square-wave signal duration of the signal 90 is increased due to the sign of the voltage 116 when the voltage 94 exceeds the voltage 96 . On the other hand, the square-wave signal duration of the signal 90 is shortened when the voltage 94 is less than the voltage 96 .

Hierdurch läßt sich erreichen, daß zwischen der Erfassung einer Unsymmetrie und dem Einsetzen der Gegenmaßnahmen nur eine halbe Periode der Rechteckspannungen 90, 92 liegt.It can thereby be achieved that there is only half a period of the square-wave voltages 90, 92 between the detection of an asymmetry and the initiation of the countermeasures.

Claims

1.Method for maintaining a precise control of the output voltage or the output current of a push-pull converter, the control deviation being formed from the output voltage or the output current as the actual value of the controlled variable and a setpoint and the actual value being constant by changing the switching times of periodic transistors that are switched on and off is held, by which the flow of primary currents is alternately controlled in a transformer of the push-pull converter, and the measured values corresponding to the current time areas of the currents flowing through the transistors, in particular the currents flowing through the transistors, and differences are formed from the measured values, which are the on times influence the transistors, characterized in that two differences are generated which from the voltage time areas or current amplitudes determined in adjacent current-carrying periods of the transistors ( 34, 36 ) by the respective hasty interchange of the minuend and subtrahend are derived so that the disturbance of the control deviation is the difference whose voltage time area or current amplitude determined in the period currently running forms the subtrahend that when the first difference is applied as the disturbance, the activation time of the second transistor ( 36 ) is increased if the voltage time area or current amplitude of the first transistor ( 34 ) exceeds that of the second transistor or the drive time of the second transistor ( 36 ) is shortened if the voltage time area or current amplitude of the first transistor ( 34 ) is that of the second transistor ( 36 ) falls below and that with the second difference as the applied disturbance, the drive time of the first transistor is extended if the voltage time area or current amplitude of the second transistor ( 36 ) exceeds that of the first transistor ( 34 ) or the drive time of the first transistor is shortened when the voltage time area or current amplitude of the second transistor falls below that of the first transistor ( 34 ).

2. Arrangement with a push-pull converter, which contains a transformer with two identical primary windings or a primary winding provided with a center tap and at least one secondary winding, the output variable of which is used to form the actual value of the controlled variable, which, after subtraction from the setpoint, is an actuator for the input and switching off transistors, each of which is arranged in series with a primary winding or primary winding half, with the circuits containing the primary windings or primary winding halves and the transistors each having current transformers and burdens connected to them, with memories connected downstream, the contents of which are further processed to produce the same primary currents are to carry out the method according to claim 1, characterized in that the memories ( 54, 56 ) at the beginning of a control signal ( 90, 92 ) for the transistors ( 34, 36 ) are reset to zero and with inputs he subtraction circuit ( 62, 64, 66 ) is connected, which generates two differences, in which the minuend and subtrahend are interchanged, that the two differences can be fed to different memories ( 70, 76 ), which are alternately operated by the control signals ( 90, 92 ) have been reset to zero, and that the memories ( 70, 76 ) are connected to inputs of an amplifier ( 80 ) which is followed by a summing element ( 26 ) for the disturbance variable circuit with the control deviation, the summing element ( 26 ) being a pulse width modulator ( 28 ) which has two outputs ( 30, 32 ) connected to one of the transistors ( 34, 36 ).

3. Apparatus according to claim 2, characterized in that to the memories ( 54, 56 ) switches ( 58, 60 ) are connected in parallel, which are switched on by output signals of monostable flip-flops ( 82, 86 ), each of which has a rising edge of the control signal ( 90, 92 ) or the basic clock T for the transistors ( 34, 36 ).

4. Apparatus according to claim 2 or 3, characterized in that the memories ( 70, 76 ) on the input side are each connected to a switch ( 68, 74 ), each of which is fed by an output ( 64, 66 ) of the subtraction circuit ( 62 ) is that a switch ( 77, 78 ) is placed in parallel to the memories ( 70, 76 ) and that the switch ( 68 or 74 ) at the input of the one memory ( 70 or 76 ) and the switch ( 78 or 72 ) are switched on in parallel to the other memory ( 76 or 70 ) by the output signal of a common monostable multivibrator ( 88 or 84 ), the multivibrators ( 88 or 84 ) each depending on one of the falling edges of the control signals ( 92, 90 ) of the transistors ( 34, 36 ) can be initiated.