DE2912573A1

DE2912573A1 - Circuit for determining time constant of exponential signal - uses delayed version of signal as reference with difference between signal and reference also exponential with same time constant

Info

Publication number: DE2912573A1
Application number: DE19792912573
Authority: DE
Inventors: Herbert Dietrich; Joerg Hollmann; Dieter Huelsmann; Harald Lellek
Original assignee: Ernst Leitz Wetzlar GmbH
Current assignee: Schmid-Schoenbein Holger Prof Dr 5100 Aachen
Priority date: 1979-03-29
Filing date: 1979-03-29
Publication date: 1980-10-09
Also published as: DE2912573C2

Abstract

The time constant or the half-life of an exponentially rising signal is determined by comparing the signal with a delayed version of itself. This difference is also an exponential with the same time constant and known final value of zero. The time constant can therefore be evaluated without needing to know the final value of the original signal. The required computations can be performed using an analogue delay circuit, or they may be performed digitally by taking samples at discrete intervals of time. In either case the output is a time pulse whose length is set by the time taken for the difference between the signal and its delayed version has fallen to a half of its first value.

Description

Verfahren zur Ermittlung von Zeitkriterien sowie Procedure for determining time criteria as well

Schaltungsanordnungen zur Durchführung des Verfahrens Die Erfindung betrifft ein Verfahren zur Ermittlung von Zeitkriterien in einen expobnentiell verlaufenden Vorgang aus einem diesem Vorgang analogen elektrischen Signal sowie Schaltungsanordnungen zu dessen Durchführung. Circuit arrangements for carrying out the method The invention relates to a method for determining time criteria in an exponential process Process from an electrical signal analogous to this process and circuit arrangements for its implementation.

Mit einem Verfahren bzw. Schaltungsanordnungen dieser Art sollen die Kenngrößen von exponentiell verlaufenden Vorgängen betimmt werden, um beispielsweise die einer Exponentialfunktion folgende Aggregationszeit von Teilchen messen zu können.With a method or circuit arrangements of this type, the Characteristics of exponential processes are determined, for example to be able to measure the aggregation time of particles following an exponential function.

Es ist bekannt, analog aufgezeichnete Exponentialfunktionskurven graphisch zu vermessen und die Kanngrößen, wie z.B.It is known to graphically record analog exponential function curves to be measured and the optional sizes, such as

die Halbwertszeit tx oder die Zeitkonstante (#), zu ermitteln.the half-life tx or the time constant (#) to determine.

111 der Praxis hat sich jedoch herausgestilt, daß ein solches verfahren zu ungenau und mit schweirig sowie mit grossem technischen Aufwand automatissierbar ist.In practice, however, it has been found that such a procedure Too imprecise and difficult to automate as well as with great technical effort is.

Ierrlel- ist es bekannt, daß sich aus der elektrischen Differentlation einer Exponentilakurve die charakteristischen Größen ableiten lassen.Ierrlel- it is known that from electrical differentiation derive the characteristic quantities from an exponential curve.

Von Nachteil dabei ist jedoch, daß die Auswertung langsam ablaufender Vorgänge zu immer kleineren Signalspannungen iiihrt, , welche wegen des damit verbundenen kleinen Signal/Störabstandes schwierig zu erfassen sind. Sie führen beispeilesweise geringe Uustetigkeiten im Verlauf einer Funktionskurve beim elektrischen Differenzeiren zu unerwünschten Störspannungen.The disadvantage here, however, is that the evaluation proceeds slowly Processes lead to ever smaller signal voltages, which because of the associated small signal / signal-to-noise ratio are difficult to detect. They lead, for example low continuity in the course of a function curve in the case of electrical differences to undesired interference voltages.

Der vorliegenden Erfindung lag daher die Aufgabe zeugrunde, O iii Verfahren zrir Ermittlung von Zeitkriterien fiir einen exponentiell verlaufenden Vorgang aus einem diesem Vorgang auslegen elekrischen Signal anzugeben, mit weLchem die Genauigkeit des Meßergebnisses durch Lieforung hoher Signalspanungen auch bei langsam ablaufenden Vorgänge erhöht und eine einfache Ermittlung beliebiger Zeitkriterien ermöglich wird Es soll ferner bei kurzer Mef3zeit die Unabhängigkeit des Meßergebnisses von der absoluten Signalamplitudenhöhe und von überlagernden Größen erreicht werden.The present invention was therefore based on the object, O iii Method for determining time criteria for an exponential Process from an electrical signal interpreting this process to indicate with which the accuracy of the measurement result by providing high signal voltages slow processes and a simple determination of any time criteria It should also be possible to ensure the independence of the measurement result in the case of a short measurement time can be achieved by the absolute signal amplitude level and by overlapping quantities.

Letzlich ist es Aufgabe der vorliegenden Erfiindung, Schaltungsanordnungen zur Durchfähtung des obengenannten Verfahrrens anzugeben, die mit geringem technischen Aufwand realisierbar eind.Ultimately, it is the object of the present invention to create circuit arrangements for the execution of the above-mentioned procedure to be specified, those with little technical Effort realizable and

Erfindungsgemäß 1' Lid <1 lese Aufgabe für eiri Verfahren der ein gangs genannten Art dadurch gelöst, daß dem exponentiell verlaufenden Vergang analogen elektrischen Signal a) ein gleiches, irl seinem zeitlichen Verlauf jedoch verzögertes Signal hergeleitet wird, b) die Spannungsdifferenzen zwischen diesen Signalen in jedem Zeitpunkt des Signalverlaufes festgestellt werden, c) ein das Zeitkriterium repräsentierendes referenzsignal erzeugt wird, und daß d) die Größe des zu ermittelnden Zeitkriteiums aus dem Vergleich der Referenzspannung mit den Werten der folgenden Signalspannungsdifferenzen bestimmt wird.According to the invention 1 'Lid <1 read task for a method of the Initially mentioned type solved by analogous to the exponentially running past electrical signal a) the same, but delayed in its course over time Signal is derived, b) the voltage differences between these signals in can be determined at any point in time of the signal curve, c) a the reference signal representing the time criterion is generated, and that d) the Size of the time criterion to be determined from the comparison of the reference voltage with the values of the following signal voltage differences is determined.

Es ist dabei vorgesehen, daß die Erzeugung <Ics Referenzsignals dadurch erfolgt, daß eine zu einem vorgegebenen Zeitpunkts Festgestelle Signalspannungsdifferenz in ein zur erreichbaren Maximalsignalspannung vorgegebenes Verhältnis gestzt wird.It is provided that the generation <Ics reference signal takes place in that a signal voltage difference determined at a predetermined point in time is set in a predetermined ratio to the achievable maximum signal voltage.

Demnach ist es also möglich, aus dem vorgegebenen Spannungsverhältniss die Halbwertszeit oder Zeitkonstante # des eyponentiell verlaufenden Vorganges zu ermitteln.It is therefore possible to use the given tension ratio the half-life or time constant # of the hyponential process determine.

Es ist der aiir'h dankbar, daß das zu ernmittelnde Zeitkritcriiim ein Zeitkons tantenfaktor ist.It is grateful to the aiir'h that the time criterion to be determined is met is a time constant factor.

Gemäß der Erfindung kann auch vorgesehen sein, daß das dem exponentiel verlaufenden Vorgang analoge elektrische Signal in ein digitales gewandelt und die iiber die gesamte Signalperiode festgestellten Spannungsdifferenzen mit dem im ersten Zeitabschnitt erzeugten Referenzsignal digital verglichen werden.According to the invention it can also be provided that the exponential The ongoing process is converted from an analog electrical signal into a digital one and the Voltage differences determined over the entire signal period with that in the first Time segment generated reference signal can be compared digitally.

Die Messung eines Zeitkriteriums ist aber auch dadurch möglich, daß die Spannungsdifferenzen über die gesamte Signalperiode während vorgegebener Zeitabschnitte laufend analog ermittelt mit dem während des ersten Zeitabschnittes erzeugten Referenzsignal analog verglichen werden.The measurement of a time criterion is also possible in that the voltage differences over the entire signal period during specified time periods continuously determined analogously with the reference signal generated during the first time segment can be compared analogously.

Nach dem erfindungsgemäßen Verfahren können die Spannungdiferenzen jedoch auch während des Signalvorlaufes in einer Vielzahn vorgegebener Zeitabschnitte gemessen werden. Durch Quotienten bildung aus den Werten der ermittelten Spannungsdifferenzen können dann Abweichungen im exponentiell verlaufenden Vorgang oder Änderungen in dessen Zeitverhalten festgestellt werden.According to the method according to the invention, the voltage differences however, also during the signal advance in a number of teeth of predetermined time segments be measured. By forming quotients from the values of the determined voltage differences There can then be deviations in the exponential process or changes in whose time behavior can be determined.

Zur Durchführung des Verfahrens ist eine Schaltungsanordnung vorgesehen, die daurch gekennzeichnet ist, daß ein Differenzbildner mit einem seiner Eingänge liegenden Verzögerungasbaustein vorgesehen ist, der zu jedem Zeitpunkt aus dem ihm direkt bzw. verzögert zugeführten Signal eine Spannungsdifferenz feststellt, daß dem Differenzbildner eine Vergleichsstufe folgt, welche die vom Differenzbildner festgestellten Signalspannungsdiffe retizen mit einem das Zeitkriterium repräsentierenden Referenzspannung vergleicht, und daß der Vergleichsstufe eine logische Schaltung nachgeordnet ist, die aus dem von der Vergleicches tufe bei Spannungsgleicheit ge lieferten Signal die gesuchte Größe des Zeitkriteriums ermittelt.A circuit arrangement is provided for carrying out the method, which is characterized by the fact that a subtractor with one of its inputs lying delay module is provided at any time from the him directly or delayed supplied signal determines a voltage difference that the difference calculator is followed by a comparison stage, which is followed by the difference calculator detected signal voltage differences with a representing the time criterion Reference voltage compares, and that the comparison stage is a logic circuit is subordinate to the ge from the level of the comparison at the same voltage supplied signal, the required size of the time criterion is determined.

Zir' Erzeugung der das Zcitkriterium repräsentierenden Referenzspannung ist vorgesehen, daß in einem beitungszweig vor der Vergleichsstufe Mittel angeordnet sind, die eine zu einem vorgegebenen Zeitpunkt vom Differenzbildner festgestellte Sannungsdifferenz übernehmen und iii ein zur erre ichbaren Maximalsignalspannung vorgegebenes Verhältnis so tzori.Zir 'Generation of the reference voltage representing the Zcitcriterion it is provided that means are arranged in a processing branch in front of the comparison stage are the one determined by the difference calculator at a given point in time Take over the voltage difference and iii to achieve the maximum signal voltage that can be achieved given ratio so tzori.

Die die Referenzspannung erzeugenden Mittel können ein Speicherelement, eine dieses ansteuernde Steuerstufe sowie spannungsteilende Baijs teine umfassen, wobei die Steuerstufe dr-ri Zeitpunkt beStimmt zu welchem die die Größe des Zeitkritteriums bestlmmende Spannungsdifferenz in das Speicherelement übernommen wird.The means generating the reference voltage can be a storage element, include a control stage that controls this and voltage-dividing Baijs teins, where the tax bracket dr-ri point in time determines at which the the Voltage difference in the storage element that determines the size of the time critterion is taken over.

Es wird vorgeschlagen, daß die spannungsteilenden Bausteine Widerstände sind, die in einem Verhältnis 1 1 stehen aber auch ein Verhältnis ungleich 1:1 bilden können.It is proposed that the voltage-dividing components have resistors which have a ratio of 1 1 but also form a ratio other than 1: 1 can.

111 eh Es kann iber' vorgesehen sein, daß die spannun't. teilenden Bausteine von einer Divisionsstufe gebildet sind und der Divisor mittels einer Wahlschaltung frei in diese einwählbar ist. 111 eh It can be provided that the tension un't. sharing Blocks are formed by a division level and the divisor by means of a selector circuit is freely selectable in this.

In weiterer Ausbildung der Erfindung wird vorgeschlage, daß vor den beiden Eingängen des Differenzbildners Speicherelemente angeordnet sind, die das dem exponentiell verlaufenden Vorgang analoge Signal von der Steuerstufe gesteuert schrittweise und zeitlich gegeneinander verschoben dem Differenzbildner zuführen.In a further embodiment of the invention it is proposed that before the storage elements are arranged at both inputs of the difference generator, which the exponential process analog signal controlled by the control stage Feed the difference calculator step by step and shifted in time against each other.

111 einer anderen Ausbildung kann vorgesehen sein, daß vor den beiden Eingängen des Diferenzbildners Wandler angeordnet sind, die das analoge Signal in eine digitales umsetzen und die von der Steuerstufe gesteuert die digitalisierten Signale zeitlich gegeneinander verzögert dem Diffferenzbildner zuführen.111 another training can be provided that before the two Inputs of the differential converter converter are arranged, which the analog signal in implement a digital one and the one controlled by the control stage the digitized one Feed signals to the difference generator delayed in time.

Die Erfindung ist in der Zeichnung schematisch anhand von Ausführungsbeispielen dargestellt und im folgenden näher beschrieben. Es zeigen: Fig. 1 eine uaszuwertende Exponentialkurve Fig. 2 Diagramm zur Erläuterung der mathematischen Bedingungen fiir die Ermittlung eines Zeitkriteriums Fig. 3 Schaltungsanordnung zur Ermittlung eines Zeitkriteiums in einem exponentiell verlaufenden Vorgang Fig. 4 Schaltungsanodnung zur digitalen Ermittlung eines Zeitkriteriums iii einem exponentiell. verlaufenden Vorgang und Fig. 5 Schaltungsanordnung zur analogen Ermittlung der Meßwerte während kleiner Zeitabschnitte.The invention is shown schematically in the drawing using exemplary embodiments shown and described in more detail below. The figures show: FIG. 1 a value to be evaluated Exponential curve Fig. 2 Diagram to explain the mathematical conditions for the determination of a time criterion 3 circuit arrangement for determining a time criterion in an exponential process Fig. 4 Circuit arrangement for the digital determination of a time criterion iii an exponential. running process and FIG. 5 circuit arrangement for the analog determination of the Measured values during short periods of time.

Die in Fig. 1 gezeigte, auszuwertende Exponentialkurve ist durch folgende Größen definiert: Ua = Aufangsamplitude zum Zeitpunkt t0 U0/2 = Halbwertspannunga der Exponentialfunktion U0 = Endspannung der Exponentialfunktion Uz = überlagerte Spannung tx = zu ermittelnde Halbwertzeit Dabei basiert die mathematische Ermittlung der Halbwertzeit auf folgendem Ausdruck: Daraus folgt für und t = t x die Halbzeit tx = ln 2 # # Erfindungsgemäß wird , wie bereits eingangs beschrieben, die Eingangsgröße miottels Verzögerungsbausteinen um eine Zeit iEt verzögert rind die Kurve dieses verzögerten Signals mit der Kurve des ursprünglichen verglichen. In Fig. 2 werden die dabei geltenden mathematischen Bedigungen erläutert.The exponential curve to be evaluated shown in Fig. 1 is defined by the following variables: Ua = rise amplitude at time t0 U0 / 2 = half-value voltagea of the exponential function U0 = final voltage of the exponential function Uz = superimposed voltage tx = half-life to be determined The mathematical determination of the half-life is based on the following expression: It follows for and t = tx the half-time tx = ln 2 # # According to the invention, as already described at the beginning, the input variable with delay modules is delayed by a time iEt and the curve of this delayed signal is compared with the curve of the original. In Fig. 2, the applicable mathematical conditions are explained.

Hierbei gilt: U1 = Spannungsdifferenz zwischen den Kurven zum Zeitpunkt t1 U2 = Spannungsdifferenz zwischen den Kurven ziim Zeitpunkt t2 U0 = Endspannung der Exponentialfunkation Uz = überlagerte Spannung tx = t2 - t1 = Halbwertzeit t = Verzögerungszeit.The following applies: U1 = voltage difference between the curves at the point in time t1 U2 = voltage difference between the curves at time t2 U0 = final voltage the exponential function Uz = superimposed voltage tx = t2 - t1 = half-life t = Delay time.

Fiir die Spannungsdifferenz zwischen den Kurven zum Zeitpunkt t1 gilt und für die Spannungssdifferenz zum Zeitpunkt t2 Soll. beispielsweise die Halbwertszeit der Exponentialfunktion berechnet werden, so ist die Bedingung zu erfüllen U1 = 2 Daraus erfolgt nach Umstellung nach t2 - t1 bzw. tx tx = ln 2# In Fig. 3 ist als beispiel für eine schaltungstechnische Realisierung dargestellt. Die hier gezeigte Schaltungsanordnung besteht aus einem Differenzbildner 1, vor desen Eingang 1b ein Verzögerungsbaustein 2 angeordnet ist. Dem Differnzbildner 1 ist eine Vergleichsstufe 3 mit einem invertierenden und nicht inventierenden Eingang 3a bzw. 3b nachgeschaltet. Am nicht invertierenden Eingang 3b der Vergleichsstufe 3 liegt ein Speicherelement 4, welches wiederum mit einer Steuerstufe 3 sowie mit den etnen Spannungsteiler bildenden Wiederstände 6 und 7 verbunden ist. Eine logische Schaltung 8 liegt am Ausgang der Vergleichstufe 3.The following applies to the voltage difference between the curves at time t1 and for the voltage difference at time t2 Intended to. For example, if the half-life of the exponential function is to be calculated, the condition U1 = 2 must be met. This results after conversion to t2-t1 or tx tx = ln 2 #. FIG. 3 shows an example of a circuit implementation. The circuit arrangement shown here consists of a difference generator 1, in front of whose input 1b a delay module 2 is arranged. The difference generator 1 is followed by a comparison stage 3 with an inverting and non-inventing input 3a or 3b. At the non-inverting input 3b of the comparison stage 3 there is a storage element 4, which in turn is connected to a control stage 3 and to the resistors 6 and 7 which form a voltage divider. A logic circuit 8 is located at the output of the comparison stage 3.

Die bis hierher beschriebene Schaltungsanordnung arbeitet wie folgt: Das in "A" anstehende Signal erreicht den Differenzbildner 1 zum einen über dessen Eingang 1a direkt und zum anderen durch den Verzögerungsbaustein 2 um eine Zeit #t verzägert. In jedem Ausgenblick bildet der Differenzbildner 1 die Differenz zwischen dem ihm direkt und dem ihm um die Zeit #t verzögert zugeführten Signalen, deren Verlauf in Fig. 2 durch die Kurven a bzw. b graphisch dargestellt ist.The circuit arrangement described so far works as follows: The signal present in "A" reaches the subtractor 1 via the latter on the one hand Input 1a directly and on the other hand through the delay module 2 by a time #t delayed. In each outlook, the difference generator 1 forms the difference between to the signals fed to him directly and to the signals delayed by the time, their Course is shown graphically in Fig. 2 by the curves a and b.

Das am Ausgang des Differenzbildners 1 anstehende Signal wird der Vergleichstuffe 3 über deren inventierende Eingang 8a direkt zugeführt. Der nicht inventierende Eingang 3b emfängt das Ausgangssignal des Differenzbildners 1a über einspeicherelement 1, dem die einen Spannungsteiller bildenden Widerstände 6 und 7 vorgeschaltete sind. Dieser Spannungsteiler bestimmt durch seinen Teilungsfaktor C das zu ermittelnde Zeitkriterium. Beispielsweise wird bei einem Teilungsfaktor 2 die Halbwertszeit der Exponentialfunktion ermittelt.The signal present at the output of the difference calculator 1 becomes the Comparison stage 3 is supplied directly via its inventing input 8a. Not that Inventing input 3b receives the output signal from difference generator 1a storage element 1, to which the resistors 6 and forming a voltage divider 7 are upstream. This voltage divider is determined by its division factor C the time criterion to be determined. For example, with a division factor 2 determines the half-life of the exponential function.

Die Steurstuffe 5 bestimmt dabei den Zeitpunkt t1, zu welchem die Momentanspannung a - b welche U1 in Fig.The control stage 5 determines the point in time t1 at which the Instantaneous voltage a - b which U1 in Fig.

c c 2 entspricht, im Speicherelemnt 4 gespeichert und über den nicht inventierende Eingang 3b der Vorgleichsstufe 3 zugeführt wird, deren Ausgangssignal sich nur ändert, wenn die Signale a - b und a - b gliech sind. c c 2 corresponds, stored in the memory element 4 and not via the Inventing input 3b of the pre-equalization stage 3 is supplied, the output signal of which only changes if the signals a - b and a - b are the same.

c Der Zeitpunkt, zu welchem die Spannungsgleichheit zwischen den Signalen a - b und a - b erreicht ist, in c Fig. 2 mit t2 bezeichnet. Die auf die Vergleichsstufe 3 folgende logische Schaltung 8 bildet nunmehr den gesuchten Wert t2- t1 für das zu ermitelnde Zeitkriterium. c The point in time at which the voltage equality between the Signals a - b and a - b is reached, denoted in c Fig. 2 with t2. The ones on the Logic circuit 8 following comparison stage 3 now forms the value sought t2-t1 for the time criterion to be determined.

Das aus t2 -t1 gebildete Torsignal kann und in bekannter Weise eine nicht mehr mit dargestellte digitale Auswerteschaltung steuern.The gate signal formed from t2 -t1 can and in a known manner a no longer control with the digital evaluation circuit shown.

Es ist aber denkbar, daß das Zeitkriterium digital, d.h. während kleiner zeitabschnitte #t der Kurve der exponentialfunktion ermittelt wird. ein beispiel dafür ist durch die in Fig. 4 gezeigte Schaltungsanordnung gegeben.However, it is conceivable that the time criterion is digital, i.e. during smaller time segments #t of the curve of the exponential function is determined. an example this is given by the circuit arrangement shown in FIG.

Dabei sind alle Bauelemente dieser Figur ebenso wie die der sich noch auschließenden Figur 5, welche die gleiche Funktion wie die Fig. 3 gezeigten erfüllen, mit den gleichen Bozugzeichen verschen.All components of this figure as well as those of itself are still exclusive figure 5, which fulfill the same function as that shown in Fig. 3, give away with the same Bozug symbol.

Bei dieser Schaltungsanordnung wird das in "A" anstehende, einem exponentiall verlaufenden Vorgang analoge elektrische Signal über A/D-Wandler 16 direkt dem Differenzbildner 1 zugeführt. Das gleiche Signal gelangt noch einmal, jedoch zweitlich verzägert, über einen weiteren A/D-Wandler 15 zum Differebzbildner 1. Dabei wird die zeitliche Vorzögerung des Signals von der Steuerstufe 5 bewirkt, die gleichzeitig auch den Zeitpunkt t1 bestimmt, zu dem das Differenzsignal a - b n digital ins Speicherelement 4 übernommen wird Dem Speicherelement 4 ist eine Divisionsstufe 9 nachgeschaltet, in welcher das das Zeitkriterium repräsentierende refernzsignal erzeugt wird. Die Größe des Zeitkriteriums ist durch eine der Divisionsstuffs 9 zugeordnete WAhlschaltung 10 bestimmbar. Zur Bestimmung beispielsweise <1er Halbwertszeit der Exponentialfunktion wird der Divisor 2 eingewäblt.In this circuit arrangement, the one in "A" becomes an exponential running process analog electrical signal via A / D converter 16 directly to the difference calculator 1 supplied. The same signal comes again, but with a second delay, Via a further A / D converter 15 to the differebzbildner 1. The temporal Delay of the signal from the control stage 5 causes that at the same time also the Time t1 determines at which the difference signal a - b n digitally into the memory element 4 is adopted The storage element 4 is a division level 9 downstream, in which the reference signal representing the time criterion is produced. The size of the time criterion is determined by one of the division levels 9 assigned selector circuit 10 can be determined. For determining, for example, <1 half-life The divisor 2 is added to the exponential function.

Der so z.B. am Aufgang des Kurvenverlaufes in einem Zeitabschnitt #t1 festgelegte Meßwert der Vergleichsstufe 3 zugefürt, wo er dann laufend mit den folgenden Meßwerten an - bn verglichen wird.For example, at the start of the curve in a period of time # t1 specified measured value of the comparison stage 3, where it is then continuously with the the following measured values an - bn is compared.

ri n Aus der Differnz der zeit (t2), die bis zum Erreichen des dem gesuchten Zeitkriteriums entsprechenden Steigungshältnisses vergangen ist, und dem Anfangszeitpunkt (t1) erzeugt die Komparatorstufe 3 ein Signal, das über die logisclic Schaltung 5 - iti der Fig. 4 eine durch einen der Steuorstufe 5 nachgeschalteten Taktgeber 14 gesteuerte Torschaltung- in eine Zähl- und Anzeigsvorrichtung 11 eingespeist wird. ri n From the difference in time (t2) until the dem The desired time criterion has passed, and the corresponding gradient ratio At the start time (t1), the comparator stage 3 generates a signal that is transmitted via the logisclic Circuit 5 - iti of FIG. 4, a circuit connected downstream of the control stage 5 Clock 14 controlled gate circuit fed into a counting and display device 11 will.

Es sind aber auch Schaltungsanordnungen möglich, mit denen das Zeitkriterium schrittweise antlang der gesamten Kurve der Exponentialfunktion analog ermittelt. Ein Ausführungsbeispiels für eine solche Schaltungsanordnung ist in Fig. 5 angegeben. Ziir Untersteilung des Signals in kleine Zeitabschnitte t sind dem Differenzbildner 1 S/H-Schaltungen 12 und 13 vorgeschaltet, die mit der Steuerstufe 5 verbunden sind. Die Steuerstufe 5 bewirkt, daß das in kleinere Zeitabschnitte untertolte Signal aus den S/H-Schaltungen 12 bzw. 13 zeitlich vereotzt in den Differenzbildner 1 überführt wird. Gleichzeitig bestimmt auch die Steuerstufe 5 den Zeitpunkt t, zu welchem das Di. Oferenzsignal analog in das dem Differenzbildner 1 nachgeschaltete Speicherelement 4 übernommen wird.However, circuit arrangements are also possible with which the time criterion determined analogously along the entire curve of the exponential function. An exemplary embodiment for such a circuit arrangement is given in FIG. The subdivision of the signal into small time segments t is for the subdivision calculator 1 S / H circuits 12 and 13 connected upstream, which are connected to the control stage 5. The control stage 5 causes the signal to be subverted into smaller time segments from the S / H circuits 12 or 13 transferred over time to the difference calculator 1 will. At the same time, the control stage 5 also determines the point in time t at which the Di. Oference signal analog in the memory element connected downstream of the difference generator 1 4 is adopted.

Das das Zeitkriterium repräsentierende referenzsignal wird in dem auf das Speicherelment 4 folgenden und aus den wiederstände 6 und 7 bestehenden Spannungsteiler erzeugt und über den Eingang 3b der vergleichsstufe 3 zugeführt.The reference signal representing the time criterion is in the following on the memory element 4 and consisting of the resistors 6 and 7 Voltage divider generated and fed to comparator 3 via input 3b.

Die Vergleichsstufe 3 erhält über ihren Eingang 3a die Differenzsignale, die während kleiner Zeitabschnitte #t entlang des Gesamtkurvenverlaufs der Exponentialfunktion ermittelt und aus laufend mit dem zur Zeitpunkt t1 festgelegte Referenzsignal verglichen werden.The comparison stage 3 receives the difference signals via its input 3a, that during small time segments #t along the overall curve of the exponential function determined and continuously compared with the reference signal specified at time t1 will.

Wie zu Fig. 4 beschreieben, bildet die vergangene zeit bis zum Ereichen eines bestimmten Steigungsverhältnisses das gewünschte Meßergebnis. Das daraus resultienden elektrische Signal gelangt über die logische Schaltung 8 in die Zähl- und Auzeigevorrichtung 11.As described in connection with FIG. 4, the time elapsed until reaching a certain slope ratio the desired measurement result. The resulting The electrical signal reaches the counting and display device via the logic circuit 8 11.

Claims

A n p r e c h e 1. Procedure for determining time criteria in an exponential process from an electrical analogous process Signal, characterized in that a) from this signal an identical one in his time course but delayed signal is derived, b) the voltage differences can be determined between these signals at any point in time in the signal course, c) a reference signal representing the time criterion is generated and that d) the size of the time criterion to be determined from the comparison of the reference signal voltage is determined with the values of the following signal voltage differences.

2. The method according to claim 1, characterized in that the production of the reference signal takes place in that a determined at a predetermined point in time Signal voltage difference in a predetermined maximum signal voltage that can be achieved Ratio is set.

8. The method according to claims 1 and 2, characterized in that that the time criterion to be determined is the half-life of the exponential Process is.

Method according to claims 1 and 2, characterized in that the time criterion to be determined the time constant # of the exponential Process is.

Method according to claims 1 and 4, characterized in that the time criterion to be determined is a time constant factor.

Method according to claim 1 to 5, characterized in that the dem exponential process analog electrical signal converted into a digital one and the voltage differences determined over the entire signal period with the from the first time segment generated reference signal can be compared digitally.

7. The method according to claims 1 to 5, characterized in that <1a13 (lie voltage difference over the entire signal period during the specified time segments continuously determined analogously and with that during the first time segment generated reference signal can be compared analogously.

Process according to claims 1 to 7, characterized in that by forming quotas from the values of the determined voltage differences deviations in the exponential process or changes in its time behavior to be established.

Circuit arrangement for carrying out the method according to the claims 1 to 8, characterized in that a difference generator (1) with one in front of his Inputs (1b) are located <leii delay module (2; 13, 5) is provided a voltage difference at any point in time from the signal supplied to it directly or with a delay finds that the difference generator (1) a comparison level (3) follows, which are the signal voltage differences determined by the difference calculator compares with a reference voltage representing the time criterion, and that the comparison stage (3) is followed by a logic switching stage 88) that consists of the signal supplied by (ler comparison stage (3) when the voltage is equal) the the required size of the time criterion is determined.

10. Circuit arrangement according to claim 9, characterized in that for generating the reference voltage representing the time criterion in a power branch before the pre-adjustment stage (3) means (6, 7; 9, 10) are arranged, which one to a predetermined point in time by the difference generator (1) determined voltage difference take over and in a predetermined ratio to the achievable maximum signal voltage set.

11. Circuit arrangement according to claim 10, characterized in that that the means generating the reference voltage has a memory element (4), one of these Include control stage (5) and voltage-dividing modules (6, 7).

12.Schaltung arrangement according to claim 11, characterized in that the control stage (5) determines the point in time at which the size of the time criterion determining Spasnnungsdifferenz is taken over in the storage element (4).

13. Circuit arrangement according to claim 11, characterized in that that the voltage-dividing components are resistors (6, 7).

14. Circuit arrangement according to claims 11 and 13, characterized in that that the resistances (6, 7) are in a ratio of 1: 1.

15. Circuit arrangement according to claims 11 and 13, thereby characterized in that the resistors (6, 7) form a ratio not equal to 1: 1.

16. Scanning arrangement according to claim 11, characterized in that that the voltage-dividing components are formed by a division stage (9) and the divisor can be freely selected in this by means of a selection circuit (10).

17. Circuit arrangement according to claim 9, characterized in that before the two inputs (1a, 1b) of the difference generator (1) storage elements (12, 13) are arranged, the signal which is analogous to the exponential process controlled by <los' control stage (5) and gradually and against each other in time moved to the difference generator (1).

18. Circuit arrangement according to claim 9, characterized in that arranged in front of the two inputs (1a, 1b) of the difference generator 1) converter 15, 16) that convert the analog signal iii ciii digital and that of the control stage (5) the digitized signals are controlled and delayed in time to the difference calculator (1) feed.