DE2909863A1 - Parallel iterative A=D converter - acts as monolithic integrated circuit and has comparators coupled to specified resistance networks needing less components than usual - Google Patents
Parallel iterative A=D converter - acts as monolithic integrated circuit and has comparators coupled to specified resistance networks needing less components than usualInfo
- Publication number
- DE2909863A1 DE2909863A1 DE19792909863 DE2909863A DE2909863A1 DE 2909863 A1 DE2909863 A1 DE 2909863A1 DE 19792909863 DE19792909863 DE 19792909863 DE 2909863 A DE2909863 A DE 2909863A DE 2909863 A1 DE2909863 A1 DE 2909863A1
- Authority
- DE
- Germany
- Prior art keywords
- comparators
- signal
- input
- network
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Abstract
Description
Analog-Di gitalwandlerAnalog to digital converter
Die Erfindung betrifft einen Analog-Digitalwandler mit n einander gleichen Komparatoren, deren Signaleingänge gleichzeitig durch das umzuwandelnde Analogsignal.beaufschlagt sind und deren Referenzeingänge jeweils an einer festen Vergleichsspannung liegen, die den einzelnen Referenzeingängen über unterschiedlich bemessene Vorwiderstände von dem an einem festen Betriebspotential liegenden Versorgungseingang und einem gemeinsamen Bezugspotential derart geliefert wird, daß die einzelnen Komparatoren auf unterschiedliche Vergleichsspannungswerte Uv eingestellt sind.The invention relates to an analog-to-digital converter with n one another same comparators, whose signal inputs are simultaneously transmitted by the to be converted Analogsignal.beaufschlagt and their reference inputs each to a fixed Comparison voltage are different for the individual reference inputs measured series resistances from the supply input connected to a fixed operating potential and a common reference potential is supplied in such a way that the individual comparators are set to different reference voltage values Uv.
Ein solcher Analog-Digitalwandler ist zum Beispiel in n Nachrichtentechn. Zeitung 29 (1976), Heft 7, Seiten 535 bis 537 beschrieben. Er gehört zur Klasse der sogenannten Parallel-Analog-Digitalwandler, welche die Eigenschaft haben, daß die einzelnen Bits des digitalisierten Signals gleichzeitig an Je einem Ausgang des A/D-Wandlers erscheinen.Such an analog-to-digital converter is, for example, in n communications technology. Zeitung 29 (1976), No. 7, pages 535 to 537. He belongs to the class the so-called parallel-analog-digital converter, which have the property that the individual bits of the digitized signal at one output each at the same time of the A / D converter appear.
Nun ist mit der fortschreitenden Automatisierung und durch den Einsatz von Mikroprozessoren in allen Bereichen der Elektronik die Digitalisierung von analogen Signalen von großer Bedeutung, wobei die Digitalisierung bekanntlich auf unterschiedliche Weisen erfolgen kann.Now with the advancement of automation and through use of microprocessors in all areas of electronics the digitization of analog ones Signals of great importance, the digitization being known to have different Ways can be done.
Entscheidend für das anzuwendende Digitalisierungsverfahren ist vor allem die anzuwendende Wortbreite sowie die Konversionsgeschwindigkeit. Sie entscheiden außerdem für die anzuwendende Technologie und den Aufwand. Die im vorliegenden Falle zuständige Gruppe der auf Grundlage des parallel iterativen Wandlungsverfahrens arbeitenden A/D-Wandler sind darauf ausgerichtet, angestrebte Wortbreiten mit hoher Geschwindigkeit bei der Umwandlung zu erreichen.The decisive factor for the digitization process to be used is before especially the word length to be used and the conversion speed. You decide also for the technology to be used and the effort involved. In the present case Responsible group based on the parallel iterative conversion process working A / D converters are geared towards the desired word widths with high To achieve conversion speed.
Nun hat man bei den bekannten, nach dem iterativen Parallelverfahren arbeitenden A/D-Wandlern einen beträchtlichen schaltungstechnischen Aufwand, der sich auch beim Betrieb des Wandlers sowohl in bezug auf die Geschwindigkeit als auch in bezug in Frequenz- und Laufzeitproblemen, und zwar nicht nur der Konversionsfrequenz, sondern auch der Wortbreiten, vor allem bei höheren Wandlungsgeschwindigkeiten störend bemerkbar macht.Now you have the known, iterative parallel method working A / D converters a considerable circuitry expense, the when operating the converter both in terms of speed as also with regard to frequency and runtime problems, and not just the conversion frequency, but also the word widths, especially annoying at higher conversion speeds makes noticeable.
Es ist deshalb Aufgabe der Erfindung, einen A/D-Wandler der eingangs definierten Art anzugeben, der-nach dem parallel iterativen Verfahren arbeitet, der in wirtschaftlicher Technologie, insbesondere in monolithisch integrierter Halbleitertechnik, realisierbar ist und der angestrebte Wortbreiten mit hoher Wandlungsgeschwindigkeit vereint und der vor allem mit einem im Vergleich zu den bekannten parallel iterativ arbeitenden A/D-Wandlern mit einem merklich reduzierten schaltungstechnischen Aufwand zum Ziele kommt.It is therefore the object of the invention to provide an A / D converter of the initially mentioned Specify a defined type that works according to the parallel iterative process, in economic technology, especially in monolithically integrated semiconductor technology, is feasible and the desired word width with high conversion speed united and above all with a parallel iterative compared to the known working A / D converters with a noticeably reduced circuit complexity gets to the goal.
Erfindungsgemäß wird hierzu der eingangs definierte Analog-Digitalwandler derart ausgestaltet, daß das Analogsignal an die Signaleingänge der einzelnen Komparatoren über unterschiedlich bemessene Vorwiderstände zugefUhrt ist und daß die Vorwiderstände Bestandteile eines gemeinsamen Widerstands-Netzwerks bilden, das in den einzelnen Jeweils einem der Komparatoren zugeordneten Knoten durch das gemeinsame Betriebspotential der Anordnung beaufschlagt ist.According to the invention, the analog-digital converter defined at the beginning is used for this purpose designed in such a way that the analog signal is sent to the signal inputs of the individual comparators is supplied via differently dimensioned series resistors and that the series resistors Form components of a common resistance network, which in the individual Each node assigned to one of the comparators by the common operating potential the arrangement is applied.
Wie bei den üblichen Parallel-Iterativ-A/D-Wandlern geht die Erfindung von einer Anzahl von Komparatoren aus, die bezüglich dem das zu verarbeitende Analogsignal liefernden Eingang parallel zueinander liegen. Jedoch eröffnet die Erfindung die Möglichkeit, das Analogsignal den einzelnen Komparatoren gewichtet nach Maßgabe der Dualstellenwertigkeit des von dem betreffenden Komparator gelieferten Bits des umgewandelten Signals zuzuführen, wodurch die von der Erfindung geleisteten und im folgenden näher zu beschreibenden Vorteile wesentlich mitbedingt sind.The invention works as with the usual parallel-iterative A / D converters from a number of comparators related to the analog signal to be processed supplying input are parallel to each other. However, the invention opens the Possibility of the analog signal of the individual comparators weighted according to the specifications the binary digit value of the bit des supplied by the relevant comparator to feed converted signal, whereby the achieved by the invention and Advantages to be described in more detail below are essential.
Die Erfindung wird nun an Hand der in der Zeichnung dargestellten Ausgestaltung eines 4 Bit-A/D-Wandlers gemäß der Erfindung, und zwar unter Verallgemeinerung auf den Fall eines n-Bit-Wandlers näher beschrieben.The invention will now be illustrated with reference to the drawings Embodiment of a 4-bit A / D converter according to the invention, namely with generalization described in more detail in the case of an n-bit converter.
Für einen n-Bit-Wandler sind n einander gleiche Komparatoren Et.vorgesehen, die bevorzugt als Differenzverstärker ausgebildet sind. Es wird ferner angenommen, daß n die höchste Bitwertigkeit und die Zahl 1 die niedrigste Bitwertigkeit des von dem A/D-Wandler jeweils gelieferten Digitalsignals bedeutet. Dann bedeutet für die vor liegende Betrachtung der an dem Bezugszeichen eines Schaltungsteils, zum Beispiel eines Komparators oder ei- nes Widerstands angefügt Index "v", daß der etrefende Schaltungsteil der Erarbeitung der v-wertigen Bitstelle des Digitalergebnisses gewidmet ist. Zu bemerken ist außerdem, daß der A/D-Wandler nach dem Dualsystem arbeitet, wenn die im weiteren Verlauf angegebenen Bemessungen für die Widerstände des Netzwerks NW angewendet werden.For an n-bit converter, n identical comparators Et. Are provided, which are preferably designed as differential amplifiers. It is also assumed that n has the highest bit weight and the number 1 the lowest bit weight of the means the digital signal supplied by the A / D converter. Then means for the existing consideration of the reference number of a circuit part, for Example of a comparator or a nes resistance attached index "v" means that the relevant circuit part of the development of the v-valued bit position of the Dedicated to the digital result. It should also be noted that the A / D converter is after the dual system works if the dimensions given below for the resistances of the network NW are applied.
Zufolge den soeben gebrachten Bemerkungen ist der das höchstwertige Bit liefernde Komparator mit Kn und der das niederwertigste Bit liefernde Komparator mit K1 bezeichnet. Bei dem in der Zeichnung dargestellten Fall hat man n n 4 und somit die Komparatoren K1, K2, K3 und K4, von denen K4 das höchstwertigste, K3 das zweithöchstwertige, K2 das dritthöchstwertige und K1 das niederwertigste Bit liefert.According to the remarks just made, this is the most valuable Bit supplying comparator with Kn and the comparator supplying the least significant bit denoted by K1. In the case shown in the drawing, n n 4 and thus the comparators K1, K2, K3 and K4, of which K4 the most significant, K3 the second most significant, K2 the third most significant and K1 the least significant bit.
Den Signalausgängen der Komparatoren Kv ist Jeweils ein Signalausgang Ay der Gesamtanlage zugeordnet, der mit dem Ausgang des Komparators Kv unmittelbar verbunden ist. Der Signaleingang des einzelnen Komparators Kv ist mit "sn, der Referenzeingang mit "t" bezeichnet. Der Referenzeingang t des Jeweiligen Komparators Kv ist an den Spannungsteilerpunkt eines dem betreffenden Komparator Kv individuell zugeordneten Spannungsteilers Stv gelegt, der einerseits durch das gemeinsame Betriebspotential der Anlage, also durch den Versorgungseingang VE, andererseits durch das an Masse liegende gemeinsame Bezugspotential beaufschlagt ist, so daß Jeder der Spannungsteiler Stv durch die gemeinsame Betriebsspannung U beaufschlagt ist.The signal outputs of the comparators Kv each have a signal output Ay assigned to the overall system, which is directly connected to the output of the comparator Kv connected is. The signal input of the individual comparator Kv is "sn", the reference input denoted by "t". The reference input t of the respective comparator Kv is connected to the Voltage divider point of an individually assigned to the relevant comparator Kv Voltage divider Stv placed on the one hand by the common operating potential of the system, i.e. through the supply input VE, on the other hand through the to ground lying common reference potential is applied, so that each of the voltage dividers Stv is acted upon by the common operating voltage U.
Die Spannungsteiler Stv sind nun so eingestellt, daß am Referenzeingang t des v-ten Komparators Kv sich ein Betriebspotential Uv gemäß (1) Uv = o . 22(V - n) (v zu n) einstellt. In dem in der Figur dargestellten Ausführungsbeispiel hat man n = 4 und gemäß (1) die Werte U1 = Um/642 U2 = Um/16, U3 = Uo/4 und U4 = U0. Die gemäß (1) angegebene Wichtung der Referenzspannungen gilt für den Fall, daß der Analog-Digitalwandler im Dualsystem arbeitet. Eine Umstellung auf andere Zahlensysteme ist ohne weiteres möglich.The voltage dividers Stv are now set so that at the reference input t of the v-th comparator Kv an operating potential Uv according to (1) Uv = o. 22 (V - n) (v to n) adjusts. In the embodiment shown in the figure, has one n = 4 and according to (1) the values U1 = Um / 642 U2 = Um / 16, U3 = Uo / 4 and U4 = U0. The weighting of the reference voltages given according to (1) applies in the event that the analog-digital converter works in a dual system. A change to other number systems is easily possible.
Zu bemerken ist noch, daß die Referenzeingänge t mit dem Ausgang des Jeweiligen Komparators Kv über einen Widerstand rvverbunden sind, die mit den noch zu erwähnenden Widerständen Rv einen Spannungsteiler bilden, der zwischen dem Referenzeingang t und dem Signaleingang s des betreffenden Komparators Kv liegt und dessen Aufgabe und Wirkung weiter unten noch näher dargelegt wird. Zu bemerken ist außerdem, daß die gestaffelten und gewichteten Referenzspannungen auch auf andere Weise, zum Beispiel mittels eines aus n in Serie liegenden Widerständen gebildeten Spannungsteilers erzeugt werden könnten.It should also be noted that the reference inputs t with the output of the The respective comparator Kv are connected via a resistor, which is connected to the still to be mentioned resistors Rv form a voltage divider between the reference input t and the signal input s of the relevant comparator Kv and its task and effect is set out in more detail below. It should also be noted that the staggered and weighted reference voltages also in other ways, for example by means of a voltage divider formed from n series resistors could be generated.
Allerdings wäre eine solche Lösung wegen der Bemessung der dann erforderlichen Widerstände ungleich schwieriger als die angegebene Lösung.However, such a solution would then be required because of the dimensioning Resistances much more difficult than the given solution.
Das zu verarbeitende Analogsignal wird dem A/D-Wandler über einen Signaleingang E und Masse zugeführt. Es gelangt - vorzugsweise über einen Analogverstärker AV -an einen Vorwiderstand Rns der zugleich den Vorwider- stand für den Signaleingang s des ersten Komparators und den Eingangswiderstand des besagten Netzwerks NW bildet.The analog signal to be processed is sent to the A / D converter via a Signal input E and ground supplied. It arrives - preferably via an analog amplifier AV - to a series resistor Rns which also has the series resistor was standing for the signal input s of the first comparator and the input resistance of said Network NW forms.
Der zwischen dem Ausgang des Verstärkers AV und dem Signaleingang s des Komparators Kv liegende Gesamtwiderstand Rv setzt sich additiv aus dem entsprechenden Gesamtwiderstand Rv zum Signaleingang des der nächsthöheren Bitwertigkeit zugeordneten Komparators +1 und einem weiteren Widerstand ç zusammen. Dieser weitere Widerstand entfällt nur im Falle v = n, also im Falle des der höchsten Bitwertigkeit zugeordneten Komparators, also des Komparators Kn Demzufolge ist der Signaleingang E beziehungsweise der Ausgang des Vorverstärkers AV über die Serienschaltung von (n+1-v) Widerständen, nämlich den Widerständen Rn 1 Rn2 "', mit dem Signaleingang s des der v-ten Bitstellenwertigkeit zugeordneten Komparators Kv verbunden. Dabei ist durch den vom Signaleingang E abgewandten Anschluß der einzelnen Widerstände Rv der dem betreffenden Komparator Kv zugeordnete Knoten kv des Widerstands-Netzwerks NW gegeben, der über Je einen Versorgungswiderstand RVv mit dem das Betriebspotential liefernden Versorgungseingang VE der Schaltung verbunden ist. Außerdem ist Jeder der Knoten kv über Je einen Widerstand beziehungsweise eine Widerstandsgruppe Rv mit dem Signalausgang des jeweils zugehörigen Komparators Kv verbunden.The one between the output of the amplifier AV and the signal input s of the comparator Kv lying total resistance Rv is made up additively from the corresponding Total resistance Rv to the signal input of the one assigned to the next higher bit value Comparator +1 and another resistor ç together. This further resistance only omitted in the case v = n, that is, in the case of the one assigned to the highest bit value Comparator, that is to say the comparator Kn. Accordingly, the signal input is E or the output of the preamplifier AV via the series connection of (n + 1-v) resistors, namely the resistors Rn 1 Rn2 "', with the signal input s of the v-th bit significance associated comparator Kv connected. It is turned away from the signal input E by the Connection of the individual resistors Rv to that assigned to the relevant comparator Kv Given node kv of the resistance network NW, which has a supply resistor each RVv with the supply input VE of the circuit which supplies the operating potential connected is. In addition, each of the nodes kv is each a resistor respectively a resistor group Rv with the signal output of the respective associated comparator Kv connected.
Aus einem bei der Beschreibung der Wirkung-der Anordnung noch darzulegenden Grunde ist der den Ausgang des der höchsten Bitstellenwertigkeit n zugeordneten Komparator Kn mit einem Einzelwiderstand Rn an den zugehörigen Knoten kn und damit an den Signaleingang s des Komparators Kn gelegt, während im Falle v < n die entsprechenden Wi- derstände Rv in zwei hintereinander geschaltete Teilwiderstände # und # unterteilt sind. Zwischen diesen beiden Teilwiderständen # und # ist jeweils eine Abzweigungsstelle vorgesehen, welche über einen dritten Widerstand # an Masse und damit an das gemeinsame Bezugspotential gelegt ist. Diese Widerstände Rv sind also sogenannte T-Glieder. Diese T-Glieder haben die Aufgabe, die Gewichtung in den Knotenpunkten kv gemäß den Anforderungen iv = io . 2²(v-n) zu gewährleisten, wobei ist. Gleichzeitig ist Jedoch zu berücksichtigen, daß die * Impedanzen der T-Glieder Rv aus der Sicht der Knoten punkte k den jeweiligen Werten RVv (das heißt: RV4 = R4*; RV3 = R3*; RV2 = R2*; RV1 = R1*) gleichkommen.For a reason to be explained in the description of the effect of the arrangement, the output of the comparator Kn assigned to the highest bit value n is connected with an individual resistor Rn to the associated node kn and thus to the signal input s of the comparator Kn, while in the case v < n the corresponding resistances Rv are divided into two series-connected partial resistances # and #. Between these two partial resistances # and # a branch point is provided, which is connected to ground and thus to the common reference potential via a third resistor #. These resistors Rv are so-called T-links. These T-links have the task of the weighting in the nodes kv according to the requirements iv = io. 2² (vn) to ensure, whereby is. At the same time, however, it must be taken into account that the * impedances of the T-members Rv from the point of view of the node points k correspond to the respective values RVv (i.e.: RV4 = R4 *; RV3 = R3 *; RV2 = R2 *; RV1 = R1 *) equal.
Lediglich das Teilverhältnis der Widerstände #, #, # bestimmt die Stromgewichtung iv. Dieser Anforderung kann man durch den Einsatz der T-Glieder und deren Bemessung entgegenkommen.Only the partial ratio of the resistances #, #, # determines the Current weighting iv. This requirement can be met by using the T-links and their dimensioning.
Ersichtlich ist der Widerstand R mit dem zwischen dem n Ausgang des Signaleingangsverstärkers AV und dem Signaleingang s des der höchsten Bitwertigkeit n zugeordneten Komparators Kn liegenden Widerstand Rn identisch.The resistance R with that between the n output of the can be seen Signal input amplifier AV and the signal input s of the highest bit value n associated comparator Kn lying resistor Rn identical.
Hinsichtlich der Bemessung der Widerstände Rv, Rv* und RVv ist darauf zu achten, daß auch das an den einzelnen Signaleingängen s der Komparatoren Kv anhängige Signalpotential 5v in gleicher Weise wie das Referenzpotential Uv gewichtet ist. Soll der Wandler im Dualsystem arbeiten, so soll sich das am Signaleingang s des der v-ten Dualstellenwertigkeit zugeordneten Komparators Kv anhängige Signalpotential 9 gemäß der Beziehung (2) 5v = S0 22(v-n) (v < n) bestimmen. Am einfachsten erreicht man dies, wenn mandie das Widerstandsnetzwerk bildenden Widerstände wie folgt bemißt: a) höchstens mit Ausnahme des dem Eingangswiderstand Rn zwischen dem Ausgang des Signaleingangsverstärkers AV und dem Signaleingang s des der höchsten Bitstellenwertigkeit n zugeordneten Komparators Kn liegenden Gesamtwiderstands Rn sind die Widerstände Rv gleichbemessen.With regard to the dimensioning of the resistances Rv, Rv * and RVv it is important care must be taken to ensure that the signal pending on the individual signal inputs s of the comparators Kv Signal potential 5v is weighted in the same way as the reference potential Uv. If the converter is to work in a dual system, this should be at the signal input s of the the v-th binary value associated comparator Kv pending Determine the signal potential 9 according to the relationship (2) 5v = S0 22 (v-n) (v <n). The easiest way to achieve this is to form the resistor network Resistances measured as follows: a) at most with the exception of the input resistance Rn between the output of the signal input amplifier AV and the signal input s the total resistance of the comparator Kn assigned to the highest bit significance n Rn, the resistances Rv are of the same dimension.
b) mit Ausnahme des der niedrigsten Bitwertigkeit 1 zugeordneten Komparators K1 sind alle Komparatoren Kv mit dem ihnen Jeweils zugeordneten Knoten kv des Netzwerks NW über einen Widerstand Rv* verbunden, der durch die Beziehung * (3) Rv 4 R gegeben ist, während im Falle v = 1 statt dessen (3*) Rv = 2 Rv gelten muß.b) with the exception of the comparator assigned to the lowest bit value 1 K1 are all comparators Kv with the node kv of the network assigned to them in each case NW connected through a resistor Rv * given by the relationship * (3) Rv 4 R is, while in the case v = 1 instead (3 *) Rv = 2 Rv must apply.
c) In analoger Weise zu b) bestimmen sich auch die Versorgungswiderstände RVV, mit denen die Knoten kv an den Versorgungseingang VE gelegt sind. Auch hier ist wieder zwischen dem Fall v - 1 und den übrigen Fällen zu unterscheiden. Somit hat man (4) RV = 4 Rv für v> 1 und (5) RV = 2 Rv für v = 1.c) The supply resistances are also determined in a manner analogous to b) RVV, with which the nodes kv are connected to the supply input VE. Here too is again to distinguish between case v-1 and the other cases. Thus one has (4) RV = 4 Rv for v> 1 and (5) RV = 2 Rv for v = 1.
Schließlich ist noch zu bemerken, daß das am Knoten kl anhängige Analogpotential S1 zur Steuerung eines weiteren, nach einem beliebigen Prinzip aufgebauten Analog-Digitalwandlers ADW dienen kann.Finally it should be noted that the analog potential attached to the node kl S1 for controlling a further analog-digital converter constructed according to any principle ADW can serve.
Hinsichtlich der Wirkungsweise der nun völlig schaltungstechnisch dargestellten Anlage gemäß der Erfindung ist nun folgendes festzustellen: Aus dem Bestreben heraus, einen iterativen A/D-Wandler mit gegenüber den bekannten Anlagen dieser Art verkUrzter Konversionszeit zu schaffen, ist die beschriebene Schaltung besonders geeignet. Den Kern des Wandlers bildet ein modifiziertes Widerstands-Netzwerk NW, das so geschaltet ist, daß bei einem Nullsignal am Signaleingang E alle Knotenpunkte kv auf Nuilpotential zu liegen kommen. Die Potentiale S der Knotenpunkte kv werden von Je einem Komparator K überwacht, die einer Spannungstreppe Uv = U0 22(v n) folgen können, wobei v = 1, 2, 3, ... n die Anzahl der Stufen bedeutet und U1 die kleinste Spannungseinheit, Un (im Beispiel gemäß Figur die Spannung U4) die größte Spannungseinheit ist. Ein gleiches Verhalten zeigt auch die an den Signaleingängen s der einzelnen Komparatoren Kv liegende Signalspannung Sv. Demzufolge sinkt die Wertigkeit der Knotenpunkte kv mit wachsender Entfernung vom Signaleingang E, so daß sich das Signal stufenweise - entsprechend den Teilverhältnissen des Netzwerks NW - aufteilt. Entsprechend der angegebenen Dimensionierungen wird die Wertigkeit der an den Ausgängen der Komparatoren Kv anfallenden Signale von Komparator zu Komparator binär abgestuft.With regard to the mode of operation of the now completely circuitry illustrated system according to the invention is now the following: From the Endeavor to use an iterative A / D converter compared to the known systems To create this kind of shortened conversion time is the described circuit particularly suitable. A modified resistor network forms the core of the converter NW, which is connected so that with a zero signal at the signal input E all nodes kv come to rest on the zero potential. The potentials S of the nodes are kv each monitored by a comparator K, which follow a voltage staircase Uv = U0 22 (v n) where v = 1, 2, 3, ... n is the number of levels and U1 is the smallest Voltage unit, Un (in the example according to the figure the voltage U4) is the largest voltage unit is. The behavior at the signal inputs s of the individual also shows the same behavior Comparators Kv lying signal voltage Sv. As a result, the value of the Nodes kv with increasing distance from the signal input E, so that the signal gradually - according to the partial ratios of the network NW - divides. The valency is based on the specified dimensions of the signals from comparator to comparator occurring at the outputs of the comparators Kv binary graded.
Demzufolge entsteht das die höchste Dualstellenwertigkeit aufweisende Bit an dem dem Signaleingang E am nächsten liegenden Komparator K Ersichtlich ist für das Ansprechen des A/D-Wandlers ein Mindestpotential, nämlich ein das Referenzpotential U1 für den der niederwertigsten Bitstelle überschreitendes und damit zu einem Signal am Ausgang des der Bitwertigkeit v = 1 zugeordneten Komparators führendes Potential S1 erforderlich, was zu einer durch die Dimensionierung des zu verarbeitenden Signals am Ausgang des Eingangsverstärkers - oder gegebenenfalls auch eines an geeigneter Stelle (zum Beispiel unmittelbar - vom Eingang E her gesehen - hinter einem der Knoten kv des Netzwerks NW) vorgesehenen -Zwischenverstärkers ohne besonderen Aufwand erreichen läßt.As a result, the one with the highest dual significance arises Bit at the comparator K closest to the signal input E can be seen a minimum potential for the response of the A / D converter, namely a reference potential U1 for that which exceeds the least significant bit position and thus becomes a signal leading potential at the output of the comparator assigned to the bit value v = 1 S1 is required, which is due to the dimensioning of the signal to be processed at the output of the input amplifier - or possibly one at a suitable one Position (for example immediately - seen from entrance E - behind one of the Node kv of the network NW) provided repeater without any special effort can achieve.
Verzichtet man auf einen solchen Zwischenverstärker, so sind, da das Referenzsignal von Stufe zu Stufe Jeweils mit dem Viererfaktor sinkt, die Grenzen der Komparatoren Kv bald erreicht, so daß es schwierig ist, ohne wenigstens einen solchen Zwischenverstärker die Anlage auf mehr als 6 Bit-Perioden auszugestalten. Andererseits bedeutet aber bei Realisierung der Anlage in monolithisch integrierter Halbleitertechnik die Unterbrechung der Kette der hintereinandergeschalteten Widerstände R an v einer oder mehreren Stellen durch einen dem Vorverstärker AV entsprechenden Zwischenwiderstand, abgesehen von dem geringfügigen zusätzlichen Bedarf an Chip-Fläche, keinen erhöhten Aufwand, weil die Verstärker der Anlage simultan hergestellt werden können.If you do without such a repeater, there are Reference signal from stage to stage Each time with the quadruple factor decreases, the limits the comparators reached Kv soon, so it is difficult without at least one such an intermediate amplifier to design the system on more than 6 bit periods. On the other hand, however, when the system is implemented in a monolithically integrated manner Semiconductor technology breaks the chain of resistors connected in series R at v one or more places by one corresponding to the preamplifier AV Intermediate resistor, apart from the slight additional chip area requirement, no increased effort, because the amplifiers of the system are produced simultaneously can.
Zu bemerken ist noch, daß im Falle der Anwendung einer Signalauffrischung durch einen solchen Zwischenverstärker diese Signalauffrischung auch bei der Bemessung der Referenzspannungen U mit berücksichtigt werden müssen, v damit keine Verfälschung des Ausgangssignals eintritt.It should also be noted that in the case of applying a signal refresh with such an intermediate amplifier, this signal is also refreshed during the dimensioning the reference voltages U must also be taken into account so that v no falsification of the output signal occurs.
Um ein Flackern der Komparatoren Ev infolge der Potentialreduktion zu verhindern, ist eine positive Rückkopplung der einzelnen Komparatoren Kv über die Widerstände rv vorgesehen. Diese Rückkopplungswiderstände rv sind so abgestimmt, daß am Referenzeingang t der einzelnen Komparatoren Kv sich eine die Biterkennung ermöglichende Hysterese einstellt und damit eine Stabilisierung im Schaltverhalten gewährleistet ist.To a flickering of the comparators Ev as a result of the potential reduction a positive feedback of the individual comparators Kv is to be prevented the resistors rv provided. These feedback resistors rv are matched so that that at the reference input t of the individual comparators Kv there is a bit recognition setting the enabling hysteresis and thus stabilizing the switching behavior is guaranteed.
Beispielsweise werden die Rückkopplungswiderstände ri so bemessen, daß sie zusammen mit den Teiler-Widerständen r ia und rib das Referenzpotential Uv zu den Referenzeingängen t bilden. Nach einer Biterkennung muß am Komparatoreingang t ein Potentialgefälle in der Größe der Jeweiligen Referenzspannung entstehen. Dies wird durch die Rückkopplungswi derstände ri sowie der Teiler-Widerstände ria, rib und der Sprungpotentiale Ukv ermöglicht.For example, the feedback resistances ri are dimensioned in such a way that that they, together with the divider resistances r ia and rib, represent the reference potential Uv to form the reference inputs t. After a bit recognition, at the comparator input t creates a potential gradient equal to the respective reference voltage. this is through the Rückkopplungswi resistors ri and the divider resistors ria, rib and the jump potentials Ukv.
Der Eingangswiderstand des Netzwerks NW, also der Widerstand RnP ist zum Beispiel auf 500 Ohm eingestellt. Er ist mit der Impedanz des Netzwerks NW identisch und ergänzt dieses somit zu einer Potentialwaage. Der Ausgang des Netzwerks NW also der Knoten k1 kann zusammen mit dem Bezugspotential zur Steuerung eines weiteren A/D-Wandlers, insbesondere eines schnellen parallel A/D-Wandlers ADW - insbesondere auch der beschriebenen Art -verwendet werden. Hierzu wird ein Spannungsbetrag abge- griffen, der durch das Auflösevernlögen des nachgeschalteten Wandlers ADW - gegebenenfalls unter Vermittlung eines Zwischenverstärkers - abgestimmt wird.The input resistance of the network NW, i.e. the resistance RnP, is for example set to 500 ohms. It is identical to the impedance of the network NW and thus complements it to a potential balance. So the output of the network NW the node k1 can be used together with the reference potential to control a further A / D converter, in particular a fast parallel A / D converter ADW - in particular can also be used of the type described. For this purpose, a voltage amount is deducted grabbed, that caused by the resolution of the downstream converter ADW - if necessary with the mediation of a repeater - is tuned.
Die Konversionszeit des Wandlers setzt sich praktisch in allen Fällen aus den Konversionszeiten der einzelnen Komparatoren Kv und der Laufzeit des Netzwerks zusammen.The conversion time of the converter is set in practically all cases from the conversion times of the individual comparators Kv and the runtime of the network together.
Aus diesem Grund ist es vorteilhaft, daß ein der Erfindung entsprechender A/D-Wandler ni.cht mehr Komparatoren erfordert, als es der Anzahl seiner Signalausgänge Av, also der Anzahl der Bitstellen des von ihm gelieferten Digitalsignals, entspricht. Dieser Vorteil macht sich auch in einem niedrigen schaltungstechnischen Aufwand auch dann noch bemerkbar, wenn im Netzwerk ein Zwischenverstärker vorgesehen ist, da eine die Wirkung eines solchen Zwischenverstärkers berücksichtigende Abstimmung der Referenzspannungen Uv Routinearbeit ist.For this reason, it is advantageous that a corresponding to the invention A / D converter does not require more comparators than the number of its signal outputs Av, i.e. the number of bit positions in the digital signal it delivers. This advantage is also reflected in the low circuit complexity noticeable even if a repeater is provided in the network, because a tuning that takes into account the effect of such a repeater the reference voltages Uv is routine work.
10 Patentansprüche 1 Figur L e e r s e i t e10 claims 1 figure L e r s e i t e
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792909863 DE2909863A1 (en) | 1979-03-13 | 1979-03-13 | Parallel iterative A=D converter - acts as monolithic integrated circuit and has comparators coupled to specified resistance networks needing less components than usual |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792909863 DE2909863A1 (en) | 1979-03-13 | 1979-03-13 | Parallel iterative A=D converter - acts as monolithic integrated circuit and has comparators coupled to specified resistance networks needing less components than usual |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2909863A1 true DE2909863A1 (en) | 1980-09-25 |
Family
ID=6065271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19792909863 Withdrawn DE2909863A1 (en) | 1979-03-13 | 1979-03-13 | Parallel iterative A=D converter - acts as monolithic integrated circuit and has comparators coupled to specified resistance networks needing less components than usual |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2909863A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3612693A1 (en) * | 1985-04-17 | 1986-10-30 | Mitsubishi Denki K.K., Tokio/Tokyo | DIGITAL-ANALOG CONVERTER |
-
1979
- 1979-03-13 DE DE19792909863 patent/DE2909863A1/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3612693A1 (en) * | 1985-04-17 | 1986-10-30 | Mitsubishi Denki K.K., Tokio/Tokyo | DIGITAL-ANALOG CONVERTER |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2315986C3 (en) | Digital-to-analog converter, especially for an iterative coder | |
| DE3613895C2 (en) | ||
| DE2719471A1 (en) | TWO-STAGE CAPACITIVE ANALOG-DIGITAL AND DIGITAL-ANALOG CONVERTER | |
| DE2820425A1 (en) | RANDOM NOISE GENERATOR AND STOCHASTIC CODING DEVICE INCLUDING SUCH A GENERATOR | |
| DE2654970B2 (en) | Keyboard coding circuit | |
| DE3643161A1 (en) | METHOD AND DEVICE FOR OFFSET VOLTAGE CORRECTION IN ANALOG / DIGITAL CONVERTER | |
| DE3205247C2 (en) | ||
| DE2602382C2 (en) | Series-parallel analog-to-digital converter device | |
| DE4320691C2 (en) | D / A converter | |
| DE1280297B (en) | Correction circuit for incorrect comparisons with an analog-digital converter | |
| DE2129383B2 (en) | PULSE CODE MODULATOR WITH BEND CHARACTERISTIC AMPLITUDE CONVERTER | |
| CH644233A5 (en) | Circuit for converting digital signals, especially pcm signals in these related analog signals, with an r-2r chain network. | |
| EP0151769B1 (en) | Integratable ad converter | |
| DE2909863A1 (en) | Parallel iterative A=D converter - acts as monolithic integrated circuit and has comparators coupled to specified resistance networks needing less components than usual | |
| EP0007677B1 (en) | Circuit for the supervision of the variation of the potentials on several lines | |
| DE1032321B (en) | Circuit for comparing two binary code numbers represented by electrical pulses | |
| DE3700987C2 (en) | Device for detecting an electrical voltage for processing in a microcomputer | |
| DE2741821C2 (en) | Level converter with complementary field effect transistors, especially CMOS-FET | |
| DE2009953C3 (en) | Pulse code modulator with buckling curve amplitude converter | |
| DE1910493B2 (en) | D=A converter for PCM signals - has input register and switched resistor network producing bipolar analog signals directly | |
| DE2411561C3 (en) | Digital-to-analog converter, in particular for an encoder that works according to the iterative method | |
| DE2830304A1 (en) | ECL compatible integrated circuit A=D converter - has identical comparators coupled in groups to multiple-input AND=gates | |
| DE2411553C3 (en) | Digital-to-analog converter, in particular for an encoder that works according to the iterative method | |
| DE2348961C3 (en) | Circuit arrangement for storing and storing signals in or from a memory, in particular a MOS memory | |
| DE1295631B (en) | Device for converting the amplitude of a changing analog signal into digital code combinations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |