DE2854001B1

DE2854001B1 - Process for sampling and regeneration of pulse duration modulated digital signals

Info

Publication number: DE2854001B1
Application number: DE19782854001
Authority: DE
Inventors: Peter Peschke; Alfons Dipl-Ing Rauth
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 1978-12-14
Filing date: 1978-12-14
Publication date: 1980-02-14
Also published as: DE2854001C2

Description

Anwendungsgebiet field of use

Die Erfindung betrifft ein Verfahren zur Abtastung und Regenerierung pulsdauermodulierter Signale in Datenübertragungsanlagen insbesondere mit Lichtwellenleitern, bestehend aus Empfangs- und Sendeeinrichtungen sowie Übertragungsstrecken, wobei die Empfangseinrichtungen die empfangenen Signale digital abtasten und entweder an eine nachgeschaltete Auswerteeinrichtung weiterleiten oder zur Regenerierung ihrer Signaldauer auf ihre ursprünglichen Festwerte neu vermaßen und der zugeordneten Sendeeinrichtung zuleiten, die diese Signale auf die weiterführenden Übertragungsstrecken aussendet, sowie eine Abtastregenerierschaltung zur Durchführung des Verfahrens. The invention relates to a method for scanning and regeneration pulse duration modulated signals in data transmission systems, especially with fiber optic cables, consisting of receiving and transmitting devices as well as transmission links, whereby the receiving devices digitally sample the received signals and either forward to a downstream evaluation device or for regeneration re-measure their signal duration to their original fixed values and the assigned Send transmission device that sends these signals to the further transmission links sends out, as well as a scan regeneration circuit for carrying out the method.

Zweck Bei Durchlaufen mehrerer Übertragungsstrecken einschließlich der zugeordneten Sende-/Empfangseinrichtungen müssen vor dem Weitersenden Störimpulse unterdrückt und die gedämpften und möglicherweise verzerrten Empfangssignale auf ihren ursprünglichen Festwert neu vermaßt werden, da Störimpulse nach mehrfacher Verstärkung möglicherweise als gültige Empfangssignale ausgewertet und in ihrer zeitlichen Dauer mehrfach verfälschte und/oder gedämpfte Empfangssignale benachbarten Digitalwerten zugeordnet würden. Purpose When traveling through several transmission links, including of the assigned transmitting / receiving devices must have interference pulses before they are sent on suppressed and the attenuated and possibly distorted received signals their original fixed value can be re-measured because interference pulses after multiple Gain may be evaluated as valid received signals and in their time duration multiple falsified and / or attenuated reception signals adjacent Would be assigned to digital values.

Stand der Technik Zur Abtastung serieller Impulsfolgen ist zunächst eine Taktrückgewinnung aus den empfangenen Signalen erforderlich. Bei synchroner Datenübertragung müssen dazu in bestimmten Abständen Synchronisierfolgen übertragen werden, die den mitlaufenden Generator -im allgemeinen eine PLL-Schaltung - auf die Sollfrequenz ziehen. Bei asynchroner Übertragung wird auf der Empfangsseite meist ein freilaufender Takt verwendet, dessen Frequenz mit der Sendefrequenz weitgehend übereinstimmt und mit dem die empfangenen Signale abgetastet werden. Für die Dauer einer abzutastenden Signalfolge (Zeichen bzw. Wörter) kann die Abtastfrequenz annähernd als konstant angenommen werden. State of the art To scan serial pulse trains, the first step is a clock recovery from the received signals is required. With synchronous For this purpose, data transmission must transmit synchronization sequences at certain intervals that the running generator - generally a PLL circuit - on pull the setpoint frequency. In the case of asynchronous transmission, on the receiving side usually a free-running clock is used, the frequency of which largely matches the transmission frequency matches and with which the received signals are sampled. For the duration of a signal sequence to be scanned (characters or words) can approximate the scanning frequency can be assumed to be constant.

Zur Abtastung pulsdauermodulierter Signale sind nach Hölzler/Holzwarth »Pulstechnik Bd. I«, Springer Verlag, 1975, S. 337, Verfahren bekannt, die den Ausgang eines freilaufenden Generators auftasten und die Länge der Impulse »auszählen«, oder nach Prokott »Modulation und Demodulation«, Elitera Verlag, 1978, S. 133, Verfahren, die die dauermodulierten Pulse mit einer geeigneten Kippschaltung in eine Sägezahnfolge umwandeln, deren Impulsspitzenwerte der Dauer des jeweiligen Impulses proportional sind. For sampling pulse duration modulated signals, see Hölzler / Holzwarth "Pulstechnik Bd. I", Springer Verlag, 1975, p. 337, method known that the output of a free-running generator and »count« the length of the impulses, or according to Prokott "Modulation and Demodulation", Elitera Verlag, 1978, p. 133, method, which the duration-modulated pulses with a suitable flip-flop switch in a sawtooth sequence convert whose pulse peak values are proportional to the duration of the respective pulse are.

Kritik des Standes der Technik Wendet man die obengenannten Verfahren auf digitale Pulsdauermodulation mit ternären Codes an, so ergibt sich im ersten Fall ein zusätzliches Digitalisierungsrauschen, da die empfangenen Impulse auf einen starren Takt aufsynchronisiert werden müssen und im zweiten Fall noch ein Entscheider nachgeschaltet werden muß, der die Amplitudenwerte des umgewandelten und/oder gedämpften und möglicherweise verzerrten Signals erkennt. Criticism of the Prior Art Applying the above methods on digital pulse duration modulation with ternary codes, so in the first In the case of additional digitization noise, since the received impulses on a rigid clock must be synchronized and in the second case a decision maker must be connected downstream of the amplitude values of the converted and / or attenuated and detects possibly distorted signal.

Störimpulse bis zu einer bestimmten. Breite werden nur dann unterdrückt und nicht als log. »O« ausgewertet, wenn in beiden Verfahren noch eine Entscheidungsschwelle für log. »O« eingeführt wird. Glitches up to a certain. Widths are only suppressed then and not as a lie. "O" evaluated if there is still a decision threshold in both procedures for log. "O" is introduced.

Aufgabe Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, das mit einfachen Mitteln digitale pulsdauermodulierte Signale abtastet, Störimpulse bis zu einer vorgebbaren Dauer unterdrückt, Regenerierung der möglicherweise zeitlich verfälschten und/oder gedämpften und möglicherweise verzerrten Signale und eine Taktrückgewinnung gestattet. OBJECT The invention is based on the object of specifying a method which scans digital pulse-duration-modulated signals with simple means, interference pulses Suppressed up to a predefinable duration, regeneration of the possibly timed falsified and / or attenuated and possibly distorted signals and a Clock recovery allowed.

Lösung Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß mit der Vorderflanke eines jeden Empfangssignals ein Taktgenerator angestoßen und sein Schwingungszustand für die Dauer des Empfangssignals aufrecht erhalten wird, wobei die Rückflanken der erzeugten Takte das Signal abtasten und - falls dieses Signal länger als die aktive Phase dauert - diesen Zustand in einem Zustandsspeicher speichern, dieser gespeicherte Zustand das Schwingen des Taktgenerators gleichfalls aufrecht erhält, bei Verschwinden des gedämpften und möglicherweise verzerrten Empfangssignals mit der Rückflanke des gerade laufenden Taktes diesen Zustandsspeicher gelöscht und damit der Taktgenerator in der inaktiven Taktphase stillgesetzt wird, und daß der Inhalt dieses Zustandsspeichers das abgetastete und neu auf seinen ursprünglichen Festwert vermaßte Signal darstellt, das gegenüber dem eigentlichen Empfangssignal um die Dauer der ersten aktiven Taktphase verschoben ist (F i g. 1 und F i g. 2). Solution This object is achieved according to the invention in that with the leading edge of each received signal will trigger a clock generator Oscillation state is maintained for the duration of the received signal, wherein the trailing edges of the generated clocks sample the signal and - if this signal longer than the active phase lasts - save this state in a state memory, this stored state also maintains the oscillation of the clock generator received, when the attenuated and possibly distorted reception signal disappears this status memory is deleted with the trailing edge of the clock currently running and so that the clock generator is stopped in the inactive clock phase, and that the content of this state memory is the scanned and new to its original Represents a fixed-value measured signal that is opposite to the actual received signal is shifted by the duration of the first active clock phase (FIG. 1 and FIG. 2).

Weitere Ausgestaltung der Erfindung Um in einer Empfangseinrichtung die Binärwerte der gedämpften und möglicherweise verzerrten Empfangssignale abtasten und in ein Schieberegister zur Weitergabe an diese nachgeordnete Auswerteeinheit eintragen zu können, werden bei gesetztem Zustandsspeicher ZSP1 mit der Rückflanke (4) des zweiten Taktes ein Zustandsspeicher ZSP2 gesetzt, bei nicht vorhandenem Empfangssignal ES Zustandsspeicher ZSP, gelöscht und mit der Rückflanke (4) des dritten Taktes bei gelöschtem Zustandsspeicher ZSPI Zustandsspeicher ZSP2 gelöscht, so daß der Ausgang des Zustandsspeichers ZSP2 direkt als Schiebe-/Abtastsignal der Empfangssignale ES verwendet werden kann (F i g. 5). Further embodiment of the invention To in a receiving device sample the binary values of the attenuated and possibly distorted received signals and in a shift register for forwarding to this downstream evaluation unit to be able to be entered are with the set status memory ZSP1 with the trailing edge (4) of the second cycle a status memory ZSP2 is set, if it is not available Received signal ES status memory ZSP, deleted and with the trailing edge (4) of the third cycle with deleted status memory ZSPI status memory ZSP2 deleted, so that the output of the state memory ZSP2 directly as a shift / scanning signal of the Received signals ES can be used (F i g. 5).

Erzielbare Vorteile Die erzielbaren Vorteile der Erfindung bestehen insbesondere darin, daß das Verfahren zur Abtastung und Regenerierung sowohl für synchrone als auch für asynchrone Datenübertragung verwendbar ist, da die Abtastfrequenz nur innerhalb einer Bitzeit annähernd konstant zu sein braucht, daß das Verfahren Störimpulse bis zur halben Dauer der kürzesten Digitalwerte unterdrückt, gedämpfte und/oder verzerrte Signale innerhalb einer halben Periodendauer dem ursprünglichen Festwert wieder zuordnet, daß das Verfahren auf einfache Weise eine Neuvermaßung der ursprünglichen Pulsdauer gestattet, daß das Verfahren eine bitweise Taktrückgewinnung unter Hinzunahme eines zweiten Zustandsspeichers ZSP2 gestattet, und daß das Verfahren in einfacher Weise mit nur wenigen Bauelementen - 1 Gatterflipflop, 1 Verzögerungsleitung 1 bzw. 2 Zustandsspeicher - realisierbar ist Beschreibung mehrerer Ausführungsbeispiele Zwei Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Achievable Advantages The achievable advantages of the invention exist in particular that the method for scanning and regeneration for both synchronous as well as for asynchronous data transmission can be used, since the sampling frequency only needs to be approximately constant within one bit time that the method Interference pulses up to half the duration of the shortest digital values are suppressed, attenuated and / or distorted signals within half a period of the original Fixed value reassigns that the process can easily be re-dimensioned the original pulse duration allows the method to perform a bit-by-bit clock recovery with the addition of a second status memory ZSP2, and that the method in a simple way with only a few components - 1 gate flip-flop, 1 delay line 1 or 2 state memories - can be implemented Description of several Exemplary embodiments Two exemplary embodiments of the invention are shown in the drawing and are described in more detail below.

F i g. 6 zeigt einen startbaren Taktgenerator, der in an sich bekannter Weise aus einem invertierenden Leistungsgatter LGT einer Verzögerungsleitung VZL mit Abschlußwiderstand RA aufgebaut ist, wobei ein oder mehrere Frequenz und Tastverhältnis bestimmende Abgriffe AGj der Verzögerungsleitung VZL auf Eingänge des Leistungsgatters LGI zurückgeführt sind und ein weiterer Eingang für das Startsignal ES vorgesehen ist. Dieses Leistungsgatter LGI läßt sich in an sich bekannter Weise, wie in F i g. 7 dargestellt, mit einem weiteren Leistungsgatter LG2 zu einem Gatterflipflop erweitern, indem man den Ausgang von LG1 mit einem Eingang von LG2 und den Ausgang von LG2 mit einem Eingang von LG1 verbindet Ein negativer Impuls NES am Eingang von LG2 setzt das Flipflop LG2, LGI und schaltet mit einer log. »1« am Ausgang von LG2 über LG, einen negativen Spannungssprung auf die Verzögerungsleitung. Dieser negative Sprung durchläuft die Verzögerungsleitung bis zum 1. Abgriff AG1, setzt das Gatterflipflop zurück und sperrt das Gatter LGI für die Laufzeit des Sprunges von AGo bis AG1 und AG2. Der Taktgenerator schwingt, solange ein negatives Empfangssignal NES am Eingang von LG2 anliegt. F i g. 6 shows a startable clock generator which is known per se Way from an inverting power gate LGT of a delay line VZL is constructed with a terminating resistor RA, with one or more frequency and duty cycle determining taps AGj of the delay line VZL on inputs of the power gate LGI are fed back and another input is provided for the start signal ES is. This power gate LGI can be used in a manner known per se, as shown in F i G. 7 shown, with a further power gate LG2 to a gate flip-flop expand by connecting the output of LG1 with an input of LG2 and the output from LG2 to an input of LG1 connects A negative pulse NES at the input of LG2 sets the flip-flop LG2, LGI and switches with a log. "1" at the exit of LG2 via LG, a negative voltage jump on the delay line. This negative jump runs through the delay line up to the 1st tap AG1, sets the gate flip-flop back and locks the gate LGI for the duration of the jump from AGo to AG1 and AG2. The clock generator oscillates as long as a negative received signal NES is present at the input of LG2.

Um ein taktsynchrones Ausschalten des Taktgenerators bei Verschwinden von NES sicherzustellen, sind der Gatterausgang von LGS auf den Takteingang eines mit positiver Flanke getriggerten L>Flipflop ZFF, das negative Empfangssignal NES auf dessen Eingang und sein Ausgang auf einen freien Eingang von LGX geführt.To switch off the clock generator synchronously when it disappears from NES are the gate output from LGS to the clock input of a with a positive edge triggered L> flip-flop ZFF, the negative reception signal NES to its input and its output to a free input of LGX.

F i g. 8 zeigt eine Erweiterung der Schaltungsanordnung von F i g. 7 zur Taktrückgewinnung. Dabei werden der Ausgang von ZFF1 mit dem Eingang eines weiteren Flipflop ZFF2, der ausgang von ZFF2 mit einem weiteren Eingang von LG2 und der Takteingang von ZFFI mit dem Takteingang von ZFF2 verbunden. F i g. 8 shows an extension of the circuit arrangement of FIG. 7 for clock recovery. The output of ZFF1 is connected to the input of a Another flip-flop ZFF2, the output of ZFF2 with another input of LG2 and the clock input of ZFFI connected to the clock input of ZFF2.

Zusätzlich werden, wie in F i g. 5 dargestellt, der Taktgenerator mit der Vorderflanke (1) von EG gestartet, mit der Rückflanke (4) des ersten Taktes ZFFX gesetzt, mit der Rückflanke (4) des zweiten Taktes ZFF2 gesetzt und - falls ES bereits log. »0« ist, ZFFI zurückgesetzt und mit der Rückflanke (4) des dritten Taktes - falls ZFF1 log. »O« - auch ZFF2 zurückgesetzt Die Vorderflanke von ZFF2 kann direkt als Schiebetakt eines Schieberegisters zur Aufnahme der digitalen seriellen Empfangsinformation verwendet werden.In addition, as shown in FIG. 5 shows the clock generator started with the leading edge (1) of EG, with the trailing edge (4) of the first cycle ZFFX set, set with the trailing edge (4) of the second cycle ZFF2 and - if It already lied. "0" is, ZFFI is reset and with the trailing edge (4) of the third Cycle - if ZFF1 log. »O« - also ZFF2 reset The leading edge of ZFF2 can be used directly as a shift clock of a shift register for receiving the digital serial Reception information can be used.

Claims

Claims: 1. Method for sampling and regeneration of pulse duration modulated digital signals in data transmission systems, consisting of receiving and transmitting devices as well as transmission links, in particular optical waveguides, the receiving devices digitally sample the received attenuated and possibly distorted signals and either forward it to a downstream evaluation device or for regeneration measure their signal duration and amplitude to their original fixed values and the assigned transmitting device, which sends these signals to the onward Transmission link emits, characterized in that with the leading edge (1) each received signal ES directly triggers a clock generator and its oscillation state for the signal duration (ts) is maintained, the trailing edges (4) being the generated Clocks sample the signal and - if this signal is longer than the active phase (ta) lasts - save this status in a status memory ZSP1, this saved one State also maintains the oscillation of the clock generator, if it disappears of the attenuated and possibly distorted received signal (2) with the trailing edge (4) of the current cycle this status memory ZSP1 is deleted and thus the clock generator is shut down in the inactive clock phase (t) (FIGS. 1 and 2) 2), and that the content of this state memory ZSP, the scanned and new on its original fixed value represents the measured signal compared to the actual Received signal ES is shifted by the duration of the first active clock phase (tl,) 2. The method according to claim 1, characterized in that each damped and possibly distorted useful pulse that is equal to or greater than the active phase of the first clock is, the status memory ZSPI sets, each shorter pulse is a single clock generated, but does not set the status memory ZSPg and suppresses it as an interference pulse (Fig. 1 and 3).

3. The method according to claim 1 to 2, characterized in that the temporal position of the trailing edge (4) of the second cycle the temporal decision threshold between the shortest received signal to be evaluated and the next larger received signal (Figs. 1 and 2).

4. The method according to claim 1 to 3, characterized in that at set status memory ZSP1 disturbances STj outside of the received signal ES scanning clock edges (4) and a short area before or after these edges - depending on the properties of the status memory - do not change the status memory (Fig. 4).

5. The method according to claim 1 to 4, characterized in that at digital data transmission, depending on the modulation, a log. "O" of measure number 1 and one log. "1" can be assigned to measure number 2 or vice versa.

6. The method according to claim 1 to 5, characterized in that at digital data transmission and the duty cycle 1: 1, the signal-to-noise ratio is symmetrical is, d. H. the tolerances for log. »O« 1 3p ,, iodine duration ta + ti 3 between 2 and 2 Period duration ta + ti and the Tolerance for log. »1« between 2 and period duration ta + ti or vice versa, with reversed assignment of the log. "O" and lied. "1" to the temporal signal duration.

7. The method according to claim 1 to 6, characterized in that at digital data transmission for clock recovery when the status memory is set ZSP1 a status memory ZSP2 is set with the trailing edge (4) of the second cycle and if the receive signal ES is no longer present, the status memory ZSPX is reset is, with the following trailing edge (4) of the third clock when the status memory is cleared ZSP, status memory ZSP2 is reset and thus the clock generator in its inactive phase ti is stopped (Fig. 5) and that this is the state memory ZSP2 resetting cycle with its leading edge (5) the binary value of the damped and possibly distorted received signal ES is sampled and converted into a downstream Enters shift register of an evaluation unit.

8. The method according to claim 1 to 7, characterized in that at digital data transmission with the size of the shortest phase (tp) of two consecutive Bits the permissible deviation between the transmission and reception frequency can be specified because the sampling / regeneration process is restarted with each received signal becomes (Fig. 1,2).

9. The method according to claim 1 to 8, characterized in that the startable clock generator in a manner known per se by one with its characteristic impedance RA completed delay line VZL can be implemented, which has an inverting Power gate LG1 is controlled, a tap that determines the frequency of the clock AGj is fed back to a gate input and via a further gate input with a log. »1« can be started (Fig. 6).

10. The method according to claim 1 to 9, characterized in that by a further tap AGj + 1 on the delay line and return the driving gate LG, the duty cycle and thus the sampling time of the attenuated and possibly distorted reception signal ES and the signal-to-noise ratio between log. "O" and lied.

»1« and between log. "O" and a glitch that can no longer be evaluated is adjustable (Fig. 6).

11. Sampling / regeneration circuit for performing the method according to Claim 1 to 1Q, characterized in that the output of LG, with an input connected to another inverting power gate LG2 and the output of LG2 is traced back to an input of LG1 that the output of LG, with the Clock input of an L> flip-flop triggered with a positive edge (status flip-flop ZFFX) whose output is at an input of LG2, and that the negative reception signal NES to another gate input of LG2 and the input from ZFFT, and that the output of LG1 to the input of with its characteristic impedance completed delay line VZL is connected, whose taps to further Inputs from LG (Fig. 7).