DE2853559A1

DE2853559A1 - ENCODER FOR TRANSMISSION OF DIGITAL BINARY DATA IN A MODIFIED MILLER CODE

Info

Publication number: DE2853559A1
Application number: DE19782853559
Authority: DE
Inventors: George Aneurin Howells; Douglas Edwin Woodman
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1977-12-15
Filing date: 1978-12-12
Publication date: 1979-06-28
Also published as: GB1577688A

Description

G.A.Howells 21-1G.A. Howells 21-1

Kodierer zur übertragung von digitalen binären Daten in einem modifizierten Miller-KodeEncoder for the transmission of digital binary data in a modified Miller code

Die Erfindung betrifft einen Kodierer zur Kodierung von digitalen binären Daten in einem modifizierten Miller-Kode. Ein derartiger Kodierer ist bekannt aus der DE-OS 27 11 526.The invention relates to an encoder for encoding digital binary data in a modified Miller code. Such an encoder is known from DE-OS 27 11 526.

Beim Miller-Kode werden die beiden Binärzustände dadurch dargestellt, daß bei dem einen Binärzustand ein Signalübergang in der Mitte einer Bitperiode erfolgt und bei dem anderen Binärzustand kein Signalübergang innerhalb einer Bitperiode stattfindet. Wenn zwei aufeinanderfolgende Bitperioden jeweils keinen übergang in ihrer Mitte aufweisen, dann wird stattdessen ein übergang zwischen den zwei Bitperioden eingefügt. Im folgenden wirdangenommen, daß ein Übergang in der Mitte einer Bitperiode eine binäre 1 und kein Übergang innerhalb der Bitperiode eine binäre 0 bedeutet. Ein Beispiel einer derart kodierten Signalfolge zeigt die Fig.1.In the Miller code, the two binary states are represented by a signal transition in one of the binary states takes place in the middle of a bit period and in the other binary state there is no signal transition within one Bit period takes place. If two successive bit periods each have no transition in their middle, a transition is then inserted between the two bit periods instead. In the following it is assumed that a Transition in the middle of a bit period means a binary 1 and no transition within the bit period means a binary 0. An example of a signal sequence coded in this way is shown in FIG.

Der Kode ist naturgemäß nicht gleichstromfrei, und das Frequenzspektrum für Zufallsdaten enthält bedeutende Komponenten mit niedrigen Frequenzen bis herunter auf null. Der*im schlimmsten Fall mögliche Gleichstromanteil entsteht bei der übertragung eines Bitmusters 1011011, wie in Fig.2 gezeigt. Dieser große Gleichstromaiiteil ist für viele Anwendungsfälle, besonders v/enn übertrager verwendet werden müssen, ein bedeutender Nachteil des Miller-Kodes.By its very nature, the code is not free of direct current, and the frequency spectrum for random data contains important components with low frequencies down to zero. The * in the worst case possible direct current component arises when transmitting a bit pattern 1011011, as in Fig. 2 shown. This large DC part is suitable for many applications, especially when transformers have to be used, a major disadvantage of the Miller code.

909826/0705909826/0705

G.Λ. Howells 21-1G.Λ. Howells 21-1

Es ist daher die Aufgabe einen Kodierer anzugeben/ der
ebenfalls wie der oben genannte bekannte Kodierer einen
gleichstromfreien modifizierten Miller-Kode erzeugt.It is therefore the task of specifying an encoder
also like the above-mentioned known encoder
Generated direct current-free modified Miller code.

Diese Aufgabe wird wie im Patentanspruch 1 angegeben gelöst. Weiterbildungen ergeben sich aus den Unteransprüchen.This object is achieved as indicated in claim 1. Further developments result from the subclaims.

Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:The invention will now be explained in more detail with reference to the drawings, for example. Show it:

Fig.1 den bekannten Miller-Kode,Fig. 1 the well-known Miller code,

Fig.2 eine Bitfolge, die im bekannten Miller-Kode kodiert einen besonders hohen Gleichspannungsanteil ergibt,2 shows a bit sequence which is coded in the known Miller code results in a particularly high DC voltage component,

Fig.3 die erfindungsgemäße Änderung des Miller-Kodes,3 shows the inventive change in the Miller code,

Fig.4 ein Beispiel einer Bitfolge im bekannten Miller-Kode, 4 shows an example of a bit sequence in the known Miller code,

Fig.5 mehrere Bitfolgen, die im erfindungsgemäß geänderten Miller-Kode kodiert sind,5 shows several bit sequences that have been modified in accordance with the invention Miller codes are encoded,

Fig.6 die hauptsächlichen Baugruppen eines den modifizierten Miller-Kode erzeugenden Kodierers,Fig. 6 the main assemblies of one of the modified ones Miller code generating encoder,

Fig.7-9 Diagramme des zeitlichen Verlaufs von im KodiererFig. 7-9 diagrams of the time course of in the encoder

auftretenden Signalen bei verschiedenen zu kodierenden Bitfolgen, undoccurring signals with different bit sequences to be coded, and

Fig.10 die Eigenschaft der Gleichstromfreiheit des modifizierten Miller-RDdes am Beispiel einer typischen Bitfolge.Fig. 10 the property of the direct current freedom of the modified Miller-RDdes using a typical bit sequence as an example.

909826/0705909826/0705

G.A.Howells 21-1G.A. Howells 21-1

Aus den Figuren 1 und 2 ist ersichtlich, daß beim Miller-Kode aufeinanderfolgende Signalübergänge um zwei Bitperioden auseinanderliegen können. Dies trifft nur bei einer Bitfolge 101 zu, und dort erstreckt sich das Intervall zwischen den übergängen von der Mitte einer Bitperiode zur Mitte der übernächsten Bitperiode. Daraus folgt, daß beim Miller-Kode keine zwischen Signalübergängen liegende Intervalle auftreten, die sich vom Beginn einer Bitperiode bis zum Beginn der übernächsten Bitperiode erstrecken.It can be seen from FIGS. 1 and 2 that, in the case of the Miller code, successive signal transitions by two bit periods can be apart. This only applies to a bit sequence 101, and that is where the interval extends between the transitions from the middle of one bit period to the middle of the next but one bit period. It follows that with Miller code no intervals between signal transitions occur, which extend from the beginning of a bit period to to the beginning of the bit period after the next.

°ie Erfindung führt ein solches Intervall als ein zusätzliches Kodierungselement ein, um eine gleichstromfreie Signalübertragung zu erreichen. Die dazu geeignete Veränderung des Miller-Kodes besteht darin, dieses zusätzliche Intervall zu verwenden, um aufeinanderfolgende Paare von Binärwerten 1 in manchen speziellen Bitfolgen zu kennzeichnen.The invention introduces such an interval as an additional one Coding element in order to achieve a direct current-free signal transmission. The appropriate change in the Miller codes is to use this additional interval to identify consecutive pairs of binary values 1 to be identified in some special bit sequences.

Ein Gleichstromanteil entsteht beim bekannten Miller-Krle, wenn zwischen zwei Binärwerten 0 eine gerade Anzahl von Binärwerten 1 auftritt. Zwei typische Bitfolgen sind in Fig.3(1) und 3(2) dargestellt. In Fig.3(1) handelt es sich um zwei Binärwerte 1 und in Fig.3(2) um vier Binärwerte 1 (d.h. zwei aufeinanderfolgende Paare von Binärwerten 1), die zwischen einem Paar von Binärwerten 0 auftreten. Solche Bitfolgen können durch die Verwendung eines modifizierten Miller-Kodes gleichstromfrei kodiert werden, wie in den Figuren 3(3) und 3(4) gezeigt ist. In jedem Fall wird dort das Paar von Binärwerten 1 durch ein Intervall zwischen den übergängen gekennzeichnet, das zwei vollständige Bitperioden lang ist, wobei die übergänge an den Enden der Bitperioden erfolgen.A direct current component arises in the well-known Miller-Krle, if an even number of binary values 1 occurs between two binary values 0. Two typical bit sequences are shown in Fig. 3 (1) and 3 (2). In Fig. 3 (1) there are two binary values 1 and in Fig. 3 (2) there are four binary values 1 (i.e. two consecutive pairs of binary values 1) occurring between a pair of binary values 0. Such bit sequences can be coded without direct current by using a modified Miller code, as in FIGS. 3 (3) and 3 (4) is shown. In any case, there the pair of binary values 1 is identified by an interval between the transitions, that is two full bit periods long, with the transitions occurring at the ends of the bit periods.

909826/0705909826/0705

G.A.Howells 21-1G.A. Howells 21-1

Es sei nun die allgemeinere im bekannten Miller-Kode kodierte Bitfolge nach Fig.4(1) betrachtet. Dabei ist angenommen, daß zu Beginn des ersten Bits der Bitfolge ein gleichstromfreier Zustand herrscht.Let us now consider the more general bit sequence coded in the known Miller code according to FIG. 4 (1). It is it is assumed that there is a DC-free state at the beginning of the first bit of the bit sequence.

Die Fig.4(2) zeigt anhand des integrierten Signals die Gleichstromeigenschaften dieser kodierten Bitfolge. Die Binärwerte 0 in der Bitfolge werden aus Gründen der Vereinfachung paarweise (a, b) eingeteilt. Wie man sieht, entsteht ein über mehr als zwei Bitperioden existierender Gleichstromanteil, wenn auf die erste Null eines Paares von Binärwerten 0 eine Reihe von Binärwerten 1 folgt. Wenn diese Folge von Binärwerten 1 eine ungerade Anzahl von iaxnärwerten 1 enthält, so wird die Gleichstromfreiheit letztlich am Ende der zweiten Null eines Paares wiederhergestellt. Dieses Maß des Gleichstromanteils kommt im wesentlichen dem des bekannten AMI-Kodes (AMI=Alternate Mark Inversion) gleich.The Fig.4 (2) shows the integrated signal DC properties of this coded bit sequence. The binary values 0 in the bit sequence are used for the sake of simplicity divided in pairs (a, b). As can be seen, there is one that exists over more than two bit periods DC component if the first zero of a pair of binary values 0 is followed by a series of binary values 1. if If this sequence of binary values 1 contains an odd number of iaxnary values 1, then there is no direct current ultimately restored at the end of the second zero of a pair. This measure of the direct current component comes in essentially the same as that of the well-known AMI code (AMI = Alternate Mark Inversion).

Wenn es sich jedoch um eine geradzahlige Folge von Binärwerten 1 handelt, so wird ein gleichstromfreier Zustand nicht am Ende der zweiten Null eines Paares erreicht, und der Gleichstromanteil kann wie gezeigt weiter ansteigen.If, however, it is an even-numbered sequence of binary values 1, a DC-free state is established not reached at the end of the second zero of a pair, and the DC component can continue to increase as shown.

Nachstehend werden die modifizierten Kodierungsregeln beschrieben, die eine gleichstromfreie Datenübertragung ermöglichen.The following describes the modified coding rules that enable data transmission without direct current enable.

Von einem bestimmten Zeitpunkt an werden die übertragenen Binärwerte 0 paarweise zusammengefaßt. Wenn nach der ersten Null eines Paares eine Folge von Binärwerten 1 auftritt,From a certain point in time on, the transmitted binary values 0 are combined in pairs. If after the first Zero of a pair a sequence of binary values 1 occurs,

909826/0705909826/0705

dann wird jedes Paar aufeinanderfolgender Einsen durch eine Intervalldauer von zwei Bitperioden zwischen Signalübergängen kodiert, wobei sich das Intervall von dem der ersten Null entsprechenden übergang erstreckt» Dieser Prozess dauert fort, bis die zweite Null eines Paares auftritt oder bis eine einzelne Eins vor der zweiten Null auftritt. Die sich aus dieser Regel ergebende Kodierung zeigt die Fig.5 bei verschiedenen Folgen von Binärwerten 1. Es ist offensichtlich, daß die Folge 010 einen Grenzfall darstellt und normal kodiert wird. Es erscheint wichtig, darauf hinzuweisen, daß die Eins-Folgen, die in Zeiträumen zwischen einem Paar und dem nächsten Paar auftreten, nicht in besonderer Weise kodiert werden.then each pair of consecutive ones is replaced by a Interval duration of two bit periods encoded between signal transitions, the interval being different from that of the first zero corresponding transition extends »This process continues until the second zero of a pair occurs or until a single one occurs before the second zero. The coding resulting from this rule is shown in FIG different sequences of binary values 1. It is obvious that the sequence 010 represents a borderline case and encodes normally will. It seems important to point out that the One-sequences that occur in periods between one pair and the next pair are not coded in a special way will.

Die Analyse der Beispiele der Fig.5 ergibt, daß das maximale Intervall zwischen Zeitpunkten, zu denen die Signalfolge gleichstromfrei ist, drei Bitperioden beträgt. Dies ist bei den Beispielen 2, 4 und 6 der Fall. Der entsprechende überhaupt auftretende maximale Gleichstromanteil ist derjenige, der einem Signalübergangsabstand von eineinhalb Bitperioden entspricht, wie in den Beispielen 2, 4 und 6 gezeigt.Analysis of the examples in FIG. 5 shows that the maximum Interval between times at which the signal sequence is DC-free is three bit periods. This is in Examples 2, 4 and 6 the case. The corresponding maximum direct current component that occurs at all is that with a signal transition interval of one and a half bit periods as shown in Examples 2, 4 and 6.

Die wesentlichen Baugruppen, die der Kodierer braucht, um den modifizierten Miller-Kode zu erzeugen, zeigt die Fig.6. Der Kodierer muß, wie oben angedeutet, in der Lage sein, Daten im voraus zu betrachten. Zu diesem Zweck speichert er die zu kodierenden Daten in ein dreistufiges Schieberegister, das im vorliegenden Beispiel durch drei D-Flipflops 60a, 60b und 60c realisiert ist. Zwei Taktimpulsfolgen CK und 2 χ CK werden extern erzeugt und haben Frequenzen gleich der Bitgeschwindigkeit bzw. gleich der doppelten Bitgeschwindigkeit.The essential components which the encoder needs to generate the modified Miller code are shown in FIG. 6. As indicated above, the encoder must be able to preview data. For this purpose it saves the data to be coded into a three-stage shift register, which in the present example is provided by three D flip-flops 60a, 60b and 60c is realized. Two clock pulse trains CK and 2 χ CK are generated externally and have frequencies equal to the bit rate or twice the bit rate.

909826/0705909826/0705

G.A.Howells 21-1G.A. Howells 21-1

Die Taktimpulsfolge CK muß ein gerades Impuls-Pausen-Verhältnis haben,und ihre Signalübergänge müssen mit den negativen Signalübergängen der Taktimpulsfolge 2 χ CK zusammenfallen. Diese Taktimpulsfolgen sind in den Figuren 7 bis 9 dargestellt. Die am Kodierer ankommenden Daten werden in die Flipflops 60 unter der Steuerung der Taktimpulsfolge CK eingeschrieben. Somit enthält das Flipflop 60a das gerade ausgesendete Bit, das Flipflop 60b das als nächstens auszusendende Bit und das Flipflop 60c das als übernächstes Bit auszusendende Bit. Die Ausgänge, an denen die Bits auftreten, sind mit Bit A, Bit B und Bit C bezeichnet. Jedes Flipflop liefert außerdem die entsprechenden invertierten Bits Ä, B und C. Alle Flipflops werden durch die positiven Taktflanken ihrer Taktimpulsfolgen aktiviert. Der entstehende Zustand ist nur durch den Zustand des D-Eingangs (oder im Falle der JK-Flipflops durch den Zustand der J- und K-Eingänge) bestimmt, der unmittelbar vor der Aktivierung des Flipflops durch seinen Takt besteht.The clock pulse train CK must have an even pulse-pause ratio, and their signal transitions must with the negative signal transitions of the clock pulse sequence 2 χ CK coincide. These clock pulse trains are in the figures 7 to 9 shown. The data arriving at the encoder are entered into the flip-flops 60 under the control of the clock pulse train CK registered. Thus, the flip-flop 60a contains the Bit that has just been sent out, flip-flop 60b the bit to be sent out next and flip-flop 60c the next but one Bit Bit to be sent out. The outputs at which the bits occur are labeled with bit A, bit B and bit C. Each Flip-flops also provide the corresponding inverted bits A, B and C. All flip-flops are positive Activated clock edges of their clock pulse trains. The resulting state can only be determined by the state of the D input (or in Case of the JK flip-flops due to the state of the J and K inputs) determined, which exists immediately before the activation of the flip-flop by its clock.

Das Ausgangssignal Ä des Flipflops 60a wird über eine ODER-Schaltung 61 zusammen mit einem Ausgangssignal VF eines JK-Flipflops 63 einem JK-Flipflop 62 zugeführt. Das JK-Flipflop 63 dient als "Änderungsanzeige", die angibt, daß der Miller-Kode ,wie oben erläutert, abgeändert werden muß. Das Signal VF bedeutet, daß die Paare von Binärwerten 1 im normalen Mi11er-Kode kodiert werden sollen, wenn es den logischen Pegel 0 hat und nach den abgeänderten Regeln, wenn ös den logischen Pegel 1 hat. VF wird gleich eins gesetzt, wenn der Eingang JThe output signal A of the flip-flop 60a is via an OR circuit 61 is fed to a JK flip-flop 62 together with an output signal VF of a JK flip-flop 63. The JK flip-flop 63 serves as a "change indicator" indicating that the Miller code must be changed as explained above. The signal VF means that the pairs of binary values are 1 in the normal Mi11 code should be coded if it has the logic level 0 and according to the modified rules if ös the logic Has level 1. VF is set equal to one if the input J

909826/0705909826/0705

des Flipflops 63 bei Auftreten eines Taktimpulses den Pegel 1 aufweist. Wenn VF=O ist, so ist das K-Eingangssignal bedeutungslos.of the flip-flop 63 has the level 1 when a clock pulse occurs. When VF = 0, then is the K input meaningless.

VF wird nach Ablauf von 3/4 der Bitperiode der ersten Null eines Paars zweier O-Binärwerte gesetzt, wenn dazwischen mindestens zwei Binärwerte Eins liegen. Dies ist bei der Periode 2 in Fig.8 und bei der Periode 1 in Fig.9 dargestellt.VF is set after 3/4 of the bit period of the first zero of a pair of two O binary values, if in between there are at least two binary values of one. This is shown for period 2 in Fig. 8 and for period 1 in Fig. 9.

Das Ausgangssignal der UND-Schaltung 64 wird gleich 1, wenn Ä, B, C, CK und Z alle gleich 1 sind. Ä = 1 bedeutet, daß das gerade vorliegende Bit gleich 0 ist, B=1 und C=1 bedeuten, daß die beiden nächsten Bits gleich 1 sind. CK verhindert, daß das Flipflop 63 bereits nach Ablauf eines Viertels der Bitperiode gesetzt wird und das Signal Z ist während der zweiten Hälfte der Bitperiode einer Null gleich 1, jedoch nur wenn diese Null die erste Null eines Paares ist.The output of the AND circuit 64 becomes 1 when A, B, C, CK and Z are all 1. Ä = 1 means that the bit currently present is equal to 0, B = 1 and C = 1 means that the next two bits are equal to 1. CK prevents the flip-flop 63 from being set after a quarter of the bit period has elapsed and the signal Z is equal to 1 during the second half of the bit period of a zero, but only if this zero is the first zero of a pair.

VF wird durch das K-Eingangssignal des Flipflops 63 auf 0 gesetzt, wenn der Eingang K bei einem Taktimpuls den logischen Pegel 1 aufweist. Wenn VF gleich 1 ist, ist das Eingangssignal am J-Eingang des Flipflops ohne Bedeutung. Beide Eingangssignale der ODER-Schaltung 65 können das Flipflop 63 zuri ^ksetzen. Wenn die Anzahl der innerhalb des Paares der Binärwerte 0 auftretenden Binärwerte 1 gerade ist, so wird das Bit Ä, das Flipflop 63 nach einem Viertel der Bitperiode zurücksetzen. Wenn diese Anzahl der Binärwerte 1 ungerade ist, so wird das Ausgangssignal der UND-Schaltung 66 das Flipflop nach Ablauf von drei Vierteln der der letzten Eins vorgehenden Bitperiode zurücksetzen.VF is set to 0 by the K input signal of the flip-flop 63 when the input K has the logic level 1 for a clock pulse. If VF is equal to 1, the input signal at the J input of the flip-flop is irrelevant. Both input signals of the OR circuit 65 can reset the flip-flop 63. If the number of binary values occurring within the pair of binary values 0 is even 1, the bit A, the flip-flop 63, will reset after a quarter of the bit period. If this number of binary values 1 is odd, the output signal of the AND circuit 66 will reset the flip-flop after three quarters of the bit period preceding the last one has elapsed.

909826/0705909826/0705

Am Ausgang des Flipflops 73 erscheint der modifizierte Miller-Kode, der am Ende einer Bitperiode oder in der Mitte der Bitperlode einen übergang hat, wenn das Ausgangssignal der ODER-Schaltung 72 gleich 1 ist, d.h. wenn eines ihrer Eingangssignale gleich 1 ist.The modified one appears at the output of the flip-flop 73 Miller code that has a transition at the end of a bit period or in the middle of the bit period when the output signal of OR circuit 72 is 1, that is, when one of its inputs is 1.

Das Ausgangssignal der UND-Schaltung 69 bewirkt einen Übergang im Ausgangkode am Ende eines Paares von Binärwerten 1 in einer Phase der Kodierungsänderung oder am Ende der ersten Null, die eine Kodierungsänderung startet. Das Ausgangssignal der ODER-Schaltung 71 erzeugt Signalübergänge, wenn VF ungleich 1 ist, d.h. wenn keine Kodieruiigsänderung notwendig ist. ■ie ODER-Schaltung 71 kann aufgrund zweier verschiedener Bedingungen ein positives Ausgangssignal erhalten: entweder durch die UND-Schaltung 67 am Ende einer Null, auf die eine weitere. Null folgt, wodurch ein Signalübergang am Ende der Bitperiode der ersten Null stattfindet, oder durch die UND-Schaltung 68 in der Mitte der Bitperiode einer Eins, wodurch ebenso ein Signalübergang im Ausgangskode bewirkt wird, jeweils vorausgesetzt, daß keine Kodierungsänderung stattfindet. Das JK-Flipflop 62 erzeugt ein Ausgangssignal Z, das dazu verwendet wird, die Binärwerte Null paarweise einzuteilen und dann die Parität der Anzahl der Binärwerte 1, die als geänderte Kodierung ausgesendet wird, zu zählen.The output of AND circuit 69 causes a transition in the output code at the end of a pair of binary values 1 in a phase of coding change or at the end of the first Zero, which starts a coding change. The output of the OR circuit 71 produces transitions when VF is not equal to 1, i.e. if no coding change is necessary. The OR circuit 71 can be based on two different Conditions get a positive output signal: either by the AND circuit 67 at the end of a zero, on the one more. Zero follows, whereby a signal transition takes place at the end of the bit period of the first zero, or through AND circuit 68 in the middle of the bit period of a one, which also causes a signal transition in the output code is provided, in each case, that no coding change takes place. The JK flip-flop 62 generates an output signal Z, which is used to pair the binary values zero and then to count the parity of the number of binary values 1 that is sent out as a changed coding.

Wenn VF gleich 1 ist, so gibt das binäre Signal Z an, ob eine Null die erste oder die zweite eines Paares ist. Wenn VF gleich 1 ist, so gibt Z an, ob eine Eins die erste oder die zweite Eins des Paares ist.When VF is equal to 1, the binary signal Z indicates whether a zero is the first or the second of a pair. if VF equals 1, Z indicates whether a one is the first or the second one of the pair.

909826/0705909826/0705

CA.Howells 21-1APPROX Howells 21-1

Bei jeder Null wird Z gleich 1 in der Mitte der Bitperiode, falls diese Null die erste eines Paares ist oder gleich O, wenn diese Null die zweite Null eines Paares ist. Wenn in der Mitte einer Bitperiode VF gleich 1 ist, so ist das Datenbit, Bit A, eine Eins. Wenn diese Eins die erste Eins eines Paares ist, so wird Z gleich O gesetzt und wenn sie die zweite Eins ist, so wird Z gleich 1 gesetzt. Wenn VF zum ersten Mal gleich 1 gesetzt wird, so ist Z gleich 1 und wiederum dann gleich 1, wenn VF gleich O wird, so daß die Zählung der Nullen weiterläuft.For every zero, Z equals 1 in the middle of the bit period, if this zero is the first of a pair or equal to O, if that zero is the second zero of a pair. If VF equals 1 in the middle of a bit period, then the data bit is Bit A, a one. If that one is the first one of a Pair, then Z is set equal to O and if it is the second is one, then Z is set equal to 1. When VF to is set equal to 1 for the first time, then Z is equal to 1 and then again equal to 1 when VF is equal to 0, so that the Counting of zeros continues.

Z ist das Ausgangssignal des Flipflops 62, das in der Mitte der Bitperiode gesetzt wird, wenn entweder VF oder das Bit Ä gleich 1 ist. VF und das Bit Ä werden in einer ODER-Schaltung 61 miteinander verknüpft. *Z is the output of flip-flop 62, which is in the middle of the bit period is set when either VF or the bit Ä is equal to 1. VF and the bit Ä are in an OR circuit 61 linked together. *

Am Ausgang des Flipflops 73 erscheint der modifizierte Miller-Kode, der entweder am Ende einer Bitperiode oder in der Mitte einer Bitperiode einen Signalübergang aufweist, wenn das Ausgangssignal der ODER-Schaltung 72 gleich 1 ist, d.h. wenn eines ihrer Eingangssignale gleich 1 ist.The modified one appears at the output of the flip-flop 73 Miller code that has a signal transition either at the end of a bit period or in the middle of a bit period, when the output of the OR circuit 72 is 1, i.e. if one of its input signals is equal to 1.

Das Ausgangssignal der UND-Schaltung 69 bewirkt einen Signalübergang im Ausgangskode am Ende eines Paares von Binärwerten 1, wenn eine Kodierungsänderung vorliegt oder am Ende der ersten Null, die eine Kodierungsänderung startet. Das Ausgangssignal der ODER-Schaltung 71 erzeugt Signalübergänge, wenn VF ungleich 1 ist. Die ODER-Schaltung 71 kann in zwei Fällen ein Ausgangssignal gleich 1 abgeben: entweder durch die UND-Schaltung 67 am Ende einer Null, auf die eine weitere Null folgt, wodurch ein Signalübergang am Ende der Eitperiode der ersten Null im Ausgangskode stattfindet, oder durchThe output of the AND circuit 69 causes a signal transition in the output code at the end of a pair of binary values 1 if there is a coding change or at the end of the first zero that starts a coding change. The output signal the OR circuit 71 generates signal transitions when VF is not equal to one. The OR circuit 71 can be in two cases emit an output signal equal to 1: either through the AND circuit 67 at the end of a zero followed by another zero, causing a signal transition at the end of the Eitperiod the first zero in the output code takes place, or through

909826/0705909826/0705

G.A.Hov;ells 21-1G.A.Hov; ells 21-1

die UND-Schaltung 68, die in der Mitte der Bitperiode einer Eins einen Signalübergang im Ausgangskode bewirkt, jeweils vorausgesetzt, daß keine Kodierungsänderung stattfindet (VF = 1). Das Flipflop 63 empfängt auf seinem J-Eingang über die UND-Schaltung 64 die folgenden Signale: X, B, C, CK und Z. An seinem K-Eingang empfängt das Flipflop 63 über die ODER-Schaltung 65 das Bit Ä, und das Ausgangssignal der UND-Schaltung 66, welcher das Bit B, das Bit C, Z und CK zugeführt wird. Die Signale CK, VF, Ä, B, i, CK und VF werden über das Netzwerk der UND-Schaltungen 67,68, 69, 70 und ODER-Schaltungen 71 und 72 dem JK-Flipflop 73 zugeführt, das durch die Taktimpulse 2 χ CK gesteuert wird. Das Ausgangssignal des F]ipflops 73 ist der modifizierte Miller-Kode, der auf die Leitung ausgesendet wird.the AND circuit 68, which causes a signal transition in the output code in the middle of the bit period of a one, respectively provided that no coding change takes place (VF = 1). The flip-flop 63 receives over on its J input the AND circuit 64 the following signals: X, B, C, CK and Z. At its K input, the flip-flop 63 receives over the OR circuit 65 the bit A, and the output of the AND circuit 66 which is the bit B, the bits C, Z and CK is fed. The signals CK, VF, A, B, i, CK and VF are generated via the network of AND circuits 67, 68, 69, 70 and OR circuits 71 and 72 are supplied to the JK flip-flop 73 which is controlled by the clock pulses 2 χ CK. The output signal of the flop 73 is the modified Miller code which is broadcast on the line.

Die Figuren 7, 8 und 9 zeigen die Arbeitsweise dieser Schaltung. Bei Fig.7 gibt es keine Kodierungsänderung, bei Fig.8 eine Kodierungsänderung bei zwei aufeinanderfolgenden Binärwerten 1 innerhalb eines Paares zweier Nullen und bei Fig.9 eine Kodierungsänderung bei 5 Binärwerten 1 innerhalb eines Paares zweier Nullen. Betrachtet sei nun das in Fig.7 gezeigte Beispiel. Die Taktimpulsfolgen 2 χ CK und CK sind ganz oben in Fig.7 dargestellt. Die zu kodierende binäre Bitfolge lautet 010111001.Das Zeitdiagramm erfaßt nur die ersten sieben Bitperioden dieser Bitfolge. In der ersten Bitperiode stehen in den Flipflops 60a, 60b und 60c die Bits 0,1 und 0. Da das Bit Ä gleich 1 ist, zählt das Flipflop 62 auf 1 in der Mitte der Bitperiode des im Flipflop 60a gespeicherten Binärzustandes 0. Diese Null wird hier als die erste Null eines Paares zweier Nullen betrachtet,Figures 7, 8 and 9 show the operation of this circuit. In Fig. 7 there is no change in the coding, in FIG. 8 a coding change in the case of two successive binary values 1 within a pair of two zeros and in FIG. 9, a coding change in the case of 5 binary values 1 within a pair of two zeros. Consider now the example shown in Fig.7. The clock pulse sequences 2 χ CK and CK are shown at the top in Fig.7. The one to be coded binary bit sequence is 010111001. The timing diagram is recorded only the first seven bit periods of this bit sequence. In the first bit period there are 60a, 60b and 60c in the flip-flops bits 0, 1 and 0. Since bit A is equal to 1, flip-flop 62 counts to 1 in the middle of the bit period of the flip-flop 60a stored binary state 0. This zero is considered here as the first zero of a pair of two zeros,

9 0 9826/07059 0 9826/0705

G.A.Howells 21-1G.A. Howells 21-1

dessen zweite Null im Flipflop 60c gespeichert ist. Zur gleichen Zeit sind das Bit Ä (=1) das Bit B (=1), das Bit C (=0) , CK und Z an die UND-Schaltung 64 angelegt. Da das Bit C gleich 0 ist, wird der J-Eingang des Flipflops 63 nicht auf 1 gesetzt. Inzwischen liegen Bit B, Bit C, Z und CK an der UND-Schaltung 66. Da das Bit C gleich 1 und das Bit B gleich 1 ist, gibt die UND-Schaltung 66 ein Ausgangs signal an die ODER-Schaltung 65 und. die ODER-Schaltung empfängt außerdem das Bit Ä, also eine 1, und setzt daher den K-Eingang des Flipflops 63 in einen Zustand 1. Das Ausgangssignal VF ist daher gleich 0, was bedeutet, daß keine Kodierungsänderung erfolgt. Dies ist zu erwarten, da der ersten Null des Paares (gespeichert in 60a) nur eine einzige Eins (gespeichert in 60b) folgt. Beide Eingänge des Flipflops 73 sind auf Null gesetzt, dadurch, daß an einem Eingang jeder der UND-Schaltungen 67, 68 und 69 und damit also an den Eingängen der ODH?-Schaltung 72 ein logJ-o Signalpegel 0 besteht. Daher springt das Flipflop 63 n·¹ ~:ht in einen Zustand mit dem Ausgangs^ignal 1, wenn es einen Taktimpuls enthält (es ist angenommen, daß es vorher im Zustand 0 war).the second zero of which is stored in flip-flop 60c. At the same time, the bit A (= 1), the bit B (= 1), the bit C (= 0), CK and Z are applied to the AND circuit 64. Since bit C is equal to 0, the J input of flip-flop 63 is not set to 1. In the meantime, bits B, bits C, Z and CK are connected to the AND circuit 66. Since the bit C is 1 and the bit B is 1, the AND circuit 66 gives an output signal to the OR circuit 65 and. the OR circuit also receives the bit A, that is to say a 1, and therefore sets the K input of the flip-flop 63 to a state 1. The output signal VF is therefore equal to 0, which means that there is no change in the coding. This is to be expected since the first zero of the pair (stored in 60a) is only followed by a single one (stored in 60b). Both inputs of the flip-flop 73 are set to zero, in that there is a logJ-0 signal level 0 at one input of each of the AND circuits 67, 68 and 69 and thus therefore at the inputs of the ODH? Circuit 72. The flip-flop 63 therefore jumps n * ¹ ~: ht to a state with the output signal 1 if it contains a clock pulse (it is assumed that it was previously in the 0 state).

Während der nächsten Bitperiode hat das Schieberegister den Inhalt 1, 0 und 1. Das Ausgangssignal Z des Flipflops bleibt gleich 1, weil das Bit A nun gleich 0 und das Signal VF immer noch gleich 0 ist. Das Signal Z = 1 bedeutet nun das erste Bit 1, das dem ersten Bit 0 des Paares zweier Bits 0 folgt. Das Bit Ä und B am Eingang der UND-Schaltung sind gleich 0, wogegen das Bit C gleich 1 ist. Zusammen mit GK = 1 und Z= 1 halten diese Signale das Eingangssignal J des Flipflops 63 auf dem logischen Pegel 0. Daher bleibt VF= 1During the next bit period the shift register has the contents 1, 0 and 1. The output signal Z of the flip-flop remains equal to 1 because bit A is now equal to 0 and the signal VF is still 0. The signal Z = 1 now means the first bit 1, that of the first bit 0 of the pair of two bits 0 follows. The bits A and B at the input of the AND circuit are equal to 0, while the bit C is equal to 1. Along with GK = 1 and Z = 1, these signals hold the input signal J of the flip-flop 63 at the logic level 0. Therefore, VF = 1

909826/0705909826/0705

G.A.Howells 21-1G.A. Howells 21-1

Das Bit A am Eingang der UND-Schaltung 68 ist nun gleich 1 bis zur positiven Flanke der Taktimpulsfolge CK in der Mitte der Bitperiode und setzt beide Eingänge des Flipflops 73 in den 1-Zustand. Das mit dem Takt 2 χ CK gesteuerte Flipflop 73 kipptdaher in der Mitte der Bitperiode.Bit A at the input of AND circuit 68 is now equal to 1 until the positive edge of the clock pulse sequence CK in the middle of the bit period and sets both inputs of the flip-flop 73 in the 1 state. The one controlled with the beat 2 χ CK Flip-flop 73 therefore toggles in the middle of the bit period.

In der nächsten Bitperiode enthält das Schieberegister 60 die Bits 0, 1 und 1. Das Eingangsbit Ä der UND-Schaltung ist nun gleich 1 und VF bleibt gleich 0. Da der J- und der K-Eingang des Flipflops 62 nun ein positives Signal haben, kippt dieses Flipflop 62 und das Ausgangssignal Z wird gleich 0 und gibt damit an, daß die zweite Null des Paares vorliegt. VF bleibt daher gleich 0. Nun ist am Eingang 67 das Bit A=1 And B=O und das Bit A am Eingang der UND-Schaltung 68 ist gleich 0. Da keine der UND-Schaltungen 69 und 70 ein positives Ausgangssignal abgibt, bleiben die Eingänge J und K des Flipflops 73 auf 0, so daß es nicht kippt.In the next bit period, the shift register 60 contains the bits 0, 1 and 1. The input bit A of the AND circuit is now equal to 1 and VF remains equal to 0. Since the J and K inputs of the flip-flop 62 now have a positive signal, This flip-flop 62 toggles and the output signal Z becomes equal to 0 and thus indicates that the second zero of the pair is present. VF therefore remains equal to 0. Bit A = 1 at input 67 And B = 0 and the bit A at the input of the AND circuit 68 is equal to 0. Since neither of the AND circuits 69 and 70 emits a positive output signal, the inputs J and K of the remain Flip flops 73 to 0 so it doesn't flip.

In der nächsten Bitperiode bleibt Z =0, da das Bit 0 im Flipflop 60a in der vorhergehenden Bitperiode tatsächlich die zweite Null eines Paares war und somit das Flipflop 62 nicht vorher weiterzuzählen beginnt, bis das nächste Bit 0 in 60a als das erste Bit 0 des nächsten Paares zweier Bits erscheint. VF bleibt gleich 0. Das Bit A am Eingang der UND-Schaltung 68 ist gleich 1, und die UND-Schaltung 70 liefert ein positives Signal, da sie das Ausgangssignal 1 der UND-Schaltung über die ODER-Schaltung 71 erhält und außerdem ein Signal VF gleich 1. Die Eingänge JK des Flipflops 63 haben während der ersten Hälfte der Bitperiode ein positives Signal, und daher kippt es in der Mitte der Bitperiode. In ähnlicher Weise kann für die darauffolgenden Bitperioden die Arbeitsweise der Logik hergeleitet werden.In the next bit period, Z = 0 because bit 0 in flip-flop 60a actually did in the previous bit period was the second zero of a pair and thus the flip-flop 62 does not start counting until the next bit 0 appears in 60a as the first bit 0 of the next pair of two bits. VF remains equal to 0. Bit A at the input of the AND circuit 68 is equal to 1, and the AND circuit 70 supplies a positive signal because it is the output signal 1 of the AND circuit via the OR circuit 71 and also receives a signal VF equal to 1. The inputs JK of the flip-flop 63 have a positive signal during the first half of the bit period, and therefore it toggles in the middle of the bit period. In The mode of operation of the logic can be derived in a similar manner for the subsequent bit periods.

909826/0705909826/0705

G.A.Howells 21-1G.A. Howells 21-1

Die. Bitfolge 1011011 (10), die in Fig.8 gezeigt ist, enthält eine Folge zweier 1-Bits zwischen zwei O-Bits, von denen zum Zwecke der Erläuterung angenommen wird, daß sie ein Paar zweier O-Bits sind, wie oben definiert.The. Bit sequence 1011011 (10), which is shown in Fig. 8, contains a sequence of two 1-bits between two O-bits, which are assumed for purposes of explanation to be a pair of two O-bits as defined above.

Somit ist VF gleich 0, da dieses Signal nur Kodierungsänderungen bedeutet, die innerhalb eines Paares stattfinden, und nicht zwischen den Paaren. Das Ausgangssignal Z des Flipflops 62 ist gleich 0 während der ersten Bitperiode. Die UND-Schaltung 64 gibt kein positives Signal ab und VF bleibt somit gleich 0. Da das Bit A am Eingang der UND-Schaltung 68 und VF am Eingang der UND-Schaltung beide gleich 1 sind, kippt das Flipflop 73 in der Mitte der Bitperiode. In der zweiten Bitperiode wird Z gleich 1, da das Flipflop 60a nun die erste Null eines Paares enthält. Aufgrund der Fähigkeit des Flipflops 63, auch die nächsten Bits zu betrachten, in dem es nicht nur auf den Speicherinhalt von 60a sondern auch auf den von 60b und 60c anspricht, wird VF nun gleich 1. Jedoch wird VF wegen der Taktsteuerung durch den Takt 2 χ CK des Flipflops 63 nicht am Ende der Bitperiode gleich 1 sondern nach Ablauf von drei Vierteln der zweiten Bitperiode. Somit ist am Ende dieser Bitperiode die Logik in dem Zustand, daß das Flipflop 73 kippt, weil VF nun gleich 1 und Z ebenfalls gleich 1 ist. Die Eingänge J und K des Flipflops 73 erhalten ihr positives Eingangssignal über die UND-Schaltung 69. Während der dritten Bitperiode zählt das Flipflop 62 eine Kodierungsänderung, so daß sein Ausgangssignal Z in der Mitte der Bitperiode gleich 0 wird, wogegen VF gleich 1 bleibt, weil das Flipflop 63 noch vorausschaut und die Tatsache feststellt, daß esThus, VF is equal to 0, since this signal only changes the coding means that take place within a pair, and not between the pairs. The output signal Z des Flip-flops 62 equals 0 during the first bit period. The AND circuit 64 does not output a positive signal and VF thus remains equal to 0. Since the bit A at the input of the AND circuit 68 and VF at the input of the AND circuit are both equal to 1, the flip-flop 73 toggles in the middle of the bit period. In the second bit period, Z becomes equal to 1 because the flip-flop 60a now contains the first zero of a pair. Due to the ability of the flip-flop 63 to also increase the next bits in which it responds not only to the memory contents of 60a but also to those of 60b and 60c VF is now equal to 1. However, because of the clock control by the clock 2 χ CK of the flip-flop 63, VF is not at the end of the Bit period equals 1 but after three quarters of the second bit period have elapsed. Thus it is at the end of this bit period the logic in the state that the flip-flop 73 toggles because VF is now equal to 1 and Z is also equal to 1. The entrances J and K of flip-flop 73 receive their positive input signal via AND circuit 69. During the third bit period the flip-flop 62 counts a coding change so that its output signal Z is the same in the middle of the bit period Becomes 0 whereas VF remains equal to 1 because flip-flop 63 is still looking ahead and realizing the fact that it

909826/0705909826/0705

zwei 1-Bits sind, die der ersten Null des Paares folgen. Die Eingänge JK des Flipflops 63 sind auf 0, so daß es nicht am Ende der Bitperiode kippt. In der vierten Bitperiode zeigt Z das zweite Bit 1 an, das der ersten Null des Paares folgt, und VF gibt an, daß die Kodierungsänderung nun in Kraft ist. Beide Eingänge J und K des Flipflops 73 sind auf 1, und es kippt am Ende der Bitperiode. In der fünften Litperiode hört VF auf eine Kodierungsänderung anzuzeigen, und Z geht zurück auf Null, weil das zweite Bit 0 des Paares nun in 60a steht. Daher kippt das Flipflop 73 am Ende dieser Bitperiode nicht. In der sechsten Bitperiode wird das Bit 1 in 60a normal kodiert, da es nicht zwischen den Bits 0 eines Paares, sondern zwischen zwei Paaren von O-Bits liegt.are two 1-bits following the first zero of the pair. The inputs JK of the flip-flop 63 are at 0 so that it does not toggle at the end of the bit period. In the fourth bit period shows Z indicates the second bit 1 following the first zero of the pair, and VF indicates that the coding change is now in effect. Both inputs J and K of flip-flop 73 are at 1, and it toggles at the end of the bit period. In the fifth lit period VF stops indicating a coding change and Z goes back to zero because the second bit 0 of the pair is now in 60a stands. Therefore, the flip-flop 73 does not toggle at the end of this bit period. In the sixth bit period, bit becomes 1 encoded normally in 60a, since it is not between the 0 bits of a pair but between two pairs of O bits.

Die Fig.9 zeigt den Fall, bei dem fünf 1-Bits zwischen den O-Bits eines Paares von O-Bits liegen und zwei aufeinanderfolgende Kodierungsänderungen bedeuten. Die Betrachtung der Betriebsweise der in Fig.6 gezeigten logischen Schaltung zeigt, daß die beiden ersten 1-Bits durch ein ÜbergangsIntervall von zwei Bitperioden und die verbleibenden drei 1-Bits mit einem Übergangsintervall von zweieinhalb Bitperioden kodiert werden.9 shows the case in which five 1-bits between the O bits of a pair of O bits lie and two consecutive ones Coding changes mean. Consideration of the mode of operation of the logic circuit shown in Fig. 6 shows that the first two 1-bits by a transition interval of two bit periods and the remaining three 1-bits are encoded with a transition interval of two and a half bit periods will.

Die Dekodierung des modifizierten Miller-Kodes erfolgt auf einfache und direkte Weise, wobei es entscheidend darauf ankommt, daß jedes Bit zweimal abgetastet wird, einmal nach einem Viertel einer Bitperiode und einmal nach drei Vierteln einer Bitperiode. Aus dem Vergleich dieser beiden Abtastwerte ergibt sich, ob in der Mitte der Bitperiode ein Signalübergang stattgefunden hat. Wenn ein solcher übergang stattgefunden hat, so wird das Bit als 1 dekodiert. Außerdem ist es notwendig, das Ergebnis der beiden Abtastungen zum VergleichThe modified Miller code is decoded on simple and straightforward way, where it is crucial that each bit is sampled twice, once after a quarter of a bit period and once after three quarters of a bit period. From the comparison of these two samples the result is whether a signal transition has taken place in the middle of the bit period. When such a transition took place the bit is decoded as 1. It is also necessary to compare the result of the two scans

909826/0705909826/0705

mit dem Ergebnis der Abtastungen der nächsten Bitperiode zu speichern. Wenn für die Dauer zweier vollständiger Bitperioden kein Sigr.alübergang festgestellt wurde, so wird jede der beiden Bitperioden als 1 dekodiert (es muß dabei unterschieden werden zwischen dem Fehlen eines Übergangs in der Mitte einer Bitfolge 101, bei der das Zeitintervall mit der Dauer zweier Bitperioden in der Mitte einer Periode beginnt und der Bitfolge 011, bei der die Null die erste Null eines Paares ist und das Intervall zwischen den übergängen, dessen Dauer zwei Bitperioden beträgt, am Anfang einer Bitperiode beginnt).with the result of the samples of the next bit period to save. If no signal transition was detected for the duration of two complete bit periods, each of the both bit periods are decoded as 1 (a distinction must be made between the lack of a transition in the middle of a Bit sequence 101, in which the time interval with the duration of two Bit periods begins in the middle of a period and the bit sequence 011, in which the zero is the first zero of a pair and that Interval between the transitions, the duration of which is two bit periods, begins at the beginning of a bit period).

Wenn eine Folge von 1-Bits zwischen aufeinanderfolgenden Paaren von O-Bits auftritt, so kann diese wie bei den ersten 1-Bits in Fig.4 gezeigt, normal kodiert werden. Wenn andererseits die Zahl der 1-Bits in einer solchen Folge die Zahl 3 übersteigt, so können Vierergruppen von, aufeinanderfolgenden 1-Bits jeweils im modifizierten Mille-Kode und die gegebenenfalls davon übrigbleibenden 1-Bits normal kodiert werden. Dieser Fall ist in Fig.10 gezeigt. Die normale Kodierung der 1-Bits bedeutet, ein Intervall der Dauer einer Bitperiode zwisciien Zeitpunkten, an denen ein gleichstromfreier Signalzustand herrscht. Der entsprechende überhaupt auftretende maximale Gleichstromanteil ist, der bei einem Intervall zwischen Sijnalübergängen der Länge von eineinhalb Bitperioden auftretende Gleichstromanteil. Wenn jedoch die alternative Methode verwendet wird, so ist das Intervall zwischen gleichstromfreien Signalzuständen vier Bitperioden lang und der maximale Gleichstromanteil ist derjenige, der einem Intervall zwischen Signalübergängen von der Dauer zweier Bitperioden entspricht. Dies ist aus Fig.10 ebenfalls ersichtlich.If a sequence of 1-bits between consecutive pairs of O bits occurs, this can be the same as with the first 1 bits shown in Fig.4 can be encoded normally. If on the other hand If the number of 1-bits in such a sequence exceeds 3, groups of four consecutive 1-bits can be created in each case in the modified Mille code and, if applicable of which remaining 1-bits are encoded normally. This case is shown in Fig. 10. The normal coding of the 1-bits means an interval of the duration of a bit period between points in time, at which there is a DC-free signal state. The corresponding maximum direct current component that occurs at all is that at an interval between signal transitions the length of one and a half bit periods occurring direct current component. However, if the alternate method is used is the interval between DC-free Signal states four bit periods and the maximum direct current component is the one that has an interval between signal transitions corresponds to the duration of two bit periods. This can also be seen from Fig. 10.

90 9 826/070590 9 826/0705

G.A.Howells 21-1G.A. Howells 21-1

Das Ergebnis der Änderungen des Miller-Kodes besteht darin, daß die Häufigkeit des Auftretens von Intervallen der Dauer von zwei Bitperioden zwischen Signalübergängen erhöht wird und außerdem Intervalle zwischen Signalübergängen der Dauer von zweieinhalb Bitperioden eingeführt werden. Im ganzen gesehen ergibt sich dadurch eine Unterdrückung des Gleichstromanteils und eine Reduzierung der Energie der niederfrequenten Anteile des Zufallsdatenspektrums, wobei eine Energieverschiebung der höherfrequenten Anteile in die Richtung zu niedrigeren Frequenzen bewirkt wird.The result of the changes to the Miller Code is: that the frequency of occurrence of intervals of the duration of two bit periods between signal transitions increases and intervals between signal transitions of two and a half bit periods are also introduced. Throughout Seen as a result, this results in a suppression of the direct current component and a reduction in the energy of the low-frequency Parts of the random data spectrum, with an energy shift of the higher-frequency parts in the direction of lower frequencies is effected.

Wenn die zusätzliche Modifikation zur Kodierung von Viererruppen von 1-Bits zwischen aufeinanderfolgenden Paaren von O-Bihs nicht angewendet wird, so muß nur ein einziges Bit im voraus betrachtet werden, um die Kodierung durchzuführen. Die Schwierigkeit ist gegenüber dem normalen Miller-Kode somit nur sehr wenig erhöht. Die gleichen Kodierungsregeln können im Falle von Datenbündeln, die durch Zeitabstände voneinander getrennt sind, angewendet werden, wobei angenommen wird, daß zu Anfang jedes Datenbündels ein gleichstromfreier Zustand herrscht. Eine Schwierigkeit entsteht jedoch, da man zur endgültigen Herstellung einer gleichstromfreien Datenfolge eine zweite Null oder eine 1Q-Bitfolge bei jedem Datenbündel benötigt. Die verlangten Zustände können nicht vor dem Ende des Datenbündels auftreten, wo eine Diskontinuität der Übertragung entsteht.If the additional modification is to encode groups of four of 1-bits between successive pairs of O-Bihs is not used, only one bit has to be used must be viewed in advance to perform the coding. The difficulty is compared to the normal Miller code thus only increased very little. The same coding rules can be used in the case of data bundles which are separated by time intervals are separated, are used, it being assumed that at the beginning of each data bundle a DC-free Condition prevails. A difficulty arises, however, as one has to ultimately manufacture a DC-free one Data sequence requires a second zero or a 1Q bit sequence for each data bundle. The required states cannot before the end of the data bundle where there is a discontinuity the transfer arises.

Eine Lösung dieses Problems besteht darin, ein zusätzliches Bit hinzuzufügen, um die Signalfolge gleichstromfrei zu machen. Das zusätzliche Bit enthält keine Information, aber es trägt dazu bei, die Geräuschspanne des letzten Informationsbits des Datenbündels zu vergrößern.One solution to this problem is to add an additional bit to make the signal sequence free from DC do. The extra bit does not contain any information, but it does add to the noise margin of the last information bit of the data bundle.

909828/0705909828/0705

G.A.Howells 21-1G.A. Howells 21-1

Da das Datenbündel normalerweise nur eine relativ kleine Anzahl von Bits enthält und wenn diese Bits alle in einem Schieberegister zur übertragung bereit stehen, so ist es günstig, das gesamte Datenbündel im voraus zu betrachten, um die Anzahl der 1-Bits innerhalb eines Paares von O-Bits festzustellen. Auf diese Weise können die 1-Eits durch übergänge in Intervallenvon zwei Bitperioden kodiert werden, jedoch nur wenn ihre Anzahl gerade ist. Dies hat den Vorteil, daß das maximale Intervall zwischen Signalübergängen zwei Bitperioden anstatt zweieinhalb Bitperioden bei der kontinuierlichen Signalübertragung unter Verwendung des modifizierten Miller-Kodes beträgt. Jedoch erhöht die normale Kodierung bei einer ungeraden Anzahl von 1-Bits den Gleichstromanteil, welcher besteht, bis die zweite Null eines Paares auftritt (welche als das zusätzliche Bit hinzugefügt werden kann).Since the data bundle usually only contains a relatively small number of bits and if these bits all in one Shift registers are available for transmission, it is advantageous to consider the entire data bundle in advance, the number of 1 bits within a pair of O bits ascertain. In this way, the 1-Eits can be encoded by transitions at intervals of two bit periods but only if their number is even. This has the advantage that the maximum interval between signal transitions using two bit periods instead of two and a half bit periods in continuous signal transmission of the modified Miller code. However, that increases normal coding with an odd number of 1-bits the direct current component, which exists until the second zero of a pair occurs (which can be added as the extra bit).

90 9 826/07 0590 9 826/07 05

Claims

Patent attorney

Short str. 8 * v * wvw

7 Stuttgart 30

G.A. Howells 21-1

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Claims

Encoder for coding digital binary data in a modified Miller code, characterized in that it divides the binary values zero into pairs in the order in which they occur from a fixed point in time and, if several binary values one occur between such pairs of binary values zero, Each pair of these binary values is coded in that no signal transition takes place during time intervals which begin with the beginning of a bit period and have a duration of two bit periods or a multiple thereof, the first zero of the pair of binary values being zero from the first subsequent one is separated by a signal transition and that it otherwise codes the binary data according to the rules of the normal Miller code (Fig.3 (3), (4), Fig.5, 7, 8, 9, 10).

Encoder according to Claim 1, characterized in that it has the following units:

- A data memory (60a, 60b, 60c), which at each point in time the respective bit to be coded, the next and the next but one Bit stores.

Kg / Sch
December 8, 1978

9098 2 6/07059098 2 6/0705

-2-G.A. Howells 21-1

- A logic circuit (61, 62) that makes the division into pairs which indicates binary values zero in the data stream to be encoded,

- a logic circuit (63, 64, 65, 66), the consecutive Pairs of binary values one determined within a pair of binary values zero,

- means (67, 68, 71, 72, 73) for coding the stored current bits in Miller code,

- and means which, controlled by the logic circuits (61, 62; 63, 64, 65, 66), change the Miller code if one or more pairs of binary values are one between a Pair of binary values zero are found.

3. Encoder according to claim 1, characterized in that if ... ^ r occur as three binary values one between successive pairs of binary values zero, it encodes four binary values one of them in the same modified Miller code as pairs of binary values one within a pair of binary values zero, encoding any remaining binary values one in the normal Miller code.

4. Encoder according to Claim 3, characterized in that it adds an additional bit to the bundles in the case of binary data which occur in bundles which are separated from one another by larger time intervals in order to produce a DC-free signal state, if a binary zero or a binary zero at the end of the bundle a binary sequence one-zero is missing.

909826/0705909826/0705