DE2846685B1

DE2846685B1 - Control circuit for MFC receivers in 2 out of 6 code

Info

Publication number: DE2846685B1
Application number: DE19782846685
Authority: DE
Inventors: Johann Ing Sontheim
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-10-26
Filing date: 1978-10-26
Publication date: 1980-05-08
Also published as: DE2846685C2

Description

Die Lösung dieser Aufgabe ist dadurch gekennzeichnet, daß ein 6fach-NOR-Gatter, dessen sechs Eingänge paarweise jeweils mit den beiden Eingängen dreier EX-OR-Gatter und dessen sechs Eingänge außerdem über ohmsche Widerstände gemeinsam an die beiden miteinander verbundenen Eingänge eines zu lnvertierung eingesetzten ersten NAND-Schmitt-Triggers, dessen Ausgang rnit dem ein Eingang eines zweiten NAND-Schmitt-Triggers verbunden ist, geführt sind, daß die Ausgänge zweier der drei EX-OR-Gatter mit den beiden Eingängen eines vierten EX-OR-Gatters verhuiiden sind. das der Ausgang des dritten und der Ausgang des vierten EX-OR-Gatters an jeweils einem Eingang eines fünften EX-OR-Gatter geführt sind. The solution to this problem is characterized in that a 6-fold NOR gate, its six inputs in pairs with the two inputs of three EX-OR gates and its six inputs also jointly to the two via ohmic resistors interconnected inputs of a first NAND Schmitt trigger used for inverting, its output is connected to the one input of a second NAND-Schmitt trigger is, that the outputs of two of the three EX-OR gates with the two Inputs of a fourth EX-OR gate are bewuiiden. that the exit of the third and the output of the fourth EX-OR gate to one input each fifth EX-OR gate are performed.

dessen Ausgang mit deni einen Eingang eines als Inverter benut@ten sechsten EX-OR-Gatters, dessen zweiter Eingang mit einem Dauer-H-Signal belegt ist, gekoppelt ist, daß der Ausgang des @fach-NOR-Gatters mit dem einen Eingang eines siebten EX-OR-Gatters verbunden ist. dessen anderer Eingang an den Ausgang eines dritten NAND-Schmitt-Triggers geführt ist, wobei der eine Eingang des dritten NAND-Schmitt-Triggers mit dem Ausgang des zweiten NAND-Schmitt-Triggers und der andere Eingang mit dem Ausgang eines als Inverter betriebenen vierten NAND-Schmitt-Triggers verbunden ist, daß der Ausgang des siebten EX-OR-Gatters über einen ohmschen Widerstand und einen Kondensaltor an dem Ausgang eines ebenfalls zur 1 nvertierung benutzten achten EX-OR-Gatters liegt.whose output with deni use an input as an inverter sixth EX-OR gate, the second input of which is assigned a permanent H signal, is coupled that the output of the @ fold NOR gate with one input of a seventh EX-OR gate is connected. its other input to the output of a third NAND-Schmitt trigger is performed, one input of the third NAND-Schmitt trigger with the output of the second NAND-Schmitt trigger and the other input with the The output of a fourth NAND-Schmitt trigger operated as an inverter is connected, that the output of the seventh EX-OR gate via an ohmic resistor and a Capacitor at the output of an eighth EX-OR gate, which is also used for 1 conversion lies.

dessen einer Eingang mit dem Ausgang eines vierten NAND-Schmitt-Triggers verbunden ist und dessen anderer Eingang mit einem Dauer-H-Signal beaufschlagt ist und daß die beiden miteinander verbundenen Eingänge des vierten NAND-Schmitt-Triggers an den Verbindtingsptiiikt von ohmschen Widerstand und Kondensator liegen.one input with the output of a fourth NAND-Schmitt trigger is connected and the other input has a permanent H signal applied to it and that the two interconnected inputs of the fourth NAND Schmitt trigger due to the connection pattern of ohmic resistance and capacitor.

Durch diese Maßnahmen erhält man eine Kontrollschaltung für MFC-Empfänger mit aktiven Filtern, die sich unter Verwendung von lediglich vier integrierten Schaltbausteinen aufbauen läßt. These measures provide a control circuit for MFC receivers with active filters that use just four integrated switching components can build up.

Für diesen Fall kann der Ausgang des achten EX-OR-Gatters gleichzeitig mit allen Takteingängen der am Ende der Übertragungskanäle des MFC-Empfängers liegenden D-Flip-Flops verbunden sein, während der Ausgang des vierten NAND-Schmitt-Triggers gl@ich@eitig Illit dcii Reset-Eingängen des D- Flip-Flops verbundenist. In this case, the output of the eighth EX-OR gate can be simultaneously with all clock inputs of the ones at the end of the transmission channels of the MFC receiver D flip-flops be connected while the output of the fourth NAND Schmitt trigger gl @ ich @ eitig Illit dcii reset inputs of the D flip-flop is connected.

Anhand des Ausführungsbeispiels nach der Figur wird die Erfindung näher erläutert. The invention is based on the exemplary embodiment according to the figure explained in more detail.

Der obere Teil des Blockschaltbilds nach der Figur zeigt die wesentlichsten Funktionseinheiten eines mit aktiven Filtern aufgebauten MFC-Empfängers. Er besteht atis den sechs Kanalteilen. The upper part of the block diagram according to the figure shows the most essential Functional units of an MFC receiver built with active filters. He persists atis the six parts of the canal.

l3as Kernstück eines Kanalteiles besteht aus einem Bandfilter voiii Cirad 2 BF2, einem davorgeschalteten Begren@erverstärker Bv, einer Gleichrichterstufe Gund einem Schmitt-Trigger ST als Schwellenauswerter. The core of a channel part consists of a band filter voiii Cirad 2 BF2, an upstream limiting amplifier Bv, a rectifier stage Gund a Schmitt trigger ST as a threshold evaluator.

Vor dem Begrenzerverstärker sorgt ein weiteres Bandfilter nF1 dafür. daß von den beiden ein MFC-Zeichen bildenden Frequenzen nur die im Nut@band eines Kanalteiles liegende an den Begrenzerverstärker gelangen kann. Another band filter nF1 takes care of this in front of the limiter amplifier. that of the two frequencies forming an MFC symbol only those in the groove @ band one Channel part lying can get to the limiter amplifier.

Am Ausgang eines jeden Kanalteiles übernimmt ein D-Flip-Flop nach entsprechender Kontrolle das empfangene Zeichen und gibt es über eine dem jeweiligen Anwendungsfall angepaßte Schnittstellenschaltung (Transistor,Gatter,EA-Baustein usw.)ab. A D flip-flop takes over at the output of each channel section corresponding control the received character and gives it to the respective Application adapted interface circuit (transistor, gate, I / O module etc.).

Im unteren Teil des Blockschaltbildes ist die z. B. aus CMOS-Bausteinen aufgebaute Kontrollschaltung dargestellt. In the lower part of the block diagram, the z. B. from CMOS modules constructed control circuit shown.

Sie besteht im wesentlichen aus vier integrierten Schaltbausteinen. Der erste integrierte Schaltbaustein «1 I enthält dabei ein 6fach-NOR-Gatter G 1, von dem jeder Eingang mit einem Kanal des MFC-Empfängers verbunden ist. Die Verbindung wird dabei jeweils dem Eingang des D-Flip-Flops zugeführt. Zwei weitere integrierte Schaitbausteine IC2 und IC3 die je vier EX-OR-Gatter G21 ... G24 und G35 . -. G38 enthalten und deren Ein- und Ausgänge zum Verschal- ten zugänglich sind, arbeiten im Sinne einer geradzahligen Paritätskontrolle zusammen. Drei der vier Gatter des integrierten Schaltbausteins IC2 liegen mit ihren beiden Eingängen jeweils an den Eingängen des üfiteh-NOR-Gattens, so daß jeweils ein paar dieser Eingänge mit einem EX-OR-Gatter des integrierten Schaltbausteines @C2 verbunden sind. Das vierte EX-OR-Gatter G 24 ist mit seinen Eingängen mit den Ausgängen des ersten und zweiten EX-OR-Gatters G21. G22 verbunden. Die Ausgänge des dritten EX-OR-Gatters G23 und des vierten EX-OR-Gatters G24 sind an die Eingänge des fünften EX-OR-Gatters G 35 des dritten integrierten Schaltbausteines IC3 geführt. Der Ausgang dieses fünften EX-OR-Gatters führt zum Eingang eines sechsten EX-OR-Gatters G 36, dessen zweiter Eingang mit dauerndem H-Signal beaufschlagt ist. Der Ausgang dieses sechsten EX-OR-Gatters ist zu einem Eingang eines zweiten NAND-Schmitt-Triggers G42, der sich auf dem vierten integrierten Schaltbaustein IC4 befindet. geführt. Der Ausgang des 6fach-NOR-Gatters des ersten integrierten Schaltbausteins ICI liegt gleichzeitig an dcni einen Eingang des siebten EX-OR-Gatters G37, dessen zweiter Eingang mit dem Ausgang eines dritten NAND-Schmitt-Triggers des vierten integrierten Schaltbausteines IC4 geleitet ist Der Ausgang des siebten EX-OR-Gatters G37 ist über eine Reihenschaltung eines ohmschen Widerstandes R 7 und eines Kondensators C1 mit dem Ausgang eines achten EX-OR-Gatters G38 verbunden, wobei der eine Eingang dieses achten EX-OR-Gatters am Ausgang des vierten NAND-Schmitt-Triggers G44 liegt und der andere Eingang ebenfalls wieder mit einem dauernden H-Signal belegt ist. Die beiden miteinander verbundenen Eingänge des vierten NAND-Schmitt-Triggers G44 liegen am gemeinsamen Verbindungspunkt des ohmschen Wiederstandes R7 und des Kondensators C 1. It essentially consists of four integrated switching modules. The first integrated switching module «1 I contains a 6-way NOR gate G 1, each input of which is connected to a channel of the MFC receiver. The connection is fed to the input of the D flip-flop. Two more integrated Switching modules IC2 and IC3 each have four EX-OR gates G21 ... G24 and G35. -. G38 and their inputs and outputs for the are accessible, work in the sense of an even parity check. Three of the four gates of the integrated switching module IC2 are each with their two inputs on the Inputs of the üfiteh-NOR gate, so that each pair of these inputs with a EX-OR gates of the integrated switching component @ C2 are connected. The fourth EX-OR gate G 24 is with its inputs with the outputs of the first and second EX-OR gate G21. G22 connected. The outputs of the third EX-OR gate G23 and the fourth EX-OR gate G24 are integrated into the inputs of the fifth EX-OR gate G 35 of the third Switching module IC3 out. The output of this fifth EX-OR gate leads to Input of a sixth EX-OR gate G 36, the second input with permanent H-signal is applied. The output of this sixth EX-OR gate is to one Input of a second NAND Schmitt trigger G42, which is integrated on the fourth Switching module IC4 is located. guided. The output of the 6-way NOR gate of the first integrated switching module ICI is at the same time at dcni one input of the seventh EX-OR gate G37, the second input of which with the output of a third NAND Schmitt trigger of the fourth integrated switching module IC4 is routed The output of the seventh EX-OR gate G37 is connected via a series connection of an ohmic resistor R 7 and a capacitor C1 connected to the output of an eighth EX-OR gate G38, one input of this eighth EX-OR gate at the output of the fourth NAND Schmitt trigger G44 is present and the other input is also assigned a permanent H signal again is. The two interconnected inputs of the fourth NAND Schmitt trigger G44 are at the common connection point of the ohmic resistor R7 and the Capacitor C 1.

Sämtliche sechs Kanäle des MFC-Empfängers sind außerdem über ohmsche Widerstände R 1... R 6 an die miteinander verbundenen Eingänge eines ersten NAND-Schmitt-Triggers G41 geführt.All six channels of the MFC receiver are also ohmic Resistors R 1 ... R 6 to the interconnected inputs of a first NAND Schmitt trigger G41 led.

Die Kontrollschaltung prüft vor dem Ablauf einer Schutzzeit, ob die Zahl der angesprochenen Kanalteile größer als 1, geradzahlig und kleiner als 4 ist. Before the expiry of a protection time, the control circuit checks whether the The number of channel parts addressed is greater than 1, an even number and less than 4.

Diese drei Bedingungen zusammen ergeben eine eindeutige >>2-aus-6<<-Kontrolle. Nach dem Ablauf der Ansprechschutzzeit, d. h., wenn der Empfänger auf ein Zweifrequenzzeichen angesprochen hat, wird die Kontrollfunktion auf eine >>1-aus-6<<-Kontrolle reduziert, weil beim Signalisierungssystem R2 (CCITT-Empfehlung Q 451) der Empfänger das einmal empfangene Zweifrequenzzeichen auch dann noch am Ausgang abgeben soll, wenn eine der beiden Zeichenfrequenzen abgeschaltet wird. These three conditions together result in a clear >> 2-out-of-6 << control. After the response protection time has elapsed, i. i.e. when the receiver clicks on a two-frequency signal has responded, the control function is switched to a >> 1-out-of-6 << control reduced, because with the signaling system R2 (CCITT recommendation Q 451) the receiver the once received two-frequency character is to be delivered at the output, when one of the two character frequencies is switched off.

Dabei fällt die Prüfung größer als 1 dem ersten integrierten Schaltbaustein ICI, die Paritätskontrolle »2 aus 6« den zweiten und dritten integrierten Schaltbausteinen IC3 und die Prüfung kleiner als 4 dem vierten integrierten Schaltbaustein IC4 zu. The test is greater than 1 for the first integrated switching module ICI, the parity check "2 out of 6" the second and third integrated switching components IC3 and the test less than 4 to the fourth integrated switching module IC4.

Anschließend ist eine Tabelle gezeigt, aus der sich die Funktion der einzelnen Schaltungen ergibt. Die bei der Prüfung sich ergebenden Signale an den Ausgängen (Ã) bis (F) sind in der waagrechten und die Anzahl der angesprochenen Kanäle x in der senkrechten Spalte aufgetragen. Es zeigt sich, daß am Ausgang F nur ein H-Signal abgegeben wird, wenn gerade zwei kanäle des MFC-Empfängers angesprochen haben. A table is then shown that shows the function of the individual circuits results. The signals resulting from the test the outputs (Ã) to (F) are in the horizontal and the number of addressed Channels x plotted in the vertical column. It can be seen that at the output F only an H-signal is emitted if two channels of the MFC receiver are being addressed to have.

# # # # # # 0 II H 11 L II L 1 L L H H L L 2 L H H L H # 3 L L II H L L 4 L II L 11 L L 5 L L L 11 L L 6 L fl L 1{ L L Diese Tabelle gilt jedoch nur bis zum Ablauf der durch R7 und C1 gebildeten Schutzzeit. Erreicht die Spannung am Eingang des NAND-Schmitt-Triggers G44 den ihm eigenen Schwellwert. erscheint an seinem Ausgang ein L-Signal, das das Gatter G 43 sperrt. Damit wird vor allem die Paritätskontrolle außer Funktion gesetzt und das H-Signal an OE hält sich. solange mindestens eines der sechs Kanalteile angesprochen hat. Das heißt, daß die »2-aus-6«-Kontrolle nach dem Ansprechen des Empfängers auf die »l-aus-6«-Kontrolle umgeschaltet wird, um sicherzustellen, daß der Empfänger wie gefordert sich solange hält. solange mindestens eine der sechs Zeichenfrequenzen an seinem Eingang ansteht. Das L-Signal an (6) gibt die Reset-Eingänge der Ausgangs-Kippstufen frei. Mit der positiven Flanke an # die am Ende der Schutzzeit entsteht, werden die beiden Kippstufen. deren Kanalteile angesprochen haben, gesetzt. Sobald das letzte der angesprochenen Kanalteile abfällt, beginnt die ebenfalls durch R7 und C bestimmte Abfallschutzzeit. Nach deren Ablauf erscheint an # wieder ein H-Signal, das die Ausgangskippstufen über die Reset-Eingänge zurücksetzt. # # # # # # 0 II H 11 L II L 1 L L H H L L 2 L H H L H # 3 L L II H L L 4 L II L 11 L L 5 L L L 11 L L 6 L fl L 1 {L L This table is only valid until the protection time formed by R7 and C1 has expired. Reached the tension its own threshold value at the input of the NAND Schmitt trigger G44. appears an L signal at its output which blocks gate G 43. In order to will especially the parity check is disabled and the H signal at OE is maintained. so long has addressed at least one of the six channel parts. That is, the "2-out-of-6" control after the recipient has spoken to, the "1-out-of-6" control is switched over, to ensure that the recipient holds as long as requested. as long as at least one of the six character frequencies is present at its input. The L signal on (6) enables the reset inputs of the output multivibrators. With the positive edge on # that occurs at the end of the protection time, become the two flip-flops. their channel parts have addressed, set. As soon as the last of the addressed channel parts falls off, the waste protection time also determined by R7 and C begins. After their expiry an H signal appears again at #, which activates the output multivibrator via the reset inputs resets.

Claims

Claims: 1. Control circuit for MFC receivers in 2-out-of-6 code, characterized in that a 6-fold NOR gate (G1) whose six inputs are in pairs each with the two inputs of three EX-OR gates (G21, G22, G23) and its six inputs also via ohmic resistors (R 1 ... R 6) jointly to the two interconnected inputs of a first used for inversion NAND Schmitt trigger (G41), the output of which is connected to one input of a second NAND-Schmitt-Triggers (G 42) are connected, that the outputs of two (G21, G22) of the three (G21, G22, G23) EX-OR gates with the two inputs of one fourth EX-OR gate (G24) are connected that the output of the third (G 23) and the output of the fourth (G24) EX-OR gate at each input of a fifth EX-OR gate (G35) are performed, the output of which with one input of a Inverters use the sixth EX-OR gate (G36), the second input of which is connected to a Permanent H signal is occupied, that is coupled to the output of the 6-fold NOR gate is connected to one input of a seventh EX-OR gate (G37), the other The input is routed to the output of a third NAN D Schmitt trigger (G 43), wherein the one input of the third NAND Schmitt trigger (G43) with the output of the second NAND Schmitt trigger (G42) and the other input with the output of a operated as an inverter fourth NAND Schmitt trigger (G44) is connected that the output of the seventh EX-OR gate (G37) via an ohmic resistor (R7) and a capacitor (C1) at the output of one also used for inversion eighth EX-OR gate (G38) is located, one input of which is connected to the output of a fourth NAND Schmitt trigger (G44) is connected and its other input with a permanent H signal is applied and that the two interconnected inputs of the fourth NAND-Schmitt-Triggers (G44) at the connection point of the ohmic resistor (R 7) and capacitor (C 1).

2. Control circuit for MFC receiver according to claim 1, characterized in that that it is used in a six-channel MFC receiver, its individual channels essentially from the series connection of a band filter (BF1), a limiter amplifier (BV1 of a second band filter (BF2), a rectifier (G) and a D flip-flop (DFF) exist and that the output of the eighth EX-OR gate (G34) is simultaneous with all clock inputs (C) and the output of the fourth NAND Schmitt trigger (G 44) is simultaneously connected to the reset inputs (R) of the D flip-flops (DFF).

3. Control circuit for MFC receivers according to one of the preceding Claims, characterized in that the circuit structure by means of integrated Blocks (IC1 to IC4).

The invention relates to a control circuit for MFC receivers in the 2-out-of-6 code.

In known MFC receivers, the functional principle is largely through the available LC filters or through the tolerable ones Selection curves achieved by effort. The blocking behavior of these filters is sufficient just about the simultaneous response of two in the frequency range neighboring Channel parts to a single interference frequency to prevent and to respond to a Channel part to the adjacent frequency with excess level (up to 7 dB) with sufficient To prevent security. To achieve the required response level range from -30 dBm to To be able to cope with -5 dBm, a control amplifier must be inserted in front of the filter set which regulates the occurring control fluctuations. This broadband control amplifier (and thus the rectified and filtered control voltage) is also the Interference voltages occurring on the line (clicks or interference frequencies from upstream Line sections). tim the possible malfunctions of the MFC receiver (e.g. blocking for too long, duplication of characters, output of incorrect characters) largely to switch off, the control amplifier must be dependent on an extensive control logic can be controlled by the respective status at the receiver output.

When connecting to two-wire lines, this concept requires decoupling A crossover network is required for the transmitter and receiver.

The control circuit of the receiver (e.g. "2-out-of-6" control) is on designed and claimed as an analog circuit with predominantly discrete components a relatively large assembly area.

Show considerations within the scope of the invention. that deal with the use of active filters in thin-film technology, much stricter selection requirements than with l.C filters. This is an essential requirement for Conception of an MFC receiver without a control amplifier with dciii associated control effort and without the crossover network required for a two-wire connection.

The object of the present invention is cs. an integrable control circuit to create that are particularly suitable for an MFC receiver with active filters is.

In the case of the MFC signaling method, the switching technology Transmit characters in a "2-out-of-6" frequency code. To protect the recipient Various controls are carried out at the receiver exit to prevent malfunctions, which should prevent the posting of false characters. Essentially, these are the “2-out-of-6” control and the response protection time before responding, as well as the “1-out-of-6” control with drop-out delay after responding. The control circuit should therefore also solve this task.