DE2846685C2

DE2846685C2 - Control circuit for MFC receivers in 2 out of 6 code

Info

Publication number: DE2846685C2
Application number: DE19782846685
Authority: DE
Inventors: Johann Ing.(Grad.) 8133 Feldafing Sontheim
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-10-26
Filing date: 1978-10-26
Publication date: 1981-01-22
Also published as: DE2846685B1

Description

IOIO

1515th

2020th

2525th

3030th

verbunden sind, daß der Ausgang des dritten und der Ausgang des vierten EX-OR-Gatters an jeweils einem Eingang eines fünften EX-OR-Gatter geführt sind, dessen Ausgang mit dem einen Eingang eines als Inverter benutzten sechsten EX-OR-Gatters, dessen zweiter Eingang mit einem Dauer-H-Signal belegt ist, gekoppelt ist, daß der Ausgang des 6fach-NOR-Gatters mit dem einen Eingang eines siebten EX-OR-Gatters verbunden ist, dessen anderer Eingang an den Ausgang eines dritten NAND-Schmitt-Triggers geführt ist, wobei der eine Eingang des dritten NAN D-Schmitt-Triggers mit dem Ausgang des zweiten NAND-Schmitt-Triggers und der andere Eingang mit dem Ausgang eines als Inverter betriebenen vierten NAND-Schmitt-Triggers verbunden st, daß der Ausgang des siebten EX-OR-Gatters über einen ohmschen Widerstand und einen Kondensator an dem Ausgang eines ebenfalls zur Invertierung benutzten achten EX-OR-Gatters liegt, dessen eine.· Eingang mit dem Ausgang eines vierten NAND-Schmitt-Triggers verbunden ist und dessen anderer Eingang mit einem Dauer-H-S^:.gnal beaufschlagt ist und daß die beiden miteinander verbundenen Eingänge des vierten NAND-Schmitt-Triggers an den Verbindung« punkt von ohmschem Widerstand und Kondensato' liegen.are connected that the output of the third and the output of the fourth EX-OR gate are each led to an input of a fifth EX-OR gate, the output of which is connected to one input of a sixth EX-OR gate used as an inverter, the the second input is assigned a permanent H signal, it is coupled that the output of the 6-fold NOR gate is connected to one input of a seventh EX-OR gate, the other input of which is connected to the output of a third NAND-Schmitt- Trigger is performed, with one input of the third NAN D-Schmitt trigger connected to the output of the second NAND-Schmitt trigger and the other input to the output of a fourth NAND-Schmitt trigger operated as an inverter, that the output of the The seventh EX-OR gate is connected via an ohmic resistor and a capacitor to the output of an eighth EX-OR gate, which is also used for inversion and whose one input is connected to the output of a fourth NAND Schmitt trigger d whose other input ^{is subjected to a permanent HS:} .gnal and that the two interconnected inputs of the fourth NAND-Schmitt trigger are at the connection point of the ohmic resistance and capacitor.

Durch diese Maßnahmen erhält man eine Kontrollschaltung fü- MFC-Empfänger mit aktiven Filtern, die sich unter Verwendung von lediglich vier integrierten Schaltbausteinen aufbauen läßt.These measures provide a control circuit for MFC receivers with active filters that can be built using just four integrated switching modules.

Für diesen Fall kann der Ausgang des achten EX-OR-Gatters gleichzeitig mit allen Takteingängen der am Ende: der Übertragungskanäle des MFC-Empfängers liegenden D-Flip-Flops verbunden sein, während der Ausgang des vierten NAND-Schmitt-Triggers gleichzeitig mit den Reset-Eingängen des D-FIip-FIops verbunden ist.In this case, the outcome of the eighth EX-OR gate simultaneously with all clock inputs of the end: the transmission channels of the MFC receiver lying D-flip-flops, while the output of the fourth NAND-Schmitt trigger simultaneously with the reset inputs of the D-FIip-FIop connected is.

Anhand des Ausführungsbeispiels nach der Figur wird die Erfindung näher erläutertThe invention is explained in more detail using the exemplary embodiment according to the FIGURE

Der oHre Teil des Blockschaltbilds nach der Figur zeigt die wesentlichsten Funktionseinheiten eines mit «to aktiven Filtern aufgebauten M FC-Empfängers. Er besteht aus den sechs Kanalteilen.The other part of the block diagram according to the figure shows the most important functional units of an M FC receiver built with «to active filters. He consists of the six canal parts.

Das Kernstück eines Kanalteiles besteht aus einem Bandfilter vom Grad 2 BF2, einem davorgeschalteten Begrenzerverstärker Bv, einer Gk'chrichterstufe Gund einem Schmitt-Trigger STaIs Schwellenauswerter.The core of a channel part consists of a band filter of grade 2 BF2, a limiter amplifier Bv connected upstream, a Gk'chrichterstufe G and a Schmitt trigger STaIs threshold evaluator.

Vor dem Begrenzerverstärker sorgt ein weiteres Bandfilter BFi dafür, daß von den beiden ein MFC-Zeichen bildenden Frequenzen nur die im Nutzband eines Kanalteiles liegende an den Begrenzerverstärker gelangen kann.In front of the limiter amplifier, another band filter BFi ensures that of the two frequencies forming an MFC symbol, only the one in the useful band of a channel section can reach the limiter amplifier.

Am Ausgang eines jeden Kanalteiles übernimmt ein D-Flip-Flop nach entsprechender Kontrolle das empfangene Zeicher, und gibt es über eine dem jeweiligen Anwendungsfall angepaßte Schnittstellenschaltung (Transistor, Gatter, EA-Baustein usw.) ab.At the output of each channel section, a D-flip-flop takes over what is received after appropriate control Zeicher, and is available via an interface circuit adapted to the respective application (Transistor, gate, I / O module, etc.).

Im unteren Teil des Blockschaltbildes ist die z. B. aus CMOS-Bausteinen aufgebaute Kontrollschaltung dargestellt. In the lower part of the block diagram, the z. B. control circuit constructed from CMOS components is shown.

Sie besteht im wesentlichen aus vier integrierten Schältbausteinen. Der erste integrierte Schaltbaustein ICX enthält dabei ein Öfach-NOR-Galter GI₁ von dem jeder Eingang mit einem Kanal des MFC-Empfängers verbunden ist. Die Verbindung wird dabei jeweils dem D-E!ngang des D-Flip-Flops zugeführt. Zwei weitere integrierte Schaltbausigine ICT. und /C3, die je vier EX-OR-Gatter G21 ... G24 und G35 ... G38 enthalten und deren Ein* und Ausgänge zum Verschalten zugänglich sind, arbeiten im Sinne einer geradzahligen Paritätskontrolle zusammen. Drei der vier Gatter des integrierten Schaltbausteins IC2 liegen mit ihren beiden Eingängen jeweils an den Eingängen des 6fach-NOR-Gatters, so daß jeweils ein paar dieser Eingänge mit einem EX-OR-Gatter des integrierten Schaltbausteines IC2 verbunden sind. Das vierte EX-OR-Gatter G24 ist mit seinen Eingängen mit den Ausgängen des ersten und zweiten EX-OR-Gatters G2J, G22 verbunden. Die Ausgänge des dritten EX-OR-Gatters G23 und des vierten EX-OR-Gatters G24 sind an die Eingänge des fünften EX-OR-Gatters G 35 des dritten integrierten Schaltbausteines /C3 geführt. Der Ausgang dieses fünften EX-OR-Gatters führt zum Eingang eines sechsten EX-OR-Gatters G36, dessen zweiter Eingang mit dauerndem H-Signal beaufschlagt ist. Der Ausgang dieses sechsten EX-OR-Gatters ist zu einem Eingang eines zweiten NAND-Schmiti-Triggers G 42, der sich auf dem vierten integrierten Schaltbaustein IC4 btfindet, geführt. Der Ausgang des 6fachNOR-Gatters des ersten integrierten Schaltbausteins /Cl liegt gleichzeitig an dem einen Eingang des siebten EX-OR-Gatters G 37, dessen zweiter Eingang mit dem Ausgang eines dritten N Af. D-Schmitt-Triggers des vierten integrierten Schaltbausteines /C 4 geleitet ist. Der Ausgang des siebten EX-OR-Gatters G 37 ist über eine Reihenschal tung eines ohmschen Widerstandes Rl und eines Kondensators Cl mit dem Ausgang eines achten EX-OR-Gatters G 38 verbunden, wobei der eine Eingang dieses achten EX-OR-Gatters am Ausgang des vierten NAND-Schmitt-Tnggers G44 liegt und der andere Eingang ebenfalls wieder mit einem dauernden Η-Signal belegt ist Die beiden miteinander verbundenen Eingänge des vierten NAND-Schmitt-Triggers G44 liegen am gemeinsamen Verbindungspunkt des ohmschen Widerstandes R 7 und des Kondensators C1. Sämtliche sechs Kanäle des MFC-Empfängers sind außerdem über ohmsche Widerstände Ri ... R 6 an die miteinander verbundenen Eingänge eines ersten NAND-Schmitt-Triggers G41 geführt.It essentially consists of four integrated switching modules. The first integrated switching component ICX contains an Öfach-NOR-Galter GI ₁ of which each input is connected to a channel of the MFC receiver. The connection is fed to the D input of the D flip-flop. Two other integrated switchgear ICT. and / C3, which each contain four EX-OR gates G21 ... G24 and G 35 ... G38 and whose inputs * and outputs are accessible for interconnection, work together in the sense of an even-numbered parity check. Three of the four gates of the integrated switching module IC2 have their two inputs each at the inputs of the 6-way NOR gate, so that a pair of these inputs are connected to an EX-OR gate of the integrated switching module IC2 . The fourth EX-OR gate G 24 has its inputs connected to the outputs of the first and second EX-OR gates G2J, G22. The outputs of the third EX-OR gate G23 and the fourth EX-OR gate G24 are routed to the inputs of the fifth EX-OR gate G 35 of the third integrated switching module / C3. The output of this fifth EX-OR gate leads to the input of a sixth EX-OR gate G36, the second input of which has a permanent H signal. The output of this sixth EX-OR gate is led to an input of a second NAND Schmiti trigger G 42, which is located on the fourth integrated switching module IC 4. The output of the 6-way NOR gate of the first integrated switching module / Cl is simultaneously connected to one input of the seventh EX-OR gate G 37, the second input of which is connected to the output of a third N Af. D-Schmitt trigger of the fourth integrated switching module / C 4 is directed. The output of the seventh EX-OR gate G 37 is connected via a series circuit of an ohmic resistor Rl and a capacitor Cl to the output of an eighth EX-OR gate G 38, one input of this eighth EX-OR gate on The output of the fourth NAND Schmitt trigger G44 is located and the other input is again assigned a permanent Η signal. The two interconnected inputs of the fourth NAND Schmitt trigger G44 are located at the common connection point of the ohmic resistor R 7 and the capacitor C1 . All six channels of the MFC receiver are also led via ohmic resistors Ri ... R 6 to the interconnected inputs of a first NAND Schmitt trigger G41.

Die Kontrollschaltung prüft vor dem Ablauf einer Schutzzeit, ob die Zahl der angesprochenen Kanalteile größer als 1. geradzahlig und kleiner a's 4 istBefore a protection time expires, the control circuit checks whether the number of channel parts addressed is greater than 1. even and less than 4

Diese drei Bedingungen zusammen ergeben eine eindeutige »2-aus-6«-Kontrol!e. Nach dem Ablauf der Ansprechschutzzeit, d. h„ wenn der Empfänger auf ein Zweifrequenzzeichen angesprochen hat, wird die Kontrollfunktion auf eine »l-aus-6«-KontroIle reduziert, weil beim Signalisierungssystem R 2 (CCITT-Empfehlung Q 451) der Empfänger das einmal empfangene Zweifrequenzzeichen auch dann noch am Ausgang abgeben soll, wenn eine der beiden Zeichenfrequenzen abgeschaltet wird.These three conditions together result in a clear "2-out-of-6" control! E. After the response protection time has elapsed, i. If the receiver has responded to a two-frequency signal, the control function is reduced to a "1-out-of-6" control, because with the signaling system R 2 (CCITT recommendation Q 451) the receiver still receives the two-frequency signal at the exit should emit when one of the two character frequencies is switched off.

Dabei fällt die Prüfung größer als 1 dem ersten integrierten Schaltbaustein /Cl. die Paritätskontrolle »2 aus 6« den zweiten und dritten integrierten Schaltbausteinen IC? und die Prüfung kleiner als 4 dem vierten integrierten Schaltbaustein /C4zu.The test is greater than 1 for the first integrated switching module / Cl. the parity check "2 out of 6" the second and third integrated switching components IC? and the test of less than 4 to the fourth integrated switching module / C4.

Anschließend ist eine Tabelle gezeigt, aus der sich die Funktion der einzelnen Schaltungen ergibt. Die bei der Prüfung sich ergebenden Signale an den Ausgängen (A) bis (?) sind in der wäagrechten Und die Anzahl der angesprochenen ^?f.artäie χ in der senkrechten Spalte aufgetragen. Es zeigt sich, daß am Ausgang (p) nur ein Η-Signal abgegeben wird, wenn gerade zwei Kanäle des MFC-Empfängers angesprochen haben.A table is then shown which shows the function of the individual circuits. The signals resulting from the test at the outputs (A) to (?) Are in the horizontal And the number of those addressed ^? f.artäie χ plotted in the vertical column. It can be seen that only a Η signal is emitted at output (p) if two channels of the MFC receiver have just responded.

Ii L L L L L LIi L L L L L L

II L It L II L HII L It L II L H

M H H L L LM H H L L L

L H LL H L

iiii

H H HH H H

H L H L L L LH L H L L L L

L LL L

E] L L L L E] L L LL

IOIO

Diese Tabelle gilt jedoch nur bis zum Ablauf der durch RT Und C\ gebildeten Schutzzeit. Erreicht die Is Spannung am Eingang des NAND-Schmitt-Triggers G44 den ihm/eigenen Schwellwert, erscheint an seinem Ausgang ein ÜSföriä). das das Gatter G 43 sperrt. Damit wird vor allem die Paritätskontrolle außer Funktion gesetzt und das Η-Signal an (TT) hält sich, solange mindestens eines der sechs Känalteile angesprochen hat Das heißt, daß die »2-aus-6«-Kontrolle nach dem Ansprechen des Empfängers auf die »I-aus-öc^Kontrol-Ie umgeschaltet Wird, um sicherzustellen, daß der Empfänger wie gefördert sich solange hall, solange mindesfens eine der sechs 2eichenfrequenzen art seinem Eingang ansteht Das L-Sigrial an (δ) gibt die Reset-Eingänge der AusgangS'Kippstufen frei. Mit der positiven Flankcian (K), die arri Ende der Schutzzeit entsteht, werden die beiden Kippstufen, deren känalteile angesprochen haben, gesetzt;. Sobald das letzte der ängespröchefieri Rahalleileabfäiiti beginnt die ebenfalls durch Rl und C bestimmte Abfallschutzzeit. Nach deren Ablauf erscheint an @ wieder ein Η-Signal, das die Ausgangskippstufen über die Reset-Eingänge zurücksetzt.However, this table is only valid until the protection time created by RT and C \ has expired. If the Is voltage at the input of the NAND Schmitt trigger G 44 reaches its own threshold value, a ÜSföriä appears at its output. that the gate G 43 blocks. This above all disables the parity check and the Η signal on (TT) remains as long as at least one of the six parts of the channel has responded »I-aus-öc ^ Kontrol-Ie is switched to ensure that the receiver reverberates as promoted as long as at least one of the six 2-character frequencies is pending at its input '' Tilt stages free. With the positive flankcian (K), which arises at the end of the protection time, the two flip-flops whose channel parts have responded are set. As soon as the last of the interrogated Rahalleileabfäiiti begins the waste protection time also determined by Rl and C. After this has expired, a Η signal appears again at @, which resets the output multivibrators via the reset inputs.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Control circuit for MFC receiver in 2-out-of-6 code, characterized in that a 6-way NOR gate (Gl) ₁ whose six inputs are paired with the two inputs of three EX-OR gates (G21, G22, G23) and its six inputs also via ohmic resistors (Rt ... R6) jointly to the two interconnected inputs of a first NAND-Schmitt trigger (G 41) used for inversion, the output of which with one input of a second NAND-Schmitt -Triggers (G 42) are connected, that the outputs of two (G21, G22) of the three (G21, G22, G23) EX-OR gates with the two inputs of a fourth EX-OR gate (G 24) are connected that the output of the third (G 23) and the output of the fourth; 'G24) EX-OR gate to one input of a fifth EX-OR gate (G 35) are performed, the output of which is connected to one input a sixth EX-OR gate (G 36) used as an inverter, the second input of which is assigned a permanent H signal, is coupled t that the output of the 6-fold NOR gate is connected to one input of a seventh EX-OR gate (G 37), the other input of which is led to the output of a third NAND Schmitt trigger (G43), the an input of the third NAND Scnmitt trigger (G43) with the output of the second NAND ochmit. Trigger (G 42) and the other input is connected to the output of a fourth NAND-S! Imitt trigger (G44) operated as an inverter, so that the output of the seventh EX-OR gate (G 37) via an ohmic resistor (RT ) and a capacitor (Cl) at the output of an eighth EX-OR gate (G 38), which is also used for inversion, one input of which is connected to the output of a fourth NAND Schmitt trigger (G 44) and the other input of which is connected is applied with a permanent H signal and that the two interconnected inputs of the fourth NAND Schmitt trigger (G 44) are at the connection point of the ohmic resistor (R 7) and capacitor (CI).

2. Control circuit for MFC receiver according to claim 1, characterized in that it is used in a six-channel MFC receiver, the individual channels of which essentially consist of the series connection of a band filter (SFl), a limiter amplifier (BV), a second band filter (BF2 ), a rectifier (G) and a D-Flip-FIops (DFF) exist and that the output of the eighth EX-OR gate (G 34) simultaneously with all clock inputs (C) and the output of the fourth NAND-Schmitt trigger (G 44) is simultaneously connected to the reset inputs (R) of the D flip-flops fDFFj.

3. Control circuit for MFC receiver according to one of the preceding claims, characterized characterized in that the circuit structure by means of integrated components (/ Gl to / C4) is successful

The invention relates to a control circuit for MFC receivers in the 2-out-of-6 code.

In the case of known MFC receivers, the principle of operation is largely based on the ones available LC-FHter or by the selection curves achieved with it with tolerable effort determines Das The blocking behavior of these filters is just sufficient to ensure that two are simultaneously responding in the frequency range adjacent channel parts to a single interference frequency

ίο to prevent and to address a part of the channel towards the neighboring frequency with excess level (up to 7 dB) with sufficient certainty prevent. In order to be able to cope with the response level range of -30 dBm to -5 dBm required by the a control amplifier must be used in front of the filter set to control the control fluctuations that occur corrects. This broadband control amplifier (and thus the rectified and filtered control voltage) However, the interference voltages occurring on the line (clicks or interference frequencies) are also eliminated upstream line sections). About the possible malfunctions of the MFC receiver (e.g. blocking for too long, duplicating characters, outputting wrong characters) to a large extent, the control amplifier must be equipped with extensive control logic depending on the respective status of the Receiver output can be controlled.

When connecting to two-wire lines, this concept is used to decouple the transmitter and receiver

jo a crossover required.

The control circuit of the receiver (e.g. »2-out-of-6« control) is designed and used as an analog circuit with predominantly discrete components a relatively large assembly area.

Considerations within the scope of the invention show that with the use of active filters in thin-film technology, significantly more stringent selection requirements can be met than with IC filters. This is an essential prerequisite for designing an MFC receiver without a control amplifier with the associated control effort and without the crossover network required for a two-wire connection.
The object of the present invention is to create a control circuit which can be integrated and which is particularly suitable for an MFC receiver with active filters.

With the MFC signaling method, the switching-related characters are in a »2-out-of-6« - Transmit frequency code. To protect the receiver against interference, at the receiver output various controls carried out to prevent false characters from being posted. Essentially are this is the "2-out-of-6" -control and the response protection time before the response as well as the "1-out-of-6" control with drop-out delay after responding. The control circuit should therefore also solve this problem. The solution to this problem is characterized in that an öfairh NOR gate has six inputs

6ö in pairs, each with the two entrances of three EX-OR gates land its six inputs as well via ohmic resistors jointly to the two interconnected inputs of a first NAND Schmitt trigger used for inversion, its output with one input of a second NANp-SchmiU'Triggers is connected «are performed, that the outputs of two of the three EX-ÖR gates with the two entrances of a fourth EX-ÖR gate