DE2843988A1

DE2843988A1 - Digitally controlled power system - has control memory providing instructions program to digital control processor controlling power supplies

Info

Publication number: DE2843988A1
Application number: DE19782843988
Authority: DE
Inventors: Robert Joseph Domenico
Original assignee: PALYN ASSOCIATES Inc
Current assignee: PALYN ASSOCIATES Inc
Priority date: 1978-10-09
Filing date: 1978-10-09
Publication date: 1980-04-24

Abstract

The power system includes an analog to digital converter for sensing the difference between a reference voltage and the output voltage. Also included is a digital control processor connected to receive and process the difference or error signal representative of the measured difference and to provide the control pulses to the power supplies. A control memory is connected to the processor to provide a program of instructions to the processor such that the processor provides a change in the width of the control pulses. The power supply thereby provides a programmed change in the output voltage in response to the change of the pulse width of the pair of control pulses.

Description

B E 5 0 H R E 1 B U N GB E 5 0 H R E 1 B U N G

Die Erfindung bezieht sich auf eine digita7-.geregelte Spannungsversorgung.The invention relates to a digital 7-regulated power supply.

Geregelte Spannungsquellen sind seit vielen Jahren in der elektronischen Industrie eine grundlegende Notwendigkeit. Bei frühen Anordnungen dieser Art wird die Spannung durch eine Reihen-Durchlaßschaltung reguliert, die den Stromfluß in Abhängigkeit von der Last regelt. Diese Regelung erfolgt durch Erfassung jeglicher Anderungen der Ausgangsspannung infolge schwankender Last und Rückkopplung über eine analoge Regelschaltung, die den durch die Reihen-Durchlaßschaltung fließenden Strom einstellen konnte.Regulated voltage sources have been in the electronic for many years Industry a fundamental necessity. With early arrangements of this type, the voltage is regulated by a series pass circuit that controls the flow of current in Depending on the load. This regulation is done by recording any Changes in output voltage due to fluctuating load and feedback over an analog control circuit that controls the amount flowing through the series pass circuit Could adjust electricity.

Da diese Spannungsversorgung mit Netzfrequenz betrieben wurde, wurden mit steigenden Anforderungen an die Stromhöhe immer größere Eisentransformatoren, Filterkondensatoren und Eisendrosseln notwendig, um die lastbedürfnisse zu befriedigen. Dabei ist der Wirkungsgrad von Spannungsversorgungen dieser Art, wenn niedrige Spannungen gefcrdert werden, außerordentlich gering (etwa 2O'/c).Since this power supply was operated with mains frequency, were with increasing demands on the current level, ever larger iron transformers, Filter capacitors and iron chokes are necessary to meet the load requirements. The efficiency of power supplies of this type is when low voltages funded are extremely low (about 20 '/ c).

Um diesen Nachteilen zu entgehen, wurden schaltende Spannungsversorgungen entwickelt. Eine typische schaltende Spannungsversorgung ist in dem Handbuch "JP Series Power Supplies, Technical Information" der ACDC Electronics, Inc. gezeigt und beschrieben.To avoid these disadvantages, switching power supplies were used developed. A typical switching power supply is described in the manual "JP Series Power Supplies, Technical Information "from ACDC Electronics, Inc. is shown and described.

Hierbei wird eine hohe Gleichspannung, die im allgemeinen aus dem Wechselspannungsnetz abgeleitet wird, mit hoher Frequenz (typisch 20 Hz) zerhackt, über einen Ferrittransformator heruntertransformiert und dann gleichgerichtet und gefiltert, um die gewünschte Ausgangsgleichspannung zu erhalten. Wie bei der früheren Anordnung wird die Ausgangsspannung bei Stromänderungen durch Rückkopplungsregelung unter Verwendung einer Analogschaltung geregelt.This is a high DC voltage, which is generally made up of the AC voltage network is derived, chopped at high frequency (typically 20 Hz), stepped down via a ferrite transformer and then rectified and filtered to get the desired DC output voltage. As with the previous one Arrangement is the output voltage with current changes by feedback control regulated using an analog circuit.

Abweichungen der Ausgangs spannung vom Sollwert erzeugen ein Fehlersignal. Dieses Fehlersignal wird zur Regelung der Breite von Impulsen benutzt, die die ungeregelte hohe Gleichspannung zerhacken. Steigt der Laststrombedarf, so verbreitert die Rückkopplungsregelung die Impulsbreite, so daß mehr Energie über den Transformator zur Last übertragen wird. Umgekehrt wird die Impulsbreite verringert, wenn der Lastbedarf absinkt.Deviations of the output voltage from the nominal value generate an error signal. This error signal is used to regulate the width of pulses that the unregulated chop high DC voltage. If the load current requirement increases, the feedback control is broadened the pulse width so that more energy is transferred through the transformer to the load will. Conversely, the pulse width is reduced when the load requirement drops.

Der zur Rückkopplungsregelung benutzte Algorithmus basiert fast durchwegs auf der Proportionalregelung. Das durch eine Abweichung der Ausgangsspannung erzeugte Fehlersignal wird mit einer Sägezahnspannung verglichen. Sind die Amplitude des Fehlersignals und der Sägezahnspannung gleich, so wird der Impuls ausgegeben; er endet stets am Ende des Zerhackerzyklus.The algorithm used for the feedback control is almost entirely based on the proportional control. The one generated by a deviation in the output voltage The error signal is compared with a sawtooth voltage. Are the amplitude of the Error signal and the sawtooth voltage equal, the pulse is output; he always ends at the end of the chopper cycle.

Hauptnachteil dieser analogen Auslegung des Rückkopplungs regelungsalgorithinus ist, daß die schaltende Spannungsversorgung auf große Laststromänderungen nur in beschränktem Maßefansprechen kann. So entsteht typischerweise bei einer Bünfzigprozentigen Änderung des Laststroms eine Änderung der Ausgangsspannung um 5 bis 10 , bevor die Regelscharng die Ausgangsspannung in den Bereich der Regelbandbreite zurückbringen kann. 1)iese Erholung benötigt im allgemeinen eine beträchtliche Zeit. Zwar kann das Ansprechverhalten der Spannungsversorgung auf Laständerungen verbessert werden, wenn zusätzlich zur Proportionaländerung differentiell geregelt wird; dies führt jedoch zu einer beträchtlichen Komplizierung und Erhöhung des Herstellungspreises der Spannungsversorgung.Main disadvantage of this analog design of the feedback control algorithm is that the switching voltage supply can only respond to large load current changes in to a limited extent. This is typically what happens at a fifty percent Change in load current changes the output voltage by 5 to 10 before the Control loop bring the output voltage back into the range of the control bandwidth can. 1) This recovery generally takes a considerable amount of time. Although it can the response behavior of the power supply to load changes can be improved, if there is differential control in addition to the proportional change; this leads to however, considerably complicating and increasing the manufacturing price the power supply.

Analoge Rückkopplungsregelungsanordnungen haben darüber hinaus weitere Nachteile und Grenzen. Zunächst ist ihre Kurz- und Langzeit stabilität wegen der Drift der Kennwerte der Bauteile problematisch. Weiter erfordert jede zu regulierende Ausgangsspannung eine zugehörige analoge Regelanordnung. Dies bedeutet, daß Spannungsversorgungen, die mehrere, unabhängige geregelte Ausgangsspannungen liefern, für jede Spannung einen unabhängigen Analogregler haben müssen. Da bei vielen modernen Anwendungen drei bis fünf unabhängige Spannungen erforderlich sind, sind wegen der vermehrfacht en Analogschaltungen derartige Spannungsversorgungen sehr teuer.Analog feedback control arrangements also have others Cons and Limits. First of all, their short-term and long-term stability is due to the Drift of the parameters of the components is problematic. Next requires each to be regulated Output voltage an associated analog control arrangement. This means that power supplies, the multiple, independent regulated output voltages deliver, must have an independent analog regulator for each voltage. As with many modern Applications three to five independent voltages are required because of the multiplied by analog circuits, such power supplies are very expensive.

Eine ideale Rückkopplungsregelung wäre eine solche, die die Vorteile der Proportional-, Differential- und Integralregelung für mehrere unabhängig geregelte Ausgangsspannungen bei niedrigen Kosten und einfacher Ausführung vereinigt, die von der Drift der Bauteile verhältnismäßig unabhängig ist. Die Anordnung könnte an die jeweiligen Bedürfnisse angepaßt werden, indem die für das gewünschte Ansprechverhalten geeignete Art der Regelung angewendet wird. Beispielsweise könnte sie integral oder proportional geregelt werden, wenn die Last verhältnismäßig konstant ist und augenblicklich auf Differentialregelung umgeschaltet werden, wenn plötzliche Laständerungen auftreten.An ideal feedback control would be one that has the advantages the proportional, differential and integral control for several independently controlled Output voltages combined at low cost and simple design that is relatively independent of the drift of the components. The arrangement could to be adapted to the respective needs by adding the for the desired response appropriate type of regulation is applied. For example, it could be integral or regulated proportionally when the load is relatively constant and instantaneous switched to differential control when sudden load changes occur.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Regelanord nung anzugeben, die aus mehreren Regelarten die jeweils am besten geeignete wählen kann, um den augenblicklichen Regelanforderungen nachzukommen. Vorzugsweise sollen ohne zusätzlichen Regelsohal tungsaufwand mehrere unabhängige Spannungsversorgungen geregelt werden können und eine unabhängige Ein- und Ausschaltung mehrerer Spannungsquellen ermöglicht erden.The invention is therefore based on the object of a Regelanord voltage indicate who can choose the most suitable from several types of rule, to meet the current rule requirements. Preferably without additional control effort, several independent power supplies are regulated and independent switching on and off of multiple voltage sources enables grounding.

Die Erfindung bezieht sich auf ein digitales Regelverfahren und eine digital geregelte Spannungsversorgung, die während zeitlich gesteuerter Taktzyklen geregelt wird und wenigstens eine Spannungsquelle enthält, die auf zwei Regelimpulse anspricht, deren Spannungsbreite eine geregelte Ausgangsspannung liefert.The invention relates to a digital control method and a digitally regulated power supply that operates during timed clock cycles is regulated and contains at least one voltage source that responds to two control pulses responds whose voltage range provides a regulated output voltage.

Die Spannungsversorgung enthalt einen Analog/Digital-Wandler (A/D-Wandler) zur Erfassung der Differenz zwischen einer Bezugsspannung und der Ausgangsspannung. Ein digitaler Regelprozessor (Zentnleinheit) empfängt und verarbeitet das Differenz oder Fehlersignal, das die gemessene Differenz wiedergibt und liefert die Regelimpulse zu den Spannungsquellen. An den Prozessor ist ein Regelspeicher angeschlossen, der ein Befehlsprogramm für den Prozessor vorgibt, so daß dieser die Breite der Regelimpulse ändert. Die Spannungsversorgung stellt somit eine programmierte Änderung der Ausgangsspannung entsprechend der Änderung der Impulsbreite der beiden Regelimpulse bereit.The power supply contains an analog / digital converter (A / D converter) to detect the difference between a reference voltage and the output voltage. A digital rule processor (central unit) receives and processes the difference or Error signal that reproduces and delivers the measured difference the control pulses to the voltage sources. A rule memory is attached to the processor connected, which specifies an instruction program for the processor, so that this the width of the control pulses changes. The power supply is therefore a programmed one Change in output voltage according to the change in pulse width of the two Control impulses ready.

Der digitale Regelprozessor wird durch die Befehle im Regelspeicher so programmiert, daß er sämtliche zur Regelung der Spannungsversorgung notwendigen Regelfunktionen ausführt. Der Regelprozessor bestimmt aus der Verarbeitung des Fehlersignals nach einem der Regelverfahren nach seiner Wahl, welche Impulsbreite zur Fehlerkorrektur im nächsten Zyklus den Leistungsschaltern zugeführt werden soll.The digital rule processor is controlled by the commands in the rule memory programmed in such a way that it provides all the necessary controls for the power supply Performs control functions. The rule processor determines from the processing of the error signal according to one of the control methods of his choice, which pulse width for error correction is to be fed to the circuit breakers in the next cycle.

Außer den Möglichkeiten bei analoger Regelung kann der Prozessor weitere Funktionen ausführen. Insbesondere können mit ihm mehrere Spannungsquellen geregelt werden. Das Schalten der Spannungsquellen erfordert eine feste Impulsbreite für einen ganzen Zyklus.In addition to the options for analog control, the processor can also provide additional options Perform functions. In particular, several voltage sources can be regulated with it will. Switching the voltage sources requires a fixed pulse width for a whole cycle.

Hat der Prozessor die Impulsbreite für eine Spannungsquelle berechnet, so kann er auf andere Spannungsquellen umgeschaltet werden, während die erste ihren Zyklus ausführt. Die Anzahl der Spannungsquelle die vom Prozessor bedient werden können, hängt nur von der Geschwindigkeit des Prozessors und der Auflösungszeit der Fühleinrichtungen hat. Der A/D-Wandler ist in multiplexer Form ausgeführt, so daß unter der Regelung des Prozessors sämtliche Spannungsquellen bedient werden. Ein analoger Schalter verbindet sequentiell jede Spannungsquelle und ihre Bezugsspannung mit dem Wandler.Once the processor has calculated the pulse width for a voltage source, so it can be switched to other voltage sources while the first is yours Cycle executes. The number of voltage sources served by the processor can only depends on the speed of the processor and the resolution time who has sensory devices. The A / D converter is implemented in multiplex form, see above that all voltage sources are operated under the control of the processor. An analog switch sequentially connects each voltage source and its reference voltage with the converter.

Bei vielen Spannungsversorgungen mit mehreren Spannungsquellen, wie sie bei großen Rechnern, Speichersystemen, Reglern und Peripheriegeräten benutzt werden, ist es erforderlich, daß die Ein- und Aussch::tltfolge verschiedener Spannungen genau geregelt wird. Da der Prozessor sämtliche Spannungsquellen des Systems überwacht, kann dies mit einem Programm im Regelspeicher statt mit zusätzlicher Hardware erreicht werden. Ebenso ist es möglich, die Häufigkeit, mit der jede dieser Spannungen ein- oder ausgeschaltet wird, zu regeln, um die durch die Spannungsquellen gespeisten Schaltungen zu schützen.With many power supplies with multiple voltage sources, such as it is used in large computers, storage systems, controllers and peripheral devices it is necessary that the switching on and off sequence of different voltages precisely regulated will. Since the processor all voltage sources of the system is monitored, this can be done with a program in the rule memory instead of with additional Hardware can be achieved. Likewise, it is possible to adjust the frequency with which each of these Voltages switched on or off, to regulate by the voltage sources to protect powered circuits.

Bei vielen Anwendungen muß zur Ausführung von Diagnostik- oder Testprozeduren die Spannung eingestellt werden. Bei analog geregelten Spannungsversorgungen ist dies ohne zusätzliche Hardware nicht in automatischer Weise möglich. Bei digitaler Regelung kann jedoch zur Änderung der Nennspannung einer oder sämtlicher Spannungsquellen dem Prozessor die entsprechende Information von einer entfernten Stelle zugefuhrt werden, selbst wenn das System durch die vom Prozessor geregelten Spannungsquellen gespeist wird.In many applications it is necessary to carry out diagnostic or test procedures the voltage can be adjusted. With analog regulated power supplies this cannot be done automatically without additional hardware. With digital Regulation can, however, change the nominal voltage of one or all of the voltage sources the processor is supplied with the corresponding information from a remote location even if the system is powered by the voltage sources regulated by the processor is fed.

Bei analoger Regelung ist die Möglichkeit, Spannungsquellen parallel zu schalten, extrem begrenzt. Im allgemeinen ist die Ausgangsleistung jeder Spannungsquelle auf weniger als ihren Nennwert begrenzt, um verhindern zu können, daß eine Spannungsquelle versucht, die gesamte Last zu übernehmen und so ihre Leistungsgrenze zu überschreiten. Da der Prozessor sämtliche Spannungsquellen regelt, kann er die Impulsbreiten der parallelgeschalteten Einheiten überwachen und unverzüglich eingreifen, wenn eine der Spannungsquellen beginnt, einen überproportionalen Anteil der Last zu übernehmen. In diesem Falle kann der Prozessor die Impulse für die überlastete Spannungsquelle willkürlich verkürzen und die für die anderen Spannungsquellen verlängern, so daß der Strom in jeder Einheit abgeglichen ist.With analog control there is the possibility of voltage sources in parallel to switch, extremely limited. In general, the output power of each voltage source is limited to less than their nominal value in order to be able to prevent a voltage source tries to take on the entire load and thus exceed its performance limit. Since the processor regulates all voltage sources, it can adjust the pulse widths of the Monitor units connected in parallel and intervene immediately if a the voltage sources begin to take over a disproportionate share of the load. In this case the processor can use the pulses for the overloaded voltage source arbitrarily shorten and lengthen those for the other voltage sources so that the current in each unit is balanced.

In den Regelspeicher können Programme eingegeben werden, die es dem Prozessor ermöglichen, vor dem Einschalten der Spannungsquellen des Systems eine Selbstdiagnose durchzuführen. Wird hierbei eine Fehlfurktnon festgestellt, so kann zur Information der Bedienllugsperson ein Alarmsignal abgegeben werden.Programs can be entered in the rule memory to suit the Processor enable a Perform self-diagnosis. If a faulty term is found here, then an alarm signal can be issued to inform the operator.

Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsformen anhand der Zeichnung. Es zeigen: Fig. 1 das Blockschaltbild einer digital geregelten Spannungsversorgung, Fig. 2 eine schematische Darstellung des A/D-Wandlers und des Analogschalters der Fig. 1- zur Verwendung bei mehreren Spannungsquellen, Fig. 3 eine schematische Darstellung des digitalen Regelprozessors der Fig. 1, Fig. 4 Zeitablaufdiagramme mit der Darstellung der Span-und 5 nungsregelung über zehn Taktimpulse durch den digitalen Regelprozessor.Further objects, features and advantages of the invention will emerge from the following description of preferred embodiments with reference to the drawing. It show: Fig. 1 the block diagram of a digitally regulated voltage supply, FIG. 2 is a schematic representation of the A / D converter and the analog switch of FIG Fig. 1- for use with several voltage sources, Fig. 3 is a schematic representation of the digital control processor of Figs. 1, 4 are timing diagrams showing the voltage and voltage control over ten clock pulses by the digital control processor.

Fig. 1 zeigt das Blockschaltbild einer digital geregelten Spannungsversorgung. Eine herkömmliche Spannungsversorgung 34 enthält einen Leistungsschalter 12, einen Transformator 13 und eine Gleichrichter- und Filtereinheit 14. Sie ist über eine Schiene 26 an eine ungeregelte Gleichspannungsquelle angeschlossen. Die Einheiten 12, 13 und 14 sind bei Spannungsversorgungen üblich; ihr Aufbau ist bekannt.Fig. 1 shows the block diagram of a digitally regulated voltage supply. A conventional power supply 34 includes a power switch 12, a Transformer 13 and a rectifier and filter unit 14. It is via a Rail 26 connected to an unregulated DC voltage source. The units 12, 13 and 14 are common to power supplies; its structure is known.

Eine Einheit 15, in der ein A/D-Wandler (ADC) und ein Analogschalter vereinigt sind, ist über Schienen 97 an die Spannungsquelle 34 angeschlossen. Der A/D-Wandler dient zur Messung der Abweichung der Ausgangsspannung vom Sollwert und zur Übertragung dieser Differenz, d. h. des Fehlersignals, zurück zum digitalen Regelprozessor 10.A unit 15 in which an A / D converter (ADC) and an analog switch are combined is connected to the voltage source 34 via rails 97. Of the A / D converter is used to measure the deviation of the output voltage from the setpoint and to transfer this difference, d. H. of the error signal, back to the digital Rules processor 10.

Bei der Schaltung der Fig. 1 ist der digitale Regelprozessor (DOP) 10 über Schienen 29, 19 an die Einheit 15 angeschlossen.In the circuit of Fig. 1, the digital control processor (DOP) 10 connected to the unit 15 via rails 29, 19.

Er ist in Fig. 3 genauer gezeigt. Der digitale Regelprozessor 10 ist über Schienen 18, 31, 19, 32 an einen Regelspeicher 11 angeschlossen. Bei dem Regelspeicher 11 handelt es sich um eilen 1k-RCN-Speicher zum Speichern von Programm befehlen für den digitalen Regelprozessor 10 zur Durchführung sämtlicher Funktionen, die notwendig sind, um die Spannungsversorgung 34 zu regeln. Dem Prozessor 10 wird über eine Schiene 17 ein 10 IEz Taktsignal zugeführt.It is shown in more detail in FIG. The digital control processor 10 is Connected to a control memory 11 via rails 18, 31, 19, 32. With the rule memory 11 is a 1k RCN memory for storing program instructions for the digital rule processor 10 to carry out all Functions that are necessary to regulate the voltage supply 34. The processor 10, a 10 IEz clock signal is supplied via a rail 17.

Der Prozessor 10 liefert auf Schienen 21, 22 Regelimpulse zur Spannungsversorgung 34, durch die deren Ausgangsspannung geregelt wird. Der Prozessor 10 bestimmt aus der Verarbeitung des Fehlersignals nach einem der Regelverfahren nach seiner Wahl, welche Impulsbreite dem Leistungsschalter 12 zur Korrektur des Fehlersignals im nächsten Zyklus zugeführt werden soll.The processor 10 delivers control pulses for the voltage supply on rails 21, 22 34, through which their output voltage is regulated. The processor 10 determines the processing of the error signal according to one of the control methods of his choice, what pulse width the circuit breaker 12 to correct the error signal in should be fed to the next cycle.

Eine Schiene 24 dient zur Zufuhr von Unterbrechungs- oder Interruptsignalen zum Prozessor 10. Und zwar werden über die Schiene 24 und eine Schiene 23 interne Interruptsignale dem Prozessor 10 zugeführt. Zusätzliche Interruptsignale können von externen Quellen bereitgestellt werden. Beispielsweise kann ein nichtgezeigter Hauptprozessor eine externe Interruptleitung benutzen, um dem Prozessor 10 Signale zuzuführen und dann dem Prozessor 10 über Schienen 18, 19 einen bestimmten Befehl geben, um der Spannungsversorgung 34 einen Befehl zu liefern.A rail 24 is used to supply interrupt or interrupt signals to the processor 10. Namely, via the rail 24 and a rail 23 internal Interrupt signals fed to the processor 10. Additional interrupt signals can provided by external sources. For example, a not shown Main processor use an external interrupt line to send 10 signals to the processor and then to the processor 10 via rails 18, 19 a specific command give a command to the power supply 34.

In Fig. 2 ist die Einheit 15 der Fig. 1 genauer gezeigt. Fig. 2 zeigt eine Anordnung mit vier digital geregelten Spannungsquellen 34-1, 34-2, 34-3 und 34-4. Die Spannungsquellen 34-1 bis 34-4 werden sequentiell durch den Prozessor 10 der Fig. 1 so angesteuert, daß die jeweils richtige Spannungsquelle und ihre Bezugsspannungsquelle 38-1, 38-2, 38-3 und 38-4 mit dem A/D-Wandler 73 verbunden werden. Als gewählt sind die Spannungsquelle 34-3 und die Bezugsspannungsquelle 38-3 gezeigt.In Fig. 2, the unit 15 of Fig. 1 is shown in more detail. Fig. 2 shows an arrangement with four digitally regulated voltage sources 34-1, 34-2, 34-3 and 34-4. The voltage sources 34-1 through 34-4 are sequentially processed by the processor 10 of Fig. 1 controlled so that the correct voltage source and its Reference voltage sources 38-1, 38-2, 38-3 and 38-4 are connected to the A / D converter 73 will. The voltage source 34-3 and the reference voltage source are selected as 38-3 shown.

Vom Prozessor 10 werden über Schienen 21-1 bis 22-4 den Spannungsquellen 34-1 bis 34-4 Regelimpulse zugeführt. Interruptsignale werden dem Prozessor 10 über Schienen 23-1 bis 23-4 zugeführt.The processor 10 is connected to the voltage sources via rails 21-1 to 22-4 34-1 to 34-4 control pulses are supplied. Interrupt signals are sent to processor 10 Rails 23-1 to 23-4 are fed.

Der Prozessor 10 aktiviert selektiv Analogschalter 36-1, 39-1; 36-2, 39-2; 36-3, 39-3 und 36-4, 39-4 über Wählleitungen 89-1 bis 89-4. Die Schalter 36-1 bis 36-4 und 39-1 bis 39-4 können aus Feldeffekttransistoren (FET) bestehen, die einzeln angewählt werden, indem die Spannung in der entsprechenden Spannungsquellen-Wählleitung angehoben wird, während die restlichen Leitungen auf einem niedrigen Signal gehalten werden. In Fig. 2 sind die FET 36-3, 39-3 geschlossen und verbinden die Spannungsquelle 34-3 und die Bezeugsspannlmgsquelle 38-3 über Schienen 37-3, 37, 40-3, 40 mit den Analogspannungs- bzw. Dezugsspannungseingängen des A/D-IVandlers 73.The processor 10 selectively activates analog switches 36-1, 39-1; 36-2, 39-2; 36-3, 39-3 and 36-4, 39-4 via dial-up lines 89-1 to 89-4. The switches 36-1 to 36-4 and 39-1 to 39-4 can consist of field effect transistors (FET), the individually selected by the voltage in the corresponding voltage source selection line is raised while the remaining lines are held low will. In Fig. 2 the FETs 36-3, 39-3 are closed and connect the voltage source 34-3 and the Bezeugsspannlmgsquelle 38-3 via rails 37-3, 37, 40-3, 40 with the Analog voltage or draw voltage inputs of the A / D converter 73.

Der A/D-Mandler 73 ist herkömmlicher Bauart. Er dient zur Messung der Differenz zwischen einer Bezugsspannung und einer tusgangsspannung der Spannungsversorgung für jede der vom Prozessor 10 geregelten Spannungsquellen. Diese Fehlerspannung kann durch schrittweise Annäherung oder durch einen Nachlaufwandler in eine binare Zahl umgewandelt werden. Diese Arten der Umwandlung sind aus vielerlei Quellen bekannt, beispielsweise aus einem Anwendungs-Handbuch "A Low Cost, High-Performance Tracking A/D Converter" der Firma Precision Monolithics, Inc.The A / D mandrel 73 is of conventional design. It is used for measurement the difference between a reference voltage and an output voltage of the power supply for each of the voltage sources regulated by the processor 10. This error voltage can be converted into a binary by a step-by-step approach or by a follow-up converter Number to be converted. These types of transformation are known from many sources, for example from an application manual "A Low Cost, High-Performance Tracking A / D Converter "from Precision Monolithics, Inc.

Der A/D-Wandler 73 wird durch eine vorgewählte Bezugsspannung 38-1 bis 38-4 auf die gewünschte Ausgangsspannung der überwachten Spannungsquelle eingestellt. Der A/D-Wandler 73 wandelt die Fehlerspannung in ihr binäres Äquivalent um und gibt dieses auf der 8-Bit-Datenschiene 29 zum Prozessor 10 der Fig. 1 aus. Empfängt dieser die binäre Zahl, so trennt er die Spannungsquelle und wählt den nächsten Schalter.The A / D converter 73 is by a preselected reference voltage 38-1 to 38-4 set to the desired output voltage of the monitored voltage source. The A / D converter 73 converts the error voltage into its binary equivalent and outputs this on the 8-bit data rail 29 to the processor 10 of FIG. Receives this the binary number, it disconnects the voltage source and selects the next switch.

Der Genauigkeitsgrad und die Breite der Fehlererfassung steht zur Anzahl der binären Bits in Beziehung, die im A/D-5ansler 73 zur Umwandlung des Fehlers benutzt werden. In einer bevorzugten Ausführungsform wird eine binäre Zahl mit 8 Bits verwendet, was einen Bereich von + 128 mV mit einer Genauigkeit von + 2 mV ergibt. Bei entsprechend erhöhtem oder verringertem Aufwand können der Bereich und der Fehler entsprechend vergröMert oder verkleinert werden, beispielsweise auf + 256 mV bei einer Genauigkeit von + 4 mV.The degree of accuracy and the breadth of the error detection is available Number of binary bits in relation that are used in the A / D converter 73 for converting the error to be used. In a preferred embodiment, a binary number with 8 Bits used, giving a range of + 128 mV with an accuracy of + 2 mV results. With correspondingly increased or reduced effort can the area and the error can be enlarged or reduced accordingly, for example to + 256 mV with an accuracy of + 4 mV.

Da der A/D-Wandler 73 sämtliche Spannungen erfaßt, kann durch eine zusätzliche Anzeigeeinheit 95 eine dezimale Auslesung jeder der Spannungen erreicht werden.Since the A / D converter 73 detects all voltages, can by a additional display unit 95 achieves a decimal reading of each of the voltages will.

In der Schaltung der Fig. 3 arbeitet der Prozessor 10 mit vier Spannungsquellen. Der Regelspeicher 11 ist ein lk-R0E, der über 8-Bit-Schienen 32, 19 und 10-Bit-Schienen 18, 31 an den Prozessor 10 angeschlossen ist. Der Prozessor 10 enthält ein herkömmliches Gruppenregister 42 mit vier Spalten von 4-t,Fort x 8-Bit-Registern. Jede Reihe ist einer Spannungsquelle zugeordnet und dient zur Speicherung von Daten und Adressen.In the circuit of FIG. 3, the processor 10 operates with four voltage sources. The rule memory 11 is a lk-R0E, which has 8-bit rails 32, 19 and 10-bit rails 18, 31 is connected to the processor 10. The processor 10 includes a conventional one Group register 42 with four columns of 4-t, fort x 8-bit registers. Every row is assigned to a voltage source and is used to store data and addresses.

Die Spalte 00 ist der Spannungsquelle 34-1 der Fig. 2, die Spalte 01 der Spannungsquelle 34-2, die Spalte 10 der Spannungsquelle 34-3 und die Spalte 11 der Spannungsquelle 34-4 zugeordnet. Der digitale Regelprozessor 10 enthält weiter eine herkömmliche arithmetische Logikeinheit (ALU) 60, die über eine 8-Bit-Schiene 82-5 und andererseits über Schienen 77. 78 an das Gruppenregister 42 angeschlossen ist. Die arithmetische Logikeinheit 60 erzielt arithmetische und logische Funktionen zwischen beliebigen Reihen des Gruppenregisters 42 oder an einem einzigen Register. Sämtliche vom Regelspeicher 11 über 8-Bit-Schienen 32, 19 vom Regelspeicher 11 kommenden Daten und Adressen werden über die Logikeinheit 60 eingegeben.Column 00 is the voltage source 34-1 of FIG. 2, the column 01 of the voltage source 34-2, column 10 of the voltage source 34-3 and the column 11 assigned to the voltage source 34-4. The digital control processor 10 further includes a conventional arithmetic logic unit (ALU) 60 running over an 8-bit rail 82-5 and on the other hand connected to the group register 42 via rails 77, 78 is. The arithmetic logic unit 60 achieves arithmetic and logical functions between any rows of group register 42 or at a single register. All of them coming from the rule memory 11 via 8-bit rails 32, 19 from the rule memory 11 Data and addresses are entered via the logic unit 60.

Ein Befehlsregister (IR) 61 und ein Dekoder 62 sind über die Schienen 32, 19, 79 an den Regelspeicher 11 angeschlossen. Das Befehlsregister 61 und der Dekoder 62 sind über Schienen 84 und 85 an das Gruppenregister 42 und die Logikeinheit 60 angeschlossen. Der Dekoder 62 empfängt ferner Eingangssignale auf der Schiene 24 von sämtlichen Interrupt-Quellen der Fig. 1.An instruction register (IR) 61 and a decoder 62 are across the rails 32, 19, 79 are connected to the control memory 11. The command register 61 and the Decoders 62 are connected to group register 42 and the logic unit via rails 84 and 85 60 connected. The decoder 62 also receives inputs on the rail 24 of all interrupt sources of FIG. 1.

Ein Programmzähler (PC) 53 ist ein 10-Bit-Binärzahler, der die Adressen der vom Regelspeicher 11 abzurufenden Befehle erzeugt.A program counter (PC) 53 is a 10-bit binary counter that contains the addresses the commands to be called up from the rule memory 11 are generated.

Der Programmzähler 63 ist über eine 2-Bit-Echiene 83, eine 8-Bit-Schiene 80 und 10-Bit-Schienen 18, 31 an den Regelspeicher 11 angeschlossen, der vier Gruppen mit je 256 Wörtern enthält.The program counter 63 is via a 2-bit rail 83, an 8-bit rail 80 and 10-bit rails 18, 31 connected to the rule memory 11, the four groups with 256 words each.

Die beiden höchsten Bits 8, 9 des Programmzählers 63 erlauben es dem Prozessor, eine bestimmte Gruppe zu adressieren. Die Bits O bis 7 des Programmzählers 63 adressieren eine Stelle in der durch die Bits 8, 9 bestimmten Gruppe . Die höheren Bits des Programmzählers 63 werden durch den Dekoder 62 über die 2-Bit-Schiene 86 eingegeben oder geladen.The two highest bits 8, 9 of the program counter 63 allow this Processor to address a specific group. Bits 0 to 7 of the program counter 63 address a position in the group determined by bits 8, 9. The higher ones Bits of the program counter 63 are read by the decoder 62 via the 2-bit rail 86 entered or loaded.

Aus herkömmlichen 8-Bit-Registern bestehende Impulsbreitenregister (PWR) 66-1, 66-2, 66-3 und 66-4 halten den Wert einer für jede Spannungsquelle berechneten Impulsbreite. Die Logikeinheit 60 ist über Schienen 82-1 bis 82-4 an die Impulsbreitenregister 66-1 bis 66-4 angeschlossen. Die Logikeinheit 60 ist über eine Schiene 82-6 an den Programmzähler 63 angeschlossen.Pulse width registers made up of conventional 8-bit registers (PWR) 66-1, 66-2, 66-3 and 66-4 hold the value of one calculated for each voltage source Pulse width. The logic unit 60 is connected to the pulse width registers via rails 82-1 through 82-4 66-1 to 66-4 connected. The logic unit 60 is connected to the via a rail 82-6 Program counter 63 connected.

Ein Impulsbreitenzähler (pro) 68 ist ein 8-Bit-Zähler, der über eine Schiene 17 vom 10-IUEJz--Takt getrieben wird. Der Impulsbreitenzäher 68 wird rückgesetzt, wenn er den Zählstand 127 erreicht.A pulse width counter (pro) 68 is an 8-bit counter that has a Rail 17 is driven by the 10-IUEJz cycle. The pulse width counter 68 is reset, when it reaches the count of 127.

Hierdurch kann die Impulsbreite in Schritten von 100 ns bis zu maximal 12,7 /us bestimmt werden.This allows the pulse width to be increased in steps of 100 ns up to a maximum 12.7 / us can be determined.

Ein Regelzähler (CC) 69 ist ein 2-Bit-Zähler, dessen Zählstand dazu benutzt wird, die Impulsbreitenregister 66-1 bis 66-4, den A/D-Wandler und Schalter 15 und die Komparatoren 67-1 bis 67-4 zu adressieren und die Spaltenadresse im Gruppenregister 42 zu bestimmen. Er wird vom Impulsbreitenzähler 68 gespeist und weitergeschaltet, wenn dieser rückgesetzt wird. Somit schaltet der Regelzähler 69 alle 12,7 /us weiter.A control counter (CC) 69 is a 2-bit counter, the count of which is in addition is used, the pulse width registers 66-1 through 66-4, the A / D converter and switches 15 and the comparators 67-1 to 67-4 and the column address in the group register 42 to be determined. It is fed and switched on by the pulse width counter 68, when this is reset. The control counter 69 thus advances every 12.7 microseconds.

Komparatoren (COMP) 67-1, 67-2, 67-3 und 67-4, die aus exklusiven ODER-Gattern bestehen, dienen zum Vergleich des Wertes einer in die Impulsbreitenregister 66-1 bis 66-4 geladenen Impulsbreite mit dem Zählstand des Impulsbreitenzählers 68. Die Inhalte der Impulsbreitenregister 66-1 bis 66-4 und des Impulsbreitenzühlers 68 werden über Schienen 92-1 bis 92-4 bzw. 91 zu den Kompararoren 67-1 bis 67-4 übertragen. Wenn der Vergleich gestartet wird, geht das Ausgangssignal der Komparatoren hoch. Wenn sie gleich sind, geht das Ausgangssignal der Komparatoren auf einen niedrigen Wert und der Impuls wird beendet. Da die Schalttransistoren im Leistungsschalter 12 zwei Impulse benötigen, wird der Vergleich in einem 50,8 /us dauernden Zyklus 2 - durchgeführt.Comparators (COMP) 67-1, 67-2, 67-3 and 67-4, consisting of exclusive OR gates are used to compare the value of one in the pulse width register 66-1 to 66-4 charged pulse width with the count of the pulse width counter 68. The contents of pulse width registers 66-1 through 66-4 and the pulse width meter 68 become comparators 67-1 to 67-4 via rails 92-1 to 92-4 or 91 transfer. When the comparison is started, the output of the comparators goes high. When they are the same, the output of the comparators goes low Value and the pulse is ended. Because the switching transistors in the circuit breaker 12 need two pulses, the comparison is carried out in a cycle lasting 50.8 / us 2 - carried out.

Jeder Vergleich ist durch 25,4 /us oder 2 Zählungen des Regelzählers 69 getrennt.Each comparison is through 25.4 / us or 2 counts of the rule counter 69 separated.

Die Ausgangssignale der Komparatoren 67-1 bis 67-4 werden über Schienen 93-1 bis 93-4 Puffertreibern 72-1 bis 72-4 zugeführt.The output signals of the comparators 67-1 to 67-4 are via rails 93-1 to 93-4 are supplied to buffer drivers 72-1 to 72-4.

Die Puffertreiber 72-1 bis 72-4 werden durch einen Dekoder 70 selektiv aktiviert, der vom Regelzähler 69 gesteuert wird. Der Dekoder 70 adressiert die Impulsbreitenregister 66-1 bis 66-4, die Puffertreiber 72-1 bis 72-4 und den Analogschalter der Fig.The buffer drivers 72-1 to 72-4 are made selective by a decoder 70 activated, which is controlled by the rule counter 69. The decoder 70 addresses the Pulse width registers 66-1 through 66-4, the buffer drivers 72-1 through 72-4, and the analog switch of Fig.

2 über Schienen 88, 89, 90 selektiv an.2 selectively via rails 88, 89, 90.

Fig. 3 zeigt eine Ansicht des Gruppenregisters 42. Jede Zeile enthält ner 8it-Ristr, 4eä[s Speicher- oder Wortschaltregister (5); Fehlerspannungsregister (V), Impulsbreitenregister (P) und Arbeitsregister (W) für jede Zeile bezeichnet sind.Figure 3 shows a view of the group register 42. Each line contains ner 8it-Ristr, 4eä [s memory or word switch register (5); Error voltage register (V), pulse width register (P) and working register (W) for each line are.

Der Datenfluß und die Regelung des Prozessors 10 werden anhand Fig. 3 erläutert. Das Gruppenregister 42 enthält vier Reihen von 4-Wort x 8-Bit-Registern. Jede Reihe ist einer Spannungsquelle zugeordnet und dient zur Speicherung von Daten und Adressen. Sämtliche Operationen, arithmetische, Lade- und andere Operationen werden unter Verwendung dieser Register ausgeführt.The data flow and the regulation of the processor 10 are illustrated with reference to FIG. 3 explained. The group register 42 contains four rows of 4-word x 8-bit registers. Each row is assigned to a voltage source and is used to store data and addresses. All operations, arithmetic, load and other operations are executed using these registers.

Die logikeinheit 60 führt arithmetische Funktionen zwischen beliebigen zwei Registern oder an einem einzigen Register aus.The logic unit 60 performs arithmetic functions between any two registers or a single register.

Sämtliche Daten und Adressen, die vom Regelspeicher 11 zum Gruppenregister 42 kommen, werden durch die Logikeinheit 60 geladen. Die vom Gruppenregister 42 zu den Impulsbreitenregistern 66-1 bis 66-4 und die Adressen zum Programmzähler (PU) 63 werden durch die Logikeinheit 60 geladen Der Programmzähler- 63 dient zur Erzeugung der Adresse des vom Regelspeicher 11 abzurufenden befehls. Nachdem der Befehl abgerufen ist, wird der Irogrammzäller um einen Schritt weitergeschaltet und der Zähler bestimmt den nächsten abzurufenden Befehl Der Programmsähler 63 kann auch vom Gruppenregister 42 geladen werden, so daß im Regelspeicher 11 in andere Routinen abgezweigt werden kann.All data and addresses from the rule memory 11 to the group register 42 come are loaded by the logic unit 60. The group register 42 to the pulse width registers 66-1 to 66-4 and the addresses to the program counter (PU) 63 are loaded by the logic unit 60. The program counter 63 is used for Generation of the address of the command to be called up from rule memory 11. After the Command is called, the program counter is advanced by one step and the counter determines the next instruction to be fetched. The program counter 63 can are also loaded from the group register 42, so that in the rule memory 11 in other Routines can be branched.

Das Befehlsregister (IR) 61 wird vom Regelepeicher 11 geladen und hält den vom Dekoder 62 zu dekodierenden und auszuführenden Befehl. Die zu bestimmenden Befehle liegen in einem 8-Bit-Feld vor. Diese Bitmuster werden dekodiert und die Signale steuern den Datenfluß durch den digitalen Regelprozessor 10. Das Format des Befehlsvorrats ist in der folgenden Tabelle I wiedergegeben.The command register (IR) 61 is loaded from the rule memory 11 and holds the command to be decoded and executed by decoder 62. The ones to be determined Commands are in an 8-bit field. These bit patterns are decoded and the Signals control the flow of data through the digital control processor 10. The format of the instruction set is shown in Table I below.

Tabelle I Bits 7 6 5 4 3 2 1 0 Befehl 0 O X X X X X X Rechnen 0 1 X X X X X X gehe über den Grenzwert 1 0XXXXXX 1 000XXXX O X X X sofort laden 1 X X X Abzweigung 0 1 X X X X Inc., Dec., Comp.Table I Bits 7 6 5 4 3 2 1 0 Command 0 O X X X X X X Calculate 0 1 X X X X X X go over the limit value 1 0XXXXXX 1 000XXXX O X X X load immediately 1 X X X Junction 0 1 X X X X Inc., Dec., Comp.

1 0XXX O X X X Setze M X X X X Warte 1 1 X X X X Halt 1 1 X X X X X X Gehe Gemäß Tabelle I prüft der Dekoder 62 der Fig. 3 zunächst die zwei höchsten Bits, um festzustellen, welche Befehlsart ausgeführt werden soll. 1 0XXX O X X X Set M X X X X Wait 1 1 X X X X Stop 1 1 X X X X X X go According to Table I, the decoder 62 of FIG. 3 first checks the two highest bits to determine which type of instruction should be executed.

Sind die Bits (7, 6) auf 0, O, so handelt es sich um eine Rechenfunktion. Die nächsten beiden Bits bestimmen die Art der Funktion; die letzten vier Bits geben die relative Adresse der Bestimmungs-(DST) und der Ursprungsregister (SRC) des Gruppenregisters 42 der Fig. 3. Die auszuführenden Rechenfunktionen sind Addition (ADD), Subtraktion (SUB) und Vergleich (CMP).If the bits (7, 6) are at 0, 0, it is a calculation function. The next two bits determine the type of function; give the last four bits the relative address of the destination (DST) and source registers (SRC) of the group register 42 of FIG. 3. The arithmetic functions to be performed are addition (ADD), subtraction (SUB) and comparison (CMP).

Liegen die Bits (7, 6) auf 0, 1, so handelt es sich um einen Grenzwertüberschreitungsbefehl (MOB). Die Bits (2 bis 5) geben die absolute Adresse des Bestimmungsspeichers (Gruppe und Register), die Bits (O, 1) die relative Adresse des Ursprungsregisters (SRC). Da sämtliche Befehle auf die zu bedienende Spannungsquelle arbeiten und bezüglich des Regelzählers 69 der Fig. 3 addressiert werden, wird ein Befehl benötigt, der die Information über die Registergrenzen verschiebt. Das Bestimmungsregister wird direkt addressiert, während das Ursprungsregister bezüglich des Regelzählers 69 addressi.ert wird.If the bits (7, 6) are set to 0, 1, it is a command to exceed the limit value (MOB). Bits (2 to 5) give the absolute address of the destination memory (group and register), the bits (O, 1) the relative address of the original register (SRC). Since all commands work on the voltage source to be operated and regarding of the rule counter 69 of FIG. 3 are addressed, a command is required which moves the information beyond the register limits. The destination register will addressed directly, while the original register with respect to the rule counter 69 is addressi.ert.

Sind die Bits (7, 6) 1, O, so werden die nächsten zwei Bits (5, 4) geprüft. Sind die Bits (5, 4) 0, O, so wird das nächst Bit (3) geprüft. Liegt es auf 0, so ist der Befehl sofort laden" (LI), der benutzt wird, um die am nächsten Platz im Regelspeicher 11 gespeicherten Ladebefehlsdaten oder Adressen in das im DST-Feld festgelegte Bestimmungsregister zu laden. Die Bits 2 bis 0 sind die Adresse des Bestimmungsregisters und umfassen die Register S, V, P und W des Gruppenregsiters 42 und die Impulsbreitenregister 66-1 bis 66-4.If the bits (7, 6) are 1, 0, the next two bits (5, 4) checked. If bits (5, 4) are 0, 0, the next bit (3) is checked. Is it to 0, the command is immediately load "(LI), which is used to get the closest Place in the rule memory 11 stored load command data or addresses in the im DST field to load destination registers specified. Bits 2 to 0 are the address of the destination register and comprise registers S, V, P and W of the group register 42 and the pulse width registers 66-1 through 66-4.

Liegt das Bit (3) auf 1, so ist der Befehl ein Abzweigbefehl (bei) und die Bits (2 bis 0) bestimmen die Art der Verzweigung. Durch die Verzweigungsbefehle kann das Programm unbedingt oder als Ergebnis eines Zustandstests auf einen neuen Platz im Speicher springen. Bei einer Verzweigung ist die nächste Adresse im Speicher der Platz, auf den der Programmzähler weist. Ist der Test nicht erfolgreich, so weist der Programmzähler auf den diesem unmittelbar folgenden Platz.Die Verzweigungsbefehle sind: Unbedingt (BU),positiv (BPOS),negativ (BNEG), Null (BZERO), Überlauf (BOF), Überlastung (BOVLD) und Leistung auf (BNPO).If the bit (3) is 1, the command is a branch command (with) and bits (2 to 0) determine the type of branch. Through the branch instructions the program can unconditionally or as a result of a health test on a new one Place in Memory jump. At one branch is the next Address in the memory of the location to which the program counter points. The test isn't successful, the program counter points to the position immediately following it Branch commands are: unconditional (BU), positive (BPOS), negative (BNEG), zero (BZERO), Overflow (BOF), overload (BOVLD) and power on (BNPO).

Sind die Bits (5, 4) auf 0, 1, so ist der Befehl ein Inkrement (INC), ein Dekrement (DaR) oder ein Komplement (OlviR). Die Bits (3, 2) bestimmen die Art und die Bits (1, 0) die relative Adresse des Bestimmungsregisters. Diese Operationen dienen zum schrittweisen Erhöhen, schrittweisen Erniedrigen oder zur Bildung des Zahlenkomplements der Daten in einem Register und zur Rückführung derselben in das gleiche Register.If the bits (5, 4) are at 0, 1, the command is an increment (INC), a decrement (DaR) or a complement (OlviR). The bits (3, 2) determine the type and bits (1, 0) the relative address of the destination register. These operations are used to gradually increase, gradually decrease or to form the Numerical complements of the data in a register and for feeding them back into the same register.

Sind gemäß Tabelle I die Bits (5, 4) auf 1, 0 , so wird das Bit (2) geprüft. Ist es auf 0, so ist der Befehl (SET Pro). Da der Datenweg in digitalen Regelprozessor auf 8 Bits bestimmt ist, muß ein Befehl definiert werden, der es dem Prozessor erlaubt, einen Speicherbereich zu adressieren, der mehr als 255 Wörter umfaßt. Die zwei höchsten Bits des Programmzählers (PC) 63 in Fig. 3 werden mit diesem Befehl geladen, was es erlaubt, bis zu 1 024 Wörter des Regelspeichers 11 zu adressieren.If, according to table I, bits (5, 4) are set to 1, 0, bit (2) checked. If it is 0, the command is (SET Pro). Since the data path in digital Rule processor is determined to 8 bits, an instruction must be defined that it allows the processor to address an area of memory that is more than 255 words includes. The two highest bits of the program counter (PC) 63 in FIG loaded with this command, which allows up to 1 024 words of rule memory 11 to address.

Ist das Bit( auf 1, so ist der Befehl "Warte". Infolge dieses Befehls wird der Prozessor (DCP) angehalten und veranlaßt, auf den nächsten 12,5 -/us - Taktimpuls zu warten, um wieder zu starten. Wenn dies eintritt, wird die Adresse im Programmzähler dazu benutzt, den nächsten Befehl abzurufen.If the bit (is at 1, the command is "Wait". As a result of this command the processor (DCP) is stopped and caused to continue for the next 12.5 - / us - Clock pulse to wait to start again. When this happens, the address will be used in the program counter to call up the next command.

Sind die Bits (5, 4) auf 1, 1, so ist der Befehl "Halt". Durch diesen Befehl wird der Prozessor stillgesetzt und es tritt kein neuer Start ein, bis eine Unterbrechung, beispielsweise Leistung ein, hervorgerufen wird.If the bits (5, 4) are at 1, 1, the command is "Halt". Through this Command, the processor is shut down and no restart occurs until a Interruption, for example power on, is caused.

Sind die Bits (7, 6) auf 1, 1, so ist der Befehl ein Bewegungsbefehl (MOV), wobei die Bits (5 bis 3) die Bestimmungsadresse und die Bits 2 bis 0 die SRC-Adresse sind. Diese Befehle dienen zur Verschiebung der Daten in Register vom A/D-Eandler,Austausch der Alten und die Adresse in den Registern einer Gruppe, zur Übergabe dar n+ u den Impulsbreitenregistern 66-1 bis 66-4 und der Ad 1 zum Programmzähler 63.If the bits (7, 6) are at 1, 1, the command is a movement command (MOV), where bits (5 to 3) are the destination address and bits 2 to 0 are the SRC address are. These commands are used to move the data in registers from A / D-Eandler, exchange of the old and the address in the registers of a group, for Transfer of n + u to the pulse width registers 66-1 to 66-4 and Ad 1 to the program counter 63.

Ein für d'- eitsweise der vorliegenden Ausführungsform typisches Proz -= ist in Tabelle II gezeigt. Die Programme für die Weiterschaltung, Regulierung, normale Ausschaltung und Notausschaltung sind im Regelspeicher 11 der Fig. 3 gespeichert. Das Programm hat eine am Platz 0 gespeicherte Anfangsroutine, die benutzt wird, den Zustand des Systems zu setzen, wenn anfangs die Leistung eingeschaltet wird.Hierdurch werden sämtliche Register, der Programmzähler 63 und der Regelzähler 69 auf O gesetzt. Das Programm startet dann am Platz 0 und testet die Überlast- oder Ausschaltunterbrechung. Liegt keiner dieser Zustände vor, so beginnt das Programm mit der Anfangsroutine.A typical process for the present embodiment - = is shown in Table II. The programs for forwarding, regulation, normal shutdown and emergency shutdown are stored in the control memory 11 of FIG. The program has an initial routine stored at location 0, which is used to set the state of the system when the power is initially switched on all registers, the program counter 63 and the rule counter 69 are set to 0. The program then starts at location 0 and tests the overload or switch-off interruption. If none of these states exist, the program begins with the initial routine.

Folgt gemäß Tabelle II der Anfangsroutine INIT 4 zum Einschalten die Folge 0-3-2-1, so werden die Register in der in Fig. 9 im Gruppenregister 42 gezeigten Weise geladen. Es sei darauf hingewiesen, daß der Regelzähler CC 69 auf (0, 0) gesetzt wurde und der Programmzähler PC 63 nun auf 4 ist, wenn die Anfangsroutine startet. Ist die Anfangsroutine vollendet, so ist der Regelzähler 69 zurück auf 0, 0 und der nächste Befehl lädt den Inhalt des Registers S in der Spalte O, O in den Programmzähler.According to Table II, the initial routine INIT 4 follows for switching on the Sequence 0-3-2-1, the registers in that shown in FIG. 9 in group register 42 become Way loaded. It should be noted that the control counter CC 69 is set to (0, 0) and the program counter PC 63 is now at 4 when the initial routine starts. When the initial routine is completed, the rule counter 69 is back to 0, 0 and the next instruction loads the contents of the register S in the column O, O into the program counter.

Wenn dieser Zyklus vollendet ist, wird der Regelzähler 69 auf (0, 1) weitergeschaltet und das S-Register in der Spalte 0, 1 wird zum Programmzähler 63 geladen. Dies ist eine Leerlaufroutine und die Leistung wird nicht eingeschaltet. Die Folge läuft weiter ab, bis die Spannungsquelle 0 vollständig eingeschaltet ist.When this cycle is completed, rule counter 69 is set to (0, 1) and the S register in column 0, 1 becomes the program counter 63 loaded. This is an idle routine and the power will not be turned on. The sequence continues until voltage source 0 is completely switched on.

Tabelle II Befehl Erläuterung ROM MAP Leistung ein setzt alle Register zurück Unterbrechung bringt PC, CC auf 0 0: BOLVD Verzweigung zur Stromüberlast-Routine 1: OVLD 2: BNPO Verzweigung zum Abschalten 3: OFF INIT 4: LI S Einstellen der Reihenfolge TO Die-erste einzuschaltende Spannungsquelle LI W hat TO (Start der Einschaltroutine) Al in S. Andere Spannungsquellen erhalten I (Platz der Leerlaufroutine).Table II Command Explanation ROM MAP Power on sets all registers back Interruption brings PC, CC to 0 0: BOLVD Branch to the current overload routine 1: OVLD 2: BNPO Branch to switch off 3: OFF INIT 4: LI S Setting the sequence TO The first voltage source LI W to be switched on has TO (start of the switch-on routine) Al in S. Other voltage sources receive I (place of the idle routine).

WAIT W-Register erhalten Befehle zu Routinen, LI S die die Einschaltordnung über den I Befehl "Bewegung über die Gruppe" LI W (MOB) bestimmen; O Bei LI W z.B. wird WO mit dem Platz WAIT A geladen, der einen MOB 53? S ent-LI S hält. Wenn die Spannungsquelle 0 die Regelung erreicht, wird S3 mit T0 geladen, so daß es weiter zum nächsten schaltet. WAIT W registers receive commands for routines, LI S the switch-on order Use the I command to determine "Movement via the group" LI W (MOB); O For LI W e.g. is WHERE loaded with the location WAIT A that has a MOB 53? S ent-LI S holds. If the When voltage source 0 reaches the regulation, S3 is loaded with T0 so that it continues switches to the next.

I LI W A2 WAIT LI S I LI W A3 WAIT MOV PC, S Lade die Startadresse für die Routine zur Bedienung der ersten Spannungsquelle (möglicherweise TO zum Einschalten oder I zum Leerlauf). I LI W A2 WAIT LI S I LI W A3 WAIT MOV PC, S loading the start address for the routine for operating the first voltage source (possibly TO to switch on or I to idle).

TO: INR P Erhöhung der Impulsbreite um einen Schritt NOV PWR, P Lade das Impulsbreitenregister MOV V, ADC Lade den A/D-lIJert BPLUS Verzweige zur Einstellung der Regelroutine, SREG wenn Fehler pos. wird I: WAIT Leerlaufschleife NOVE, PC S Bediene die nächste Spannungsquelle SREG: NOV PC,W Einstellung des Zeigers auf TO für die LI S nächst einzuschaltende Spannungsquelle R1 Lade die Startadresse der Regel-WAIT routine NOV PC, S Service A1: MOB S3, S Gib TO in den Speicherbereich der nächst BU einzaschaltenden Spannungsquelle SREG + 1 MOB MOB S1, S 5 BU SREG + 1 A : MOB S2, S BU SREG + 1 RI: MOV W, V Speichere VE(O) im Arbeitsregister NOV V, ADC Lies VE(n) CIIR W ADD W, V Rechne #V = VE(n) - VE(O) SUB P, W Rechne PW(n) = PW(O) -ADD W, V Bilde AV + VE(n) CMR W ADD, W, P Berechne die Impulsbreite = PW(n) - #V ~ VE (n) BOVFL Ist die Impulsbreite größer +127 OVFL BNEG Ist die Impulsbreite > 0 NEG NOV PWR, W Lade das Impulsbreitenregister E2 LI S Startadresse der zweiten Phase der R2 Regelroutine WATT NOV PC, S OVFL: LI PWR Lade die maximale Impulsbreite (127) 127 BU E2 NEG: LI PWR Lade die minimale Impulsbreite (O) 0 BU E2 R2 NOV PWR, P Lade die Impulsbreite LI S Startadresse der dritten Phase der R3 Regelroutine WATT MOV PC, S R3: MOV V, ADC Lies A/D NOV PWR, P Lade die Impulsbreite LI S Lade die Startadresse der ersten Phase R1 der Regelroutine WAIT NOV PC, s OVLD LI PWR Setze alle Impulsbreitenregister auf 0 0 WATT LI PWR 0 WATT LI PWR 0 WATT LT PWR 0 HLT: HALT OFF: LI S Beginne die Abschaltfolge I LI W 0 WAIT LI S TF LI W B1 WAIT LI S I LI W B2 WATT LI S I LI W B3 WAIT MOV PC, S TF: DCR P Erniedrige die Impulsbreite MOV PWR, P Lade das Impulsbreitenregister BZERO FREG Beende die Regelung WAIT NOV PC, S B1 MOB S2, S Gehe in den Speicherbereich der nächsten BU Spannungsquelle zum Abschalten FREG + 1 B2 MOB S3, S BU FREG + 1 33 MOB S0, S BU FREG + 1 BREG: MOV PC, W Einstellung des Zeigers auf TF für die LI S nächste auszuschaltende Spannungsq.TO: INR P Increase the pulse width by one step NOV PWR, P Load the pulse width register MOV V, ADC Load the A / D-IJert BPLUS branch for setting of the control routine, SREG if error pos. becomes I: WAIT idle loop NOVE, PC S Operate the next voltage source SREG: NOV PC, W Set the pointer to TO for the LI S next voltage source to be switched on R1 Load the start address of the Rule WAIT routine NOV PC, S Service A1: MOB S3, S Enter TO in the memory area the next BU to be switched on voltage source SREG + 1 MOB MOB S1, S 5 BU SREG + 1 A: MOB S2, S BU SREG + 1 RI: MOV W, V Store VE (O) in the working register NOV V, ADC Read VE (n) CIIR W ADD W, V Calculate #V = VE (n) - VE (O) SUB P, W Calculate PW (n) = PW (O) -ADD W, V Form AV + VE (n) CMR W ADD, W, P Calculate the pulse width = PW (n) - #V ~ VE (n) BOVFL If the pulse width is greater than +127 OVFL BNEG If the pulse width is> 0 NEG NOV PWR, W Load the pulse width register E2 LI S Start address of the second phase of the R2 control routine WATT NOV PC, S OVFL: LI PWR Load the maximum pulse width (127) 127 BU E2 NEG: LI PWR Load the minimum pulse width (O) 0 BU E2 R2 NOV PWR, P Load the pulse width LI S start address of the third phase of the R3 control routine WATT MOV PC, S R3: MOV V, ADC Read A / D NOV PWR, P Load the pulse width LI S Load the start address of the first phase R1 of the control routine WAIT NOV PC, s OVLD LI PWR Set all pulse width registers to 0 0 WATT LI PWR 0 WATT LI PWR 0 WATT LT PWR 0 HLT: HALT OFF: LI S Start the shutdown sequence I LI W 0 WAIT LI S TF LI W B1 WAIT LI S I LI W B2 WATT LI S I LI W B3 WAIT MOV PC, S TF: DCR P Decrease the pulse width MOV PWR, P Load the pulse width register BZERO FREG End the control WAIT NOV PC, S B1 MOB S2, S Go to the memory area the next BU voltage source to switch off FREG + 1 B2 MOB S3, S BU FREG + 1 33 MOB S0, S BU FREG + 1 BREG: MOV PC, W Adjustment of the pointer on TF for the LI S next voltage q to be switched off.

I WAIT MOV PC, S Wenn alle Spannungsquellen heruntergefahren sind, geht der Prozessor in eine Leerlaufschleife. I WAIT MOV PC, S When all voltage sources are shut down, the processor goes into an idle loop.

Die Anfangsroutine INIT 4 arbeitet folgendermaßen.The initial routine INIT 4 operates as follows.

Der Befehl LI S ist ein unmittelbarer Ladebefehl, der eine Schaltreihenfolge einstellt. Die erste einzuschaltende Spannungsquelle hat die Routine TO (Start der Einschaltroutine) im S-Register. Die anderen Spannungsquellen erhalten die Routine 1 (Platz der Leerlaufroutine).The command LI S is an immediate load command, which is a switching sequence adjusts. The first voltage source to be switched on has the routine TO (start of Switch-on routine) in the S register. The other voltage sources receive the routine 1 (place of the idle routine).

-Die Routine TO schaltet das P-Register um 1 weiter, lädt das Impulsbreitenregister mit diesem Wert und lädt den A/D-Wandlerertin das V-Register des Gruppenregisters 42. Die Impulsbreite hat gegenüber der Bezugsspannung zunächst einen negativen Wert.-The routine TO advances the P register by 1, loads the pulse width register with this value and loads the A / D converter into the V register of the group register 42. The pulse width initially has a negative value compared to the reference voltage.

Nach vielen Zyklen erreicht die Spannungsquelle die Regelung und das System verzweigt in die Routine SREG. Diese setzt einen Zeiger auf die Routine TO zum Einschalten der nächsten Spannungsquelle.After many cycles, the voltage source reaches regulation and that The system branches to the SREG routine. This sets a pointer to the routine TO to switch on the next voltage source.

Der Befehl LI W lädt ein W-Register mit Zeigern auf Routinen, die über die MOB-Befehle die Einschaltordnung festlegen. Hier wird das Register WO mit dem Platz Al geladen, der MOB S3, S enthält. Wenn die Spannungsquelle 0 die Regelung erreicht, wird S3 mit TO geladen, so daß es als nächstes einschaltet. Die Register S2 und 51 werden in ähnlicher Weise geladen.The instruction LI W loads a W register with pointers to routines that Define the switch-on order using the MOB commands. Here the register WO with the place Al is loaded, the MOB S3, S contains. When the voltage source 0 the regulation S3 is loaded with TO so it will turn on next. The registers S2 and 51 are loaded in a similar manner.

Wenn die Spannungsquelle 0 vollständig eingeschaltet ist, wird die Adresse für die Regelroutine R in das Register S der Spalte (O, 0) geladen. Wenn CC beim nächsten Mal gleich (0, 0) ist, wird der Inhalt des QJ-Registers zum Programmzähler gegeben und die nächste einzuschaltende Spannungsquelle (Spannungsquelle 3) wird angewählt. Der obige Vorgang wiederholt sich, bis sämtliche Spannungsquellen eingeschaltet sind und geregelt werden.When the voltage source 0 is fully switched on, the Address for the control routine R loaded into register S of column (O, 0). if CC equals (0, 0) the next time, the contents of the QJ register become the program counter given and the next voltage source to be switched on (voltage source 3) is selected. The above process is repeated until all voltage sources are switched on are and are regulated.

Die Regelroutine erfolgt in drei Schritten.The control routine takes place in three steps.

Die Routine R1 berechnet das Differential oder die Neigung (dV) der Fehlerspannung, wobei die alte Fehlerspannung (VE(O)) für einen Taktzyklus im W-Register zwischengespeichert wird und liest die neue Fehlerspannung (VE(n)) in das V-Register und berechnet dann = VE(n) - VE(O). Darauf wird die neue Impulsbreite PW(n) durch PW(n) = PW(O) - dV berechnet. Diese wird im Register gespeichert.Routine R1 calculates the differential or slope (dV) of the Error voltage, where the old error voltage (VE (O)) for one clock cycle in the W register is buffered and reads the new error voltage (VE (n)) into the V register and then computes = VE (n) - VE (O). The new pulse width PW (n) is then applied PW (n) = PW (O) - dV calculated. This is saved in the register.

Die Abweichung AV wird zur neuen Fehlerspannung (dV + V3(n)) hinzuaddiert und die Summe von der im W-Register gespeicherten Impulsbreite (PW(n)) subtrahiert. Das Ergebnis wird getestet, um zu bestimmen, ob die Zahl gröBer als 127 oder kleiner als O ist. Ist dies nicht der Fall, wird die Zahl im W-Register dann in das Impulsbreitenregister gegeben. Ist die Zahl größer als 127, so wird die Zahl 127 in das Impulsbreitenregister gegeben; ist sie kleiner als 0, so wird 0 in das Impulsbreitenregister gesetzt.The deviation AV is added to the new error voltage (dV + V3 (n)) and subtract the sum from the pulse width (PW (n)) stored in the W register. The result is tested to determine if the number is greater than 127 or less so is. If this is not the case, the number in the W register is then entered in the pulse width register given. If the number is greater than 127, the number 127 is entered in the pulse width register given; if it is less than 0, 0 is set in the pulse width register.

Die Routine R2 lädt das Impulsbreitenregister mit dem Inhalt des P-Registers.Routine R2 loads the pulse width register with the contents of the P register.

Die Routine R3 benutzt den glechen Wert im Impulsbreitenregister, der in R2 benutzt wurde. Zusätzlich liest die Routine R3 die Differenzspannung auf der Schiene 29 der Fig. 3 vom A/D-Wandler in das V-Register. Diese Spannung ist während der Routine R1 gleich JX(O). Der Prozessor 10 kehrt bei Normalbetrieb zur Routine R1 zurück.The routine R3 uses the same value in the pulse width register, that was used in R2. In addition, routine R3 reads the differential voltage the rail 29 of FIG. 3 from the A / D converter to the V register. This tension is during routine R1 equals JX (O). The processor 10 returns to normal operation Return to routine R1.

Die Routine OFF zusammen mit den Routinen TF, El, B2, B3 und FREG sind ein Abschaltvorgang, der ahnlich der bereits diskutierten Anfangsroutine analysiert werde ann.The OFF routine together with the TF, El, B2, B3 and FREG routines are a shutdown process that is analyzed in a similar way to the initial routine already discussed will ann.

Die Arbeitsweise der erfindungsgemäßen Regelanordnung wird anhand der Fig. 3, 4 und 5 sowie der Tabelle II beschrieben.The mode of operation of the control arrangement according to the invention is based on 3, 4 and 5 and Table II.

Fig. 4 zeigt ein Beispiel einer Erhöhung des Ladestroms bei einer typischen Spannungsquelle von Halb- auf Vollast während einer Periode von 10 Taktzyklen. Fig. 5 zeigt ein Beispiel einer l;orst-Case-Analyse über 10 Taktzyklen während des Betriebs der Anordnung für eine der Spannungsquellen der Fig. 3.Fig. 4 shows an example of an increase in the charging current in a typical voltage source from half to full load during a period of 10 clock cycles. FIG. 5 shows an example of a local case analysis over 10 clock cycles during the Operation of the arrangement for one of the voltage sources of FIG. 3.

Es sei angenommen, daß die Anordnung betriebsbereit ist und am Beginn des Taktzyklus 1 (Fig. 5) in die Routine R1 eintritt, und daß der Laststrom IL der Fig. 4 zu dieser Zeit auf Volllaststrom geht.Assume that the arrangement is operational and at the beginning of clock cycle 1 (FIG. 5) enters routine R1 and that the load current IL of the Fig. 4 goes to full load current at this time.

Ferner sei angenommen, daß die Anordnung mit einer Impulsbreite von 6 /us für die Spannungsquelle 34-3 der Fig. 2 arbeite, und daß das Impulsbreitenregister 66-3 der Fig. 9 eine Impulsbreite von 6 Xus bereitstellte. Diese Impulsbreite wird während des gewählten Takt zyklus über den Komparator 67-) mit dem Stand des Impulsbreitenzählers 68 verglichen Der Regelimpuls wird über den Puffertreiber 72-3 zur Spannungsquelle 34-3 ausgegeben.It is also assumed that the arrangement has a pulse width of 6 / µs for voltage source 34-3 of Fig. 2 and that the pulse width register 66-3 of Figure 9 provided a pulse width of 6 Xus. This pulse width will during the selected clock cycle via the comparator 67-) with the status of the pulse width counter 68 compared The control pulse is transferred to the voltage source via the buffer driver 72-3 34-3 issued.

Wenn die gewählte Spannungsquelle gemä3 Fig. 4 auf Vollast geht, befindet sich der Prozessor 10 in der Routine R1. In Fig. 5 beginnt die Differenspannung unverzüglich auf unter 0 V zu fallen.When the selected voltage source according to Fig. 4 goes to full load, is the processor 10 is in the routine R1. In Fig. 5, the differential voltage begins to drop below 0 V immediately.

Angenommen, daß bis zu dieser Zeit keine Fehlerspannung erfaßt wurde, arbeitet der Prozessor 10 während der Taktzyklen 1 und 2 so weiter, als ob nichts geschehen wäre. Es wird daher eine Impulsbreite von 6/us bereitgestellt.Assuming that no fault voltage has been detected by this time, processor 10 continues to operate as if nothing during clock cycles 1 and 2 would have happened. A pulse width of 6 / us is therefore provided.

Der Prozessor 10 arbeitet weiter durch die Routinen R1 und R2 beim Taktzyklus 1 bzw. 2 und läuft beim Taktzyklus 3 in die Routine R3. Während des Taktzyklus 3 befindet sich der Prozessor 10 in der Routine R3 und liest nun, wie zuvor beschrieben, die ß/D-Wandlerspannung über die Schiene 29. Der Prozessor 10 erfaßt nun einen Fehler und beginnt, diesen Fehler zu kompensieren.Processor 10 continues to operate through routines R1 and R2 at Clock cycle 1 or 2 and runs in the cycle 3 in the routine R3. During the clock cycle 3, the processor 10 is in routine R3 and now reads, as described above, the β / D converter voltage across the rail 29. The processor 10 now detects an error and begins to compensate for this error.

Während der Routine R3 wird der A/D-1iert in das V-Register des Gruppenregisters 42 für die Spalte 10 eingegeben.During routine R3, the A / D is set to the V register of the group register 42 entered for column 10.

In Fig. 5 läuft der Prozessor 10 während des Taktzyklus 4 in die Routine R1, währenddessen er durch Berechnung von dV die Spannungsänderungsgeschwindigkeit berechnet. Wie beschrieben, ist AV gleich dem neuen5pannungsfehler VE(n) abzüglich des alten Spannungsfehlers VE(O). Durch Berechnung von PW(O) - 6V wird nun eine neue Impulsbreite berechnet. Der Prozessor 10 liefert somit eine Differentialregelung für die Regelung der Spannungsquelle.In FIG. 5, the processor 10 runs into the routine during clock cycle 4 R1, during which he calculates the rate of voltage change by calculating dV calculated. As described, AV equals the new voltage error VE (n) minus of the old voltage error VE (O). By calculating PW (O) - 6V, a new pulse width calculated. The processor 10 thus provides differential control for regulating the voltage source.

Ebenso wird dV + VE(n) zur Verwendung bei der Berechnung gebildet, ob eine Erholungsregelungs-Impulsbreite erforderlich ist.DV + VE (n) is also formed for use in the calculation, whether a recovery control pulse width is required.

Während der Routine T1 berechnet der Prozessor 10 ebenfalls, ob die Impulsbreite größer als 127 oder kleiner als 0 ist, indem er PW(n) -AV - VE(n) berechnet. Somit kann in einer Worst-Case-Analyse der Prozessor 10 im Voraus feststellen, wo sich die Fehlerspannung am Ende der Routine R1 befindet, wenn die Korrektur durchgeführt wird. Der Prozessor 10 bietet also zusätzlich zur Differentialregelung eine Proportionalregelung.During routine T1, processor 10 also calculates whether the Pulse width is greater than 127 or less than 0 by calculating PW (n) -AV - VE (n). Thus, in a worst-case analysis, processor 10 can determine where in advance the error voltage is at the end of routine R1 when the correction is made will. The processor 10 therefore offers proportional control in addition to the differential control.

Ist die Impulsbreite größer als 127, so lädt der Prozessor 10 über die Routine OVFL der Tabelle II das Impulsbreitenregister mit der Inpalsbreite 125.If the pulse width is greater than 127, the processor 10 is overloading the routine OVFL of Table II the pulse width register with the input width 125.

Es sei angenommen, daß beim Start des Taktzyklus 5 in Fig. 5 die Fehlerspannung etwa -72 mV beträgt. Der Prozessor 10 berechnet dann, daß eine Impulsbreite von 12,7 lus in das Impulsbreitenregister 66-3 eingegeben werden sollte; diese wird während des Taktzyklus 5 der Spannungsquelle 34-3 zugeführt. Dieser Regelimpuis ist ein Erholungsimpuls, der die Fehlerspannung am Ende des Zyklus 5 auf etwa -28 mV verringert. Während der Routine Rl berechnet der Prozessor 10 die Impulsbreite, die während der Taktzyklen 6 und 7 angelegt werden soll. Es sei angenommen, aß der berechnete Wert gleich 7,8 je ist.Assume that at the start of clock cycle 5 in FIG. 5, the error voltage is about -72 mV. The processor 10 then calculates that a pulse width of 12.7 µs should be entered into pulse width register 66-3; this will supplied to voltage source 34-3 during clock cycle 5. This rule impuis is a recovery pulse that reduces the error voltage to around -28 at the end of cycle 5 mV decreased. During routine Rl, processor 10 calculates the pulse width, to be applied during clock cycles 6 and 7. Suppose he ate calculated value is equal to 7.8 each.

Während der Taktzyklen 5 und 6 läuft der Prozessor 10 in die Routinen R2 und R3, die, wie berechnet, eine Impulsbreite von 7,8 /us während der Takftzyklen 6 und 7 bereitstellen.During clock cycles 5 and 6, processor 10 runs into the routines R2 and R3, which, as calculated, have a pulse width of 7.8 / µs during the clock cycles 6 and 7 ready.

Während des Taktzyklus 7 kehrt der Prozessor 10 in die Routine R1 zurück und berechnet, falls erforderlich, einen weiteren Erholungsimpuls und einen Regelimpuis. Der Erholungsimpuls wird während des Taktzyklus 8 zugeführt, der den maximalen Impuls von 12,7 /us enthält.During clock cycle 7, processor 10 returns to routine R1 back and, if necessary, calculates another recovery pulse and one Control impuis. The recovery pulse is delivered during clock cycle 8, which is the contains a maximum pulse of 12.7 / µs.

Hat der Prozessor einen Regelimpuis von 8,4 /us Dauer berechnet, so wird dieser Impuls zusammen mit den Routinen R2 und R3 während der Taktzyklen 9 und 10 zugefuhrt.If the processor has calculated a control pulse of 8.4 / us duration, then this pulse is generated along with routines R2 and R3 during clock cycles 9 and 10 fed.

Nach dem Taktzyklus 10 regelt somit der Prozessor 10 die Spannungsquelle 34-3, indem er die richtige Impulsbreite einspeist (hier 8,4 /us bei Vollast).After the clock cycle 10, the processor 10 thus regulates the voltage source 34-3 by feeding in the correct pulse width (here 8.4 / us at full load).

Fig. 5 zeigt eine Worst-Case-Analyse, bei der der Prozessor 10 zur Zeit der Laststromänderung in die Routine R1 einlief. Der Prozessor 10 erfaßt diesen Fehler in der Routine R3 und beginnt unverzüglich mit der Kompensation, indem er im Voraus feststellt, wo sich der Fehler befindet, wenn während der Routine R1 eine Korrektur durchgefrt wird. Notwendigenfalle liefert der Prozessor 10 einen maximalen Erholungsimpule von 12,7 /us während des der Routine R1 folgenden Taktzyklus. Die den Routinen R2 und R3 entsprechenden Takt zyklen liefern einen berechneten Regelimpuls.Fig. 5 shows a worst-case analysis in which the processor 10 to Time of load current change entered routine R1. The processor 10 detects this Error in routine R3 and immediately begins to compensate by having determines in advance where the error is if during routine R1 a Correction is made. If necessary, the processor 10 delivers a maximum Recovery pulses of 12.7 / us during that following routine R1 Clock cycle. The clock cycles corresponding to routines R2 and R3 provide one calculated control pulse.

Tritt eine Laststromänderung auf, wenn der Prozessor 10 gerade in die Routine R3 läuft, so beginnt er eine schnellere Regelroutine.If a load current change occurs when the processor 10 is in the routine R3 is running, so he begins a faster control routine.

Der Prozessor 10 hat somit die Änderungsgeschwindigkeit AV des Fehlersignals und den proportionalen Fehler berücksichtigt und benutzt beide Regelarten.The processor 10 thus has the rate of change AV of the error signal and the proportional error takes into account and uses both types of control.

Bei der gezeigten Ausführungsform ist eine Differential- und eine Porportionalregelung vorgesehen; das System könnte jedoch den Erfordernissen durch Benutzung einer beliebigen Regelart angepaßt werden, die sich für das gewünschte Ansprechverhalten eignet. Beispielsweise könnte das System als Integral-- oder Proportionalregler arbeiten, wenn die Last relativ konstant war und dann bei einer Änderung augenblicklich auf Differentialregelung umgeschaltet werden.In the embodiment shown is a differential and a Proportional regulation provided; however, the system could meet the requirements Use any type of rule that suits the desired Responsiveness suitable. For example, the system could be used as an integral or proportional controller work when the load has been relatively constant and then immediately when there is a change can be switched to differential control.

Auch könnte die Anordnung so angepaßt werden, daß sie einen Differentiator enthält, der die Stirn- und/oder Rückenflanke der Regelimpulse differenziert, wodurch Start- und Stopimpulse gebildet werden können, die bei bekannten schaltenden Spannungsversorgungen benutzt werden.The arrangement could also be adapted to include a differentiator contains, which differentiates the front and / or back flank of the control pulses, whereby Start and stop pulses can be formed with known switching power supplies to be used.

Claims

Digitally regulated power supply P A T E N T A N S P R Ü C H E 1. Digitally regulated power supply that is regulated during clock cycles, g e k e n n n z e i c h n e t by at least one voltage source (34), which on two control pulses responds, the pulse width of which corresponds to a regulated output voltage supplies, by means (15) for detecting a difference, between one Reference voltage and the output voltage to generate a difference representing the difference Error signal, by a digital control processor (10) which receives the error signal and processes and provides the two control pulses during the clock cycles, and by a rule memory (11) connected to the processor, which is for the Processor provides an instruction program so that this a programmed Äd'.ri: mg the width of the control pulses, whereby the voltage source (34) its output voltage changes.

2. Power supply according to claim 1, g e k e n n z e i c h -n e t by several voltage sources (34-1 to 34-4), each of which responds to two of the control pulses respond, and through a multiplexer for sequential connection of the processor (10) with each of the voltage sources and the detection device (15).

3 power supply according to claim 1, characterized g e k e n n -z e i c h n e t that the device (15) for detecting an analog / digital converter for Conversion of the error signal into a binary signal representing a binary number contains.

4. Power supply according to claim 3, characterized in that g e k e n n -z e i c h n e t that the command program is a program for the proportional control of the Contains control pulses.

5. Power supply according to claim 3, characterized in that g e k e n n -z e i c h n e t that the command program is a program for differential control of the control pulses contains.

6. Power supply according to claim 3, characterized in that g e k e n n -z e i c h n e t that the command program is a program for the integral control of the control pulses contains.

7. Power supply according to claim 3, characterized in that g e k e n n -z e i c h n e t that the command program is a time of day clock program for switching on or off the voltage sources (34-1 to 34-4).

8. Power supply according to claim 3, characterized in that g e k e n n -z e i c h n e t that the processor (10) has a program counter (63) for generating the address a command to be called up from the rule memory (11), a command register (61) for Loading the command from the rule memory and a decoder (62) for decoding the Command contains.

9. Power supply according to claim 3, characterized in that g e k e n n -z e i c h n e t that the processor (10) has a pulse width register (66) for storage a binary number representing the width of the control pulses, a pulse width counter (68), which can be switched upwards from an initial status per clock cycle and to the The initial level is reset when the counter reaches a predetermined level, and a comparator (67) for comparing those stored in the pulse width register Contains number with the count of the pulse width counter.

10. Power supply according to claim 3, characterized in that g e k e n n -z e i c h n e t that the processor (10) is connected to the comparator (67) Contains buffer driver (72) for transmitting the control pulses to the voltage source (34), whereby the buffer driver triggers the control pulses at the initial count and they ended when the number is equal to the count of the pulse width counter (68).

11. Power supply according to claim 9, characterized in that g e k e n n -z e i c h n e t that the processor (10) has a group register (42) with an error voltage register for storing the error signal during a clock cycle, a working register for storing a further error signal from a further clock cycle, and a pulse register (63) for storing one to be loaded into the pulse width register Contains control pulse.

12. Power supply according to claim 11, characterized in that g e k e n n -z e i c h n e t that the group register (12) is an auxiliary register for storing the Address in the rule memory (11) of the program to be initiated if the voltage source (34) connected to the register is to be controlled.

1 3. Power supply according to claim 11, characterized in that g e k e n n -z e i c h n e t that the processor (10) has an arithmetic logic unit (60) for Calculation of the difference between the> error signal and another error signal contains, wherein a differential signal is formed, and for calculating the difference between the control pulses and the differential signal, creating a control pulse is formed.

14. Power supply according to claim 13, characterized in that g e k e n n -z e i c h n e t that the arithmetic logic unit (60) has a device for calculation another difference between the control pulse and the sum of the differential and further contains an error signal, whereby a recovery pulse is formed, if the further difference exceeds the predetermined count.

15. Power supply according to claim 14, characterized in that g e k e n n -z e i c h n e t that the control pulses are a proportional pulse for one clock cycle and contain a differential pulse for another clock cycle.

16. Power supply according to claim 14, g e k e n n z e i c h -n e t by a control counter (69), which can be switched on whenever the pulse width counter (68) reaches the predetermined count with the control counter each of the voltage sources (34), the comparator (67) and the pulse width register (66) are activated sequentially.

17. Power supply according to claim 2, g e k e n n z e i c h -n e t by a device for independent switching on or off the voltage sources (34).

18. Digitally regulated power supply that is timed during Clock cycles is regulated, g e k e n n z e i c h -n e t by at least one voltage source, which responds to one or more control pulses, each with a pulse width, which specifies a regulated output voltage, by means of a detection device a difference between a reference voltage and the output voltage, the Device provides an error signal representing the difference through a digital one Control processor that receives and processes the error signal and the control pulses provides, and by a rule memory connected to the processor, the provides an instruction program for the processor to be programmed Change in the control pulses dictates, whereby the voltage source determines the output voltage changes.

19. Method for the digital control of a voltage supply, the is regulated during temporal system cycles and at least one on two control pulses contains responsive voltage source, the pulse width of the control pulses a regulated output voltage, thereby g e k e n n n z e i c h -n e t that under the regulation of programmed commands in a clock cycle a first error signal which is the difference between a reference voltage and an output voltage contains that a second error signal is stored in a further clock cycle, that, under the control of the commands, the first is compared with the second error signal and a differential signal is formed that under the control of the commands Control pulses and the differential signal are compared, so that new control pulses are formed, each having a new pulse width, and that under the scheme the commands send the new control pulses to the voltage source during the system cycles transmitted, causing a programmed change in output voltage the new control pulses are specified.