DE2842069C2

DE2842069C2 - Analog-to-digital converter

Info

Publication number: DE2842069C2
Application number: DE2842069A
Authority: DE
Inventors: Helmut Dipl.-Ing. 8520 Erlangen Hofmann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-09-27
Filing date: 1978-09-27
Publication date: 1986-01-02
Also published as: JPS5545298A; DE2842069A1

Description

Dieser Auswahl des jeweils höchstwertigen Bits des Signals s zur Aktivierung eines entsprechend gestuften Anpaßwiderstandes liegt die Oberlegimg zugrunde, daß sich der Wert der Meßspannung U_x immer zwischen dem einfachen und dem doppelten Wert des jeweils höchstwertigen Bits des Digitalsignals s bewegt, wenn sich die Werte benachbarter Bits jeweils um den Faktor 2 unterscheiden. Ordnet man dem höchstwertigen Bit des Digital-Analogwandlers 12 den analogen Spannungswert Unab und dessen niedrigstwertigen Bit den Spannungswert Uu> zu, dann endet der maximale Meßbereich bei 2 - Uaab—Uisb- Der Widerstandswert des dem höchstwertigen Bit zugeordneten Widerstandes Rg des Anpaßnetzwerkes 1 wird dann zuThis selection of the most significant bit of the signal s in each case to activate a correspondingly graded matching resistor is based on the rule that the value of the measurement voltage U _x always moves between the single and double value of the most significant bit of the digital signal s when the values of adjacent ones Different bits by a factor of 2. If one assigns the most significant bit of the digital to analog converter 12 to analog voltage value Unab and its least significant bit voltage value Uu> to, the maximum measuring range with 2 ends - Uaab-Uisb- The resistance value of the associated the most significant bit resistance Rg of the matching network 1 is then to

gewählt, wobei t die Meßzeit des Umsetzers ()
die maximale Ausgangsspannung bei Nennaussteuerung des Integrators 3 und C die Kapazität seines Gegenkopplungskondensators bedeuten. Di ί Widerstandswerte der den niedrigerwertigen Bits zijgeordneten Widerständen des Anpaßnetzwerkes 1 sind dann jeweils um den Faktor 2 kleiner als der dem jeweils benachbarten höherwertigen Bit zugeordnete Widerstand, so daß giltselected, where t is the measuring time of the converter ()
the maximum output voltage at the nominal level of the integrator 3 and C the capacitance of its negative feedback capacitor. The resistance values of the resistances of the matching network 1 assigned to the lower-order bits are then each smaller by a factor of 2 than the resistance assigned to the respective adjacent higher-order bit, so that the following applies

R₉: R₉.R ₉ : R ₉ .

:Äo=512:256:...:2:l: Ao = 512: 256: ...: 2: l

Die Widerstände ft» bis Ro verhalten sich also genauso wie die Wertigkeiten der ihnen zugeordneten Bits. Damit bewegt sich die Ausgangsspannung £/_w des Integrators 3 stets zwischen halber und voller Nennaussteuerung. Der Faktor, mit dem der durch den Zähler 5 digitalisierte Wert m der Integratorspannung Um jeweils zu wichten ist, um zum tatsächlichen Wert der Meßspannung U_x zu kommen, ergibt sich aus dem Wert des jeweils aktivierten Widerstandes R_n bzw. des ihm zugeordneten und von der Prioritiierungsstufe 17 ausgewählten höchstwertigen Bits 2", welches vom Digital-Analogwandler 12 zur digitalen Darstellung der Meßspannung U_x ausgegeben wurde. So ist beim dargestellten BeispielThe resistors ft »to Ro behave in exactly the same way as the valences of the bits assigned to them. The output voltage £ / _{w of} the integrator 3 thus always moves between half and full nominal modulation. The factor with which the value m of the integrator voltage Um digitized by the counter 5 is to be weighted in each case in order to arrive at the actual value of the measurement voltage U _x , results from the value of the respectively activated resistor R _n or the value assigned to it and from the priority level 17 selected most significant bits 2 ″, which was output by the digital-to-analog converter 12 for the digital representation of the measurement voltage U _x . This is the case in the example shown

2-tu-(45)-2-tu- (45) -

bertenden Momentanwert-Analogumsetzers 12 ein logarithmisch arbeitender Analog-Digitalumsetzer 12' eingesetzt ist Ein solcher Umsetzer gleicht in seinem Aufbau grundsätzlich dem in F i g. 1 dargestellten Umsetzers IZ der einzige Unterschied besteht darin, daß anstelle eines linear gestuften Digital-Analogumseizers 14 ein exponentiell gestufter D/A-Umsetzer vorgesehen ist Als solcher Umsetzer kann beispielsweise der in der DE-Zeitschrift »Elektronik« 1976, Heft 9, Seite 105 erwähnte Baustein DAC-76 verwendet werden, welcher mit recht guter Näherung die in dem mit 12' bezeicnneten Blocksymbol angedeutete Beziehung zwischen normiertem analogem Eingangssignal u und normiertem digitalem Ausgangssignal sTransmitting instantaneous value analog converter 12, a logarithmically operating analog-digital converter 12 'is used. Such a converter is basically the same in its structure as that in FIG. 1 converter IZ shown the only difference is that instead of a linearly stepped digital-to-analog converter 14, an exponentially stepped D / A converter is provided The DAC-76 module mentioned above can be used which, with a very good approximation, shows the relationship between the standardized analog input signal u and the standardized digital output signal s indicated in the block symbol denoted by 12 '

u=2^- u = 2 ^ -

nachbildet An drei seiner Ausgänge entsteht ein binärcodiertes digitales Signal Λ, welches sich — ausgehend von einem Maximalwert bei maxin'.-·; möglicher Meßspannung U_x — jeweils stufenweise usi' /g dieses Wertes verringert, wenn die analoge Meßspannung sich jeweils um die Hälfte verringert hat Dieses Signal h wird von einem Verschlüßler 19 so umgesetzt daß jeder der 8 möglichen Werte des Signals h auf einer von acht Ausgangsleitungen ein Signal erscheinen lassen kann, mit dem dann entsprechende Eingangswiderstände des Anpaßnetzwerkes 1 aktiviert werden können.
Die Steuerung des Anpaßnetzwerkes 1 und des integrierenden Analog-Digitalumsetzers 2 erfolgt in analoger Weise wie im Zusammenhang mit F i g. 1 beschrieben worden ist Bei der F i g. 2 dargestellten Variante entfällt die Prioritiierungsstufe 17, und es läßt sich infolge der exponentiellen Kennlinie des im Umsetzer 12' enthaltenen D/A-Wandlers bei gleicher Bitzahl ein wesentlich größerer Zahlenbereich verarbeiten als bei der Variante gemäß F i g. 1.simulated A binary-coded digital signal Λ arises at three of its outputs, which - starting from a maximum value at maxin '.- ·; possible measurement voltage U _x - each stepwise usi '/ g of this value reduced when the analog measurement voltage has been reduced by half. This signal h is converted by an encoder 19 so that each of the 8 possible values of the signal h on one of eight output lines a signal can appear with which the corresponding input resistances of the matching network 1 can then be activated.
The matching network 1 and the integrating analog-digital converter 2 are controlled in an analogous manner as in connection with FIG. 1 has been described in FIG. In the variant shown in FIG. 2, the prioritization stage 17 is omitted, and as a result of the exponential characteristic of the D / A converter contained in the converter 12 ', with the same number of bits, a significantly larger number range can be processed than in the variant according to FIG. 1.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

9/1+19/1 + 1

wobei stets gilt:where always applies:

0,5 <0.5 <

Der Exponent n+1 =h in obigem Term läßt sich auf einfache Weise aus dem Ausgangssignal der Prioritiierungsstufe 17 erhalten, wenn deren zehn Ausgangsleitungen mit den Eingängen einer BCD-Codiereinrichlung 18 verbunden werden. Mit den Ausgangsgrößen der Codiereinrichtung 18 und des Zählers 5 kann also die auf Spannungswert U^b des niedrigstwertigen Bits bezogene Meßspannung Ü_xIUub=u_x in einem für die Verarbeitung in einem Digitalrechner vorteilhaften ülcilkommawcrt, bestehend aus der normalisierten Mantisse m/m_mix und dem der Bais 2 zugeordneten Exponenten h abgebildet werden.The exponent n + 1 = h in the above term can be obtained in a simple manner from the output signal of the prioritization stage 17 if its ten output lines are connected to the inputs of a BCD coding device 18. With the output variables of the coding device 18 and the counter 5, the measurement voltage _{U x} IUub = u _{x, which is} related to the voltage value U ^ b of the least significant bit, can be used in an advantageous value for processing in a digital computer, consisting of the normalized mantissa m / m _mix and are mapped to the exponent h assigned to base 2.

F i g. 2 zeigt eine andere Variante des erfindungsgemäßen A/D-Umsetzers, wobei im Gegensatz zu der in Fiel dargestellten Anordnung anstelle eine linear ar-F i g. FIG. 2 shows another variant of the A / D converter according to the invention, in which, in contrast to that in FIG Instead of a linear ar-

Claims

Patent claims are explained in more detail below with reference to the figures. In the embodiment shown in FIG

1. Analog-Digital-Umsetzer, üisbteondere für die der Erfindung wird der umzusetzende analoge Meßwert Analoeeinrabe bei Prozeßrechenanlagen, mit Span- 5 in Form der Spannung U_x über em aus den zuschaltbanunes-Zeit-Umsetzung unter Verwendung emes von ren Widerständen K ο bis κ s Destenenaes Anpaoneiz der Meßspannung beaufschlagten Integrators, des- werk 1 einem integrierenden Analog-Digitalumsetzer 2 sen EiSSgSnitand zur Meßbereichsanpassung zugeführt Dieser ist als sogenann er Zweirampen-A/D-mktSetoesVon der Meßpannung beaufschlagten Umsetzer ausgeführt und enthält einen Integrator 3, !Comparators veränderbar ist dadurch ge- ₁₀ dessen Ausgangsspannung t/« einem Komparator 4 zukennzeichnet, daß ein den Komparator (13) geführt ist Dessen Ausgangssignal veranlaßtidie Freiga-Sdtender Stufenumsetzer (12) vorgesehen ist be von einen Zähler 5 beaufschlagenden Zähhmpulsen wobei das jeweils höchstwertige Bit seines digitalen eines Taktgenerators 6. Der integrierende Analog-Digi-Ausgangsrignals (s) die Meßspannung (U_x) über ei- t*himseizer 2 enthält weiterhin eine Steuerlogik 7. weinen Sortionalseiner Wertigkeit gestuften, in ei- is ehe die Schalter 8,9 und 10 betätigt Die Eingangsspannem AnEaßnetzwerk (1) angeordneten Widerstand nung U_x wird1 - in der dargestellten Stellung^des Schalauf den Eingang des Integrators (3) durchschaltet ters 8 und sofern einer der Widerstände AOι bis A9 des1. Analog-digital converter, üisbte special for the invention, the analog measured value to be converted Analoeeinrabe in process computer systems, with span 5 in the form of the voltage U _x over em from the zuschaltbanunes-time conversion using emes of ren resistors K o bis κ s Destenenaes adaptation of the measuring voltage applied integrator, des- werk 1 an integrating analog-digital converter 2 sen EiSSgSnitand supplied for measuring range adjustment ₁₀ whose output voltage t / «is assigned to a comparator 4, that a comparator (13) is fed a clock generator 6. The integrating analog digi output signal continue (s) the measuring voltage (U _x) t on * egg himseizer 2 includes control logic 7. cry Sortionalseiner valence stepped in egg is before the switch 10 is actuated and 8.9 The Eingangsspannem AnEaßnetzwerk (1) arranged resistor voltage U _x is1 - in the illustrated position ^ of the switch to the input of the integrator (3) switches through ters 8 and if one of the resistors AOι to A9 des

2. Einrichtung nach Anspruch 1, dadurch gekenn- Anpaßnetzwerkes 1 geschlossen ist - nach Schließen zeichnet daß tan Stufenumsetzer (12) ein Abtast- des Schalters 9 über eine festgelegte, konstante MeBzeit und Ha!tegUse(li) vorgeschaltet ist 20 t integriert, so daß danach am Ausgang des Integrators 32. Device according to claim 1, characterized in matching network 1 is closed - after closing indicates that the step converter (12) a sampling of the switch 9 over a fixed, constant measuring time and Ha! tegUse (left) is connected upstream of 20 t, so that afterwards at the output of the integrator 3

3. Einrichtung nach Anspruch 1 oder 2, dadurch eine Spannung Um erscheint weiche nur noch von dem gekennzeichnet daß die Ausgänge des Stuf enumset- analogen Meßwert U_x abhängt Sodann wird von der zers (12) an eine Prioritiierungsstufe (17) angeschlos- Steuerlogik 7 der Schalter 8 betätigt wodurch der Intesen sind, deren Ausgänge mit dem Anpaßnetzwerk gratoreingang an eine mit -R bezeichnete, konstante (1) und einer BCD-Codiereinrichtung (18) verbun- 25 Referenzspannung umgekehrter Polarität gelegt wird, den sind. Dadurch entlädt sich d?r Rückkopplungskondensator C 3. Device according to claim 1 or 2, characterized in that a voltage Um soft appears only from the characterized in that the outputs of the Stuf enumset- analog measured value U _x depends the switch 8 is actuated whereby the interests are, the outputs of which are connected to the adapter network gratoreingang to a constant (1) denoted by -R and a BCD encoder (18) connected to a reference voltage of opposite polarity. This causes the feedback capacitor C to discharge

des Integrators 3 und seine Ausgangsspannung Um of the integrator 3 and its output voltage Um

nimmt zeitlinear ab. Die Zeitspanne bis zum Absinkendecreases linearly over time. The time it takes to sink

von Uu auf den Wert, den die Ausgangsspannung des 30 Integrators vor Beginn der Meßzeit eingenommen hat-from Uu to the value that the output voltage of the integrator assumed before the start of the measuring time

Die vorliegende Erfindung betrifft eine Einrichtung te, wird durch Zähümpulse ausgezählt und es erscheint gemäß dem Oberbegriff dts Haufianspruches wie er an den Digitalausgängen des Zählers 5 dann eine Größe nach der DE-OS 21 32313 bekannt ist Dort wird mit m, welche proportional dem analogen Eingangswert U_x dem Ausgangssignal eines Kompai.tors die Meßbe- ist wobei der Proportionalitätsfaktor vom Widerstandsreichsumschaltung dann vorgenommen, wenn die Meß- 35 wert des jeweils aktivierten Eingangswiderstandes, d. h. spannung unterhalb einer gewissen Grenze liegt Es läßt eines der Widerstände R 0 bis R 9, abhang« «u sich damit also der Meßbereich nur einmal um eine Zur selbsttätigen Auswahl des jeweils zu aktivieren-The present invention relates to a device te, is counted by counting pulses and it appears according to the preamble dts Haufianspruches as it is then a variable according to DE-OS 21 32313 known at the digital outputs of the counter 5 There is m, which is proportional to the analog input value U _x the output signal of a Kompai.tors is the measuring value, the proportionality factor being made by the resistance range switchover when the measured value of the respectively activated input resistance, ie voltage, is below a certain limit. One of the resistors R 0 to R 9 depends This means that the measuring range can only be used once to activate the automatic selection of the respective

Stufe erweitern, was jedoch für viele Anwendungsfälle den Eingangswiderstandes, d. h. zur Meßbereichsvornicht ausreicht So sind z. B. bei der Analogeingabe im wahl ist ein weiterer, über ein Abtast- und Halteglied 11, Prozeßrechner meist viele von einzelnen Meßwertge- 40 dessen Haltezeit der Meßzeit f angepaßt ist von der bern gelieferte analoge Spannungen umzusetzen, wel- Meßspannung U_x beaufschlagter Analog-Digitalumsetche sich um Größenordnungen unterscheiden. Sollen zer 12 mit 10 Bit vorgesehen. Im Gegensau zu dem diese aus Aufwandsgründen von einem einzigen Ana- Analog-DigitalumseUer 2 arbeitet dieser nicht nach log-Digitalumselzer verarbeitet werden, dann kommt dem Verfahren der Spannungs/Zeit-Umsetzung. sonman mit der Meßbereichserv/eiterung um eine Stufe 45 dern ist als demgegenüber schnell arbeitender Stufennicht mehr aus. umseuer zur Ermittlung des Momentanwertes derExpand stage, which, however, for many applications, the input resistance, that is not sufficient for the measuring range. B. in the case of analog input, another process computer, via a sample and hold element 11, usually has a large number of individual measured values 40 whose holding time is adapted to the measuring time f, is to be converted from the analog voltages supplied by the bern, which analog voltages applied to the measuring voltage U _x Digital transfers differ by orders of magnitude. Should zer 12 with 10 bits provided. In contrast to the fact that these are processed by a single analogue-digital converter 2 for reasons of effort, this does not work according to log-digital converter, then comes the voltage / time conversion process. sonman with the measuring range serv / supple by one level 45 is no longer different than in contrast to fast working levels. umseuer to determine the instantaneous value of the

Die Erfindung stellt sich die Aufgabe, bei einem Ana- Meßspannung U_x ausgebildet Derartige Umseuer sind log-Digitalumstzer der eingangs genannten Art durch an sich bekannt und z. B. in der DE-Zeitschrift »Elektroeine selbsttätige, mehrstufige Meßbereichsumschaltung nik«, 1976, Heft 5, S. 76 beschrieben. Der Momentandafür zu sorgen, daß der Analog-Digitaiumsetzer über 50 wert-Digital-Analogumsetzer 12 enthält einen Kompaeinen großen Meßbereich abhängig von der Meßspan- rator 13, welche die Meßspannung U_x mit dem Ausnung immer optimal angepaßt bleibt Die Lösung dieser gangssignal eines Digital-Analogumseuers 14 verAufgabe gelingt erfindungsgemäß mit den im kenn- gleicht und mittels einer Steuerlogik 15 die digitalen zeichnenden Teil des Hauptanspruchs angegebenen Eingangsgrößen dieses Umseuers so lange verstellt bis Merkmalen. 55 seine analoge Ausgangsspannung mit der angelegtenThe object of the invention is to provide for an analog measurement voltage U _x . B. in the DE magazine "Elektroeine automatic, multi-stage measuring range switching nik", 1976, issue 5, p. 76 described. The moment to ensure that the analog-digital converter has 50 value-digital-analog converters 12, a large measuring range dependent on the measuring voltage 13, which the measuring voltage U _x always remains optimally matched with the dimension. Analogum control 14 task succeeds according to the invention with the input variables of this changeover specified in the characteristic and by means of a control logic 15, the digital characterizing part of the main claim, until the features are adjusted. 55 its analog output voltage with the applied

Eine so mit selbsttätigere Meßbereichswahl ausge- Meßspannung U_x übereinstimmt Dann entspricht das stattete Analogeingabe sichert eine höhere Genauig- digitale Eingangssignal des Digital-Analog-Umsetzers keit, da der Meßbereich abhängig von der Meßspan- 14, welches identisch ist mit dem Ausgangssignal 5 des nung immer optimal angepaßt bleibt Bei der Verwen- Analog-DigitalumseUers 12 dem Wert der angelegten dung in Prözeßrechenanlagen ist außerdem ein freilau· 60 Meßspannung U_x, Mittels einer Prioritiieruiigsstufe 17 fender, autonomer Betrieb der Analogeingabe möglich, wird das jeweils höchstwertige Bit des digitalen Ausda diese in einem von ihr selbst bestimmbaren Rhyth- gangssignals s ausgewählt und veranlaßt das Aktivieren nius die einzelnen Meßstellen abfragen kann und nicht eines entsprechend dessen Wertigkeit gestuften Widercrst vor jeder Umsetzung eines analogen Meßwertes Standes durch Schließen des ihm zugeordneten Schaldic Information vom Prozeßrechner bezüglich des ein- bt ters des AnpaUnet/.wurkes J. Als IVioriiiimingsstiiii: zustellenden McUbcrcichs abwarten muß. kann beispielsweise die im Siemens-Daicnbuch 1976/77 A measurement voltage U _x that corresponds to the more automatic measurement range selection then corresponds to the provided analog input ensures a higher precision digital input signal of the digital-to-analog converter, since the measurement range depends on the measurement span 14, which is identical to the output signal 5 of the voltage When using the analog-digital converter 12 the value of the applied application in the process computer system, a free-running measurement voltage U _x is also possible selected in a self-determinable rhythm signal s and causes the activation nius can interrogate the individual measuring points and not a resistance stepped according to its value before each conversion of an analog measured value status by closing the Schaldic information assigned to it from the process computer with regard to the type ters des AnpaUnet / .wurkes J. Als IVioriiiimingsstiiii: McUbcrcichs to deliver must wait. can for example be the one in the Siemens-Daicnbuch 1976/77

Die Erfindung samt ihren weiteren Ausgestaltungen, »Digitale Schaltungen« auf den Seiten 30t -303 aufgcwelche in Unteransprüchen gekennzeichnet sind, soll führte Type 74 278 verwendet werden.The invention together with its further refinements, "digital circuits" on pages 30t -303, which are characterized in subclaims, should be used as type 74 278.