DE2832152A1 - Integrated semiconductor printed circuit - composed of silicon base, semiconductor single-crystal sections surrounded by resin filled grooves, and switch elements - Google Patents
Integrated semiconductor printed circuit - composed of silicon base, semiconductor single-crystal sections surrounded by resin filled grooves, and switch elementsInfo
- Publication number
- DE2832152A1 DE2832152A1 DE19782832152 DE2832152A DE2832152A1 DE 2832152 A1 DE2832152 A1 DE 2832152A1 DE 19782832152 DE19782832152 DE 19782832152 DE 2832152 A DE2832152 A DE 2832152A DE 2832152 A1 DE2832152 A1 DE 2832152A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- single crystal
- resin
- islands
- resin layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Abstract
Description
Beschreibung description
Die Erfindung betrifft integrierte Halbleiterschaltungen und Verfahren zur Herstellung von integrierten Halbleiterschaltungen. Insbesondere bezieht sich die vorliegende Erfindung auf eine integrierte Halbleiterschaltung mit einem dielektrisch aufgeteilten Substrat bzw. einem dielektrischen aufgeteilten Substrat und einem Verfahren zur Herstellung einer derartigen integrierten Halbleiter schaltung.The invention relates to semiconductor integrated circuits and methods for the production of integrated semiconductor circuits. In particular, relates the present invention to a semiconductor integrated circuit having a dielectric divided substrate or a dielectric divided substrate and a Method for producing such an integrated semiconductor circuit.
In jüngster Vergangenheit fand ein dielektrisch aufgeteiltes Substrat immer mehr Beachtung, bei dem mehrere Halbleiter-Einkristallinseln, die voneinander durch Isolierschichten und Trennrillen getrennt sind, auf ein Trägersubstrat aufgeklebt bzw. gebondert sind. Ein solches Halbleitersubstrat wurde im Zusammenhang mit einer integrierten slbleiterschaltung benutzt, die eine hohe Spannungsfestigkeit bezüglich der Uberschlags- bzw. mrennspannung und eine geringe Trennkapazität aufweist.Recently, a dielectrically divided substrate has been found more and more attention to the multiple semiconductor single crystal islands separated from each other are separated by insulating layers and separating grooves, glued to a carrier substrate or are bonded. Such a semiconductor substrate has been used in connection with a integrated semiconductor circuit is used, which has a high dielectric strength with respect to the flashover voltage or nominal voltage and a low separation capacity.
In der JP-ÖS 41-15707 (1966) ist beispielsweise ein Verfahren zur Herstellung derartiger dielektrisch aufgeteilter Substrate beschrieben. Bei einem gemäss diesem Verfahren hergestellten dielektrisch aufgeteiltem Substrat besitzen die Vielzahl von Halbleiter-Einkristallinseln auf die Seite und auf die Grundfläche aufgebonderte Siliciumdioxidschichten oder auf die Seite und auf die Grundflächen durch Vakuumåufdampfen aufgebrachte polykristalline Siliciumschichten, und diese Halbleiter-Einkristallinseln werden durch diese Schichten voneinander getrennt.In JP-ÖS 41-15707 (1966), for example, a method for Production of such dielectrically divided substrates described. At a have dielectrically divided substrate produced according to this process the multitude of semiconductor single crystal islands on the side and on the base bonded silicon dioxide layers or on the side and on the bases polycrystalline silicon layers applied by vacuum vapor deposition, and these Semiconductor single crystal islands are separated from one another by these layers.
Bei dem Verfahrensschritt, mit dem das Siliciumdioxid oder die polykristallinen Siliciumschichten ausgebildet werden, oder bei der darauffolgenden Wärmebehandlung bei hohen Temperaturen dehnt sich das dielektrisch aufgeteilte Substrat aus, es schrumpft zusammen oder es oxidiert. Infolgedessen tritt au den Halbleiter-Einkristallinseln eine thermische Beanspruchung bzw. eine Snannung auf, die die Kennwerte und Kennlinien der auf den Halbleiter-Einkristallinseln ausgebildeten elektrischen Elemente sehr nachteilig beeinflusst oder Verwerfungen im dielektrisch aufgeteilten Substrat verursachen. Diese Verwerfungen im dielektrisch aufgeteilten Substrat, die durch eine thermische Belastung bzw. durch Spannungen auf Grund der Wärmebehandlung auftreten, beeinflussen die Ausbildung der Halbleiterelemente auf dem Substrat oder die Integration der Schaltungselemente sehr nachteilig.In the process step with which the silicon dioxide or the polycrystalline Silicon layers are formed, or in the subsequent heat treatment at The dielectrically divided substrate expands at high temperatures off, it shrinks or it oxidizes. As a result, the semiconductor single crystal islands appear a thermal stress or a stress, which the characteristic values and characteristics of the electrical elements formed on the semiconductor single crystal islands adversely affected or cause warping in the dielectrically divided substrate. These distortions in the dielectrically divided substrate, which are caused by a thermal Load and / or stresses that occur due to the heat treatment the formation of the semiconductor elements on the substrate or the integration of the Circuit elements very disadvantageous.
Eachfolgend werden weitere bekannte Herstellungsverfahren genannt.Further known manufacturing methods are mentioned below.
(1) Ein Verfahren zum Aufteilen von Plättchen oder Scheibchen aus Halbleitermaterial, wie es in der JP-OS 42-425 (1967) beschrieben ist, (2) ein Verfahren zur Herstellung von elektrisch isolierten Halbleiterelementen- bzw. -schaltungen gemäss der JP-OS 43-11991 (1968) und (3) ein Verfahren zur Herstellung von Halbleiterelementen, die für integrierte Schaltungen geeignet sind, gemäss der JP-OS 45-25213 (1970).(1) A method of dividing platelets or disks from Semiconductor material as described in JP-OS 42-425 (1967), (2) a method for the production of electrically isolated semiconductor elements and circuits according to JP-OS 43-11991 (1968) and (3) a method for the production of semiconductor elements, which are suitable for integrated circuits, according to JP-OS 45-25213 (1970).
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltung zu schaffen bzw.The present invention is based on the object of an integrated To create or
ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung anzugeben, bei der die nachteiligen Einflüsse von thermischer Beanspruchung oder Wärmespannungen im wesentlichen vermieden werden, und die die Nachteile herkömmlicher Halbleiterschaltungen und herkömmlicher Verfahren zur Herstellung derartiger Halbleiterschaltungren nicht aufweist.a method of manufacturing a semiconductor integrated circuit indicate the adverse effects of thermal stress or Thermal stresses are essentially avoided, and the disadvantages of conventional Semiconductor circuits and conventional methods of manufacturing such semiconductor circuits does not have.
Die gestellte Aufgabe wird erfindungsge#äss durcM ale Sm Anspruch 1 angegebene integrierte Haibleiterschaltung gelöst.According to the invention, the task at hand is given by all of the claims 1 specified integrated semiconductor circuit solved.
Vorteilhfte Ausgestaltungen der erfindungsgemässen Halbleiterschaltung sind in den Unteransprüchen angegeben.Advantageous configurations of the semiconductor circuit according to the invention are specified in the subclaims.
Die erfindungsgemässe integrierte Halbleiterschaltung umfasst also ein Trägersubstrat, mehrere Halbleiter-Einkristallinseln, die auf das Trägersubstrat aufgeklebt bzw. gebondert und voneinander durch Isolierschichten und Trennrillen getrennt sind, sowie Schaltungselemente, die auf diesen Halbleiter-Einkristallinseln ausgebildet sind. Auf jeder der zwischen den Halbleiter-Einkristallinseln ausgebildeten Trennrillen ist eine Harz schicht ausgebildet. Das Auffüllen der Trennrillen oit eine Harz zur Ausbildung der Harz schichten wird vorgenommen, nachdem die Schaltungselemente auf den Halbleiter-Einkristallinseln ausgebildet worden sind. Nach Ausbildung dieser Harzschichten werden elektrische Leiterbahnen bzw. die elektrischen Verdrahtungen auf die Oberflächen dieser Halbleiter-Einkristallinseln und der Harzschichten ausgebildet.The integrated semiconductor circuit according to the invention thus comprises a carrier substrate, several semiconductor single crystal islands, which on the carrier substrate glued or bonded and separated from each other by insulating layers and separating grooves are separated, as well as circuit elements mounted on these semiconductor single crystal islands are trained. On each of those formed between the semiconductor single crystal islands Separating grooves, a resin layer is formed. The filling of the separating grooves oit a resin for forming the resin layers is made after the circuit elements have been formed on the semiconductor single crystal islands. After training this Resin layers become electrical conductor tracks or electrical wiring are formed on the surfaces of these semiconductor single crystal islands and the resin layers.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen: Fig. 1 einen Querschnitt, der eine Ausführungsform der integrierten Halbleiterschaltung gemäss der vorliegenden Erfindung wiedergibt, Fig. 2 einen Querschnitt, der eine weitere Ausführungsform der erfindungsgemässen inegrierten Halbleiterschaltung wiedergibt, Fig. 3 eine schematische Darstellung, anhand der ein V-rfahren zur Herstellung der in Eig. 2 dargestellten integrierten Halbleiterschaltung erläutert wird, Fig. r# eine schematische Derstellung, die ein Verfahren zur Fterstelltmg der in kig. 1 dargestellten integrierten Halbleiterschaltung wiedergibt, und Fig. 5 eine schematische Darstellung, die eine tetR Ausführungsform eines Verfahrens zur Herstellung der erfindungsgemässen integrierten Halbleiterschaltung wiedergibt.The invention is explained below with reference to the drawings, for example explained in more detail. 1 shows a cross section showing an embodiment of FIG integrated semiconductor circuit according to the present invention, Fig. 2 is a cross-section showing a further embodiment of the integrated according to the invention Semiconductor circuit reproduces, Fig. 3 is a schematic representation, based on the a V process for the production of the in Eig. 2 shown integrated semiconductor circuit is explained; the one in kig. 1 reproduces integrated semiconductor circuit shown, and Fig. 5 is a schematic diagram showing a tetR embodiment of a method reproduces for the production of the integrated semiconductor circuit according to the invention.
Die Fig. 1 und 2 zeigen den Aufbau von zwei Ausführungsformen dielektrisch abgegrenzter Substrate gemäss der vorliegenden Erfindung. Diese Figuren zeigen Einkristall-Halbleiterinseln 11 bis 13, auf deren Oberflächen Schaltungselemente ausgebildet sind. Schichten 30 und 31 aus isolierendem Material sind an der Seite und an den Bodenflächen der Einkristall-Halbleiterinseln 11 bis 13 ausgebildet. Eine Schicht 33 aus isolierendem DIaterial ist als Diffusionsmaske auf den Ein1&ristall-IIalbleiterinseln 11 bis 13 aufgebracht, und ein pn-Übergang ist mit dem Bezugszeichen J versehen. Die Bodenflächen der Einkristall-Halbleiterinseln 11 bis 13 sind mit einer Klebstoffschicht 50 auf einem Trägersubstrat GO aufgeklebt und zwischen den Einkristall-Halbleiterinseln 11 bis 13 befinden sich Harzschichten 80. Auf den Oberflächen der Einkri stall-Halbleiterinseln 11 bis 13 und den Harzschichten 80 sind elektrische Leiterbahnen bzw. Verdrahtungen 90 aufgebracht.Figs. 1 and 2 show the structure of two embodiments dielectric delimited substrates according to the present invention. These figures show single crystal semiconductor islands 11 to 13, on the surfaces of which circuit elements are formed. layers 30 and 31 made of insulating material are on the side and on the bottom surfaces of the Single crystal semiconductor islands 11 to 13 are formed. A layer 33 of insulating The material is used as a diffusion mask on the single-crystal semiconductor islands 11 to 13 applied, and a pn junction is provided with the reference character J. the Bottom surfaces of the single crystal semiconductor islands 11 to 13 are coated with an adhesive layer 50 glued to a carrier substrate GO and between the single crystal semiconductor islands 11 to 13 are resin layers 80. On the surfaces of the single-crystal semiconductor islands 11 to 13 and the resin layers 80 are electrical conductors and wirings, respectively 90 applied.
Fig. 3 zeigt die Verfahrensschritte zur Herstellung des in Fig. 2 dargestellten dielektrisch abgegrenzten Substrats.FIG. 3 shows the method steps for producing the in FIG illustrated dielectrically delimited substrate.
Wie Fig. 3-(a) wiedergibt, werden eine Isolierschicht 31 und eine Klebstoffschicht 50 auf der Unterseite eines Einkristall-Halbleitersubstrats 10 ausgebildet, und das Substrat 10 wird auf ein Trägersubstrat 60 aufgeklebt, wie Fig. 3-(b) zeigt. Dann werden trennende bzw. abgrenzende Rillen 20 ausgebildet, um die Einkristall-Hnlbleitersubstrate in einzelne Einkristall-Halbleiterinseln 11 bis 13 zu unterteilen. Auf den Seitenflächen der Einkristall-Halbleiterinseln 11 bis 13 werden Isolierschichten 30 und auf den Oberflächen der Einkristall-Halbleiterinseln 11 bis 13 werden Isolierschichten 33 aufgebracht. Unter Verwendung dieser Schichten 30 und 33 als Maske werden Fremdatome eindiffundiert, um die Halbleiterelemente auf den Einkristall-Halbleiterinseln 11 bis 13 herzustellen.As shown in Fig. 3- (a), an insulating layer 31 and a Adhesive layer 50 on the underside of a single crystal semiconductor substrate 10 formed, and the substrate 10 is glued to a carrier substrate 60, such as Fig. 3- (b) shows. Separating or delimiting grooves 20 are then formed, around the single crystal semiconductor substrates into individual single crystal semiconductor islands 11 to 13 subdivide. On the side faces of the single crystal semiconductor islands 11 to 13 become insulating layers 30 and 13 on the surfaces of the single crystal semiconductor islands 11 to 13, insulating layers 33 are applied. Using these layers 30 and 33 are used as a mask Foreign atoms diffused to the semiconductor elements on the single crystal semiconductor islands 11 to 13.
Dann wird ein Harz in die Trennrillen 20 gebracht und bildet Harzschichten 80 (vgl. Fig. 3-(~)). Schliesslich werden elektrische Leiterbahnen bzw. Verdrahtungen 90 in Form einer Hetallschicht auf die Einkristall-Halbleiterinseln 11 bis 13 und die Harzschichten 80 aufgebracht.Then, a resin is put in the partition grooves 20 and forms resin layers 80 (cf. Fig. 3- (~)). Finally, there are electrical conductors or wiring 90 in the form of a metal layer on the single crystal semiconductor islands 11 to 13 and the resin layers 80 are applied.
Fig. 4 zeigt die Verfahrensschritte zur Herstellung des in Fig. 1 dargestellten dielektrisch abgegrenzten Substrats.FIG. 4 shows the method steps for producing the in FIG. 1 illustrated dielectrically delimited substrate.
Wie Fig. 4-(a) zeigt, werden Trennrillen 20 auf einer Hauptfläche eines dielektrisch abgegrenzten Substrats 10 ausgebildet. Dann wird das Substrat 10 mit einer Klebemittelschicht 50 auf die die Trennrillen aufweisenden Oberfläche des Trägersubstrats 60 aufgeklebt (vgl. Fig 4-(b)).As shown in Fig. 4- (a), parting grooves 20 are formed on a main surface a dielectrically delimited substrate 10 is formed. Then the substrate 10 with an adhesive layer 50 on the surface having the separating grooves of the carrier substrate 60 glued on (see. Fig. 4- (b)).
Diejenige Oberflache des Einkristall-Halberieitersubstrats 10, auf der die Trennrillen 20 nicht ausgebildet sind, wird entfernt, so dass die Unterseiten der Trennrillen 20 freiliegen (vgl. Fig. 4-(c)). Das Einkristall-Halbleitersubstrat 10 wird also in Einkristall-Halbleiterinseln 11 bis 13 aufgeteilt, und zwischen den Einkristall-Halbleiterinseln 11 bis 13 bilden die Trennuten 20 Zwischenräume.That surface of the single crystal semiconductor substrate 10 on of which the separating grooves 20 are not formed is removed so that the undersides of the separating grooves 20 are exposed (see. Fig. 4- (c)). The single crystal semiconductor substrate 10 is thus divided into single crystal semiconductor islands 11 to 13, and between the separation grooves 20 form spaces between the single crystal semiconductor islands 11 to 13.
Dann werden Isolierschichten 33 auf den Oberflächen der Einkristall-Halbleiterinseln ausgebildet, und unter Verwendung dieser Schichten als Masken werden Freizidatome eindiffundiert, so dass Schaltungselemente gebildet werden (vgl. Fig. 4-(d)). Schliesslich wird ein Harz in die Trennrillen 20 eingebracht, das Harzschichten 80 bildet (vgl. Fig. 4-(e)). Auf den Oberflächen dieser Einkristall-Halbleiterinseln 11 bis 13 und auf den Oberflächen der Harzschichten 80 werden elektrische Leiterbahnen bzw.Then, insulating layers 33 are formed on the surfaces of the single crystal semiconductor islands are formed, and using these layers as masks, freeicide atoms become diffused in, so that circuit elements are formed (see. Fig. 4- (d)). In the end a resin is introduced into the separating grooves 20, which forms resin layers 80 (cf. Fig. 4- (e)). On the surfaces of these single crystal semiconductor islands 11 to 13 and On the surfaces of the resin layers 80, electrical conductor tracks or
Verdrahtungen 90 aufgebracht (vgl. Fig. 4-(f)).Wiring 90 applied (see. Fig. 4- (f)).
Das Harz, das in die Trennrillen 20 gebracht wird, muss folgende Eigenschaften aufweisen. Es dürfen im Inneren keine Risse auftreten, wenn das Harz einer jlarnebehandlung bei hohen Temperaturen oder dgl. ausgesetzt wird, und es dürfen keine konvexen oder konkaven Verformungen auf der Oberfläche der Harzschicht durch Hohlräume oder Lücken ia Inneren des Materials auftreten. Un diesen Forderungen zu genügen, ist es erforderlich, ein Material zu wählen, bei dem kein oder nur sehr wenig Gas während des Aushärtvorgangs entsteht, und das nach dem aushärtvorgang eine gewisse Elastizität aufweist. Es ist weiterhin notwendig, vor dem Aushärtvorgang einen ausreichenden Unterdruck zu erzeugen bzw. Luft abzusaugen und den Aushärtvorgang bei einer geeigneten Temperatur durchzuführen.The resin that is brought into the separation grooves 20 must the following Have properties. There must be no cracks inside when the resin exposed to a high temperature exposure or the like, and it must not have any convex or concave deformations on the surface of the resin layer occur through cavities or gaps ia inside the material. In these demands to be sufficient, it is necessary to choose a material in which little or no Little gas is produced during the curing process, and that after the curing process has a certain elasticity. It is still necessary before the curing process to generate a sufficient negative pressure or to suck out air and the curing process to be carried out at a suitable temperature.
Um die Zuverlässigkeit der integrie#rten Halbleiterschaltung zu verbessern, ist es erforderlich, die Feuchtigkeitsbeständigkeit der Harzschicht 30 zu verbessern und der Harzschicht eine gute Beständigkeit gegen Königswasser oder dgl. zu. verleihen. Um auf den Harzschichten 80 die elektrischen Verdrahtungen oder Leiterbehnen gut aufzubringen, ist es wichtig, dass die Harz schichten 80 derart wärmebeständig sind, dass sie Temperaturen von etwa 200 bis etwa 4000 C vertragen können.In order to improve the reliability of the integrated semiconductor circuit, it is necessary to improve the moisture resistance of the resin layer 30 and good resistance to aqua regia or the like to the resin layer. to lend. To the resin layers 80, the electrical wiring or conductor tapes well to apply, it is important that the resin layers 80 are so heat-resistant that that they can tolerate temperatures of around 200 to around 4000 C.
Irgendwelche Naterialien oder Stoffe, die die vorausgegangenen Forderungen erfüllen, können bei der vorlie.0-Tenden Erfindung verwendet werden. Im Hinblick auf die zuvorbeschriebenen Forderungen ist es vorteilhaft, organische Harze statt anorganischen Harzen und insbesondere Polytuiidharze oder Siliconkautschuk zu verwenden. Bei diesen Harzen entstehen praktisch keine oder nut wenige Hohlräume, Lücken oder Lunker, so dass keine besonderen Schwierigkeiten im Zusam#enhang damit auftreten. Im Hinblick auf die Wärmebeständigkeit ist Polyimidharz besonders geeignet.Any materials or substances that meet the previous requirements can be used in the present 0-Tenden invention. With regard to to the above requirements, it is advantageous to use organic resins instead inorganic resins and in particular Polytuiidharze or silicone rubber to use. With these resins there are practically no or only a few cavities, gaps or Blowholes, so that no particular difficulties arise in connection with it. Polyimide resin is particularly suitable from the viewpoint of heat resistance.
Einige Polyimidharze können bei einer Temperatur über 4500 C liegenden Wärmebehandlung über einen langen Zeitraum hinweg widerstehen. Derartige Harze, die hohen T'em- peraturen widerstehen, sind jedoch nach dein aushärten hart, und sie weisen insofern einen Nachteil sf, als sie leicht brechen wenn sie nach dem Aushärten lirme behandlungen unterzogen werden.Wenn Polyimi dharze verwendet werden, sollten welche mit einer gewissen Elastizi-tät nach dea Aushärten auch dann verwendet werden, wenn die Wärmebeständigkeit etwas geringer ist, und die maximale Temperatur, denen die Harze widerstehen können, beträgt etwa 4000 C.Some polyimide resins may be above 4500C Withstand heat treatment over a long period of time. Such resins, the high T'em withstand temperatures, but are after your hardening hard, and they have a disadvantage in that they break easily when they are After it has cured, it may be subjected to treatments. If polyimide resins are used should be, which should have a certain elasticity after the hardening even then be used when the heat resistance is a little lower, and the maximum Temperature that the resins can withstand is around 4000 C.
Wenn Silicium als Einkristall-Halberleitersubstrat 10 verwendet wird, ist es erforderlich, dass die Klebemittelschicht 50 bei einer Temperatur unter 13000 C kleben kann, so dass keine Probleme hinsichtlich einer plastischen Verformung des Siliciums auftreten. Bei Silicium als Einkristall-Haibleitersubstrat ist es weiterhin erforderlich, dass ein Ablösen oder Abblättern im Klebebereich auch dann nicht auftritt, wenn die Wärmebehandlung mit Diffusionstemperatur (etwa 12CD0 C) durchgeführt wird. Im Hinblick auf die zuvor beschriebenen Forderungen sollte ein B2O3-E3iO2-£#las mit einem B203-Gehalt von 3 bis 12 Mol% als Elebemittelschicht 50 verwendet werden. Um bei Verwendung eines solchen Materials zu verhindern, dass das in der Klebemittelschicht 50 enthaltene Bor bei der Wärme behandlung durch die Isolierschichten 30 und 31 in die Einkristall-Halbleiterinseln 11 bis 13 diffundiert, ist es unbedingt nötig, dass als Isolierschicht eine SiO2-Schicht mit einer Dicke von wenigstens etwa 1/um oder etwa 2/µm verwendet werden sollte, die auf der Unterseite der Einkristall-Halbleiterinseln 11 bis 13 ausgebildet ist.When silicon is used as the single crystal semiconductor substrate 10, it is necessary that the adhesive layer 50 is at a temperature below 13,000 C can stick, so no plastic deformation problems of silicon occur. In the case of silicon as a single crystal semiconductor substrate, it is continued to require peeling or peeling in the adhesive area even then does not occur if the heat treatment with diffusion temperature (about 12CD0 C) is carried out. With regard to the requirements described above, a B2O3-E3iO2- £ # read with a B203 content of 3 to 12 mol% as the element middle layer 50 can be used. When using such a material, in order to prevent the boron contained in the adhesive layer 50 in the heat treatment by the Insulating layers 30 and 31 are diffused into the single crystal semiconductor islands 11 to 13, it is absolutely necessary that the insulating layer is an SiO2 layer with a thickness of at least about 1 / µm or about 2 / µm should be used on the bottom of the single crystal semiconductor islands 11 to 13 is formed.
Als Klebemittelschicht kann auch ein P205-SiO2-Glas verwendet werden.A P205-SiO2 glass can also be used as the adhesive layer.
Die zuvor beschriebenen Herstellunbsvorgänge, insbesondere die in Fig. 4 dargestellten Herstellungsvorgänge, sollen nachfolgend im einzelnen beschrieben werden.The manufacturing processes described above, in particular those in Production processes shown in FIG. 4 are to be described in detail below will.
Wie Fig. 4-(a) zeigt wird die Oberfläche eines Einkristall-Scheibchens 10 aus Silicium mit einer [001]-Fläche (mit einem Durchmesser von 50 mm und einer Dicke von 300/um sowie einer n-Leitfähigkeit) 4 Stunden lang in Wasserdampf thermisch oxidiert. Entsprechend der Photoätztechnik wird das Ausätzen bzw. die Bildung von Fenstern vorgenommen, und Trennrillen 20, die sich in der [110]- und der C1lO;-Richtung erstrecken, sowie eine Teife von 85 um aufweisen, werden unter Verwendung einer wässrigen KOll-Lösung, die auf 800 C gehalten wird, und der thermisch oxidierten Schicht als Maske geätzt. Die thermisch oxidierte Schicht auf der Oberfläche wird durch Äthen entfernt und die Anordnung wird wieder im Wasserdampf bei einer Temperatur von 11000 C 7 Stunden lang wärmebehandelt, um eine Isolierschicht 30 auszubilden, die aus dem Produkt der thernischen Oxidation besteht und eine Dicke von 1,7µm aufweist Ein Silielurnplättchen mit einer Dicke von 450/u wird als Trägersubstrat 60 verwendet und auf einer Oberfläche dieses Trägersubstrates 60-wird eine Klebeschicht 50, die aus einem B203-SiO2-Glas (mit einem B2O3-Gehalt von C,5 Nol%) besteht, und eine Dicke von 2/um aufweist, bei 400° C gemzss dem CVD-Verfahren vorbereitet (wobei B2H6 und ials Ausgangssubstanzen verwendet werden). Wie in Fig, 4-(b) dargestellt ist, wird dann die Hauptfläche des Silicium-Einkristallscheibchens 10, auf der die Trennrillen 20 ausgebildet worden sind, auf die Klebeschicht 50 aus B203-5i02-Glas aufgelegt und mit ihr in Berührung gebracht, und diese Anordnung wird dann 1 Stunde lang in einer Stickstoffatmorphäre (N2) unter Ausübung eines Druckes von 40 g/cm2 bei einer Temperatur von 12500 C wärmebehandelt, um das Einkristallscheibchen 10 auf dem Trägersubstrat 60 zu befestigen. Dann wird auf der Seite des Einkristallplättchens 10, die nicht mit dem Trägersubstrat 60 verklebt ist, Material in einer Höhe von 230#um abgetragen, um ein dielektrisch abgegrenztes Substrat zu erhalten, in dem die Einkristallinseln 11 bis 13 voneinander durch Isolierschichten 30, die bei der thermischen Oxidation entstanden sind, und durch die Trennrillen 20 abgegrenzt bzw.As shown in Fig. 4- (a), the surface of a single crystal wafer becomes 10 made of silicon with a [001] face (with a diameter of 50 mm and a Thickness of 300 μm and an n-conductivity) for 4 hours in water vapor thermally oxidized. According to the photo-etching technique, the etching out or the formation of Windows made, and separating grooves 20, which are in the [110] and the C110; -direction extend, as well as have a depth of 85 µm, are made using a aqueous KOll solution, which is kept at 800 C, and the thermally oxidized Layer etched as a mask. The thermally oxidized layer on the surface becomes removed by ething and the arrangement is again immersed in water vapor at one temperature heat-treated at 11,000 C for 7 hours to form an insulating layer 30, which consists of the product of thermal oxidation and has a thickness of 1.7 µm A Silielurn plate with a thickness of 450 / u is used as the carrier substrate 60 and on one surface of this carrier substrate 60 is an adhesive layer 50 which consists of a B203-SiO2 glass (with a B2O3 content of C, 5 Nol%), and a Thickness of 2 / µm, prepared at 400 ° C according to the CVD process (where B2H6 and as starting substances are used). As shown in Figure 4- (b) is, then the main surface of the silicon single crystal wafer 10 on which the Separating grooves 20 have been formed on the adhesive layer 50 made of B203-5i02 glass applied and brought into contact with it, and this arrangement is then 1 hour long in a nitrogen atmosphere (N2) with a pressure of 40 g / cm2 heat-treated at a temperature of 12500 C to form the single crystal wafer 10 to be attached to the carrier substrate 60. Then is on the side of the single crystal wafer 10, which is not glued to the carrier substrate 60, material at a height of 230 # um removed to create a dielectrically delimited substrate in which the single crystal islands 11 to 13 from each other by insulating layers 30, which in the thermal oxidation are, and through the separation grooves 20 delimited or
getrennt sind, wie dies in Fig. 4-(c) dargestellt ist.are separated as shown in Fig. 4- (c).
Wie Fig. 4-(d) zeigt, wird das dielektrisch abgegrenzte Substrat 200 PEnuten lang bei einer Temperatur von 12000 C in wasserdampf einer Wärmebehandlung unterzogen, um eine thermisch oxidierte Schicht 33 auszubilden, und es werden Fenster für die Diffusion durch Photoätzen geschaffen, und Bor (B) wird bei einer Temperatur von 12000 C während 180 Minuten eindiffundiert. Dann werden wiederum Fenster gebildet und Phosphor (p) wird 180 Minuten lang bei einer Temperatur von 12000 C eindiffundiert, um Schaltungselemente zu bilden. Die Fenster oder Durchbrechungen für die elektrischen Anschlüsse werden auf der Isolierschicht 33, die die bei der thermischen Oxidation entstanden ist, ausgebildet, und eine Cresollösung eines Harzes, die durch Reagieren von Diaminodiphenyläther, Di-(m-aminophenoxy)-diphenylsulfon und Benzophenon-tetracarbonsäuredianhydrid in einem Verhältnis von 1/1/2 erhalten wird, auf die gesamte Flache des Elementes aufgebracht, um die Trennrillen 20 im Vakuum mit der Harzlösung aufzufüllen. Die über schüssige Harzlösung wird durch Drehung einer Drehscheibe entfernt, und das Element wird 3 Stunden lang bei einer Temperatur von 2000 C einer .airmebehandlung unterzogen, um das Harz auszuhärten. ie Fig. 4-(e) zeigt, wird dann das Harz, das mit Ausnahme der Trennrillen 20 auf den Flächen vorhanden ist, durch Ätzen mit Hydrazin entfernt und - wie Fig. '.t (f) zeigt - wird Aluminium (Al) auf die Oberfläche durch Vakuumverdampfen aufgebracht und die elektrischen Leitungen 90 werden durch Ätzen ausgebildet Dann wird das Element 10 Minuten lang einer Wärmebehandlung ° bei 450 C unterzogen, um den Kontaktwiderstand zwischen den Halbleiterelementen und dem Aluminium einer integrierten Halbleiterschaltung zu verringern. Da bei dieser Ausführungsform ein Polyimid-Harz mit einer #ärmebeständigkeit verwendet wird, um die Harzschicht 80 auszubilden, treten auch dann keine Probleme oder Schwierigkeiten auf, wenn die Wärmebehandlung bei diesem Ausführungsbeispiel 10 Minuten lang bei einer Temperatur von 4500 C durchgefüh rt wird.As shown in FIG. 4- (d), the dielectrically delimited substrate 200 becomes PE grooves long at a temperature of 12000 C in steam of a heat treatment to form a thermally oxidized layer 33, and windows become created for diffusion by photoetching, and boron (B) is at a temperature diffused from 12000 C for 180 minutes. Windows are then formed again and phosphorus (p) is diffused in for 180 minutes at a temperature of 12000 C, to form circuit elements. The windows or openings for the electrical Connections are made on the insulating layer 33, which is used in thermal oxidation is formed, formed, and a cresol solution of a resin that reacts of diaminodiphenyl ether, di (m-aminophenoxy) diphenyl sulfone and benzophenone tetracarboxylic acid dianhydride in a ratio of 1/1/2 is obtained on the entire surface of the element applied to fill the separating grooves 20 in a vacuum with the resin solution. the Excess resin solution is removed by turning a turntable, and that Element undergoes an air treatment for 3 hours at a temperature of 2000 C. subjected to harden the resin. ie Fig. 4- (e) shows, then the resin that except for the parting grooves 20 is present on the surfaces, by etching with hydrazine removed and - as Fig. t (f) shows - aluminum (Al) is through to the surface Vacuum evaporation is applied and the electrical leads 90 are etched Then, the element is heat-treated at 450 ° for 10 minutes C subjected to the contact resistance between the semiconductor elements and the To reduce aluminum of a semiconductor integrated circuit. As in this embodiment a polyimide resin having a # heat resistance is used to make the resin layer 80, no problems or difficulties arise even if if the heat treatment in this embodiment for 10 minutes at one temperature of 4500 C is carried out.
Das dielektrisch abgegrenzte Substrat gemäss der vorliegenden Erfindung, welches zuvor anhand der Figuren beschrieben wurde, weist die nachfolgend angegebenen Vorteile auf.The dielectrically delimited substrate according to the present invention, which was previously described with reference to the figures, has the following specified Benefits on.
Der Vorgang zum Ausbilden der Harzschicht 80 umfasst keinen Verfahrensschritt mit geringer Produktivität, beispielsweise keine CVD-Behandlung einer polykristallinen Halbleiterschicht, oder die Behandlung einer kermiaschen Schicht mittels Zerstäubung. Die Harz schicht 80 wird nämlich - wie bereits vorausgegangen hingewiesen - durch Aufbringen eines Harzes auf die Oberfläche des Elementes ausgebildet, wobei die Trennrillen im Vakuum mit dem Harz komplett aufgefüllt werden, die überschüssige Harzlösung durch Drehen einer Drehscheibe entfernt und das in den Trennrillen enthaltene Harz 3 Stunden lang bei 2000 C einer Wärmebehandlung unterzogen wird. Bei diesem Vorgang können viele dielektrisch abgegrenzte Platten gleichzeitig bzw. zusammen hergestellt bzw. behandelt werden. Daher ist die vorliegende Erfindung insbesondere für die Massenherstellung von integrierten Halbleiterschaltungen besonders vorteilhaft. Das Material, aus dem das Einkristall-Halbleitersubstrat 10 besteht, kann auch für. das Trägersubstrat 60 verwendet werden. Daher kann bei der Wärmebehandlung zur Ausbildung der Schaltungselemente die thermische Beanspruchung, die an den Einkristallinseln auftritt, wesentlich verringert werden, und es können stabile Schaltungselemente mit ausgezeichneten Kennwerten und Eigenschaften auf einfache Weise erzeugt werden. Darüberhinaus können Verwerfungen der dielektrisch abgegrenzten Platte wesentlich verringert werden. Die Genauigkeit der Photoätzung kann daher verbessert werden, und es lässt sich eine integrierte Halbleiterschaltung mit hoher Integrationsdichte in hoher Ausbeute herstellen.The process for forming the resin layer 80 does not include a process step with low productivity, for example, no CVD treatment of a polycrystalline Semiconductor layer, or the treatment of a kermic layer by means of sputtering. The resin layer 80 is namely - as indicated above - by Applying a resin formed on the surface of the element, wherein the Separating grooves are completely filled with the resin in a vacuum, the excess Resin solution removed by turning a turntable and that contained in the separating grooves Resin is subjected to a heat treatment for 3 hours at 2000 ° C. With this one Process can be many dielectrically delimited plates at the same time or together are produced or treated. Therefore, the present invention is particular particularly advantageous for the mass production of integrated semiconductor circuits. The material from which the single crystal semiconductor substrate 10 is made can also be used for. the carrier substrate 60 can be used. Therefore, the heat treatment can be used for training of the circuit elements, the thermal stress on the single crystal islands occurs can be significantly reduced, and stable circuit elements can be made can be easily generated with excellent characteristics and properties. In addition, warpage of the dielectrically delimited plate can be significant be reduced. The accuracy of photo-etching can therefore be improved and it can be a semiconductor integrated circuit with high Establish integration density in high yield.
Es gibt kein Material für die Klebeschicht 50> dessen Wärmeausdehnungszahl der Wärmeausdehnungszahl der Einkristall-Halbleiterinseln 11 bis 13 über einen breiten Temperaturbereich zwischen Zimmertemperatur und Diffusionstemperatur (etwa 12000 C) genau gleich ist. Da die Einkristall-Halbleiterinseln 11 bis 13 bei dem erfindungsgemässen dielektrisch abgegrenzten Substrat jedoch durch Lücken, d. h. durch die in Fig. 3-(d) oder Fig. 4(-d) dargestellten Trennrillen 20 vollständig voneinander getrennt sind, werden Einflüsse, die auf thermische Beanspruchung bei der Wärmebehandlung zurückgehen, bei der starke thermische Beanspruchungen auftreten können, im wesentlichen durch die Lücken bzw. Rillen zwischen den Einkristall-Kalbleiterinseln aufgenommen und gelangen praktisch nicht an die Einkristall-Halbleiterinseln 11 bis 13. Bei der Wärmebehandlung nach der Ausbildung der Schaltungselemente, beispielsweise bei dem Vorgang der Aufbringung bzw. des Ausbildens der elektrischen Leiter oder Verdrahtungen 90, wird die thermische Belastung bzw.There is no material for the adhesive layer 50> its coefficient of thermal expansion the coefficient of thermal expansion of the single crystal semiconductor islands 11 to 13 over a wide Temperature range between room temperature and diffusion temperature (about 12000 C) is exactly the same. Since the single crystal semiconductor islands 11 to 13 in the inventive but dielectrically delimited substrate by gaps, i. H. by the in Fig. 3- (d) or Fig. 4 (-d) shown separating grooves 20 completely separated from one another are influences on thermal stress during heat treatment decrease, in which strong thermal loads can occur, essentially picked up through the gaps or grooves between the single crystal Kalbleiter islands and practically do not get to the single crystal semiconductor islands 11 to 13. At the heat treatment after the formation of the circuit elements, for example at the process of applying or forming the electrical conductors or wirings 90, the thermal load or
Beanspruchung dur#ch die relativ elastische Harzschicht 80 aufgenommen und die Spannung bzw. Belastung, die an den Einkristall-Halbleiterinlsen 11 bis 13 auftritt, kann wesentlich verringert werden.Stress absorbed by the relatively elastic resin layer 80 and the stress applied to the single crystal semiconductor lenses 11 to 13 occurs can be reduced significantly.
In die Trennrillen 20 zwischen den Einkristall-Halbleiterinseln 11 bis 13 wird Harz eingebracht, und die elektrischen Leiterbahnen bzw. Verdrahtungen 90 werden auf dem Harz ausgebildet. Die Gefahr, dass die elektrischen Leiterbahnen durch unterschiedliche Höhen der Trennrillen 20 brechen, wird also praktisch vollständig ausgeschaltet.Into the separating grooves 20 between the single crystal semiconductor islands 11 to 13 resin is introduced, and the electrical conductor tracks or wiring 90 are formed on the resin. The risk of the electrical conductor tracks break through different heights of the separating grooves 20, so is practically complete switched off.
Da ein Material mit einer hohen mechanischen Festigkeit und einer relativ hohen Wärmeleitfähigkeit, beispielsweise eine Siliciumplatte, auch dann als Trägerplatte 60 benutzt werden kann, wenn die Harzschicht 20 eine gewisse Elastizität aufweist, besteht keine Gefahr, dass die elektrischen Leitungen,die auf der Oberfläche der Harzschicht 20 ausgebildet sind, durch Verformung oder Biegung des dielektrisch abgegrenzten Substrats während der Handhabung oder während der Benutzung brechen. Da die thermische Diffusion der Einkristall-Halbleiterinseln 11 bis 13 verbessert werden kann, kann die elektrische Leistungsaufnahme der integrierten Halbleiterschaltung erheblich erhöht werden.As a material with a high mechanical strength and a relatively high thermal conductivity, for example a silicon plate, even then used as carrier plate 60 can be when the resin layer 20 has a certain elasticity, there is no risk that the electrical Wires formed on the surface of the resin layer 20 by deformation or bending of the dielectrically delimited substrate during handling, or break during use. Because the thermal diffusion of the single crystal semiconductor islands 11 to 13 can be improved, the electrical power consumption of the integrated Semiconductor circuit can be increased significantly.
Bei den vorausgegangenen beiden Ausführungsformen des erfindungsgemässen, dielektrisch abgegrenzten Substrats, insbesondere bei der in Fig. 2 dargestellten Ausführungsform, ist die Fläche der Einkristall-Halbleiterinlsen 11 bis 13, die frei liegt, gross, und die Fläche der Unterseite dieser Inseln ist klein und daher ist die Fläche der Einkristall-Halbleiterinseln, die wirklich verwendet werden kann, relativ gross. Infolgedessen kann der Integrationsgrad. bei der integrierten Halbleiterschaltung erhöht werden.In the previous two embodiments of the inventive, dielectrically delimited substrate, in particular in the case of that shown in FIG Embodiment, the area of the single crystal semiconductor lenses 11 to 13 is the exposed, large, and the area of the underside of these islands is small and therefore small is the area of the single crystal semiconductor islands that can actually be used relatively large. As a result, the degree of integration. in the semiconductor integrated circuit increase.
Als Verfahren zum Auffüllen der Trennrillen 20 mit einem Harz kann ein Verfahren angewandt werden, bei.dem eine Lösung eines nicht ausgehärteten Harzes in die Trennrillen gebracht wird. Dann wird ein Entgasen im Vakuum durchge--führt, und dann ist bzw. wird das Harz ausgehärtet. Da sich die Oberflächen der Harzschichten in einem Zustand befinden, bei dem sie von den Seitenflächen der Einkristall-Halbleiterinseln 11 bis 13 natürlich durchhängen oder in natürlicher Weise sich nach oben wölben7 sind die Einkri stall-Halbleiterinsl3ln 11 bis 13. und die Harzschichten 20 an leicht geneigten tDergangsflächen miteinander verklebt, und es besteht daher nicht die Gefahr, dass in diesen Ubergangsbereichen die elektrischen Leitungen brechen. Wenn vor dem Aushärten ein genügend grosser Unterdruck erzeugt wird, bilden sich auch keine konvexen oder konkaven Ober- flächen der Harz schichten 80 durch Gaserzeugung oder durch Hohlräume oder Lunkern aus.As a method for filling the partition grooves 20 with a resin a method can be used bei.dem a solution of an uncured resin is brought into the separating grooves. Then degassing is carried out in a vacuum, and then the resin is cured. As the surfaces of the resin layers are in a state of being removed from the side faces of the single crystal semiconductor islands 11 to 13 sag naturally or curve naturally upwards 7 The single-crystal semiconductor islands 11 to 13 and the resin layers 20 are light inclined tDergangflächen glued together, and there is therefore not the There is a risk that the electrical lines will break in these transition areas. if A sufficiently large negative pressure is generated before curing also forms no convex or concave upper surfaces of the resin layers 80 through gas generation or through cavities or blowholes.
Auch wenn die Trennrillen 20 bei dem zuvor angegebenen Verfahren eine Form aufweist, bei der die Öffnung schmaler als die Innenbreite ist (vgl. Fig. 4-(e), kann die Harzlösung leicht in eine solche Trennrille 20 eingebracht werden. Da das Einfüllen vorgenommen werden kann, während die Höhe der Harzlösung mit dem Auge beobachtet wird, kann die Höhe der Harz schicht 20 leicht mit der Höhe der Einkristall-Halbleiterinsein 11 bis 13 in Übereinstimmung gebracht werden. Wenn darüberhinaus die Harzlösung in eine Trennrille eingebracht wird, kann die Harzlösung in alle mit dieser Trennrille in Verbindung stehenden Trennrillen gelangen. Es kann auch ein Verfahren angewendet werden, bei dem die Harzlösung auf die gesamte Fläche des dielektrisch abgegrenzten Substrats gebracht wird, die überschüssige Harzlösung wird mit einer Drehscheibe entfernt, das Harz wird ausgehärtet und die Harz schicht wird schliesslich mit Ausnahme der später noch erforderlichen Flächen oder Bereiche durch Ätzen entfernt. Wie aus der vorausgegangenen Beschreibung deutlich wird, ist der Verfahrensschritt zur Ausbildung der Harzschichten in den Trennrillen 20 zwischen den Einkristall-Halbleiterinseln 11 bis 13 für die Massenherstellung von integrierten Halbleiterschaltungen sehr gut geeignet.Even if the separating grooves 20 in the above-mentioned method Has a shape in which the opening is narrower than the inner width (see. Fig. 4- (e), the resin solution can be easily introduced into such a partition groove 20. Since that Filling can be done while checking the level of the resin solution is observed, the height of the resin layer 20 can be easily matched with the height of the single crystal semiconductor 11 to 13 are brought into agreement. If moreover the resin solution is introduced into a separating groove, the resin solution can be introduced into all with this separating groove get connected separating grooves. A procedure can also be used be in which the resin solution on the entire area of the dielectrically delimited Substrate is brought in, the excess resin solution is removed with a turntable removed, the resin is cured and the resin layer is eventually excepted the areas or areas still required later removed by etching. How out As is clear from the foregoing description, the process step is training of the resin layers in the separation grooves 20 between the single crystal semiconductor islands 11 to 13 for the mass production of semiconductor integrated circuits very well suited.
Normalerweise ist in den Harzen Wasser enthalten, und wenn eine Harz schicht mit der Oberfläche eines Halbleiter-Einkristalls in direkter Berührung steht, so besteht der Nachteil, dass der Leckstrom durch die in der Luft enthaltene Feuchtigkeit erhöht wird.. Da die.Isolierschichten 30 zwischen den Seitenflächen der Einkristall-Halbleiterinseln . 11 bis 13 und den Harzschichten 20 liegen, kann bei dem erfindungsgemässen dielektrisch abgegrenzten Substrat die Stabilität und Beständigkeit der Kennlinien bzw.Usually there is water in the resins, and if a resin layer is in direct contact with the surface of a semiconductor single crystal, so there is the disadvantage that the leakage current is caused by the moisture contained in the air is increased .. Since die.Isolierschichten 30 between the side faces of the single crystal semiconductor islands . 11 to 13 and the resin layers 20 can be dielectric in the case of the present invention demarcated substrate the stability and consistency of the characteristics or
Kennwerte der auf den Einkristall-Halbleiterinseln 11 bis 13 ausgebildeten Schaltungselemente wesentlich erhöht und der Leckstrom erheblich verringert werden In Fig. 5 ist eine weitere Ausführungsform zur Fertigung des erfindungsgemässen dielektrisch abgegrenzten Substrats dargestellt.Characteristics of the on the single crystal semiconductor islands 11 to 13 trained Circuit elements are significantly increased and the leakage current can be reduced significantly In Fig. 5 is a further embodiment for manufacturing the inventive dielectrically delimited substrate shown.
Wie die Fig 5-(a) bis 5-(c) entsprechend den in den Fig.As FIGS. 5- (a) to 5- (c) correspond to those shown in FIGS.
3 und 4 dargestellten Verfahrensschritten wiedergeben, werden Trennrillen 20 auf der Oberfläche eines Einkristall-Siliciumscheibchens 10 und Isolierschichten 30, die aus einem Oxidationspr#odukt entstehen, in entsprechender-Weise ausgebildet. Wie Fig 5-(d) zeigt, wird eine Klebeschicht 50, die aus einem B203-SiO2-GIas besteht, mit dem CVD-Verfahren aufgebracht, und das auf diese Weise behandelte Silicium-Einkristallscheibchen 10 wird auf diejenige Fläche eines Silicium-Scheibchens 60 aufgeklebt, auf der die Schicht 30 durch thermische Oxidation ausgebildet worden war (vgl. Fig. 5(e)). Die untere Fläche des Silicium-Scheibchens 10 wird abgetragen bzw. das Silicium-Scheibchen 10 wird von unten her abgetragen, so dass sich ein dielektrisch abgegrenztes Substrat mit einem Aufbau ergibt, bei dem die Einkristalinseln 11 bis 13 durch Trennrillen 20 voneinander abgegrenzt sind, wie dies in Fig 5-(f) dargestellt ist. Wie Fig. 5-(g) zeigt,- werden Schichten 33 durch thermische Oxidation auf den Oberflächen der Einkristallinseln Ii bis 13 ausgebildet, und es wird ein Ätz- und ein Diffusionsvorgang vorgenommen. Nachdem die Schaltungselemente ausgebildet worden sind (vgl.3 and 4 reproduce process steps shown, are separating grooves 20 on the surface of a single crystal silicon wafer 10 and insulating layers 30, which arise from an oxidation product, formed in a corresponding manner. As Fig 5- (d) shows, an adhesive layer 50, which consists of a B203-SiO2-GIas, applied by the CVD method, and the silicon single crystal wafer treated in this way 10 is glued to that surface of a silicon wafer 60 on which the Layer 30 had been formed by thermal oxidation (see. Fig. 5 (e)). the The lower surface of the silicon wafer 10 is removed or the silicon wafer 10 is removed from below, so that there is a dielectrically delimited substrate with a structure in which the single crystal islands 11 to 13 are formed by separating grooves 20 are delimited from one another, as shown in Fig. 5- (f). As Fig. 5- (g) shows - layers 33 are formed on the surfaces by thermal oxidation of the single crystal islands Ii to 13 are formed, and an etching and a diffusion process are performed performed. After the circuit elements have been formed (cf.
Fig. 5-(h)), wird Aluminium (A1-) auf diese Fläche durch Vakuumverdampfen aufgebracht, und dann wird ein Photoätzvorgang#durchgef#hrt, um die elektrischen Leiterbahnen bzw. Verdrahtungen 91 herzustellen (vgl. Fig. 5-(i)).Fig. 5- (h)), aluminum (A1-) is evaporated onto this surface by vacuum is applied, and then photoetching # is performed to finish the electrical Produce conductor tracks or wiring 91 (see. Fig. 5- (i)).
Dann wird eine Wärmebehandlung mit einer Temperatur von 4500 -# durchgeführt, um die Schaltungselemente mit den elektrischen Verdrahtungen 91 zu verbinden.Then a heat treatment is carried out at a temperature of 4500 - #, to connect the circuit elements to the electric wirings 91.
Wie Fig 5-(j) zeigt, wird ein Silicium-Kautschuk (Silguard, das von der Firma General Electric Co., U.S.A hergestellt wird) in die Trennrillen 20 eingegeben und thermisch gehärtet, um die Harzschichten zu bilden. Dann wird wieder Aluminium auf die Oberflächen der Harz schichten 80 durch Vakuumverdampfen aufgebracht, und die #Wärmebehandlung wird bei einer Teu#eratur von 2500 C durchgeführt. Danach wird das Photoätzen durchgeführt, um die elektrischen Leiterbahnen bzw. Verdrahtungen 92 zu bilden, wie dies in Fig. 5-(k) dargestellt ist. Der Siliciumkautschuk, Silguard, der bei dieser Ausführungsforui verwendet wird, ist nicht so wär£iewiderstandsfähig, dass er eine Temperatur von etwa 4503 C aushält Da die elektrischen Leiterbahnen 91 und 92 jedoch in der beschriebenen Weise in zwei Stufen hergestellt werden, treten keine Schwierigkeiten auf Grund der geringen Wärmebeständigkeit des Siliciumkautschuks, Silguard, auf, und dieser Siliconkautschuk kann daher auch ohne weiteres verwendet werden.As shown in Fig. 5- (j), a silicon rubber (Silguard manufactured by manufactured by General Electric Co., U.S.A.) is entered into the separating grooves 20 and thermally set to form the resin layers. Then it becomes aluminum again applied to the surfaces of the resin layers 80 by vacuum evaporation, and the heat treatment is carried out at a temperature of 2500.degree. After that, will the photoetching is carried out to the electrical conductor tracks or wiring 92 as shown in Fig. 5- (k). The silicon rubber, Silguard, which is used in this execution form is not so resistant, that it can withstand a temperature of around 4503 C Because the electrical conductor tracks 91 and 92, however, are produced in the manner described in two stages no difficulties due to the poor heat resistance of silicon rubber, Silguard, and this silicone rubber can therefore also be used without further ado will.
Bei dem zuvor beschriebenen Verfahren braucht die Wärmebehandlung zur Verbindung der elektrischen Leiterbahnen bzw. Verdrahtungen 91 und 92 miteinander nicht bei zu hohen Temperaturen durchgeführt zu werden, und die Wärmebeständigkeit der Harz schicht 80 reicht aus, wenn sie bei einer Temperatur beständig ist, die zum Verbinden der elektrische Leiterbahnen 91 und 92 erforderlich ist (diese Temperatur ist etwa 2500 C oder höher) Daher kann zur Ausbildung der Harz schicht 80 ein Harz mit einer relativ geringen Wärmewiderstandsfähigkeit und einer relativ hohen Elastizität verwendet werden.In the method described above, the heat treatment is required for connecting the electrical conductor tracks or wiring 91 and 92 to one another not to be performed at too high temperatures, and the heat resistance the resin layer 80 is sufficient if it is stable at a temperature that to connect the electrical conductor tracks 91 and 92 is required (this temperature is about 2500 C or higher) Therefore, to form the resin layer 80, a resin with a relatively low heat resistance and a relatively high elasticity be used.
Wenn die Trennrillen bei den in den Fig. 3 bis 5 dargestellten Ausführungsbeispielen durch Verwendung eines Silicium-Einkristallscheibchens mit einer Kri stallfläche in der [110]-Ebene ausgebildet werden, so können Trennrillen gebildet werden, deren Seiten im wesentlichen verti- kal, also anders geätzt sind, als die Trennrillen mitschräg geätzten Seiten, wie dies die Fig. 1 oder 2 darstellen. Auch wenn integrierte Halbleiterschaltungen mit solchen Trennrillen gemäss den in den Fig. 3 bis 5 dargestellten Verfahren hergestellt werden, können die zuvor beschriebenen Wirkungen und Vorteile in entsprechender Weise erzielt werden.When the separating grooves in the embodiments shown in FIGS by using a silicon single crystal wafer with a crystal face are formed in the [110] plane, separating grooves can be formed whose Pages essentially vertical kal, that is, are etched differently than the separating grooves with obliquely etched sides, as shown in FIGS. 1 or 2. Even if integrated semiconductor circuits with such separating grooves according to the in The methods illustrated in FIGS. 3 to 5 can be produced as described above Effects and advantages can be achieved in a corresponding manner.
Claims (7)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8742577A JPS5423388A (en) | 1977-07-22 | 1977-07-22 | Semiconductor integrated-circuit device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2832152A1 true DE2832152A1 (en) | 1979-01-25 |
Family
ID=13914508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782832152 Ceased DE2832152A1 (en) | 1977-07-22 | 1978-07-21 | Integrated semiconductor printed circuit - composed of silicon base, semiconductor single-crystal sections surrounded by resin filled grooves, and switch elements |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5423388A (en) |
| DE (1) | DE2832152A1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2487124A1 (en) * | 1980-07-21 | 1982-01-22 | Data General Corp | METHOD FOR MANUFACTURING MULTIPLE COMPONENTS ON A SINGLE SEMICONDUCTOR BODY AND MANUFACTURED OBJECTS MADE THEREFROM |
| EP0191476A2 (en) * | 1985-02-13 | 1986-08-20 | Kabushiki Kaisha Toshiba | Composite semiconductor device and process for manufacturing the same |
| US5072287A (en) * | 1988-02-08 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| EP0543361A2 (en) * | 1991-11-20 | 1993-05-26 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US5548154A (en) * | 1991-03-28 | 1996-08-20 | Sgs-Thomson Microelectronics, Inc. | Isoplanar isolated active regions |
| WO2000011711A1 (en) * | 1998-08-25 | 2000-03-02 | Commissariat A L'energie Atomique | Device comprising electronic components in mutually insulated regions of a semiconductor material layer and method for making same |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271944A (en) * | 1987-04-28 | 1988-11-09 | Sumitomo Electric Ind Ltd | Semiconductor device |
| JPH02260442A (en) * | 1989-03-30 | 1990-10-23 | Toshiba Corp | Dielectric isolation type semiconductor substrate |
-
1977
- 1977-07-22 JP JP8742577A patent/JPS5423388A/en active Pending
-
1978
- 1978-07-21 DE DE19782832152 patent/DE2832152A1/en not_active Ceased
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2487124A1 (en) * | 1980-07-21 | 1982-01-22 | Data General Corp | METHOD FOR MANUFACTURING MULTIPLE COMPONENTS ON A SINGLE SEMICONDUCTOR BODY AND MANUFACTURED OBJECTS MADE THEREFROM |
| EP0191476A2 (en) * | 1985-02-13 | 1986-08-20 | Kabushiki Kaisha Toshiba | Composite semiconductor device and process for manufacturing the same |
| EP0191476A3 (en) * | 1985-02-13 | 1986-10-22 | Kabushiki Kaisha Toshiba | Composite semiconductor device and process for manufacturing the same |
| US4710794A (en) * | 1985-02-13 | 1987-12-01 | Kabushiki Kaisha Toshiba | Composite semiconductor device |
| US5072287A (en) * | 1988-02-08 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US5548154A (en) * | 1991-03-28 | 1996-08-20 | Sgs-Thomson Microelectronics, Inc. | Isoplanar isolated active regions |
| EP0543361A2 (en) * | 1991-11-20 | 1993-05-26 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| EP0543361A3 (en) * | 1991-11-20 | 1997-09-03 | Canon Kk | Semiconductor device and method of manufacturing the same |
| US5952694A (en) * | 1991-11-20 | 1999-09-14 | Canon Kabushiki Kaisha | Semiconductor device made using processing from both sides of a workpiece |
| WO2000011711A1 (en) * | 1998-08-25 | 2000-03-02 | Commissariat A L'energie Atomique | Device comprising electronic components in mutually insulated regions of a semiconductor material layer and method for making same |
| FR2782842A1 (en) * | 1998-08-25 | 2000-03-03 | Commissariat Energie Atomique | DEVICE COMPRISING ELECTRONIC COMPONENTS IN MUTUALLY INSOLE REGIONS OF A LAYER OF SEMICONDUCTOR MATERIAL AND METHOD OF MANUFACTURING SUCH A DEVICE |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8389385B2 (en) | 2009-02-04 | 2013-03-05 | Micron Technology, Inc. | Semiconductor material manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5423388A (en) | 1979-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2729030C2 (en) | Method for producing a multilayer conductor pattern for monolithically integrated semiconductor circuits | |
| DE2638799C3 (en) | Process for improving the adhesion of metallic conductor tracks to polyimide layers in integrated circuits | |
| US4920639A (en) | Method of making a multilevel electrical airbridge interconnect | |
| DE2832740C2 (en) | Method for manufacturing a semiconductor device with multilevel wiring | |
| DE4008624A1 (en) | Mfg. hybrid semiconductor structure - depositing insulating, photo-hardenable adhesive film of surface(s) of support plate substrate | |
| DE3203898C2 (en) | ||
| DE1640457B1 (en) | Electrical connections in circuit assemblies and methods of making them | |
| DE3136009A1 (en) | METHOD FOR PRODUCING INTEGRATED CIRCUITS | |
| DE2326314A1 (en) | PROCESS FOR PRODUCING A PASSIVATING LAYER WITH AT LEAST ONE CONTACT OPENING | |
| DE2213037A1 (en) | Process for the production of semiconductor components using dry-etched techniques | |
| DE2709933A1 (en) | PROCESS FOR PRODUCING CONTINUOUS METALLIC JOINTS BETWEEN MULTIPLE METALLIZATION LEVELS IN SEMICONDUCTOR DEVICES | |
| DE2832152A1 (en) | Integrated semiconductor printed circuit - composed of silicon base, semiconductor single-crystal sections surrounded by resin filled grooves, and switch elements | |
| DE2024494A1 (en) | Process for eliminating short circuits caused by imperfections, in particular pinholes, in thin-film crossovers | |
| DE2432544C3 (en) | A component designed as a semiconductor circuit with a dielectric carrier and a method for its production | |
| EP0236936A3 (en) | Method for avoiding short-circuits during the production of electrical components, particularly for amorphous silicon solar cells | |
| DE3634168C2 (en) | ||
| DE2931825C3 (en) | Magnetic bubble storage device | |
| EP0103879A1 (en) | Method of manufacturing a monolithic integrated circuit | |
| DE2629996A1 (en) | PROCESS FOR PASSIVATION AND PLANARIZATION OF A METALIZATION PATTERN | |
| EP0026376A3 (en) | Method of making integrated semiconductor circuits, particularly ccd circuits with self-aligned, non-overlapping polysilicon electrodes | |
| WO2005006432A2 (en) | Electronic component and method for production thereof | |
| DE10237522A1 (en) | Method of manufacturing a semiconductor device | |
| DE2146328A1 (en) | Circuit board | |
| DE3407784C2 (en) | ||
| DE19846691C1 (en) | Microstructured glass used in the production of sensors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8131 | Rejection |