DE2813079A1 - SECURE MULTI-COMPUTER SYSTEM WITH HIGH PROCESSING SPEED - Google Patents

SECURE MULTI-COMPUTER SYSTEM WITH HIGH PROCESSING SPEED

Info

Publication number
DE2813079A1
DE2813079A1 DE19782813079 DE2813079A DE2813079A1 DE 2813079 A1 DE2813079 A1 DE 2813079A1 DE 19782813079 DE19782813079 DE 19782813079 DE 2813079 A DE2813079 A DE 2813079A DE 2813079 A1 DE2813079 A1 DE 2813079A1
Authority
DE
Germany
Prior art keywords
comparison
results
computer system
buffer
computers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782813079
Other languages
German (de)
Other versions
DE2813079B2 (en
DE2813079C3 (en
Inventor
Wolfgang Dr Ing Jakob
Hans-Juergen Dipl Ing Krehle
Helmut Dipl Ing Uebel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19782813079 priority Critical patent/DE2813079C3/en
Priority to CH272179A priority patent/CH640959A5/en
Priority to ES478927A priority patent/ES478927A1/en
Publication of DE2813079A1 publication Critical patent/DE2813079A1/en
Publication of DE2813079B2 publication Critical patent/DE2813079B2/en
Application granted granted Critical
Publication of DE2813079C3 publication Critical patent/DE2813079C3/en
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

In this multi-computer system, there are three computers (R1, R2, R3) which operate in parallel but staggered in time, compare their results in the comparison circuit (VMS) and possibly carry out a majority decision. In contrast to the prior art, the computers are not synchronised before each comparison (which is very time consuming), but instead the results to be compared are input into a buffer memory (ZS) and the comparison is only carried out independently of the computers when all results are in the buffer memory. The computers continue their programs without delay. The results are output from the buffer memory (ZS). The multi-computer system is suitable for controlling tracked means of transport. <IMAGE>

Description

Sicheres Mehrrechnersystem mit hoher VerarbeitungsgeschwindigkeitSecure multi-computer system with high processing speed

Die Erfindung betrifft ein Mehrrechnersystem gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to a multi-computer system according to the preamble of claim 1.

Ein solches Rechnersystem-wurde z. B. in der älteren Anmeldung AZ P 27 25 922.9 vorgeschlagen. Der zeitliche Versatz im Ablauf der Rechnerprogramme wird hier absichtlich herbeigeführt, um die Eintrittswahr 5 cheinlichkeit gleichartiger Störungen herabzudrücken: Zum Vergleich und Mehrheitsentscheid müssen die Rechnerausgaben synchronisiert werden. Dies bedeutet, daß die Rechner an jeder Stelle, an der ein Vergleich stattfinden soll, aufeinander warten müssen.Such a computer system was z. B. in the older application AZ P 27 25 922.9 proposed. The time offset in the sequence of the computer programs is brought about on purpose here, the probability of occurrence being more similar Reduce disruptions: The computer outputs must be used for comparison and majority decision-making be synchronized. This means that the computers at every point where a Comparison should take place, have to wait for each other.

Diese Wartezeiten sind nachteilig und der Grund dafür, daß die Kontrollstellen innerhalb der Programme, an denen ein Vergleich und Mehrheitsentscheid durchgeführt werden soll, nicht so dicht aufeinander folgen können, wie das im Interesse der Sicherheit wünschenswert wäre.These waiting times are disadvantageous and the reason that the control posts within the programs on which a settlement and majority decision is carried out should not be able to follow one another as closely as that in the interests of the Security would be desirable.

Es ist Aufgabe der Erfindung, die zur Synchronisation der Rechner erforderlichen Wartezeiten zu eliminieren und damit eine Möglichkeit zu schaffen, in viel kürzeren Abständen Rechenergebnisse zu vergleichen und Mehrheitsentscheide durchzuführen.It is the object of the invention to synchronize the computers Eliminate necessary waiting times and thus create a possibility to compare calculation results and majority decisions at much shorter intervals perform.

Die Aufgabe der Erfindung wird durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst.The object of the invention is achieved by the characterizing part of the claim 1 specified features solved.

Es wird damit eine Trennung zwischen dem Programmablauf des Rechnersystems und der Prüfung auf Verarbeitungsfehler möglich. Die Rechner geben ihre Ergebnisse in den Zwischenspeicher ein und rechnen~ sofort weiter, ohne das Ergebnis des Vergleichs und des Mehrheitsentscheides abzuwarten.This creates a separation between the program flow of the computer system and checking for processing errors is possible. The calculators give their results into the buffer and continue calculating ~ immediately without the result of the comparison and to wait for the majority decision.

Der Vergleich findet erst statt, wenn einander entsprechende Ergebnisse aller Rechner im Zwischenspeicher vorliegen. Da die Ausgabe der Ergebnisse nicht von den Rechnern direkt sondern vom Zwischenspeicher aus nach Durchführung des Vergleichs und des Mehrheitsentscheides erfolgt,ist sichergestellt, daß kein ungeprüftes Ergebnis ausgegeben wird. Der gesamte, auf die Synchronisations und Vergleichsvorgänge zurückzuführende Zeitverlust bei der Informationsverarbeitung, der bisher T=(ts+tv). n betrug, wobei ts der Zeitversatz zwischen dem zuerst und dem zuletzt gestarteten Rechner, tv die zum Vergleich erforderliche Zeit und n die Anzahl der Vergleiche im Programm ist, kann damit auf Tl=ts+tv reduziert und von der Anzahl der Vergleichsvorgänge im Programm unabhängig gemacht werden.The comparison will only take place when the results are corresponding of all computers are in the buffer. Because the output of the results is not from the computers directly but from the buffer after the comparison has been carried out and the majority decision takes place, it is ensured that no unchecked result is issued. All of that attributable to the synchronization and comparison processes Loss of time in information processing, which was previously T = (ts + tv). n was, where ts is the time offset between the computer that was started first and the one last started, tv the time required for comparison and n is the number of comparisons in the program, can thus be reduced to Tl = ts + tv and the number of comparison processes in the program be made independent.

Eine Ausgestaltung des Rechnersystems nach der Erfindung ist dadurch gekennzeichnet, daß der Zwischenspeicher mehrstufig aufgebaut ist.An embodiment of the computer system according to the invention is thereby characterized in that the buffer is constructed in several stages.

Hierdurch wird es möglich, auch ganz dicht aufeinanderfolgende Zwischenergebnisse abzuspeichern und zu vergleichen, da noch während des Vergleiches bereits ein neues Ergebnis in die erste Stufe des Zwischenspeichers eingegeben werden kann.This makes it possible to obtain interim results that follow one another very closely to be saved and compared, since a new one is already being made during the comparison Result can be entered in the first level of the buffer.

Anhand dreier figuren soll nun ein Ausführungsbeispiel des Rechnersystems nach der Erfindung ausführlich beschrieben werden.An exemplary embodiment of the computer system will now be based on three figures will be described in detail according to the invention.

Die Fig. 1 und 2 zeigen den Zeitablauf der Programmverarbeitung nach dem Stand der Technik (Fig. 1) und beim beim erfindungsgemäßen Rechnersystem (-Fig. 21.Figs. 1 and 2 show the timing of the program processing the prior art (Fig. 1) and in the computer system according to the invention (-Fig. 21.

Fig. 3 zeigt ein Blockschaltbild des erfindungsgemäßen Rechnersystems.3 shows a block diagram of the computer system according to the invention.

In Fig. 1 und 2 sind mit fettgedruckten Linien die Arbeitsphasen dreier Rechner R1, R2 und R3 und einer Vergleichs- und Mehrheitsentscheidungsschaltung VMS dargestellt.In Figs. 1 and 2, the phases of work are three in bold lines Calculators R1, R2 and R3 and a comparison and majority decision circuit VMS shown.

Fig. 1 bezieht sich dabei auf ein Mehrrechnersystem nach dem Stand der Technik, Fig. 2 auf ein Rechnersystem gemäß der Erfindung.Fig. 1 relates to a multi-computer system according to the prior art der Technik, FIG. 2, to a computer system according to the invention.

Das von den Rechnern abzuarbeitende Programm ist in etwa gleich lange Programmabschnitte eingeteilt, deren Bearbeitung die Verarbeitungszeit ta erfordert. Um den Zeitversatz zwischen den Rechnern zu erreichen, wird das Startsignal im Zeitpunkt ST zunächst nur einem Rechner zugeführt, die beiden anderen Rechner bekommen es um ts/2 bzw. ts verzögert. Hat in Fig. 1 der erste Rechner nach der Zeit ta einen Programmabschnitt abgearbeitet, so muß er warten, bis der später gestartete zweite Rechner nach der Zeit ts/2 und der noch später gestartete dritte Rechner nach der Zeit ts mit ihren Programmabschnitten fertig sind. Dann erst kann während einer Zeitspanne tv der Vergleich und gegebenenfalls der Mehrheitsentscheid erfolgen. Erst nach Durchschaltung eines als richtig erkannten Rechenergebnisses auf die Rechnerausgabe im Zeitpunkt EA ist das Rechnersystem bereit, den nächsten Programmabschnitt zu bearbeiten.The program to be processed by the computers is roughly the same length Program sections divided up, the processing of which requires the processing time ta. In order to achieve the time offset between the computers, the start signal is given in time ST is initially only fed to one computer, the other two computers receive it delayed by ts / 2 or ts. In Fig. 1, the first computer has one after time ta If the program section has been processed, it must wait until the second started later Computer after the time ts / 2 and the third computer started later after the Time ts are finished with their program sections. Then only can during a Time span tv the comparison and, if necessary, the majority decision take place. Only after a calculation result recognized as correct has been switched through to the computer output at the time EA, the computer system is ready to start the next program section to edit.

Beim erfindungsgemäßen Mehrrechnersystem in Fig. 2 erfolgt der Start der Rechner wie beim Stand der Technik. Wenn ein Rechner nach der Zeit ta mit einem Programmabschnitt fertig ist, wartet er jedoch nicht, sondern gibt sein Ergebnis auf einen Zwischenspeicher aus und beginnt sofort mit der Bearbeitung des nächsten Programmabschnitts.In the case of the multicomputer system according to the invention in FIG. 2, the start takes place the computer as in the prior art. If a calculator after the time ta with a Program section is finished, it does not wait, but gives its result on a buffer and immediately starts processing the next one Program section.

Der Vergleich der Ergebnisse sowie die Durchschaltung eines als richtig erkannten Ergebnisses auf eines Ausgabepuffer AP erfolgt erst nachdem alle Ergebnisse oder eine Mehrheit der Ergebnisse eines Programmabs chnittes im Zwischenspeicher stehen.The comparison of the results as well as the connection of one as correct recognized result on an output buffer AP only takes place after this all results or a majority of the results of a program section in the Temporary storage is available.

Auf diese Weise geht die zur Herstellung des Zeitversatzes erforderliche Verzögerungszeit ts sowie die für den Vergleich erforderliche Zeit tv nur ein einziges Mal in die Rechenzeit ein, ganz gleich, wieviele Prog rammabs chnitte zur Ermittlung eines Ergebnisses notwendig sind. Eine in Fig. 2 angegebene kurze Zeit tz ist zur Eingabe der Rechenergebnisse in den Zwischenspeicher erforderlich. Diese Eingabe kann jedoch während der Abarbeitung des nächsten Programmabschnittes erfolgen und braucht deshalb zeitlich nicht in Rechnung gestellt werden.In this way, the time required to establish the time offset goes Only a single delay time ts and the time tv required for the comparison Times in the computing time, no matter how many program sections to determine of a result are necessary. A short time tz indicated in FIG. 2 is for It is necessary to enter the calculation results in the buffer. This input can, however, take place while the next program section is being processed and therefore does not need to be billed in terms of time.

Wird durch Vergleich festgestellt, daß ein Rechner falsche Ergebnisse liefert, so wird eine weitere Beteiligung des betreffenden Rechners an der Erarbeitung der Ergebnisse verhindert. Ein kontrollierter Wiederanlauf dieses Rechners ist, ohne die Rechenzeit des Gesamtsystems zu beeinflussen, möglich.It is established by comparison that a calculator gives incorrect results supplies, the computer concerned will continue to participate in the development the results prevented. A controlled restart of this computer is without influencing the computing time of the overall system.

Fig. 3 zeigt ein Dreirechnersystem Rl, R2, R3 mit einer Ausgabeschaltung AS. Mittels eines Startimpulses der an einer Stelle ST dem Rechner R1 direkt, dem Rechner R2 über eine Verzögerungsschaltung VZ1 um ts/2 verzögert und dem Rechner R3 über die Verzögerungsschal tungen VZ1 und VZ2 um ts verzögert zugeführt wird, werden die Rechner gestartet. Alle Rechner sind über einen Bus mit einem Zwischenspeicher ZS verbunden. Jeder Rechner speichert sein Ergebnis in den Zwischenspeicher ein, wenn er eine Stelle im Programm erreicht, an der ein Vergleich der Rechenergebnisse durchgeführt werden soll. Er rechnet danach sofort weiter, ohne das Ergebnis des Vergleichs abzuwarten. Eine Vergleichs- und Mehrheitsentscheidungsschaltung VMS hat Zugriff zum Zwischenspeicher, führt den Vergleich durch und sorgt durch Ansteuerung einer Durchschalteinrichtung DS für die Durchschaltung der gespeicherten Ergebnisse auf einen Ausgabepuffer AP, wenn der Vergleich bzw. der Mehrheitsentscheid abgeschlossen ist.Fig. 3 shows a three-computer system R1, R2, R3 with an output circuit AS. By means of a start pulse at a point ST the computer R1 directly, the Computer R2 delayed by ts / 2 via a delay circuit VZ1 and the computer R3 is supplied delayed by ts via the delay circuits VZ1 and VZ2, the computers are started. All computers are via a bus with a buffer ZS connected. Each computer saves its result in the buffer, when it reaches a point in the program where the calculation results can be compared should be carried out. He then continues to calculate immediately without the result of the To wait for comparison. A comparison and majority decision circuit VMS has access to the buffer, carries out the comparison and takes care of control one Switching device DS for switching through the stored results an output buffer AP when the comparison or majority decision has been completed is.

LeerseiteBlank page

Claims (2)

Patentansprüche ffil. Mehrrechnersystem hoher Sicherheit in dem alle Rechner gleiche Informationen erhalten und zeitlich gegeneinander versetzt verarbeiten und in dem die Ergebnisse der Einzelrechner zur Prüfung auf Verarbeitungsfehler einer Vergleichs- und Mehrheitsentscheidungsschaltung zugeführt werden, insbesondere zur Steuerung von spurgebundenen Verkehrsmitteln, d a d u r c h g e k e n n -z e i c h n e t, daß die Ausgänge der Einzelrechner (R1, R2. . . R3) mit einer Ausgabeschaltung (AS) verbunden sind, welche aus mindestens einem Zwischenspeicher (ZS) zur Speicherung der Ergebnisse der Einzelrechner, einer Durchschalteinrichtung (DS) und einem Ausgabepuffer (AP) besteht, daß die Vergleichs- und Mehrheitsentscheidungsschaltung (VMS) mit dem Zwischenspeicher verbunden ist und ihr die im Zwischenspeicher eingespeicherten Ergebnisse der Rechner zugeführt werden und daß die Durchschaltung eines im Zwischenspeicher enthaltenen Rechenergebnisses auf den Ausgabepuffer nur dann erfolgt, wenn dieses Rechenergebnis durch Vergleich und gegebenenfalls Mehrheitsentscheid als richtig erkannt worden ist. Claims ffil. High security multi-computer system in which all Computers receive the same information and process it at different times and in which the results of the individual computers to check for processing errors be fed to a comparison and majority decision circuit, in particular for controlling lane-bound means of transport, d a d u r c h e k e n n -z e i c h n e t that the outputs of the individual computers (R1, R2... R3) with an output circuit (AS) are connected, which consists of at least one buffer (ZS) for storage the results of the individual computers, a switching device (DS) and an output buffer (AP) consists that the comparison and majority decision circuit (VMS) with is connected to the buffer and you are stored in the buffer Results are fed to the computer and that the switching through of one in the buffer calculation result contained in the output buffer only takes place if this Calculation result through comparison and, if necessary, majority decision as correct has been recognized. 2. Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Zwischenspeicher (ZS) mehrstufig aufgebaut ist.2. Multi-computer system according to claim 1, characterized in that the intermediate storage facility (ZS) has a multi-level structure.
DE19782813079 1978-03-25 1978-03-25 High security multi-computer system Expired DE2813079C3 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19782813079 DE2813079C3 (en) 1978-03-25 1978-03-25 High security multi-computer system
CH272179A CH640959A5 (en) 1978-03-25 1979-03-23 Dependable multi-computer system with high processing speed
ES478927A ES478927A1 (en) 1978-03-25 1979-03-23 A reliable multi-computer system with a high processing speed. (Machine-translation by Google Translate, not legally binding)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782813079 DE2813079C3 (en) 1978-03-25 1978-03-25 High security multi-computer system

Publications (3)

Publication Number Publication Date
DE2813079A1 true DE2813079A1 (en) 1979-09-27
DE2813079B2 DE2813079B2 (en) 1980-08-14
DE2813079C3 DE2813079C3 (en) 1984-08-16

Family

ID=6035427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782813079 Expired DE2813079C3 (en) 1978-03-25 1978-03-25 High security multi-computer system

Country Status (3)

Country Link
CH (1) CH640959A5 (en)
DE (1) DE2813079C3 (en)
ES (1) ES478927A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0059789A2 (en) * 1981-03-09 1982-09-15 Siemens Aktiengesellschaft Device for testing the functions of a multi-computer system
DE3923432A1 (en) * 1989-07-15 1991-01-24 Bodenseewerk Geraetetech DEVICE FOR GENERATING MEASURING SIGNALS WITH A MULTIPLE NUMBER OF REDUNDANT SENSORS
US6513131B1 (en) 1993-10-15 2003-01-28 Hitachi, Ltd. Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1209187B (en) * 1980-02-11 1989-07-16 Sits Soc It Telecom Siemens CONTROL DEVICE FOR THE CORRECT OPERATION OF A COUPLE OF PROCESSORS OPERATING ONE AS THE HOT RESERVE OF THE OTHER.
CA2117936C (en) * 1993-10-15 2000-01-18 Nobuyasu Kanekawa Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it
CN108665654A (en) * 2018-05-18 2018-10-16 任飞翔 Cash register information synchronization method and cash register system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2415307B2 (en) * 1974-03-27 1977-09-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt DEVICE FOR SYNCHRONIZATION OF THE OUTPUTS FROM SEVERAL COMPUTERS

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2415307B2 (en) * 1974-03-27 1977-09-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt DEVICE FOR SYNCHRONIZATION OF THE OUTPUTS FROM SEVERAL COMPUTERS

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0059789A2 (en) * 1981-03-09 1982-09-15 Siemens Aktiengesellschaft Device for testing the functions of a multi-computer system
EP0059789A3 (en) * 1981-03-09 1984-05-16 Siemens Aktiengesellschaft Device for testing the functions of a multi-computer system
DE3923432A1 (en) * 1989-07-15 1991-01-24 Bodenseewerk Geraetetech DEVICE FOR GENERATING MEASURING SIGNALS WITH A MULTIPLE NUMBER OF REDUNDANT SENSORS
DE3923432C2 (en) * 1989-07-15 1997-07-17 Bodenseewerk Geraetetech Device for generating measurement signals with a plurality of sensors
US6513131B1 (en) 1993-10-15 2003-01-28 Hitachi, Ltd. Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it

Also Published As

Publication number Publication date
ES478927A1 (en) 1979-10-16
DE2813079B2 (en) 1980-08-14
DE2813079C3 (en) 1984-08-16
CH640959A5 (en) 1984-01-31

Similar Documents

Publication Publication Date Title
DE2534141A1 (en) COMPUTER INTERFACE SYSTEM
DE2758830A1 (en) COMPUTING DEVICE
EP0764899A1 (en) Method for converting data formats
EP0048767A1 (en) Priority stage controlled interruption device
DE2036729A1 (en) Digital data processor
EP0394514B1 (en) Method for the synchronisation of data-processing equipments
DE69632655T2 (en) Pipeline data processing arrangement for performing a plurality of mutually data-dependent data processes
DE2813079A1 (en) SECURE MULTI-COMPUTER SYSTEM WITH HIGH PROCESSING SPEED
DE112016006057T5 (en) Control device and processing device
EP0564923A2 (en) Method and device for phase measuring
DE2908776A1 (en) MEMORY ADDRESS IDENTIFICATION UNIT AND DATA PROCESSING DEVICE
DE3037150C2 (en) Secure data processing facility
DE3422287C2 (en)
DE2733921B2 (en) Circuit arrangement for an indirectly controlled switching system, in particular telephone switching system
DE4104114C2 (en) Redundant data processing system
DE3123379C2 (en)
DE3145632A1 (en) METHOD AND ARRANGEMENT FOR THE MONITORED TRANSFER OF CONTROL SIGNALS AT INTERFACES OF DIGITAL SYSTEMS
DE2725922B1 (en) Multi-computer system for the control of route-bound transport
DE2332727A1 (en) MEMORY-PROGRAMMED DATA PROCESSING ARRANGEMENT
DE102004010562A1 (en) Interface device and method for the synchronization of data
EP1248199B1 (en) Interface for a memory device
DE2432450C2 (en) Binary parallel arithmetic unit for additions or subtractions
EP0506988A1 (en) Method of bus arbitration in a multi-master system
DE1524160A1 (en) Improved circuit arrangement for the overlapped control of the data flow in data processing systems
DE3303316A1 (en) METHOD AND DEVICE FOR DECIMAL ARITHMETICS

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE