DE2741683C3 - Planar diffusion process for making an NPN silicon planar transistor - Google Patents
Planar diffusion process for making an NPN silicon planar transistorInfo
- Publication number
- DE2741683C3 DE2741683C3 DE19772741683 DE2741683A DE2741683C3 DE 2741683 C3 DE2741683 C3 DE 2741683C3 DE 19772741683 DE19772741683 DE 19772741683 DE 2741683 A DE2741683 A DE 2741683A DE 2741683 C3 DE2741683 C3 DE 2741683C3
- Authority
- DE
- Germany
- Prior art keywords
- planar
- emitter
- diffusion
- diffusion process
- prediffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 title claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 7
- 229910052710 silicon Inorganic materials 0.000 title claims description 5
- 239000010703 silicon Substances 0.000 title claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims description 2
- 230000003292 diminished effect Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Description
Nach der DE-OS 14 64 840 werden Spannungen im Kristallgitter und das Auftreten von Versetzungen am Kollektor-PN-Übergang eines SMicium-Transistors dadurch verhindert, daß die hochdotierte, dem ohmschen Kollektorkontakt anliegende Kollektor-Teilzone mindestens zwei Doiierungsmaterialien unterschiedlicher Atomradien um den Atomradius des Wirtsgitters in einem solche Mengenverhältnis erhält, daß die störenden Kristallgitterspannungen ausgeschlossen werden.According to DE-OS 14 64 840, stresses in the crystal lattice and the occurrence of dislocations on Collector PN junction of a SMicium transistor through this prevents the highly doped collector sub-zone adjacent to the ohmic collector contact from at least two doping materials with different atomic radii around the atomic radius of the host lattice in such a quantitative ratio that the disruptive crystal lattice stresses are excluded will.
Die Erfindung geht dagegi-n von der aus der DD-PS 99 694 bekannten Erkenntnis aus, daß gerade bei der üblichen Phosphordotierungskonzentration, wie sie maxima! bei der Vordiffusion in der Vordiffusionsschicht der Emitterzone eines NPN-Planartransistors auftritt, Gitterstörungen auftreten können, welche direkt oder bei der Kontaktierung des betroffenen Planartransistorelements auch indirekt dieses unbrauchbar machen. Das aus der DD-PS 99 694 bekannte Verfahren ist auf bestimmte Temperaturen (>800°C) und eine Feuchtoxidation beschränkt.The invention is based on that from the DD-PS 99 694 known knowledge that especially with the usual phosphorus doping concentration, as they maxima! during prediffusion in the prediffusion layer of the emitter zone of an NPN planar transistor occurs, grid disturbances can occur, which directly or when contacting the affected Planar transistor element also indirectly this unusable do. The process known from DD-PS 99 694 is limited to certain temperatures (> 800 ° C) and restricted moisture oxidation.
Bei der Herstellung integrierter bipolarer Schaltkreise mit mindestens einem NPN-Planartransistor, die ebenfalls vom Verfahren der Erfindung betroffen sind, wird bisher ein Emitterdiffusionsverfahren angewandt, bei dem die Löslichkeitsgrenze des Phosphors in Silicium im Verlaufe der Phosphordotierung der Emitter-Vordiffusionsschicht an der Stelle der herzustellenden Emitterzone erheblich überschritten wird. Dies bedeutet für den durch übliche Vierspitzenmessung ermittelten /?-Wert nach der Emitterdiffusion einen Wert von 0,6 bis 1,1 Ω bei einer Emittereindringtiefe X1 von ca. 1,5 μίτι. Bei der üblichen Vierspitzenmessung zur Bestimmung des /?.S-Wertes wird jedoch nur der Phosphoranteil erfaßt, der elektrisch aktiv, d. h. im Silicium-Gitter eingebaut ist.In the production of integrated bipolar circuits with at least one NPN planar transistor, which are also affected by the method of the invention, an emitter diffusion process has been used so far in which the solubility limit of the phosphorus in silicon in the course of the phosphorus doping of the emitter prediffusion layer at the location of the emitter zone to be produced is exceeded significantly. For the /? Value determined by the usual four-point measurement after the emitter diffusion, this means a value of 0.6 to 1.1 Ω with an emitter penetration depth X 1 of approx. 1.5 μm. With the usual four-point measurement to determine the / ?. S value, however, only the phosphorus content that is electrically active, ie built into the silicon lattice, is recorded.
Der im Zwischengitter eingelagerte Phosphor ist bei einem Verfahren mit hoher Überschußdotierung dem Betrage nach jedoch mindestens gleich dem im Gitter eingebauten Phosphoranteil. Da Phosphoratome einen kleineren Atomradius (Ο,ΙΙΟηπι) als Siliciumatome (0,117 nm) aufweisen, wie an sich aus der DE-AS 12 08 009 bekannt ist, entsteht bei dem Ersatz der Siliciumatome durch Phosphoratome eine Citterkontraktion, die durch einen geringfügigen Phosphoranteil (ca. 10% bis 30%) im Zwischengitter infolge Gitterexpansion kompensiert wird. Ein Phosphoranteil auf Zwischengitterplätzen von 40% bis 80%, wie sie bei den bisherigen Verfahren zustande kommt, führt aber zu Gitterspannungen, die insbesondere bei raschen Temperaturänderungen Versetzungen (Kristallgitterdefekte) im Gitter entstehen lassen, die ausgehend von ihrem Entstehungsort während des eigentlichen Diffusionsprozesses weiter in den Halbleiterkörper diffundieren. The phosphorus stored in the intermediate lattice is at a method with high excess doping, however, the amount is at least equal to that in the lattice built-in phosphorus content. Because phosphorus atoms have a smaller atomic radius (Ο, ΙΙΟηπι) than silicon atoms (0.117 nm), as per se from DE-AS 12 08 009 is known, when the silicon atoms are replaced by phosphorus atoms, a citter contraction occurs, due to a small amount of phosphorus (approx. 10% to 30%) in the intermediate lattice as a result of lattice expansion is compensated. A phosphorus content on interstitial spaces of 40% to 80%, as is the case with the previous method comes about, but leads to lattice stresses, which is particularly evident in the event of rapid temperature changes Dislocations (crystal lattice defects) can arise in the lattice, starting from their Diffuse point of origin further into the semiconductor body during the actual diffusion process.
Die Erfindung betrifft ein Planardiffusionsverfahren entsprechend dem Oberbegriff des Anspruchs, wie aus der obengenannten DD-PS 99 694 bekannt ist.The invention relates to a planar diffusion method according to the preamble of the claim, as from the aforementioned DD-PS 99 694 is known.
Aufgabe der Erfindung ist, das Verfahren gemäß dem Oberbegriff des Anspruchs 1 so weiterzubilden, daß die Vermeidung von durch die Diffusion von Störstellen bedingten schädlichen Gitterspannungen auf einfachere Weise als nach dem bekannten Stand der Technik, insbesondere ohne Beschränkung auf bestimmte Temperaturen und eine Feuchtoxidation, möglich ist.The object of the invention is to develop the method according to the preamble of claim 1 so that the Avoidance of harmful lattice stresses caused by the diffusion of imperfections to simpler ones Way than according to the known prior art, in particular without limitation to certain temperatures and wet oxidation is possible.
Diese Aufgabe wird erfindungsgemäß durch im kennzeichnenden Teil des Anspruchs genannte Bemessung gelöstAccording to the invention, this object is achieved by the dimensioning mentioned in the characterizing part of the claim solved
Aus der DE-OS 15 14 587 ist zwar bekannt, daß bei Überschreiten einer bestimmten Störstellenkonzentration während der Eindiffusion von Bor-Störstellen in einer Halbleiterplatte Spannungen und Verformungen auftreten. Zur Vermeidung dieser Verformungen wird aber bei diesem Verfahren die Bor-Störstellenkonzentration unterhalb eines Wertes gehalten, der von der Dicke der Halblei'.erpaltte und nicht von der Tiefe des bei einer Diffusion der Bor-Störstellen gebildeten PN-Übergangs abhängt.From DE-OS 15 14 587 it is known that when a certain concentration of impurities is exceeded stresses and deformations during the diffusion of boron impurities in a semiconductor plate appear. To avoid these deformations but in this process, the boron impurity concentration kept below a value that of the Thickness of the semis'. Split and not from the depth of the in a diffusion of the boron impurities formed PN junction depends.
Die Messung des Schichtwiderstandes erfolgt über die mittels der Vierspitzenmethode für dünne Meßobjekte ermittelten R-Werte nach DIN 50 431 bzw. nach Smils »Bell System Technical Journal« 37, (1958), Seite 711. The sheet resistance is measured using the R values determined by means of the four-point method for thin test objects in accordance with DIN 50 431 or in accordance with Smils 'Bell System Technical Journal' 37, (1958), page 711.
Dabei wird gemäß DIN 50 431 ausgegangen von der Formel des spezifischen Widers,i>ndes ρ für dünne ObjekteAccording to DIN 50 431, this is based on the formula of the specific contradiction, i> ndes ρ for thin Objects
K ■ 4.5.12 J .K ■ 4.5.12 J.
wobeiwhereby
R der in Ohm gemessene Wert der Vierspitzenmethode und d die Dicke des Objektes ist, wofür die Tiefe des Emitter-Basis-Übergangs im vorliegenden Falle zu setzen ist, da ein pn-übergang aufgrund seiner sperrenden Eigenschaften die Dicke des Objektes begrenzt. Demnach gilt R is the value of the four-point method measured in ohms and d is the thickness of the object, for which the depth of the emitter-base junction is to be set in the present case, since a pn junction limits the thickness of the object due to its blocking properties. Accordingly, the following applies
.. 4.532 ■ R ■ v, 11» ■ uii!... 4,532 ■ R ■ v, 11 »■ uii !.
4.532 · v,4,532 v,
ist.is.
wi Wendet man nun andererseits die allgemein bekannte Formel für einen Widerstand mit der Länge /und dem Querschnitt q If, on the other hand, one applies the well-known formula for a resistance with the length / and the cross-section q
auf ein Widerstandselement mit dem rechteckigenon a resistor element with the rectangular one
2727
41 68341 683
Querschnitt q=l ■ Xjan, so ergibt sichCross-section q = l ■ Xj an, it results
Dabei ist zur Unterscheidung der unterschiedlich definierten Widerstände der dimensionslose Ausdruck /G (per square) mit in die eckige Klammer genommen worden.The dimensionless term is used to differentiate between the differently defined resistances / G (per square) has been included in the square brackets.
Durch Vergleich von (1) und (2) ergibt sichComparing (1) and (2) gives
4,532 R [U] - K, [U/: ; ] .4,532 R [U] - K, [U /:; ].
Das Verfahren der Erfindung wird im folgenden anhand der Zeichnung erläutert, deren Figuren in üblicher Schrägschliffdarstellung zu den Hauptflächen einer Silicium-Platte Schliffe durch integrierte Planartransistoren zeigen, welche durch Versetzungen verursachte Schädigungen aufweisen, wie sie bei einer nicht durch die Bemessungsregel nach der Erfindung erfolgten Dotierung der Emittervordiffusionsschicht auftreten.The method of the invention is explained below with reference to the drawing, the figures of which in the usual beveled view of the main surfaces of a silicon plate. Grinds through integrated planar transistors show the damage caused by dislocations that one does not the emitter prediffusion layer is doped by the dimensioning rule according to the invention appear.
In Korrelationsuntersuchungen — r.iaßtechnisch durch Sperrkennlinienanalyse, optisch durch Anätzen der Halbleiteroberflächen mit einer eigens entwickelten Strukturätzlösung — konnte nachgewiesen werden, daß über bei der Vordiffusion induzierten Versetzunglinien 1 die Störstellendiffusion rascher erfolgt als im ungestörten Kristallgebiet. Dadurch entstehen Unregelmäßigkeiten über die Diffusionsfronl an der F.mitter-PN-Übergangsfläche, wie sie in Fig. 1 und 2 veranschaulichen. Lokal beschleunigte Phosphordiffusion entlang den Versetzungslinien 1 führen zu sperrspannungslimitierenden Ausbuchtungen (3 in Fig. 1) oder auch zu Kurzschlüssen (4 in F i g. 2) zwischen der Emitterzone 5 und der Kollektorzone 6.In correlation studies - r.iaßtechnisch through blocking characteristic analysis, optically through etching of the semiconductor surfaces with a specially developed Structure etching solution - it was possible to demonstrate that dislocation lines induced during prediffusion 1 the impurity diffusion occurs more rapidly than in the undisturbed crystal region. This creates irregularities via the diffusion front at the F.mitter-PN transition surface, as illustrated in FIGS. 1 and 2. Locally accelerated phosphorus diffusion along the dislocation lines 1 lead to blocking voltage limiting Bulges (3 in FIG. 1) or also to form short circuits (4 in FIG. 2) between the emitter zone 5 and the collector zone 6.
Die F i g. 3 veranschaulicht einen weiteren Effekt, der beim Eintempern einer Aluminium-Kontakiierungbschicht 7 auftritt Beim Eintempern dieser Kontaktierungsschicht 7 entstehen nämlich Legierungskristalle 8, die innerhalb des Emitterkontaktierungsgirbietes an Kristallversetzungslinien 1, Γ und 1" rascher in den Halbleiterkörper wachsen.The F i g. Figure 3 illustrates another effect that occurs when annealing an aluminum contacting layer 7 occurs when this contacting layer is annealed 7 namely alloy crystals 8 arise, which within the Emitterkontaktierungsgirbietes Crystal dislocation lines 1, Γ and 1 "grow faster in the semiconductor body.
Folge solcher anhand der Fig. 1 und 3 veranschaulichten Störungen sind verringerte Abbruchspannungen der PN-Übergänge oder auch Kurzschlüsse, abgerundete Sperrkennlinien durch Schwermetallausseigerungen an Versetzungslinien und hohes Rauschen.Sequence of those illustrated with reference to FIGS. 1 and 3 Faults are reduced breakdown voltages of the PN junctions or short circuits, rounded off Blocking characteristics due to heavy metal segregation on dislocation lines and high noise.
Beim Planardiffusionsverfahren nach der Erfindung kann die Phosphordotierungskonzentration in der Vordiffusionsschicht mittels einer Teilmaskierungsschicht aus Siliciumoxid auf ausreichend geringe Werte abgesenkt werden. Zum gleichen Zweck kann de' Partialdampfdruck der Dotierun,- verbindung bei der r-vuSCiiciuUng äuS uCP L^ampipiiaSC VCTTlinuCri VrCfuCn. In the planar diffusion method according to the invention, the phosphorus doping concentration in the prediffusion layer can be reduced to sufficiently low values by means of a partial masking layer made of silicon oxide. For the same purpose the partial vapor pressure of the doping compound can be used in the r-vuSCiiciuUng äuS uCP L ^ ampipiiaSC VCTTlinuCri VrCfuCn.
Dies kann über die Zusammensetzung der Gasphase mittels eines Trägergases erfolgen oder durch Variation der Betriebstemperatur der Dotierquelle.This can be done via the composition of the gas phase by means of a carrier gas or by variation the operating temperature of the doping source.
Be: einem Ausführungsbeispiel des Planardiffusionsverfahrens nach der Erfindung wurde die Phosphordotierungskonzentration so weit reduziert, daß bei einer Eindringtiefe von ca. 1,5 μπι die Emitter-Vordiffusionsschicht einen /?-Wert von 1,1 bis 1,7 Ω aufweist. Dieser Wert liegt also überraschenderweise nicht einmal eine Größenordnung unterhalb der bisher üblichen, so daß eine Verschlechterung der Stromverstärkungswerte kaum nachweisbar ist.Be: an embodiment of the planar diffusion method according to the invention was the phosphorus doping concentration reduced so far that at a penetration depth of approx. 1.5 μm the emitter prediffusion layer has a /? value of 1.1 to 1.7 Ω. So, surprisingly, this value is not even one Order of magnitude below the usual, so that a deterioration in the current gain values is hardly detectable.
Hier/u 1 Blatt ZeichnungenHere / u 1 sheet of drawings
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772741683 DE2741683C3 (en) | 1977-09-16 | 1977-09-16 | Planar diffusion process for making an NPN silicon planar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772741683 DE2741683C3 (en) | 1977-09-16 | 1977-09-16 | Planar diffusion process for making an NPN silicon planar transistor |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2741683A1 DE2741683A1 (en) | 1979-03-22 |
| DE2741683B2 DE2741683B2 (en) | 1979-09-20 |
| DE2741683C3 true DE2741683C3 (en) | 1980-07-10 |
Family
ID=6019082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772741683 Expired DE2741683C3 (en) | 1977-09-16 | 1977-09-16 | Planar diffusion process for making an NPN silicon planar transistor |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2741683C3 (en) |
-
1977
- 1977-09-16 DE DE19772741683 patent/DE2741683C3/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2741683A1 (en) | 1979-03-22 |
| DE2741683B2 (en) | 1979-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2160427C3 (en) | ||
| DE1639255C2 (en) | Integrated semiconductor circuit with an insulated gate field effect transistor | |
| DE2704647A1 (en) | RESISTANCE WITH CONTROLLED ADJUSTABLE SIZE | |
| DE102019202027A1 (en) | Method for producing a SiC substrate | |
| DE3038571C2 (en) | Zener diode | |
| DE2531003A1 (en) | METHOD OF ION IMPLANTATION THROUGH AN ELECTRICALLY INSULATING LAYER | |
| DE2460682C2 (en) | Planar semiconductor device | |
| DE112014002270B4 (en) | Process for evaluating a semiconductor wafer | |
| DE2201833A1 (en) | Method for producing a plurality of transistors from a semiconductor wafer | |
| DE2741683C3 (en) | Planar diffusion process for making an NPN silicon planar transistor | |
| DE1539070A1 (en) | Semiconductor arrangements with small surface currents | |
| DE2039734B2 (en) | USE OF A METAL INSULATOR SEMI-CONDUCTOR COMPONENT, METAL INSULATOR SEMICONDUCTOR COMPONENTS FOR THIS AND METHOD OF MANUFACTURING THE SAME | |
| DE1802849B2 (en) | METHOD OF MAKING A MONOLITHIC CIRCUIT | |
| DE112019000505T5 (en) | METHOD OF EVALUATING A SILICON LAYER AND METHOD OF MANUFACTURING A SILICON EPITAXIS WAVER | |
| DE2414222C3 (en) | Measurement and test methods for determining the current gain of a transistor during manufacture | |
| DE2361171A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE2048201B2 (en) | SEMICONDUCTOR COMPONENT | |
| DE2013625A1 (en) | Process for the pre-deposition of foreign matter on a semiconductor surface | |
| DE2320412C3 (en) | Process for the production and sorting of switchable thyristors | |
| DE2012945B2 (en) | SEMICONDUCTOR COMPONENT | |
| DE1954639A1 (en) | Apparatus and method for protection against surface inversion | |
| DE1910447A1 (en) | Semiconductor component | |
| DE1228339B (en) | Process for the selective diffusion of doping material in semiconductor bodies for the production of pn junctions | |
| DE1293899C2 (en) | Planar or mesa transistor and method of manufacturing the planar transistor | |
| DE1801803C3 (en) | Process for the production of the base zone of a high frequency transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |