DE2741683B2 - Planar diffusion process for making an NPN silicon planar - Google Patents

Planar diffusion process for making an NPN silicon planar

Info

Publication number
DE2741683B2
DE2741683B2 DE19772741683 DE2741683A DE2741683B2 DE 2741683 B2 DE2741683 B2 DE 2741683B2 DE 19772741683 DE19772741683 DE 19772741683 DE 2741683 A DE2741683 A DE 2741683A DE 2741683 B2 DE2741683 B2 DE 2741683B2
Authority
DE
Germany
Prior art keywords
lattice
emitter
phosphorus
diffusion
planar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772741683
Other languages
German (de)
Other versions
DE2741683A1 (en
DE2741683C3 (en
Inventor
Hans Dipl.-Ing. 7808 Waldkirch Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19772741683 priority Critical patent/DE2741683C3/en
Publication of DE2741683A1 publication Critical patent/DE2741683A1/en
Publication of DE2741683B2 publication Critical patent/DE2741683B2/en
Application granted granted Critical
Publication of DE2741683C3 publication Critical patent/DE2741683C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

,, = y .-\ d = R ■ 4,532 d, I In 2 ,, = y .- \ d = R ■ 4.532 d, I In 2

wobeiwhereby

R der in Ohm gemessene Wert der Vierspitzenmethode und d die Dicke des Objektes ist, wofür die Tiefe des Emitter-Basis-Übergangs im vorliegenden Falle zu setzen ist, da ein pn-übergang aufgrund seiner sperrenden Eigenschaften die Dicke des Objektes begrenzt. Demnach gilt R is the value of the four-point method measured in ohms and d is the thickness of the object, for which the depth of the emitter-base junction is to be set in the present case, since a pn junction limits the thickness of the object due to its blocking properties. Accordingly, the following applies

η = 4,532 · R ■ Xj [U ■ cm] η = 4.532 · R ■ Xj [U ■ cm]

so daßso that

ist.is.

R -= R - =

4.5324,532

wi Wendet man nun andererseits die allgemein bekannte Formel für einen Widerstand mit der Länge /und dem Querschnitt q If, on the other hand, one applies the well-known formula for a resistance with the length / and the cross-section q

auf ein Widerstanclselrment mit ileni rechteckigenon a resistance element with ileni rectangular

Querschnitt g= / · λγ, an, so ergibt sichCross-section g = / · λγ, an, then results

Dabei ist zur Unterscheidung der unterschiedlich definierten Widerstände der dimensionslose Ausdruck / α (per square) mit in die eckige Klammer genommen worden.The dimensionless term is used to differentiate between the differently defined resistances / α (per square) put in square brackets been.

Durch Vergleich von (1) und (2) ergibt sichComparing (1) and (2) gives

4,532 R [U] = Rs [U/ Π ] .4.532 R [U] = R s [U / Π].

Das Verfahren der Erfindung wird im folgenden anhand der Zeichnung erläutert, deren Figuren in üblicher Schrägschliffdarstellung zu den Hauptflächen einer Silicium-Platte Schliffe durch integrierte Planartransistoren zeigen, welche durch Versetzungen verursachte Schädigungen aufweisen, wie sie bei einer nicht durch die Bemessungsregel nach der Erfindung erfolgten Dotierung der Emittervordiffusionsschicht auftreten.The method of the invention is explained below with reference to the drawing, the figures of which in the usual beveled view of the main surfaces of a silicon plate. Grinds through integrated planar transistors show the damage caused by dislocations that one does not the emitter prediffusion layer is doped by the dimensioning rule according to the invention appear.

In Korrelationsuntersuchungen — meßtechnisch durch Sperrkennlinienanalyse, optisch durch Anätzen der Halbleiteroberflächen mit einer eigens entwickelten Strukturätzlösung — konnte nachgewiesen werden, daß über bei der Vordiffusion induzierten Versetzunglinien 1 die Störstellendiffusion rascher erfolgt als im ungestörten Kristallgebiet Dadurch entstehen Unregelmäßigkeiten über die Diffusionsfront an der Emitter-PN-Übergangsfläche, wie sie in F i g. 1 und 2 veranschaulichen. Lokal beschleunigte Phosphordiffusion entlang den Versetzungslinien 1 führen zu sperrspannungslimitierenden Ausbuchtungen (3 in Fig. 1) oder auch zu Kurzschlüssen (4 in F i g. 2) zwischen der Emitterzone 5 und der Kollektorzone 6.In correlation studies - metrologically through blocking characteristic analysis, optically through etching the semiconductor surfaces with a specially developed structure etching solution - it could be proven that over dislocation lines 1 induced during the prediffusion, the impurity diffusion takes place more rapidly than in the undisturbed Crystal region This creates irregularities over the diffusion front at the emitter-PN junction, as shown in FIG. 1 and 2 illustrate. Locally accelerated phosphorus diffusion along the dislocation lines 1 lead to bulges (3 in FIG. 1) that limit the blocking voltage or also to them Short circuits (4 in FIG. 2) between the emitter zone 5 and the collector zone 6.

Die F i g. 3 veranschaulicht einen weiteren Effekt, der beim Eintempern einer Aluminium-Kontaktierungsschicht 7 auftritt Beim Eintempern dieser Kontaktierungsschicht 7 entstehen nämlich Legierungskristalle 8, die innerhalb des Emitterkontaktierungsgebietes an Kristallversetzungslinien 1, 1' und 1" rascher in den Halbleiterkörper wachsen.The F i g. 3 illustrates another effect that occurs when tempering an aluminum contacting layer 7 when tempering this contacting layer 7 namely, alloy crystals 8 arise, which grow within the emitter contact area Crystal dislocation lines 1, 1 'and 1 "grow more rapidly in the semiconductor body.

to Folge solcher anhand der Fig. 1 und 3 veranschaulichten Störungen sind verringerte Abbruchspannungen der PN-Übergänge oder auch Kurzschlüsse, abgerundete Sperrkennlinien durch Schwermetallausseigerungen an Versetzungslinien und hohes Rauschen.to sequence of those illustrated with reference to FIGS. 1 and 3 Faults are reduced breakdown voltages of the PN junctions or short circuits, rounded off Blocking characteristics due to heavy metal segregation on dislocation lines and high noise.

Beim Planardiffusionsverfahren nach der Erfindung kann die Phosphordotierungskonzentration in der Vordiffusionsschicht mittels einer Teilmaskierungsschicht aus Siliciumoxid auf ausreichend geringe Werte abgesenkt werden. Zum gleichen Zweck kann der Partialdampfdruck der Dotierungsverbindung bei der Abscheidung aus der Dampfphase vermindert werden. Dies kann über die Zusammensetzung der Gasphase mittels eines Trägergases erfolgen oder durch Variation der Betriebstemperatur der Dotierquelle.In the planar diffusion method according to the invention, the phosphorus doping concentration in the Prediffusion layer to sufficiently low values by means of a partial masking layer made of silicon oxide be lowered. For the same purpose, the partial vapor pressure of the doping compound in the Deposition from the vapor phase can be reduced. This can be done through the composition of the gas phase take place by means of a carrier gas or by varying the operating temperature of the doping source.

Bei einem Ausführungsbeispiel des Planardiffusionsverfahrens nach der Erfindung wurde die Phosphordotierungskonzentration so weit reduziert, daß bei einer Eiiidringtiefe von ca. 1,5 μπι die Emitter-Vordiffusionsschicht einen /?-Wert. von 1,1 bis 1,7 Ω aufweist. DieserIn one embodiment of the planar diffusion method according to the invention, the phosphorus doping concentration was used reduced so far that at a penetration depth of approx. 1.5 μm the emitter prediffusion layer a /? value. from 1.1 to 1.7 Ω. This

jo Wert liegt also überraschenderweise nicht einmal eine Größenordnung unterhalb der bisher üblichen, so daß eine Verschlechterung der Stromverstärkungswerte kaum nachweisbar ist.jo We r t so is surprisingly not even an order of magnitude below the usual, so that a deterioration of the current gain values is barely detectable.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (1)

Patentanspruch:Claim: Planardiffusionsverfahren zum Herstellen eines NPN-Silicium-Planartransistors, dessen Emitterzone in der Basiszone mittels Vordiffusion und anschließender Tiefendiffusion von Phosphor durch eine Emitterdiffusionsöffnung während eines Emitterdiffusionsprozesses hergestellt wird, dadurch gekennzeichnet, daß die Dotierung in der Vordiffusionsschicht der Emitterzone so weit vermindert ist, daß die BedingungPlanar diffusion process for manufacturing an NPN silicon planar transistor, its emitter region in the base zone by means of prediffusion and subsequent deep diffusion of phosphorus an emitter diffusion opening is made during an emitter diffusion process, thereby characterized in that the doping in the prediffusion layer of the emitter zone so far that is diminished the condition Xj- Rs > 7,5a ■ μΐτι/D Xj- R s > 7.5a ■ μΐτι / D nach der Vordiffusion eingehalten wird, wobei Xj die Tiefe des Emitter-Basis-Übergangs und Rs der mittels der Vierspitzenmethode in Ω/ gemessene Schichtwiderstand bedeuten.is adhered to after the prediffusion, where Xj is the depth of the emitter-base transition and Rs is the sheet resistance measured in Ω / using the four-point method. Nach der DE-OS 14 64 840 werden Spannungen im Kristallgitter und das Auftreten von Versetzungen am Kollektor-PN-Übergang eines Silicium-Transistors dadurch verhindert, daß die hochdotierte, dem ohmschen Kollektorkontakt anliegende Kollektor-Teilzone mindestens zwei Dotierungsmaterialien unterschiedlicher Atomradien um den Atomradius des Wirtsgitters in einem solchen Mengenverhältnis erhält, daß die störenden Kristallgitterspannungen ausgeschlossen werden.According to DE-OS 14 64 840, stresses in the crystal lattice and the occurrence of dislocations on Collector PN junction of a silicon transistor thereby prevents the highly doped collector sub-zone adjacent to the ohmic collector contact from at least two doping materials with different atomic radii around the atomic radius of the host lattice in such a quantitative ratio that the disruptive crystal lattice tensions are excluded will. Die Erfindung geht dagegen von der aus der DD-PS 99 694 bekannten Erkenntnis aus, daß gerade bei der üblichen Phosphordotierungskonzentration, wie sie maximal bei der Vordiffusion in der Vordiffusionsschicht der Emitterzone eines NPN-Planartransistors auftritt, Gitterstörungen auftreten können, welche direkt oder bei der Kontaktierung des bevroffenen Planartransistorelements auch indirekt dieses unbrauchbar machen. Das aus der DD-PS 99 694 bekannte Verfahren ist auf bestimmte Temperaturen (>800°C) und eine Feuchtoxidation beschränkt.The invention, however, is based on the knowledge known from DD-PS 99 694 that precisely in the usual phosphorus doping concentration, as it is maximal during the prediffusion in the prediffusion layer the emitter zone of an NPN planar transistor occurs, lattice interference can occur, which directly or indirectly when contacting the affected planar transistor element, this is unusable do. The process known from DD-PS 99 694 is limited to certain temperatures (> 800 ° C) and restricted moisture oxidation. Bei der Herstellung integrierter bipolarer Schaltkreise mit mindestens einem NPN-Planartransistor, die ebenfalls vom Verfahren der Erfindung betroffen sind, wird bisher ein Emitterdiffusionsverfahren angewandt, bei dem die Löslichkeitsgrenze des Phosphors in Silicium im Verlaufe der Phosphordotierung der Emitter-Vordiffusionsschicht an der Stelle der herzustellenden Emitterzone erheblich überschritten wird. Dies bedeutet für den durch übliche Vierspitzenmessung ermittelten Λ-Wert nach der Emitterdiffusion einen Wert von 0,6 bis 1,1 Ω bei einer Emittereindringtiefe X3 von ca. 1,5 μπι. Bei der üblichen Vierspitzenmessung zur Bestimmung des /?s-Wertes wird jedoch nur der Phosphoranteil erfaßt, der elektrisch aktiv, d. h. im Silicium-Gitter eingebaut ist.In the production of integrated bipolar circuits with at least one NPN planar transistor, which are also affected by the method of the invention, an emitter diffusion process has been used so far in which the solubility limit of the phosphorus in silicon in the course of the phosphorus doping of the emitter prediffusion layer at the location of the emitter zone to be produced is exceeded significantly. For the Λ value determined by the usual four-point measurement, this means a value of 0.6 to 1.1 Ω after the emitter diffusion with an emitter penetration depth X 3 of approx. 1.5 μm. With the usual four-point measurement to determine the /? S value, however, only the phosphorus content is recorded which is electrically active, ie built into the silicon lattice. Der im Zwischengitter eingelagerte Phosphor ist bei einem Verfahren mit hoher Überschußdotierung dem Betrage nach jedoch mindestens gleich dem im Gitter eingebauten Phosphoranteil. Da Phosphoratome einen kleineren Atomradius (O.llOnm) als Siliciumatome (0,ll7nm) aufweisen, wie an sich aus der DE-AS 12 08 009 bekannt ist, entsteht bei dem Ersatz der Siliciumatome durch Phosphoratome eine Gitterkontraktion, die durch einen geringfügigen Phosphoranteil (ca. 10% bis 30%) im Zwischengitter infolge Gitterexpansion kompensiert wird. Ein Phosphoranteil auf Zwischengitterplätzen von 40% bis 80%, wie sie bei den bisherigen Verfahren zustande kommt, führt aber zu Gitterspannungen, die insbesondere bei raschen Temperaturänderungen Versetzungen (Kristallgitterdefskte) im Gitter entstehen lassen, die ausgehend von ihrem Entstehungsort während des eigentlichen Diffusionsprozesses weiter in den Halbleiterkörper diffundieren. The phosphorus embedded in the interstitial lattice is the same in a process with high excess doping However, it is at least equal to the amount of phosphorus built into the grid. Since phosphorus atoms have a smaller atomic radius (O.llOnm) than silicon atoms (0.17 nm), as per the DE-AS 12 08 009 is known, when the silicon atoms are replaced by phosphorus atoms, a lattice contraction occurs, due to a small amount of phosphorus (approx. 10% to 30%) in the intermediate lattice as a result of lattice expansion is compensated. A phosphorus content on interstitial spaces of 40% to 80%, as is the case with the previous method comes about, but leads to lattice stresses, which is particularly evident in the event of rapid temperature changes Dislocations (crystal lattice defects) arise in the lattice, starting from their Diffuse point of origin further into the semiconductor body during the actual diffusion process. ίο Die Erfindung betrifft ein Planardiffusionsverfahren entsprechend dem Oberbegriff des Anspruchs, wie aus der obengenannten DD-PS 99 694 bekannt istThe invention relates to a planar diffusion method according to the preamble of the claim, as is known from the above-mentioned DD-PS 99 694 Aufgabe der Erfindung ist, das Verfahren gemäß dem Oberbegriff des Anspruchs 1 so weiterzubilden, daß die Vermeidung von durch die Dif.fusion von Störstellen bedingten schädlichen Gitterspannungen auf einfachere Weise als nach dem bekannten Stand der Technik, insbesondere ohne Beschränkung auf bestimmte Temperaturen und eine Feuchtoxidation, möglich istThe object of the invention is the method according to To develop the preamble of claim 1 in such a way that the avoidance of impurities caused by the diffusion caused harmful lattice stresses in a simpler way than according to the known state of the art, in particular without restriction to certain temperatures and moisture oxidation is possible Diese Aufgabe wird erfindungsgemäß durch im kennzeichnenden Teil des Anspruchs genannte Bemessung gelöstAccording to the invention, this object is achieved by the dimensioning mentioned in the characterizing part of the claim solved Aus der DE-OS 15 14 587 ist zwar bekannt, daß bei Überschreiten einer bestimmten Störstellenkonzentration während der Eindiffusion von Bor-Störstellen in einer Halbleiterplatte Spannungen und Verformungen auftreten. Zur Vermeidung dieser Verformungen wird aber bei diesem Verfahren die Bor-Störstellenkonzentration unterhalb eines Wertes gehalten, der von derFrom DE-OS 15 14 587 it is known that in Exceeding a certain concentration of impurities during the diffusion of boron impurities into Tension and deformation occur in a semiconductor plate. To avoid these deformations but in this process, the boron impurity concentration kept below a value that of the jo Dicke der Halbleiterpaltte und nicht von der Tiefe des bei einer Diffusion der Bor-Störstellen gebildeten PN-Übergangs abhängt.jo thickness of the semiconductor gap and not of the depth of the in a diffusion of the boron impurities formed PN junction depends. Die Messung des Schichtwiderstandes erfolgt über die mittels der Vierspitzenmethode für dünne Meßob-The sheet resistance is measured using the four-point method for thin measuring objects j-, jekte ermittelten K-Werte nach DIN 50 431 bzw. nach Smits »Bell System Technical Journal« 37, (1958), Seite 711.j, projects determined K values according to DIN 50 431 or according to Smits "Bell System Technical Journal" 37, (1958), page 711. Dabei wird gemäß DIN 50 431 ausgegangen von der Formel des spezifischen Widerstandes ρ für dünne ObjekteAccording to DIN 50 431, this is based on the formula of the specific resistance ρ for thin Objects
DE19772741683 1977-09-16 1977-09-16 Planar diffusion process for making an NPN silicon planar transistor Expired DE2741683C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772741683 DE2741683C3 (en) 1977-09-16 1977-09-16 Planar diffusion process for making an NPN silicon planar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772741683 DE2741683C3 (en) 1977-09-16 1977-09-16 Planar diffusion process for making an NPN silicon planar transistor

Publications (3)

Publication Number Publication Date
DE2741683A1 DE2741683A1 (en) 1979-03-22
DE2741683B2 true DE2741683B2 (en) 1979-09-20
DE2741683C3 DE2741683C3 (en) 1980-07-10

Family

ID=6019082

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772741683 Expired DE2741683C3 (en) 1977-09-16 1977-09-16 Planar diffusion process for making an NPN silicon planar transistor

Country Status (1)

Country Link
DE (1) DE2741683C3 (en)

Also Published As

Publication number Publication date
DE2741683A1 (en) 1979-03-22
DE2741683C3 (en) 1980-07-10

Similar Documents

Publication Publication Date Title
DE2623009C2 (en) Method for manufacturing a semiconductor device
DE3427977C2 (en)
DE2160427C3 (en)
DE3038571C2 (en) Zener diode
DE3024939C2 (en)
DE2531003A1 (en) METHOD OF ION IMPLANTATION THROUGH AN ELECTRICALLY INSULATING LAYER
DE2460682C2 (en) Planar semiconductor device
DE112014002270B4 (en) Process for evaluating a semiconductor wafer
DE1802849B2 (en) METHOD OF MAKING A MONOLITHIC CIRCUIT
DE112019000505T5 (en) METHOD OF EVALUATING A SILICON LAYER AND METHOD OF MANUFACTURING A SILICON EPITAXIS WAVER
DE2658304C2 (en) Semiconductor device
DE2741683C3 (en) Planar diffusion process for making an NPN silicon planar transistor
DE2414222C3 (en) Measurement and test methods for determining the current gain of a transistor during manufacture
DE2139631C3 (en) Method for producing a semiconductor component, in which the edge of a diffusion zone is aligned with the edge of a polycrystalline silicon electrode
DE1800578C3 (en) Radiation detector
DE2253683A1 (en) ION-LOOKED RESISTOR AND METHOD FOR MAKING SUCH RESISTANCE
DE2048201B2 (en) SEMICONDUCTOR COMPONENT
DE2012945B2 (en) SEMICONDUCTOR COMPONENT
DE1589696C3 (en) Semiconductor component, in particular a flat transistor
DE2320412C3 (en) Process for the production and sorting of switchable thyristors
DE2606743C3 (en) Field effect transistor usable as a power-independent storage device and method for its production
DE1801803C3 (en) Process for the production of the base zone of a high frequency transistor
DE1285625C2 (en) METHOD FOR MANUFACTURING A SEMICONDUCTOR COMPONENT
DE1293899C2 (en) Planar or mesa transistor and method of manufacturing the planar transistor
DE2330810B2 (en) Temperature sensitive semiconductor device, method of manufacture and operation

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee