DE2741522A1

DE2741522A1 - Electronic frequency or speed controlled switch - has frequency comparator consisting of monostable flip=flop followed by delay stage

Info

Publication number: DE2741522A1
Application number: DE19772741522
Authority: DE
Inventors: Nichtnennung Beantragt
Original assignee: MAX VOSSELER KG APPARATEBAU
Current assignee: MAX VOSSELER KG APPARATEBAU
Priority date: 1977-09-15
Filing date: 1977-09-15
Publication date: 1979-03-22

Abstract

The switch trips a switching process when a particular frequency of a rotating shaft is reached. The switch consists of an electronic pulse generator whose pulse repetition frequency is proportional to the shaft speed. A frequency comparator delivers a switching signal tripping the switching process when the frequency rises above or falls below a specified value, or may control a further circuit. The frequency comparator consists of a monostable flip-flop (I, II, III, D1, R1, C1) whose tripping time is set to spacing in time of two consecutive triggering edges of the limit frequency, and of a following delay stage (IV, D2, R2, C2). Its time constant is greater than the flip-flop triggering time. The switching signal at its output (IV, Y) changes i n accordance with the flip-flop (I, II, III, D1, R1, C1) triggered state.

Description

Die Erfindung betrifft einen elektronischen Frequenz- oder Drehzahlschalter zum Auslösen eines Schaltvorganges in Abhängigkeit vom Erreichen einer bestimmten Frequenz einer regelmäßigen Bewegung z.B. der Drehzahl einer Welle oder dgl., bestehend aus einem frequenz- oder drehzahlproportional arbeitenden elektronischen Impuls- oder Frequenzgeber und einer frequenzvergleichenden Schaltungsanordnung, die bei Unter- oder Überschreiten der bestimmten Frequenz oder Drehzahl ein die Schaltfunktion auslösendes Schaltsignal abgibt oder einen weiteren Stromkreis schaltend beeinflusst.The invention relates to an electronic frequency or speed switch for triggering a switching process as a function of the reaching of a certain frequency of a regular movement, e.g. the speed of a shaft or the like, consisting of an electronic pulse or frequency generator that works proportionally to the frequency or speed and a frequency-comparing circuit arrangement, which emits a switching signal that triggers the switching function or has a switching effect on another circuit when the specific frequency or speed is undershot or exceeded.

Derartige Geräte bestehen, wenn sie zur Überwachung drehender Maschinenteile wie z.B. drehender Wellen, Spindeln oder dgl. verwendet werden, in der Regel aus zwei Baugruppen, nämlich aus einem Frequenzgeber, d.h. einer Vorrichtung, welche die Drehzahl in eine direktproportionale Frequenz umformt, und aus einer baulich getrenntenSuch devices consist, if they are used to monitor rotating machine parts such as rotating shafts, spindles or the like. As a rule of two assemblies, namely a frequency generator, ie a device that converts the speed into a directly proportional frequency, and one structurally separated

Schaltungsanordnung, welche diese drehzahlproportionale Frequenz derart auswertet, dass bei Überschreiten oder Unterschreiten einer voreingestellten Schaltfrequenz oder Grenzfrequenz ein Schaltvorgang ausgelöst wird. Dieser Schaltvorgang wird meist erst nach Unterschreiten einer niedrigeren bzw. nach Überschreiten einer höheren Frequenz wieder rückgängig gemacht. Durch diese sog. Schalthysterese werden indifferente Schaltzustände der Schaltung bei konstanter Schaltfrequenz verhindert und ebenso ein Ansprechen der Schaltung auf geringe Drehzahlschwankung. Die dabei verwendeten Frequenzgeber sind in der Regel so ausgelegt, dass sie pro Umdrehung des zu überwachenden Maschinenteils je nach Drehzahl einen oder mehrere Impulse abgeben, die in der Regel Rechteckform oder aber Dreieckform aufweisen.Circuit arrangement which evaluates this speed-proportional frequency in such a way that a switching process is triggered when a preset switching frequency or limit frequency is exceeded or not reached. This switching process is usually only reversed after falling below a lower frequency or after exceeding a higher frequency. This so-called switching hysteresis prevents indifferent switching states of the circuit at a constant switching frequency and also prevents the circuit from responding to small fluctuations in speed. The frequency generators used are usually designed in such a way that, depending on the speed, they emit one or more pulses per revolution of the machine part to be monitored, which are usually rectangular or triangular.

Während sich derartige Drehzahlwandler bzw. Frequenzgeber bereits in großer Zahl und in zahlreichen Varianten auf dem Markt befinden, sind für die frequenzauswertenden Schaltungsanordnungen zwei unterschiedliche Funktionsprinzipien bzw. Arbeitsmethoden bekannt geworden. Bei der einen bekannten Schaltungsanordnung werden die drehzahlproportional ankommenden Impulse über Zähler und Torschaltungen ausgewertet. Diese Methode ist jedoch mit einem erheblichen Aufwand an Bauteilen verbunden und bringt als erfahrensbedingten Nachteil eine erhebliche Schaltverzögerung mit sich, die dadurch bedingt ist, dass bis zum Erreichen eines voreingestellten Zählwertes zuerst die Zeiteinheit verstreichen muß, auf welche die voreingestellte Impulszahl bezogen ist. Durch dieseWhile such speed converters or frequency generators are already on the market in large numbers and in numerous variants, two different functional principles or working methods have become known for the frequency-evaluating circuit arrangements. In one known circuit arrangement, the impulses arriving in proportion to the speed are evaluated via counters and gate circuits. However, this method is associated with a considerable amount of components and, as a disadvantage due to the process, involves a considerable switching delay, which is due to the fact that the time unit to which the preset number of pulses relates must first elapse before a preset count value is reached. Through this

Arbeitsmethode lässt sich zwar die höchste Genauigkeit erzielen, aber nur dann, wenn ein sehr großer Zeitraum zur Zählung der Impulse zur Verfügung steht. Zur Überwachung langsam drehender Wellen oder schnell veränderlicher Drehzahlen ist diese Methode deshalb ungeeignet.Working method, the highest accuracy can be achieved, but only if a very long period of time is available for counting the pulses. This method is therefore unsuitable for monitoring slowly rotating shafts or rapidly changing speeds.

Für breitere Anwendungsgebiete eignet sich deshalb ein anderes Arbeitsverfahren, bei dem von einer Konstantstromquelle ein Kondensator aufgeladen wird, der im Takt der auszuwertenden Frequenz wieder entladen wird. Dabei ist die im Moment der Entladung am Kondensator anliegende Spannung das Kriterium für die Frequenzhöhe. Diese Spannung wird dann, in der Regel durch einen Schmitt-Trigger, zur Auslösung der Schaltfunktion benutzt. Diese Methode hat gegenüber der erstgenannten Methode den wesentlichen Vorteil einer prinzipiell geringeren Ansprechverzögerung. Dieser Vorteil wird allerdings mit einer Reihe erheblicher Nachteile erkauft. Die Genauigkeit der Schaltung hängt im wesentlichen von drei variablen Größen ab. Zunächst muß der den Kondensator entladende Impuls an stets derselben Stelle der vom Frequenzgeber erzeugten Amplitude ausgelöst werden. Voraussetzung dafür ist aber vor allem, dass der Kondensator äußerste Genauigkeit und Langzeitstabilität aufweist, weil seine Spannung, die sich nur in engen Grenzen verändern kann, das direkte Schaltkriterium darstellt. Dabei ist zu beachten, dass die Spannung des Kondensators die Versorgungsspannung des Systems nicht überschreiten kann. So muß entweder ein sehr weiter Drehzahlbereich auf einen sehr kleinen Spannungsbereich projiziert werden, was die Genauigkeit äußerst empfindlich beeinträchtigt, oder die Schaltung kann nur für einen beschränkten Drehzahlbereich ausgelegt werden. Schließlich muß wieder eine sehr exakte Schmitt-Trigger-Schaltung verwendet werden, um eine Schaltfunktion bei gleich bleibendem Spannungswert am Kondensator zu gewährleisten. Schließlich beeinträchtigt der große Bauteileaufwand und der bestimmende Einfluß zahlreicher Bauteile auf die Schaltgenauigkeit die Zuverlässigkeit dieser Schaltungsanordnung in erheblichem Maße.Another working method is therefore suitable for broader areas of application, in which a capacitor is charged by a constant current source, which is then discharged again at the rate of the frequency to be evaluated. The voltage applied to the capacitor at the moment of discharge is the criterion for the frequency level. This voltage is then used, usually by a Schmitt trigger, to trigger the switching function. Compared to the first-mentioned method, this method has the essential advantage of a fundamentally lower response delay. However, this advantage comes at the price of a number of considerable disadvantages. The accuracy of the circuit essentially depends on three variable parameters. First of all, the pulse discharging the capacitor must always be triggered at the same point in the amplitude generated by the frequency generator. The prerequisite for this is, above all, that the capacitor has the utmost accuracy and long-term stability, because its voltage, which can only change within narrow limits, is the direct switching criterion. It must be ensured that the voltage of the capacitor cannot exceed the supply voltage of the system. So either a very wide speed range has to be projected onto a very small voltage range which affects the accuracy extremely sensitively, or the circuit can only be designed for a limited speed range. Finally, a very precise Schmitt trigger circuit must be used again in order to ensure a switching function with a constant voltage value on the capacitor. Finally, the large number of components and the determining influence of numerous components on the switching accuracy impair the reliability of this circuit arrangement to a considerable extent.

Es ist auch bereits schon eine Schaltungsanordnung vorgeschlagen worden, bei der die drehzahlproportionale Frequenz nach Triggerung in Form von Rechteckimpulsen einer ersten nachtriggerbaren, monostabilen Kippschaltung zugeführt wird, deren Kippdauer mittels eines RC-Gliedes auf den zeitlichen Abstand zweier benachbarter Impulse der Schaltfrequenz eingestellt ist und deren unstabiler Ausgang logisch verknüpft ist mit dem stabilen Ausgang einer zweiten, ebenfalls nachtriggerbaren, monostabilen Kippschaltung, die eingangsseitig am stabilen Ausgang der ersten monostabilen Kippschaltung liegt und deren Kippdauer größer ist als die Kippdauer der ersten Kippschaltung (DT-Patentanmeldung P 26 53 921.9-52).A circuit arrangement has also already been proposed in which the speed-proportional frequency is fed after triggering in the form of square-wave pulses to a first retriggerable, monostable multivibrator, the duration of which is set by means of an RC element to the time interval between two adjacent pulses of the switching frequency and their unstable output is logically linked to the stable output of a second, also retriggerable, monostable multivibrator, which is connected on the input side to the stable output of the first monostable multivibrator and whose flip-flop duration is greater than the flip-flop duration of the first multivibrator (DT patent application P 26 53 921.9-52) .

Mit einem solchen Drehzahlschalter ist prinzipiell eine sehr kurze Ansprechzeit bedingt, da sich die eingestellte Schaltfrequenz bzw. Grenzfrequenz schon nach dem Eingehen zweier aufeinanderfolgender Impulse definieren lässt. Andererseits ist durch die mögliche weitere Schaltverzögerung in der zweiten Kippstufe ohne zusätzlichen Aufwand eine Einstellung möglich, die erst auf den dritten Impuls der Schaltdrehzahl anspricht. Damit kann sichergestellt werden, dass zwei aufeinanderfolgende Störimpulse die Schaltung nicht auslösen können, was bei herkömmlichen Schaltungen nur mit erheblich größerem Aufwand zu ermöglichen war.With such a speed switch, a very short response time is required, since the set switching frequency or limit frequency can be defined after two consecutive pulses have been received. on the other hand Due to the possible further switching delay in the second flip-flop, a setting that only responds to the third pulse of the switching speed is possible without additional effort. This ensures that two successive interference pulses cannot trigger the circuit, which in the case of conventional circuits could only be made possible with considerably greater effort.

Diese bereits vorgeschlagene elektronische Schaltungsanordnung lässt sich als Frequenz- oder Drehzahlschalter gegenüber den vorbekannten Vorrichtungen mit erheblich geringerem Aufwand und Bauteilen, insbesondere Präzisionsbauteilen, realisieren, und sie gewährleistet bei geringerer Ansprechzeit, prinzipiell besserer Langzeitkonstanz und geringerer Störempfindlichkeit eine bezüglich des Schaltzeitpunktes und dessen Wiederholbarkeit exaktere Arbeitsweise.This already proposed electronic circuit arrangement can be implemented as a frequency or speed switch compared to the previously known devices with considerably less effort and components, in particular precision components, and with a shorter response time, in principle better long-term constancy and less susceptibility to interference, it ensures a more precise mode of operation with regard to the switching time and its repeatability .

Der Erfindung liegt die Aufgabe zugrunde, einen elektronischen Frequenz- oder Drehzahlschalter der eingangs genannten Art mit einer bezüglich der eingestellten Grenzfrequenz auch langfristig exakt arbeitenden Schaltungsanordnung zu schaffen, die mit noch geringerem Aufwand an Bauteilen wesentlich kostengünstiger realisierbar ist und mit der es auch möglich ist, zwei verschiedene, nämlich eine obere und eine untere Grenzfrequenz oder -drehzahl exakt einzustellen und zu überwachen.The invention is based on the object of creating an electronic frequency or speed switch of the type mentioned at the outset with a circuit arrangement that works precisely over the long term with regard to the set limit frequency, which can be implemented significantly more cost-effectively with even less expenditure on components and with which it is also possible two different ones, namely an upper and a lower limit frequency or speed, can be precisely set and monitored.

Gelöst wird diese Aufgabe erfindungsgemäß dadurch, dass die frequenzvergleichende Schaltungsanordnung aus einer nachtriggerbaren, monostabilen Kippstufe mit auf den zeitlichenThis object is achieved according to the invention in that the frequency-comparing circuit arrangement consists of a retriggerable, monostable multivibrator with the temporal

Abstand zweier aufeinanderfolgender Triggerflanken der Grenzfrequenz eingestellter Kippdauer und aus einer dieser nachgeschalteten Verzögerungsstufe besteht, deren Zeitkonstante größer ist als die Kippdauer der Kippstufe und an deren Ausgang das Schaltsignal in Abhängigkeit vom nachgetriggerten Zustand der Kippstufe wechselt.The interval between two successive trigger edges of the cut-off frequency and a set delay stage, the time constant of which is greater than the trigger duration of the trigger stage and at the output of which the switching signal changes depending on the retriggered state of the trigger stage.

Eine solche Schaltungsanordnung lässt sich nicht nur mit verhältnismäßig wenig Bauelementen, sondern auch mit verhältnismäßig kostengünstigen Bauelementen aufbauen und zwar unabhängig von der Größe der jeweils zu überwachenden Schalt- oder Grenzfrequenz, die auf die Schaltung nur insofern einen Einfluß hat, als die Kippdauer der Kippstufe sowie die Zeitkonstanten der Verzögerungsstufe auf die Grenzfrequenz abgestimmt werden müssen, was einfach durch entsprechende Wahl bzw. Einstellung der Kippdauer bzw. Zeitkonstante bestimmenden Kapazitäten und Widerstandsgrößen erfolgen kann.Such a circuit arrangement can be built not only with relatively few components, but also with relatively inexpensive components, regardless of the size of the switching or limit frequency to be monitored, which only has an influence on the circuit as the duration of the flip-flop as well as the time constants of the delay stage must be matched to the limit frequency, which can be done simply by appropriate selection or setting of the breakover duration or time constant determining capacities and resistance values.

Dabei ist es möglich, dass die Kippstufe und die Verzögerungsstufe durch logische Verknüpfungsglieder gleichartiger integrierter Bausteine gebildet sind, die vermöglich ihrer Eingangsstellwerte die Zeit/Spannungseigenschaften von aus RC-Gliedern bestehenden Schaltungselementen in verwertbare digitale Signale umsetzen.It is possible that the flip-flop and the delay stage are formed by logic elements of the same type of integrated components, which convert the time / voltage properties of circuit elements consisting of RC elements into usable digital signals using their input control values.

Diese Möglichkeit trägt nicht nur zur weiteren Vereinfachung der Schaltungsanordnung als Ganzes bei, sondern bietet den Vorteil, für die Verwirklichung der Schaltungsanordnung Bausteine verwenden zu können, die weil sie anderen Gebieten der Elektronik, insbesondere auch in der Datenverarbeitung und in der Steuerungstechnik breiteste Anwendung finden, sehr kostengünstig und zudem in großen Stückzahlen verfügbar sind.This possibility not only contributes to the further simplification of the circuit arrangement as a whole, but also offers the advantage of being able to use building blocks for the implementation of the circuit arrangement which, because they are in other areas in electronics, especially in data processing and control technology, are widely used, are very inexpensive and are also available in large numbers.

In weiterer Ausbildung der Erfindung ist vorgesehen, dass zur Realisierung der Kippstufe und der Verzögerungsstufe Quad-NAND- oder Quad-NOR-Schaltkreise der CMOS (complementäre Metall-Oxyd auf Silicon)-Technologie verwendet werden.In a further embodiment of the invention, it is provided that quad-NAND or quad-NOR circuits of CMOS (complementary metal oxide on silicon) technology are used to implement the trigger stage and the delay stage.

Dabei ist es zweckmäßig, solche Schaltkreise zu verwenden, die eine zusätzlich hohe Ausgangsverstärkung besitzen, so dass die Schaltungsanordnung im weiteren ohne zusätzliche Schaltungsmaßnahmen beispielsweise zur Unterdrückung von Störsignalen und zur eindeutigen Erkennung bzw. Definition der gewünschten Schaltsignale auskommt.It is advisable to use circuits that have an additional high output gain so that the circuit arrangement does not require any additional circuit measures, for example for suppressing interference signals and for unambiguously recognizing or defining the desired switching signals.

Dabei können die Verknüpfungsglieder grundsätzlich von beliebiger Technologie sein. Vorteilhaft dabei ist jedoch, wenn diese eine ausgeprägte Eingangshisterese (Schmitt-Trigger-Funktion) besitzen.In principle, the links can be of any technology. However, it is advantageous if these have a pronounced input histeresis (Schmitt trigger function).

Eine bevorzugte Ausführungsform der Schaltungsanordnung, die für die Überwachung nur einer einzigen Grenzfrequenz Anwendung finden soll und kann, ist dadurch gekennzeichnet, dass die flankengetriggerte Kippstufe nachtriggerbar ist und aus drei logischen Verknüpfungsgliedern, einer Diode, einem RC-Glied und einer RC-Kopplung besteht, wobei entweder der instabile Ausgang der Kippstufe durch eine Rücksetzverzögerungsstufe oder der stabile Ausgang der Kippstufe durch eine Setzverzögerungsstufe ein weiteres Verknüpfungsglied steuert, an dessen Ausgang die Schaltfunktion bzw. das Schaltsignal jeweils bei Überschreiten und Unterschreiten der Sollfrequenz wechselt.A preferred embodiment of the circuit arrangement, which should and can only be used for monitoring a single limit frequency, is characterized in that the edge-triggered multivibrator can be retriggered and consists of three logic gates, a diode, an RC element and an RC coupling, where either the unstable output of the flip-flop through a reset delay stage or the stable output of the flip-flop through a setting delay stage controls a further logic element, at the output of which the switching function or the switching signal changes when the setpoint frequency is exceeded or not reached.

Bei der Ausführungsform, bei der der instabile Ausgang der Kippstufe auf eine, das vierte Verknüpfungsglied steuernde Rücksetzverzögerungsstufe geschaltet ist, besteht der Vorteil, dass für die Eingangsverstärkung und für die Ausgangsverstärkung der gesamten Schaltungsanordnung Transistoren des gleichen Typs, vorzugsweise npn-Transistoren, verwendet werden können, während bei der Ausführungsform, bei der das vierte Verknüpfungsglied vom stabilen Ausgang der Kippstufe über eine Setzverzögerungsstufe gesteuert wird, unterschiedliche Transistorentypen erforderlich sind. Funktionell unterscheiden sich die beiden Ausführungsformen im Prinzip nicht. Lediglich der Ausgang des vierten Verknüpfungsgliedes ist bei der einen Ausführungsform gegenüber der anderen invertiert. Neben der ausgesprochen guten Wirtschaftlichkeit einer solchen Schaltungsanordnung ist als besonderer Vorteil auch auf ihre exakte Funktionsweise zu verweisen, die es ermöglicht, Grenzfrequenz einerseits exakt einzustellen und andererseits aber auch exakt als Schaltkriterium zur Erzeugung des gewünschten Schaltsignals auszuwerten. Die an sich unvermeidliche Schalthisterese kann auf den Abstand zweier aufeinanderfolgender Triggerflanken beschränkt werden, was bei allen bisher bekannten Drehzahlschaltern oder Frequenzschaltern nicht, zumindest jedoch nicht auf diese einfacheIn the embodiment in which the unstable output of the multivibrator is switched to a reset delay stage controlling the fourth logic element, there is the advantage that transistors of the same type, preferably npn transistors, can be used for the input amplification and for the output amplification of the entire circuit arrangement , while in the embodiment in which the fourth logic element is controlled by the stable output of the flip-flop via a setting delay stage, different types of transistors are required. In principle, there is no functional difference between the two embodiments. Only the output of the fourth logic element is inverted in one embodiment compared to the other. In addition to the extremely good cost-effectiveness of such a circuit arrangement, a particular advantage is its exact mode of operation, which enables the cut-off frequency to be set precisely on the one hand and also to be precisely evaluated as a switching criterion for generating the desired switching signal on the other. The inevitable switching histeresis can be limited to the distance between two successive trigger edges, which is not the case with all previously known speed switches or frequency switches, but at least not this simple one

Weise möglich ist.Way is possible.

Eine andere Ausführungsform der Schaltungsanordnung, mit der zwei verschiedene Grenzfrequenzwerte, nämlich ein oberer und ein unterer, einstellbar und in der Weise überwachbar sind, dass sowohl beim Über- als auch beim Unterschreiten beider Grenzfrequenzwerte jeweils ein eindeutiges Schaltsignal, d.h. eine eindeutige Änderung der Ausgangsfunktion der Schaltungsanordnung erfolgt, ist dadurch gekennzeichnet, dass die frequenzvergleichende Schaltungsanordnung aus einer von der Messfrequenz flankengetriggerten, nicht nachtriggerbaren, monostabilen Kippstufe besteht, die aus zwei logischen Verknüpfungsgliedern, einer Diode, einem RC-Glied und einer RC-Koppelung aufgebaut ist, deren Kippdauer auf den zeitlichen Abstand zweier Triggerflanken einer oberen Grenzfrequenz eingestellt ist und deren instabiler Ausgang auf eine aus einem weiteren Verknüpfungsglied, einer Diode und einem RC-Glied bestehenden Abfallverzögerungsstufe geschaltet ist, deren Zeitkonstante auf die Zeitdifferenz eingestellt ist, die zwischen dem Zeitabstand zweier aufeinanderfolgender Triggerflanken der oberen Grenzfrequenz und dem Zeitabstand zweier aufeinanderfolgender Triggerflanken einer unteren Grenzfrequenz besteht, und deren Ausgang auf eine zweite Abfallverzögerungsstufe geschaltet ist, deren Zeitkonstante größer ist als die Zeit, die sich aus der Summe der Kippdauer, der Kippstufe und der Zeitkonstante der ersten Abfallverzögerungsstufe ergibt, so dass am Ausgang der zweiten Abfallverzögerungsstufe die Schaltfunktion oder das Schaltsignal dann wechselt, wenn die Messfrequenz größer wird als die untere und kleiner wird als die obere Grenzfrequenz.Another embodiment of the circuit arrangement with which two different limit frequency values, namely an upper and a lower one, can be set and monitored in such a way that a clear switching signal, ie a clear change in the output function of the Circuit arrangement takes place, is characterized in that the frequency-comparing circuit arrangement consists of a flank-triggered, non-retriggerable, monostable multivibrator, which is made up of two logic gates, a diode, an RC element and an RC coupling, the duration of which is set to the time interval between two trigger edges of an upper limit frequency is set and the unstable output is switched to a drop-out delay stage consisting of a further logic element, a diode and an RC element, the time constant of which is set to the time difference that exists between the time interval between two successive trigger edges of the upper limit frequency and the time interval between two successive trigger edges of a lower limit frequency, and the output of which is switched to a second fall-off delay stage, the time constant of which is greater than the time that results from the sum of the flip-flop duration, the Flip-flop and the time constant of the first drop-out delay stage, so that the switching function or the switching signal changes at the output of the second drop-out delay stage when the measuring frequency is greater than the lower and lower than the upper limit frequency.

Diese Schaltungsanordnung eignet sich besonders zur Überwachung beliebig großer Drehzahl- oder Frequenzbereiche innerhalb genau definierter Grenzen. Sie stellt somit einen Zweipunkt-Schalter dar, dessen Schaltpunkte exakt einstellbar und exakt überwachbar sind. Dabei ist der Aufwand an Bauteilen zur Verwirklichung der Schaltungsanordnung geringfügig größer als bei der vorbeschriebenen Schaltungsanordnung, die für die Überwachung nur einer einzigen Grenzfrequenz geeignet ist. Sie bedarf nämlich lediglich eines zusätzlichen RC-Gliedes sowie einer zusätzlichen Diode. Im übrigen lässt sie sich mit den gleichen Bausteinen aufbauen wie die vorgenannte "einfache" Schaltungsanordnung. Die Anwendungsgebiete solcher Zweipunkt-Frequenz- oder Drehzahlschalter sind sehr vielfältig. Sie können überall dort eingesetzt werden, wo z.B. Drehzahlen bestimmter Maschinenteile, Gebläsedrehzahlen, Motordrehzahlen und dgl. zur Einhaltung bestimmter gewünschter Betriebskonditionen überwacht werden müssen, die nur innerhalb bestimmter Drehzahlbereiche gewährleistet sind. Ein bevorzugtes Anwendungsgebiet sind z.B., sowohl industrielle als auch private Feuerungs- bzw. Heizungsanlagen, deren Zuluft- oder Abluftgebläse überwacht werden müssen, um eine Verbrennung mit minimaler Schadstoffemission zu gewährleisten. Gerade bei solchen Anwendungsfällen ist es wichtig, dass beim Betrieb ein exakt nach oben und unten begrenzter Drehzahlbereich eingehalten wird. Um jedoch sicherzustellen, dass die wirtschaftliche Zumutbarkeit vonThis circuit arrangement is particularly suitable for monitoring speed or frequency ranges of any size within precisely defined limits. It thus represents a two-point switch, the switching points of which can be precisely set and precisely monitored. The number of components required to implement the circuit arrangement is slightly greater than in the case of the circuit arrangement described above, which is suitable for monitoring only a single limit frequency. Namely, it only requires an additional RC element and an additional diode. Otherwise, it can be built with the same components as the aforementioned "simple" circuit arrangement. The areas of application of such two-point frequency or speed switches are very diverse. They can be used wherever, for example, speeds of certain machine parts, fan speeds, engine speeds and the like have to be monitored in order to maintain certain desired operating conditions that are only guaranteed within certain speed ranges. A preferred area of application is, for example, both industrial and private combustion or heating systems, whose supply air or exhaust air fan must be monitored in order to ensure combustion with minimal pollutant emissions. In such applications in particular, it is important that an exact upper and lower speed range is maintained during operation. However, to ensure that the economic reasonableness of

Überwachungsgeräten solcher Art gewährleistet ist, müssen die dafür vorgesehenen Frequenz- oder Drehzahlwächter nicht nur zuverlässig arbeiten, sondern auch in Großserie billig herstellbar sein. Diese Forderungen erfüllt die Erfindung ohne weiteres.Monitoring devices of this type is guaranteed, the frequency or speed monitors provided for this not only have to work reliably, but also have to be inexpensive to manufacture in large series. The invention easily fulfills these requirements.

Weitere Ausführungsformen der Erfindung sind den Ansprüchen 8 bis 11 zu entnehmen. Dabei wird durch die Verwendung eines induktiven Frequenzgebers, der zweckmäßigerweise aus einer gezahnten Eisenscheibe und einem geschlossenen Magnetsystem mit einem Permanentmagneten und einer Induktionsspule bestehen kann, der weitere Vorteile erreicht, dass auch bei geringen Drehzahlen der zur Signalformung benötigte Schwellwert noch leicht erreicht werden kann. Für die Signalformung selbst ist es nicht mehr erforderlich, einen Operationsverstärker zu verwenden, sondern es genügt, einen Transistor mit Kollektorwiderstand vorzusehen. Dabei werden Transistoren mit hoher Spannungsverstärkung selektiert, die bei der gewünschten Ansteuerungsform zudem stark übersteuert werden. Dadurch wird eine dem Operationsverstärker vergleichbare, wenn auch nicht genau definierte Ausgangsamplitude erreicht.Further embodiments of the invention can be found in claims 8 to 11. The use of an inductive frequency transmitter, which can expediently consist of a toothed iron disk and a closed magnet system with a permanent magnet and an induction coil, has the further advantage that the threshold value required for signal shaping can still be easily reached even at low speeds. For the signal shaping itself it is no longer necessary to use an operational amplifier, it is sufficient to provide a transistor with a collector resistor. In doing so, transistors with a high voltage gain are selected, which are also heavily overdriven with the desired control form. As a result, an output amplitude that is comparable to that of the operational amplifier, albeit not precisely defined, is achieved.

Anhand der Zeichnung werden nun im folgenden verschiedene Ausführungsbeispiele der Erfindung näher erläutert. Es zeigt:Various exemplary embodiments of the invention will now be explained in more detail below with reference to the drawing. It shows:

Fig. 1 ein Schaltbild der erfindungsgemäßen elektronischen Schaltungsanordnung eines Frequenzschalters,1 shows a circuit diagram of the electronic circuit arrangement of a frequency switch according to the invention,

Fig. 2 eine Variante der Schaltungsanordnung der Fig. 1,FIG. 2 shows a variant of the circuit arrangement of FIG. 1,

Frequenzschalter,Frequency switch,

Fig. 4 ein Funktionsdiagramm zu den Ausführungsbeispielen gem. Fig. 1 und 2,4 shows a function diagram for the exemplary embodiments according to FIGS. 1 and 2,

Fig. 5 ein Funktionsdiagramm zum Ausführungsbeispiel der Fig. 3,FIG. 5 shows a functional diagram for the exemplary embodiment in FIG. 3,

Fig. 6 einen Induktionsgeber in Axialansicht,6 shows an induction transmitter in an axial view,

Fig. 7 eine Seitenansicht der Fig. 6.FIG. 7 is a side view of FIG. 6.

Die in den Schaltbildern der Fig. 1, 2 und 3 symbolisch dargestellte Induktionsspule L 1 ist Teil eines induktiven Frequenzgebers. Dieser besteht (siehe Fig. 6 und 7) aus einer ferromagnetischen, gezahnten Metallscheibe 1, die drehfest auf einer Welle 2 befestigt ist, welche ihrerseits mit der zu überwachenden Welle in fester Verbindung steht. Die Zahnscheibe 1 befindet sich zwischen den beiden Polschuhen 3 und 4 eines scheibenförmigen Permanentmagneten 5, auf dem die Induktionsspule L 1 angeordnet ist. Bei der Drehung der Zahnscheibe wird durch deren Zähne eine drehzahlproportionale, periodische Änderung des magnetischen Widerstandes zwischen den Polschuhen 3 und 4 und eine entsprechende Magnetfeldänderung hervorgerufen, so dass in der Induktionsspule L 1 eine sich drehzahlproportional ändernde im wesentlichen etwa sinusförmige Messspannung entsteht. Diese Messspannung wird bei allen drei Schaltungsanordnungen der Fig. 1, 2 und 3 jeweils durch einen Transistor T 2 derart verstärkt, dass an dem im Kollektor-Emitterkreis dieses Transistors T 2 liegenden Widerstand R 5 bzw. am Punkt 0 eine zumindest annähernd rechteckförmige Impulsspannung entsteht, wie sie in den jeweils obersten Linien der Diagramme der Fig. 4 und 5 dargestellt ist. Um für die Folgeschaltung eine Flankentriggerung zu erreichen, wird diese rechteckförmige Impulsspannung über den Kondensator C 3 auf den Gleichstromkreis nach R 3 gekoppelt. Dadurch entsteht am Punkt P eine sägezahnförmige Signalfolge, deren negativer Sägezahn die Folgeschaltung triggert. Der positive Sägezahn dieser Signalfolge fließt über die Diode D 3 auf die Versorgungsspannung ab. Die Diode D 3 kann bei entsprechender Eingangsschutzbeschaltung der Nachfolgeschaltung entfallen.The induction coil L 1 shown symbolically in the circuit diagrams of FIGS. 1, 2 and 3 is part of an inductive frequency transmitter. This consists (see FIGS. 6 and 7) of a ferromagnetic, toothed metal disk 1, which is fastened in a rotationally fixed manner on a shaft 2, which in turn is in a fixed connection with the shaft to be monitored. The toothed disk 1 is located between the two pole pieces 3 and 4 of a disk-shaped permanent magnet 5 on which the induction coil L 1 is arranged. When the toothed pulley rotates, its teeth cause a periodic change in the magnetic resistance between the pole pieces 3 and 4 that is proportional to the speed and a corresponding change in the magnetic field, so that an essentially sinusoidal measuring voltage that changes in proportion to the speed is created in the induction coil L 1. In all three circuit arrangements of FIGS. 1, 2 and 3, this measurement voltage is amplified by a transistor T 2 in such a way that an at least approximately square-wave pulse voltage arises at the resistor R 5 in the collector-emitter circuit of this transistor T 2 or at point 0 as shown in the top lines the diagrams of FIGS. 4 and 5 is shown. In order to achieve edge triggering for the subsequent circuit, this square-wave pulse voltage is coupled to the direct current circuit to R 3 via the capacitor C 3. This creates a sawtooth-shaped signal sequence at point P, the negative sawtooth of which triggers the sequential circuit. The positive sawtooth of this signal sequence flows through the diode D 3 to the supply voltage. The diode D 3 can be omitted with a corresponding input protection circuit of the downstream circuit.

Als Kernstück der Schaltung ist ein integrierter Baustein I S vorgesehen, der vier unabhängige NAND-Glieder I, II, III und IV mit je zwei kommutativen Eingängen A und einem Verknüpfungsausgang Y aufweist. Die beiden Verknüpfungsglieder II und III bilden zusammen ein RS-Flip-Flop, d.h. ein Flip-Flop mit Rücksetz- und Setztastung, wobei der Rücksetz-Eingang durch den Eingang A des Verknüpfungsgliedes II (im folgenden kurz II A bezeichnet) und der Setz-Eingang durch den Eingang B des Verknüpfungsgliedes III (im folgenden kurz III B genannt) dargestellt werden. Bei den beiden Ausführungsbeispielen der Fig. 1 und 2 bilden jeweils die beiden Verknüpfungsglieder II und III zusammen ein R-S-Flip-Flop, d.h. ein Flip-Flop mit Rücksetz- und Setztastung, wobei der Rücksetz-Eingang durch den Eingang A des Verknüpfungsgliedes II (im folgenden Kurz II A bezeichnet) und der Setz-Eingang durch den Eingang B des Verknüpfungsgliedes III (im folgenden kurz III B bezeichnet) dargestellt werden. Das Verknüpfungsglied I erweitert durch seine Triggerfunktion über das Zeitglied R1 C1, mit dem sein Ausgang Y über die Diode D1 verbunden ist, das RS-Flip-Flop II/III zu einer nachtriggerbaren, monostabilen Kippschaltung. Die Diode D1 hat dabei die Aufgabe, eine Entladung des Zeitgliedes R1 / C1 über das Verknüpfungsglied I zu verhindern. Das Zeitglied R1 C1 ist somit maßgebend für die Kippdauer der nachtriggerbaren monostabilen Kippschaltung. Durch entsprechende Wahl der Zeitkonstanten des Zeitgliedes R1 C1 ist es somit möglich, die gewünschte Grenzfrequenz festzulegen, indem durch sie (nämlich die Zeitkonstante) die Kippdauer der monostabilen Kippstufe auf den zeitlichen Abstand zweier negativer Flanken der Grenzfrequenz eingestellt wird, so dass beim Unterschreiten dieses eingestellten zeitlichen Abstandes die Kippstufe nachgetriggert wird und nicht mehr in ihren stabilen Zustand zurückkehrt. Dies stellt das wesentliche Schaltkriterium der Überschreitung einer Grenzfrequenz dar.The core of the circuit is an integrated module I S, which has four independent NAND elements I, II, III and IV, each with two commutative inputs A and a logic output Y. The two logic elements II and III together form an RS flip-flop, ie a flip-flop with reset and set buttons, the reset input through input A of logic element II (hereinafter referred to as II A for short) and the setting Input through input B of the logic element III (hereinafter referred to as III B for short). In the two exemplary embodiments of FIGS. 1 and 2, the two logic elements II and III together form an RS flip-flop, ie a flip-flop with reset and set buttons, the reset input being through input A of logic element II ( hereinafter referred to as II A) and the set input can be represented by input B of the logic element III (hereinafter referred to as III B for short). The link I expanded through its trigger function via the timing element R1 C1, to which its output Y is connected via the diode D1, the RS flip-flop II / III becomes a retriggerable, monostable multivibrator. The diode D1 has the task of preventing a discharge of the timing element R1 / C1 via the logic element I. The timing element R1 C1 is thus decisive for the flip-flop duration of the retriggerable monostable flip-flop. By appropriate selection of the time constants of the timing element R1 C1, it is thus possible to set the desired limit frequency by using it (namely the time constant) to set the flip-flop duration of the monostable flip-flop to the time interval between two negative edges of the limit frequency, so that when the frequency falls below this set time interval, the flip-flop is retriggered and no longer returns to its stable state. This is the main switching criterion for exceeding a limit frequency.

Beim Ausführungsbeispiel gem. Fig. 1 ist der instabile Ausgang II Y der Kippstufe durch eine Rücksetzverzögerungsstufe bestehend aus dem Zeitglied R2 / C2 und der Diode D2 auf ein weiteres Verknüpfungsglied IV des Bausteines IS geschaltet, dessen Eingänge A und B kurzgeschlossen sind und das lediglich als Schwellwertschalter verwendet wird. Der Ausgang Y des Verknüpfungsgliedes IV stellt den Kleinsignal-Ausgang der Schaltungsanordnung dar, der über einen Transistor T1 lediglich verstärkt und zur Schaltung eines Relais RE1 herangezogen wird. Die Widerstände R9, R10 und R11 sowie die Diode D4 stellen übliche Schaltungselemente einer Transistorverstärkerschaltung dar und bedürfen deshalb keiner näheren Erläuterung.In the embodiment according to FIG. 1, the unstable output II Y of the flip-flop is connected to a further logic element IV of the module IS, whose inputs A and B are short-circuited and only as a reset delay stage consisting of the timing element R2 / C2 and the diode D2 Threshold switch is used. The output Y of the logic element IV represents the small-signal output of the circuit arrangement, which is only amplified via a transistor T1 and used to switch a relay RE1. The resistors R9, R10 and R11 as well as the diode D4 represent common circuit elements of a transistor amplifier circuit and therefore do not require any further explanation.

Die Schaltungsanordnung der Fig. 2 unterscheidet sich von derjenigen der Fig. 1 lediglich dadurch, dass bei der Fig. 2 statt des instabilen Ausgangs II Y nunmehr der stabile Ausgang III Y der Kippstufe über die Verzögerungsstufe R2/C2, D2 auf das vierte Verknüpfungsglied IV geschaltet ist. Dadurch wird lediglich eine Invertierung des Ausgangs IV Y erzielt. Allerdings hat diese Variante den Vorteil, dass bei T1 und T2 dieselben Transistortypen verwendet werden können, während bei der Ausführungsform gem. Fig. 1 unterschiedliche Transistortypen eingesetzt werden müssen.The circuit arrangement of FIG. 2 differs from that of FIG. 1 only in that, in FIG. 2, instead of the unstable output II Y, the stable output III Y of the multivibrator is now sent via the delay stage R2 / C2, D2 to the fourth logic element IV is switched. This only results in an inversion of the output IV Y. However, this variant has the advantage that the same transistor types can be used for T1 and T2, while different transistor types have to be used in the embodiment according to FIG.

Bei dem in Fig. 4 dargestellten Diagramm entsprechen die drei linken Rechteckimpulse der Grenzfrequenz, während die beiden nachfolgenden Impulse unter der Grenzfrequenz liegen und die vier letzten Impulse über der Grenzfrequenz. Dabei liegen Punkt B somit an den Eingängen A der beiden Verknüpfungsglieder I und II jeweils die negativen Nadelimpulse an. Solange das am Punkt 0 anliegende Signal nicht wechselt, sind die Eingänge I A und II B auf H-Potential gesetzt. Am Eingang I B herrscht in Abhängigkeit vom Ausgangspotential II Y ebenfalls H-Potential. Evtl. Eingangssignal L (negative Nadel am Punkt P) würde sich nur an II Y auswirken, da II A auf H-Potential steht.In the diagram shown in FIG. 4, the three left square pulses correspond to the limit frequency, while the two subsequent pulses are below the limit frequency and the last four pulses are above the limit frequency. Point B is thus each of the negative needle pulses at the inputs A of the two logic elements I and II. As long as the signal at point 0 does not change, inputs I A and II B are set to H potential. At the input I B there is also an H potential, depending on the output potential II Y. Any input signal L (negative needle at point P) would only have an effect on II Y, since II A is at H potential.

Wie bereits erwähnt, bewirkt eine positive Flanke am Punkt 0 diesem Zustand keine Veränderung, da der Spannung an I A und II B lediglich eine positive Nadel hinzugeführt wird, die aber wegen der internen Schutzbeschaltung des Bausteines IS und wegen der Diode D3 eine maximale Spannung von 1,3 - 1,7 Volt nicht übersteigt.As already mentioned, a positive edge at point 0 does not change this state, since only a positive needle is added to the voltage at I A and II B, the but because of the internal protective circuit of the IS component and because of the diode D3, a maximum voltage of 1.3 - 1.7 volts does not exceed.

Eine Negativflanke am Punkt 0 führt aber in der gleichen Weise zu einer Negativnadel an I A und II B. Da in diesem Falle D2 sperrt, wird das Potential nur langsam über R3 ausgeglichen. Es entsteht somit eine in ihrer Dauer durch C3/R3 bestimmte negative Nadel an den Eingängen I A und II B. Durch die obligatorisch in den Verknüpfungsgliedern vorhandenen Schwellwertschaltern an den Eingängen von I A und II B wird aus dieser negativen Nadel zunächst ein Rechteck geformt, das man sich der Einfachheit wegen als für die weitere Funktion maßgeblich vorstellen kann. Liegt an den beiden Eingängen I A und II B ein L-Potential an, so kippt das Flip-Flop II/III und der Eingang II B wird gesperrt. An dem für die Triggerung zuständigen Verknüpfungsglied I liegen nun eingangsseitig unterschiedliche Potentiale an: An I A liegt ein L-Potential und an I B ein H-Potential, I Y ist demnach weiter auf H-Potential gesetzt, bis der Eingang I A wieder auf H-Potential steht. Dann geht I Y auf L-Potential, C 1 wird durch R 1 entladen. Nach der durch R1/C1 definierten Zeit ist die Spannung an II B, dem Setzeingang des Flip-Flop soweit abgesunken, dass der Schwellwertschalter des integrierten Bausteins IS auf L-Potential schaltet und so das Flip-Flop wieder in seine stabile Lage zurücksetzt.However, a negative edge at point 0 leads in the same way to a negative needle at I A and II B. Since in this case D2 blocks, the potential is only slowly equalized via R3. The result is a negative needle, determined by C3 / R3 in terms of its duration, at inputs IA and II B.Through the threshold switches at the inputs of IA and II B, which are obligatory in the logic elements, a rectangle is first formed from this negative needle for the sake of simplicity can be imagined as decisive for the further function. If there is an L potential at the two inputs I A and II B, the flip-flop II / III flips and the input II B is blocked. The logic element I responsible for triggering is now subject to different potentials on the input side: There is an L potential at IA and an H potential at IB, IY is therefore set to H potential until input IA is again at H potential . Then I Y goes to L potential, C 1 is discharged through R 1. After the time defined by R1 / C1, the voltage at II B, the set input of the flip-flop, has dropped so far that the threshold switch of the integrated module IS switches to L potential and thus resets the flip-flop to its stable position.

Liegt während der instabilen Phase des Flip-Flops am Eingang eine negative Flanke an, so gehen I A und II B wieder aufIf there is a negative edge at the input during the unstable phase of the flip-flop, I A and II B open again

L-Potential, und über I Y wird C1 erneut geladen, d.h. die Schaltung wird nachgetriggert.L potential, and C1 is charged again via I Y, i.e. the circuit is retriggered.

Der invertierte Ausgang II Y des aus II und III bestehenden monostabilen Flip-Flops ist nun mit der Anordnung R2, C2, D2 verbunden. Dabei wird bei H-Potential an II Y, C2 über den Widerstand R2 langsam aufgeladen, während ein L-Potential selbst kürzester Dauer C2 sofort über D2 entlädt. Nach einer durch R2, C2 definierten Dauer beständigen H-Potentials an II Y wird also der mit IV A und B verbundene Ausgang der Anordnung R2, C2, D2 ein vom Schwellwertschalter als H erkanntes Potential annehmen und IV Y auf L-Potential umschalten. Dieses an IV Y anstehende L-Potential stellt das Schaltsignal dar, das über R10 und T1 das Schaltrelais RE1 zum Ansprechen bringt.The inverted output II Y of the monostable flip-flop consisting of II and III is now connected to the arrangement R2, C2, D2. In this case, when there is an H potential at II, Y, C2 is slowly charged via the resistor R2, while an L potential, even for a very short period of time, discharges C2 immediately via D2. After a duration of constant H potential at II Y defined by R2, C2, the output of the arrangement R2, C2, D2 connected to IV A and B will assume a potential recognized by the threshold value switch as H and IV Y will switch to L potential. This L potential present at IV Y represents the switching signal that causes switching relay RE1 to respond via R10 and T1.

Die Eingangssignale am Punkt S des Verknüpfungsgliedes IV sowie dessen Ausgangssignale sind in Fig. 4 in strichpunktierten Linien dargestellt. Es ist im übrigen aus Fig. 4 ersichtlich, dass bei Unterschreiten einer bestimmten Frequenz d.h. dann, wenn die Impulslängen und Impulsabstände der in der obersten Zeile des Funktionsdiagramms dargestellten Rechteckimpulse, die am Kollektor des Transistors T2 abgenommen werden, größer werden als dies bei den ersten drei Rechteckimpulsen der Fall ist, am Ausgang Y des Verknüpfungsgliedes IV mit der Entladung des Kondensators C1 das Potential von L auf H springt, was zur Folge hat, dass das Schaltrelais RE1 abfällt. Des weiteren ist auch erkennbar, dass nachdem die zu überwachende Frequenz oder Drehzahl den Schalt- oder Grenzwert wieder überschritten hat, IV Y erst mit dem Eintreffen des dritten Eingangssignals wieder von H auf L springt, dann nämlich, wenn T2 über R2 aufgeladen ist und an IV A B ein den Eingangsschwellwert übersteigendes H-Potential ansteht.The input signals at point S of the logic element IV and its output signals are shown in FIG. 4 in dash-dotted lines. It can also be seen from FIG. 4 that when the frequency falls below a certain level, that is, when the pulse lengths and pulse intervals of the square pulses shown in the top line of the function diagram, which are taken from the collector of transistor T2, are greater than in the case of the first three square-wave pulses is the case, at the output Y of the logic element IV with the discharge of the capacitor C1 the potential jumps from L to H, which has the consequence that the switching relay RE1 drops out. It can also be seen that after the frequency or speed to be monitored has exceeded the switching or limit value again, IV Y only jumps from H to L again when the third input signal arrives, namely when T2 is charged via R2 and an H exceeding the input threshold value at IV AB -Potential is pending.

Bei der Schaltungsanordnung gem. Fig. 2, bei der der stabile Ausgang III Y der monostabilen Kippstufe durch die Setzverzögerungsstufe R2, C2, D2 auf die Eingänge A und B des vierten Verknüpfungsgliedes IV geschaltet ist, hat diese Setzverzögerung lediglich die Aufgabe, im Bereich der Unterdrehzahl, wo der stabile Ausgang III Y seinen Zustand ständig wechselt, ein beständiges, zur Schaltung des Relais RE1 verwendbares Signal zu bilden. Diese Aufgabe wird dann erfüllt, wenn die Zeitkonstante der Setzverzögerung größer ist als die Eigenseite der monostabilen Kippstufe. Will man nun aus anwendungsbezogenen Erwägungen eine Ansprechverzögerung der frequenz- bzw. drehzahlabhängigen Schaltung realisieren, so ist es lediglich erforderlich, die Eigenzeit der setzverzögernden Stufe zu erhöhen. Dies ist bis weit in den Sekundenbereich problemlos möglich.In the circuit arrangement according to Fig. 2, in which the stable output III Y of the monostable multivibrator is switched to the inputs A and B of the fourth logic element IV through the setting delay stage R2, C2, D2, this setting delay only has the task of, in the area of Underspeed, where the stable output III Y changes its state constantly, to form a constant signal that can be used to switch the relay RE1. This task is fulfilled when the time constant of the set delay is greater than the intrinsic side of the monostable multivibrator. If one wants to implement a response delay of the frequency or speed-dependent circuit for application-related considerations, it is only necessary to increase the proper time of the setting-delaying stage. This is easily possible up to a few seconds.

Zur Beschleunigung des Kippvorganges an der Verzögerungsstufe kann es nützlich sein, eine Rückkopplung über einen zweckmäßig dimensionierten Kondensator zwischen dem Kollektor des das Relais ansteuernden Transistors T1 und den Eingängen A und B des Verknüpfungsgliedes IV zu schaffen. So werden undefinierte Zustände am Ausgang IV Y sicher vermieden.To accelerate the tilting process at the delay stage, it can be useful to create a feedback via a suitably dimensioned capacitor between the collector of the transistor T1 driving the relay and the inputs A and B of the logic element IV. Be like that undefined states at output IV Y are reliably avoided.

Um noch höhere Zeitverzögerungen zu erreichen, kann es ebenfalls sinnvoll sein, eine zusätzliche Transistor-Treiberstufe am stabilen Ausgang der monostabilen Kippstufe zur Ansteuerung der abfallverzögernden Zeitstufe anzubringen. Dadurch wird der relativ hohe Spannungsabfall an der Diode D2 bei zweckmäßiger Anordnung vermieden.In order to achieve even higher time delays, it can also make sense to attach an additional transistor driver stage to the stable output of the monostable multivibrator to control the drop-out delaying time stage. This avoids the relatively high voltage drop across the diode D2 with an expedient arrangement.

Bei der in Fig. 5 dargestellten Schaltungsanordnung handelt es sich um einen Zweipunkt-Frequenzschalter, der praktisch mit denselben elektrischen Bauteilen aufgebaut ist, wie die beiden Schaltungsanordnungen der Fig. 1 und 2. Insbesondere die Signalaufnahme, die Signalformung und Einkoppelung sind identisch mit den vorbeschriebenen Schaltungsanordnungen, so dass am Eingangspunkt 0 wiederum die Rechteckimpulse, deren Frequenz zu überwachen ist, anliegen und am Punkt P die sägezahnförmigen positiven und negativen Nadelimpulse, wie sie in Fig. 5 dargestellt sind. Hierbei bilden die Verknüpfungsglieder I und II zusammen mit der Diode D2 die Widerstände R1, R3 und den Kondensator C3 eine nicht nachtriggerbare, monostabile Kippstufe. Analog zu der Funktion des Verknüpfungsgliedes IV in den Schaltungsanordnungen der Fig. 1 und 2, mit denen lediglich eine einzige Grenzdrehzahl überwacht werden kann, bilden hier die Verknüpfungsglieder III und IV einfache, abfallverzögernde Zeitstufen, deren erste durch den instabilen Ausgang I Y der monostabilen Kippstufe, und deren zweite durch den Ausgang III Y der ersten angesteuert wird. Dabei besteht das Zeitverzögerungsglied der ersten Zeitstufe aus dem Widerstand R5 der Kapazität C5 und der Diode D5, während das Zeitglied der zweiten Verzögerungsstufe, die eingangsseitig auf das Verknüpfungsglied IV geschaltet ist, aus dem Widerstand R2, der Kapazität C2 und der Diode D2 besteht. Um nun sowohl bei einer unteren Grenzfrequenz fg1 als auch bei einer oberen Grenzfrequenz fg2 einen Signalwechsel am Ausgang des Verknüpfungsgliedes IV zu erhalten und damit eine Zweipunkt-Frequenzüberwachung durchführen zu können, muß die Kippdauer der ersten, nicht nachtriggerbaren monostabilen Kippstufe auf den zeitlichen Abstand zweier aufeinanderfolgender Triggerflanken der oberen Grenzdrehzahl eingestellt werden und es muß die erste nachfolgende Verzögerungsstufe R5, C5, D5, III mit ihrer Zeitkonstanten auf die Zeitdifferenz eingestellt werden, die zwischen dem Zeitabstand zweier aufeinanderfolgender Triggerflanken der oberen Grenzfrequenz und dem Zeitabstand zweier aufeinanderfolgender Triggerflanken der unteren Grenzfrequenz besteht. Die Funktion der zweiten Verzögerungsstufe R2, C2, D2, IV ist analog zu den Schaltungsanordnungen der Fig. 1 und 2. Dabei muß jedoch ihre Zeitkonstante größer sein als die Zeit, die sich aus der Summe der Kippdauer der Kippstufe I, II, B1, R1, C1 und der Zeitkonstanten der ersten Abfallverzögerungsstufe III, D5, R5, C5 ergibt. Die Eigenzeit der zweiten Verzögerungsstufe ist nach oben durch den Anwendungsfall festzulegen, durch eine zusätzliche Transistortreiberstufe kann auch hier eine weitere Vergrößerung der Eigenzeit zum Zweck einer großen Ansprechverzögerung erreicht werden. Ebenfalls kann durch eineThe circuit arrangement shown in FIG. 5 is a two-point frequency switch which is constructed with practically the same electrical components as the two circuit arrangements of FIGS. 1 and 2. In particular, the signal recording, signal shaping and coupling are identical to those described above Circuit arrangements so that the square-wave pulses, the frequency of which is to be monitored, are again present at input point 0 and the sawtooth-shaped positive and negative needle pulses, as shown in FIG. 5, are present at point P. Here, the logic elements I and II together with the diode D2, the resistors R1, R3 and the capacitor C3 form a non-retriggerable, monostable multivibrator. Analogous to the function of the logic element IV in the circuit arrangements of FIGS. 1 and 2, with which only a single limit speed can be monitored, the logic elements III and IV here form simple, drop-delay time stages, the first of which is caused by the unstable output IY of the monostable multivibrator, and the second through the exit III Y the first is controlled. The time delay element of the first time stage consists of the resistor R5, the capacitor C5 and the diode D5, while the time element of the second delay stage, which is connected to the logic element IV on the input side, consists of the resistor R2, the capacitor C2 and the diode D2. In order to obtain a signal change at the output of the logic element IV both at a lower limit frequency fg1 and at an upper limit frequency fg2 and thus to be able to carry out a two-point frequency monitoring, the flip-flop duration of the first, non-retriggerable monostable flip-flop must be set to the time interval between two successive ones Trigger edges of the upper limit speed are set and the first subsequent delay stage R5, C5, D5, III must be set with their time constants to the time difference that exists between the time interval between two consecutive trigger edges of the upper limit frequency and the time interval between two consecutive trigger edges of the lower limit frequency. The function of the second delay stage R2, C2, D2, IV is analogous to the circuit arrangements of Figs. R1, C1 and the time constants of the first drop-out delay stage III, D5, R5, C5 results. The actual time of the second delay stage is to be determined upwards by the application; here, too, an additional transistor driver stage can achieve a further increase in the actual time for the purpose of a long response delay. A

Rückkopplung in Gestalt eines Kondensators C4 zum Kollektor des Ausgangsschalttransistors zu den Eingängen des Verknüpfungsgliedes IV eine weitere Verbesserung der Schalteigenschaften entsprechend derselben Maßnahmen am einfachen Frequenzschalter erreicht werden. Sowohl bei der Schaltungsanordnung gem. Fig. 2 als auch bei der Schaltungsanordnung gem. Fig. 3 sind beide Transistoren T1 und T2 in npn-Ausführung vorgesehen.Feedback in the form of a capacitor C4 to the collector of the output switching transistor to the inputs of the logic element IV a further improvement in the switching properties can be achieved in accordance with the same measures on the simple frequency switch. Both in the circuit arrangement according to FIG. 2 and in the circuit arrangement according to FIG. 3, both transistors T1 and T2 are provided in npn design.

Die Funktionsweise der Schaltungsanordnung gem. Fig. 5 ergibt sich aus dem Schaltdiagramm der Fig. 5, das die Schaltzustände, der Schaltpunkte 0 und P, der Kippstufenausgänge II Y und I Y, der Eingänge A und B des Verknüpfungsgliedes III wie am Ausgang des Verknüpfungsgliedes III am gleichzeitigen Ausgang der ersten Verzögerungsstufe darstellt, sowie die Zustandsverhältnisse an den Eingängen und am Ausgang des Verzögerungsgliedes IV wiedergegeben. Es ist diesem Funktionsdiagramm auch zu entnehmen, dass das in der untersten Zeile dargestellte Schaltsignal bei Überschreiten der untersten Grenzfrequenz fg1 um die zweite Verzögerungsstufe bedingte Zeitverzögerung versetzt von L auf H springt und dass bei Überschreiten der oberen Grenzfrequenz fg2 lediglich eine Zeitverzögerung eintritt, die vom Abstand zur nächsten Triggerflanke bestimmt wird. Werden noch diese beiden Grenzdrehzahlen von oben nach unter überschritten, so erfolgt der Signalwechsel am Ausgang IV Y in analog verzögerter Weise.The mode of operation of the circuit arrangement according to FIG. 5 results from the circuit diagram of FIG. 5, which shows the switching states, the switching points 0 and P, the flip-flop outputs II, Y and IY, the inputs A and B of the logic element III as at the output of the logic element III represents at the simultaneous output of the first delay stage, and reproduced the state relationships at the inputs and at the output of the delay element IV. It can also be seen from this function diagram that the switching signal shown in the bottom line jumps from L to H when the lowest limit frequency fg1 is exceeded due to the second delay stage, and that when the upper limit frequency fg2 is exceeded, only a time delay occurs that corresponds to the distance the next trigger edge is determined. If these two limit speeds are exceeded from above to below, the signal change at output IV Y takes place in an analog delayed manner.

LeerseiteBlank page

Figur 1 und Figur 2Figure 1 and Figure 2

Figur 3, Figur 6 und Figur 7Figure 3, Figure 6 and Figure 7

Figur 4Figure 4

Figur 5Figure 5

Claims

1. Electronic frequency or speed switch for triggering a switching process depending on the reaching of a certain frequency of a regular movement, e.g. the speed of a shaft or the like A switching signal that triggers the switching function emits a switching signal that triggers the switching function or influences a further circuit switching, characterized in that the frequency-comparing circuit arrangement consists of a monostable multivibrator (I, II, III, D1, R1, C1) the time interval between two successive trigger edges of the cut-off frequency and a set delay stage (IV, D2, R2, C2) whose time constant is greater than the Ki pp duration of the multivibrator (I, II, III, D1, R1, C1) and at its output (IV Y) the switching signal changes depending on the retriggered state of the multivibrator (I, II, III, D1, R1, C1).

2. Electronic frequency switch according to claim 1, characterized in that the trigger stage and the delay stage

Convert voltage properties of circuit elements consisting of C-links into usable digital signals.

Oxide on silicone) technology.

4. Electronic frequency switch according to claim 3, characterized in that the circuits (I, II, III, IV) have an additional high output gain.

5. Electronic frequency switch according to claim 1, 2, 3 or 4, characterized in that the logic elements (I to IV) of any technology have a pronounced input histeresis (Schmitt trigger function).

6. Electronic frequency switch according to claim 1 to 5, characterized in that the edge-triggered multivibrator can be retriggered and consists of three logic gates (I, II, III), a diode (D1) and an RC element <not readable>

and an RC coupling (<not readable>), with either the unstable output (II Y) of the flip-flop through a reset delay stage (R2, C2, D2) or the stable output of the multivibrator (II Y) controls a further logic element (IV) through a set delay stage (R2, C2, D2), at whose output (IV Y) the switching function or the switching signal changes when the set frequency is exceeded or not reached.

7. Electronic frequency switch according to claim 1 to 5, characterized in that the frequency-comparing circuit arrangement (Fig. 3) consists of a flank-triggered, non-retriggerable, monostable multivibrator, which consists of two logic gates (I and II), a diode ( D1) an RC element (R1, C1) and an RC coupling <not readable>

readable>), whose tilting period is set to the time interval between two trigger edges of an upper limit frequency and whose unstable output (II Y) to one from another logic element (III), <not readable>

ode (D5) and an RC element (<Illegible>) is switched, the time constant of which is set to the time difference between the time interval between two consecutive <Illegible>

edge of the upper limit frequency (<not readable>) and the time interval between two successive trigger edges of a lower <not readable>

quenz (<Illegible>) and the output (III Y) of which is switched to a second drop-out delay stage (IV, D2, R2, C2), the time constant of which is greater than the time resulting from the sum of the flip-flop duration of the flip-flop and the Time constants of the first drop-out delay stage (<Illegible>), so that At the output (IV Y) of the second drop-out delay stage (IV, D2, R2, C2) the switching function or the switching signal changes when the measuring frequency is higher than the lower and lower than the upper limit frequency (fg1 or fg2).

8. Electronic frequency switch according to claim 1 to 6 or 7, characterized in that to accelerate the switching delay at the second drop-out delay stage (IV, D2, R2, C2) to avoid undefined output states, a feedback by means of a capacitor (C4) is provided between the inputs (IV AB) of the second drop-out delay stage (IV, D2, R2, C2) and the collector of a switching transistor (T1) controlled by the output (IV Y) in npn design or at a comparable signal point.

9. Electronic frequency switch according to claim 1 to 8, characterized in that in order to increase the response delay of the circuit arrangement, the second drop-out delay stage (IV, D2, R2, C2) is activated by a driver transistor.

10. Electronic frequency switch according to claim 1 to 8 or 9, characterized in that an additional capacitance (C6) can be switched on or off to form a switching hysteresis through the output circuit of the relevant RC elements (R1, C1 / R4, C4).

11. Electronic frequency switch according to claim 1 to 6 or 7 to 10, characterized in that an induction transmitter is provided as a frequency transmitter for speed monitoring, the induction coil (L1) of which emits a speed-proportional signal by speed-dependent modulation of the magnetic flux of a permanent magnet (5) flowing through it .