DE2732023C3 - Electronic reactive power controller - Google Patents

Electronic reactive power controller

Info

Publication number
DE2732023C3
DE2732023C3 DE19772732023 DE2732023A DE2732023C3 DE 2732023 C3 DE2732023 C3 DE 2732023C3 DE 19772732023 DE19772732023 DE 19772732023 DE 2732023 A DE2732023 A DE 2732023A DE 2732023 C3 DE2732023 C3 DE 2732023C3
Authority
DE
Germany
Prior art keywords
binary
reactive power
decoder
outputs
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19772732023
Other languages
German (de)
Other versions
DE2732023A1 (en
DE2732023B2 (en
Inventor
Georg Ing.(Grad.) 4330 Muelheim Hofmann
Walter Dipl.-Ing. 5628 Heiligenhaus Kreutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Training Center GmbH and Co KG
Original Assignee
Hartmann and Braun AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hartmann and Braun AG filed Critical Hartmann and Braun AG
Priority to DE19772732023 priority Critical patent/DE2732023C3/en
Publication of DE2732023A1 publication Critical patent/DE2732023A1/en
Publication of DE2732023B2 publication Critical patent/DE2732023B2/en
Application granted granted Critical
Publication of DE2732023C3 publication Critical patent/DE2732023C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1828—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepwise control, the possibility of switching in or out the entire compensating arrangement not being considered as stepwise control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30—Reactive power compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Description

Die Erfindung bezieht sich auf einen elektronischen Blindleistungsregler gemäß dem Überbegriff der Ansprüche 1 und 2.The invention relates to an electronic reactive power controller according to the preamble of the claims 1 and 2.

Einen derartigen Blindleistungsregler beschreibt die DE-AS 24 28 293. Dort wird ein Vorwärts/Rückwärts-Zähler zum Einsatz gebracht. Dieser Zähler verfügt über Binärausgänge, die mit einem Binär/Dezimal-Dekodierer verbunden sind. Am Ausgang dieses Dekodierers steht der Zählerstand im Dezimai-Kode zur Verfügung. Dem Binär/Dezimal-Dekodierer ist ein zweiter, aus einer Vielzahl von Dioden aufgebauter Dekodierer nachgeschaltet, dessen Ausgangssignale zur Ansteuerung der Kompensationskondensatoren dienen.DE-AS 24 28 293 describes such a reactive power regulator. There is an up / down counter brought into use. This counter has binary outputs that use a binary / decimal decoder are connected. The counter reading in the decimal code is available at the output of this decoder Disposal. The binary / decimal decoder is a second one made up of a large number of diodes Downstream decoder, the output signals of which are used to control the compensation capacitors.

Bei dem bekannten Blindleistungsregler werden insgesamt zwei Dekodierer benötigt, von denen der eine etwa 120 Gleichrichterdioden enthält und daher relativ hohe Fertigungskosten bedingt. Ferner ist aufgrund der Vielzahl der Bauelemente mit einer erhöhten Ausfallquote des Reglers zu rechnen.In the case of the known reactive power regulator, a total of two decoders are required, one of which contains about 120 rectifier diodes and therefore relative high manufacturing costs. Furthermore, due to the large number of components, there is an increased failure rate of the controller.

Der vorliegenden Erfindung liegt daher die AufgabeThe present invention is therefore the object

zugrunde, einen Blindleistungsregler der eingangs genannten Art mit einem Dekodierer zu schaffen, der sich durch einen wesentlich geringeren Aufwand an elektronischen Bauelementen auszeichnetbased on creating a reactive power regulator of the type mentioned with a decoder that is characterized by a significantly lower cost of electronic components

Diese Aufgabe wird durch die kennzeichnenden Merkmale der Ansprüche 1 und 2 gelöstThis object is achieved by the characterizing features of claims 1 and 2

Zwei Ausführungsbeispiele einer Dekodierschaltung sind im folgenden anhand von F i g. 1 bis 3 der ίο Zeichnung näher erläutert Es zeigtTwo exemplary embodiments of a decoding circuit are shown below with reference to FIG. 1 to 3 of the ίο Drawing explained in more detail It shows

F i g. 1 ein Schaltbild eines Dekodierers,F i g. 1 is a circuit diagram of a decoder,

F i g. 2 das Schaltbild einer modifizierten Ausführungsform undF i g. 2 shows the circuit diagram of a modified embodiment and

F i g. 3 eine Wahrheitstabelle.F i g. 3 a truth table.

In Fig. 1 sind mit E] ... Ea die Binäreingänge des Dekodierers bezeichnet Die Ausgänge sind mit den Bezugszeichen A1 ... A15 versehen. Der Dekodierer ist aus Gleichrichterdioden Di ... D2S und UND-Gattern &i ... &1I aufgebaut.In FIG. 1, the binary inputs of the decoder are denoted by E] ... Ea . The outputs are provided with the reference characters A 1 ... A 15 . The decoder is made up of rectifier diodes Di ... D 2 S and AND gates & i ... & 1I.

Der in F i g. 1 dargestellten Schaltungsanordnung liegt die Wahrheitstabelle in F i g. 3 zugrunde. Bei der Berechnung der Ausgänge Ax ... A15 des Dekodierers aus der Wahrheitstabelle entstehen Gleichungen, die jeweils eine Verknüpfung der Binäreingänge E] ... Ea durch UND-Funktionen und ODER-Funktionen zum Inhalt haben. Die Umsetzung der Berechnungsergebnisse in die Schaltungsanordnung nach F i g. 1 erfolgt nun in der Form, daß ODER-Funktionen durch Verbinden der jeweiligen Ausgänge Ai... An des Dekodierers mit den Binäreingängen E\ ... Ea entsprechender binärer Wertigkeit über die Gleichrichterdioden D% ... Ehe realisiert werden. Es entstehen auf diese Weise Ausgänge A], A2, Aa sowie Teilfunktionen der Ausgänge A3, As, At, Aj, Ag, Aio, A]], A^. Alle verbleibenden Verknüpfungen sind Konjunktionen und werden in entsprechender Weise durch die UND-Gatter &i... &i 1 hergestellt. Einige der Gatterausgänge sind durch Gleichrichterdioden gegen Rückströme gleichberechtigter binärer Signale geschützt.The in F i g. 1, the truth table is in FIG. 3 is based. When calculating the outputs A x ... A 15 of the decoder from the truth table, equations are created which each contain a link between the binary inputs E] ... Ea using AND functions and OR functions. The implementation of the calculation results in the circuit arrangement according to FIG. 1 now takes place in such a way that OR functions are implemented by connecting the respective outputs Ai ... A n of the decoder to the binary inputs E \ ... Ea of the corresponding binary value via the rectifier diodes D% ... Ehe . This creates outputs A], A 2 , Aa and sub-functions of outputs A3, As, At, Aj, Ag, Aio, A]], A ^. All remaining operations are conjunctions and are produced in a corresponding manner by the AND gates & i ... & i 1. Some of the gate outputs are protected against reverse currents of equal binary signals by rectifier diodes.

Der Dekodierer nach Fig. 1 wandelt den Binärkode an den Binäreingängen E]... Ea direkt in einen Kode um, der der gewünschten Schaltfolge für Blindleistungsregler (z. B. 1 :1 :1 usw.) entspricht.The decoder according to FIG. 1 converts the binary code at the binary inputs E] ... Ea directly into a code which corresponds to the desired switching sequence for reactive power regulator (e.g. 1: 1: 1 etc.).

Fig.2 zeigt einen Alternativvorschlag eines Deko-•15 dierers, dessen Grundlage ebenfalls die Wahrheitstabelle nach Fig. 3 darstellt. Die Schaltungsanordnung enthält mehrere UND-Gatter &,2 ... &22 und ODER-Gatter 1... 12. Der Dekodierer ist bei einem minimalen Aufwand an Bauelementen ausschließlich mit integrierst' ten UND-Gattern &,2... &22 und ODER-Gattern 1 ... 12 aufgebaut. Der oben beschriebene Dekodierer kann sich gegenüber dem in F i g. 1 gezeigten infolge der günstigen Preisentwicklung bei integrierten Gatterfunktionen durch niedrige Produktionskosten auszeich-" nen.FIG. 2 shows an alternative proposal for a decoder, the basis of which is also represented by the truth table according to FIG. The circuit arrangement contains several AND gates &, 2 ... & 22 and OR gates 1 ... 12. The decoder is exclusively with integrated AND gates &, 2 ... & 22 with a minimal amount of components and OR gates 1 ... 12 built. The decoder described above can differ from that in FIG. 1 are characterized by low production costs due to the favorable price development for integrated gate functions.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims (2)

Patentansprüche:Patent claims: 1. Elektronischer Blindleistungsregler mit einem Vorwärts/Rückwärts-Zähler mit Binärausgängen und einem nachgeschalteten Dekodierer zur Ansteuerung von Kompensationskondensatoren, d a durch gekennzeichnet, daß eine direkte Umwandlung vom Binär-Kode in einen für die Blindleistungsregelung geeigneten Kode vorgenommen wird, indem bei der schaltungstechnischen Umsetzung der aus der Wahrheitstabelle des Kodewandlers entstehenden Gleichungen jede Disjunktion durch Verbinden der Ausgänge (A] ...An) mit den Binäreingängen (Ei ... Ea) entsprechender binärer Wertigkeit durch Gleichrichterdioden (D\... Eha) und jede Konjunktion, durch UND-Gatter (&>... &11) realisiert ist.1. Electronic reactive power controller with an up / down counter with binary outputs and a downstream decoder for controlling compensation capacitors, characterized in that a direct conversion of the binary code into a code suitable for reactive power control is carried out by the implementation of the circuitry Equations resulting from the truth table of the code converter each disjunction by connecting the outputs (A] ... A n ) with the binary inputs (Ei ... Ea) of the corresponding binary valence through rectifier diodes (D \ ... Eha) and each conjunction, through AND gate (&> ... & 11) is implemented. 2. Elektronischer Blindleistungsregler mit einem Vorwärts/Rückwärts-Zähler mit Binärausgängen und einem nachgeschalteten Dekodierer zur Ansteuerung von Kompensationskondensatoren, dadurch gekennzeichnet, daß eine direkte Umwandlung vom Binär-Kode in einen für die Blindleistungsregelung geeigneten Kode vorgenommen wird, indem bei der schaltungstechnischen Umsetzung der aus der Wahrheitstabelle des Dekodierers entstehenden Gleichungen jede Disjunktion durch Verbinden der Ausgänge (Ai ... An) mit den Binäreingängen (Ei ... Ea) entsprechender binärer Wertigkeit durch ODER-Gatter (1... 12) und jede Konjunktion durch UND-Gatter (&12... &22) realisiert ist.2. Electronic reactive power controller with an up / down counter with binary outputs and a downstream decoder for controlling compensation capacitors, characterized in that a direct conversion of the binary code into a code suitable for reactive power control is carried out by the implementation of the circuitry the equations resulting from the truth table of the decoder each disjunction by connecting the outputs (Ai ... A n ) with the binary inputs (Ei ... Ea) of the corresponding binary valence using OR gates (1 ... 12) and each conjunction using AND- Gate (& 12 ... & 22) is implemented.
DE19772732023 1977-07-15 1977-07-15 Electronic reactive power controller Expired DE2732023C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772732023 DE2732023C3 (en) 1977-07-15 1977-07-15 Electronic reactive power controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772732023 DE2732023C3 (en) 1977-07-15 1977-07-15 Electronic reactive power controller

Publications (3)

Publication Number Publication Date
DE2732023A1 DE2732023A1 (en) 1979-01-18
DE2732023B2 DE2732023B2 (en) 1979-09-13
DE2732023C3 true DE2732023C3 (en) 1980-05-22

Family

ID=6014010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772732023 Expired DE2732023C3 (en) 1977-07-15 1977-07-15 Electronic reactive power controller

Country Status (1)

Country Link
DE (1) DE2732023C3 (en)

Also Published As

Publication number Publication date
DE2732023A1 (en) 1979-01-18
DE2732023B2 (en) 1979-09-13

Similar Documents

Publication Publication Date Title
DE3529338C1 (en) Digital to analog converter
DE2654970B2 (en) Keyboard coding circuit
DE1172725B (en) Device for converting a train of binary coded pulses with n digits into a signal of a certain amplitude
CH644233A5 (en) Circuit for converting digital signals, especially pcm signals in these related analog signals, with an r-2r chain ​​network.
DE2732023C3 (en) Electronic reactive power controller
EP0139207B1 (en) Circuit for csd coding of a complement of two biniary numbers
DE2248166A1 (en) CONTROLLED TRANSFORMER
DE1269165B (en) Circuit arrangement for digital-to-analog conversion
DE69814580T2 (en) INVERTER, INTEGRATED CIRCUIT AND TELECOMMUNICATION DEVICE
DE3000291C2 (en) Circuit arrangement for converting a change in resistance into a change in frequency
EP0267391B1 (en) Switching amplifier
EP0142182B1 (en) Circuit arrangement for the conversion of a digital input signal to an analogous output signal
EP0265637B1 (en) Pulse shaper
DE2716038C3 (en) Phase shift circuit
DE1930547A1 (en) Decoder for a pulse code modulation (PMC) system
DE2842349C2 (en) Digital-to-analog converter
DE1934223A1 (en) Circuit arrangement for generating a stabilized DC voltage
DE1412097C (en) Electronic stepping mechanism in the form of a ring circuit
DE2616684C2 (en) Circuit arrangement for telecommunications systems, in particular telephone switching systems with devices that exchange digital characters via a bus line
DE2419356C2 (en) Circuit arrangement for de-attenuation of coupling elements with linear current-voltage characteristics in a telephone exchange
CH646823A5 (en) Method of converting a digital value into an analog value, and digital-analog converter to implement the method
DE2856566C2 (en) Time chain pulse modulator
DE1412099C (en) Electronic stepping mechanism in the form of a ring circuit
EP0429133A2 (en) Circuit for compensating pulse-width variations
DE2855852A1 (en) MAIL SCALE

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee