DE2719323A1 - TDM data transmission receiver - avoids effect of temp. drift on length of bits in start combination - Google Patents
TDM data transmission receiver - avoids effect of temp. drift on length of bits in start combinationInfo
- Publication number
- DE2719323A1 DE2719323A1 DE19772719323 DE2719323A DE2719323A1 DE 2719323 A1 DE2719323 A1 DE 2719323A1 DE 19772719323 DE19772719323 DE 19772719323 DE 2719323 A DE2719323 A DE 2719323A DE 2719323 A1 DE2719323 A1 DE 2719323A1
- Authority
- DE
- Germany
- Prior art keywords
- start combination
- phase
- counter
- combination
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Abstract
Description
Verfahren zum Synchronisieren eines seriellen ImpulstelegrammsProcedure for synchronizing a serial pulse telegram
nach erfolgter Datenübertragung Bei einem zeitmultiplexen Datenübertragungssystem erfolgt der Informationsaustausch zwischen Je einer eine Sende- und Empfangseinrichtung enthaltenden Datenstation durch tbertrßgung von z. B. after data transmission has taken place in a time-division multiplexed data transmission system the exchange of information takes place between one transmitting and one receiving device containing data station by transferring z. B.
digitalen Impulstelegrammen (AEG-Druckschrift E 553.6.8/o572: Induktives Übertragungssystem LOGITRANS-Systembeschreibung-). digital pulse telegrams (AEG publication E 553.6.8 / o572: Inductive Transmission system LOGITRANS system description-).
Jedes Impulstelegramm besteht aus einem Startwort, einem Informationswort und einem Codierwort, die binärcodiert sind. 1 Startwort enthält eine Startkombination, die Adresse der Emp-, fangseinrichtung, die durch Anfügen weiterer Bits gesichert ist. Each pulse telegram consists of a start word, an information word and a coding word which are binary-coded. 1 start word contains a start combination, the address of the receiving device, which is secured by adding further bits is.
Das Informationswort enthält die Nutzinformation, während das Codierwort der Telegrammsicherung dient. Die Startkombination besteht zur besseren Unterscheidung von den übrigen Informationen, von denen jedes Bit die Länge t hat,. , aus einer L- und O-Phase von z. B. jeweils der Länge 11/2 t. Durch Temperaturga des Übertragungskanals können jedoch die Längen der Bits ve falsch werden, wobei sowohl die O-L Flanke als auch die IO Flanke eines jeden Bits um # t verschoben werden können. Für die einwandfreie Erkennung der Startkombination nach der Datenübertragung muß die L-Phase der Startkombination T t 1t - # t # t + # t sein; für die angenommene Startkombination ergibt sich daraus, daß die Verschiebung der Flanken eines Bits dt t # t/4 rt4 sein darf. The information word contains the useful information, while the coding word serves to secure telegrams. The start combination is there for better differentiation from the rest of the information, each bit of which is of length t. , from a L and O phases of e.g. B. each of the length 11/2 t. By Temperaturga of the transmission channel however, the lengths of the bits can ve be wrong, with both the O-L edge as well as the IO edge of each bit can be shifted by # t can. For the perfect recognition of the start combination after the data transfer must be the L phase of the start combination T t 1t - # t # t + # t; for the accepted The start combination results from the shifting of the edges of a bit dt t # t / 4 rt4 may be.
Bei einer Übertragungsart des Patenübertragungssystems werden in der Sendestation dre auf Leitungen parallel anliegenden Binärinformationen mit Hilfe eines Parallel-Serien-Umsetzers in ein serielles Impulstelegramm umgewandelt und zur Sendung aufbereitet. Nach der Datenübertragung werden in der Empfangseinrichtung die seriellen Informationen in einem Serien-Parallel-Umsetzer (SPU) in parallel anstehende Daten-und Befehle umgesetzt. Der SPU enthält zur Steuerung des Empfangsablaufes des Telegramms eine Steuereinrichtung, die Abtastimpulse erzeugt, mit denen u. a. ein im SPU befindliches Schieberegister gesteuert wird. Die Steuereinrichtung wird durch den Empfang der Startkombination des empfangenen Telegramms in Gang gesetzt. Dazu enthält sie einen Generator, mit dessen Takten das eintreffende Impulstelegramm synchronisiert wird. Nach Ablauf einer Zeit # , die vom Zeitpunkt der Synchronisation bis zur Mitte des auf die Startkombination folgenden Bits zählt, erzeugt die Steuereinrichtung den ersten Abtastimpuls, alle weiteren Abtastimpulse folgen im Abstand t.With one type of transmission of the data transmission system, the Transmitter station dre on lines parallel binary information with the help a parallel-serial converter converted into a serial pulse telegram and prepared for shipment. After the data transmission, in the receiving device the serial information in a serial-to-parallel converter (SPU) in parallel pending data and commands implemented. The SPU contains the control of the reception process of the telegram a control device that generates scanning pulses with which, inter alia. a shift register located in the SPU is controlled. The control device will set in motion by the receipt of the start combination of the received telegram. For this purpose, it contains a generator, which clocks the incoming pulse telegram is synchronized. After a time has elapsed from the time of synchronization counts up to the middle of the bit following the start combination, the control device generates the first sampling pulse, all further sampling pulses follow at an interval t.
Die Synchronisation erfolgte bisher auf die O-L Flanke der L-Phase der Startkorabination. Wenn nun, wie vorher beschrieben, durch die Temperaturgang des Übertragungskanals die Flanken der Bits um #t verschoben werden, liegen die Abtastimpuls nicht nichr in der Mitte eines Jeden Bits, sie verschieben sich zu den Flanken. Im Extremfällen können zwei Abtastimpulse oder kein Abtastimpulse auf ein Bit fallen, wodurch die Steuerung der Schieberegister im SPU fehlerhaft arbeitet.Up to now, the synchronization was carried out on the O-L edge of the L phase the start coordination. If now, as previously described, through the temperature curve of the transmission channel the edges of the bits are shifted by #t, the Sampling pulse not in the middle of each bit, they shift to the flanks. In extreme cases, two sampling pulses or no sampling pulses can occur a bit fall, causing the control of the shift register in the SPU to work incorrectly.
Aufgabe der Erfindung ist es deshalb, ein Verfahren zum Synchro nisieren eines eine Startkombination enthaltenden seriellen Impulstelegramms nach erfolgter Datenübertragung anzugeben, bei dem der Temperaturgang des Übertragungskanals keinen Einfluß auf die Abtastung des empfangenen Impulstelegramms hat. Gemäß der Erfindung wira die Aufgabe dadurch gelöst, daß die Synchronisation des empfangenen Impulstelegramms in der Mitte der L-Phase der Startkombination erfolgt.The object of the invention is therefore to nize a method for Synchro of a serial pulse telegram containing a start combination after a Specify data transmission in which the temperature response of the transmission channel is not Has an influence on the scanning of the received pulse telegram. According to the invention wira solved the problem that the synchronization of the received pulse telegram takes place in the middle of the L phase of the start combination.
Die Durchführung des erfindungsgemäßen Verfahrens geschieht mit einer Anordnung derart, daß vom Beginn der Startkombination Impulse eines Generatars über einen Frequenzteiler mit der halben Impulsfolgefrequenz 1/2 f0 und bei richtig erkannter L-Phase der Startkombination bis zum Ende des Impulstelegramms Impulse des Generators mit der Impulsfolgefrequenz f0 einem Zähler zugeführt werden, dessen Zählerstand in einer logischen Schaltung mit einem von der Mitte der L-Phase der Startkombination bis zur Mitte des auf die Startkombination folgenden Bits entsprechenden gespeicherten Zählerstand verglichen wird.The method according to the invention is carried out with a Arrangement such that from the beginning of the start combination pulses from a generator a frequency divider with half the pulse repetition frequency 1/2 f0 and with correctly recognized L phase of the start combination until the end of the pulse telegram pulses from the generator with the pulse repetition frequency f0 are fed to a counter whose count in a logic circuit with one of the middle of the L phase of the start combination up to the middle of the bit corresponding to the bit following the start combination Counter reading is compared.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispieles der Anordnung zur Durchführung des Verfahrens beschri eben. Die Figur zeigt ein Blockschaltbild des Ausführungsbei spieles der Anordnung zur Durchführung des Verfahrens.The invention is illustrated below using an exemplary embodiment the arrangement for carrying out the method is just described. The figure shows a Block diagram of the Ausführungsbei game of the arrangement for performing the method.
In der Figur C-t mit 1 ein Generator bezeichnet, der Impulse mit einer Impulsfolgefrequenz fo erzeugt. Die Impulsfolgefrequenz fo ist mindestens 4n, wobei t die Länge eines Bits des t Informationsschrittes und n eine beliebige ganze Zahl # 1 ist.In the figure C-t with 1 denotes a generator, the pulses with a Pulse repetition frequency fo generated. The pulse repetition frequency fo is at least 4n, where t is the length of one bit of the t information step and n is any integer # 1 is.
Der Ausgang des Generators 1 führt zu einem Eingang eines NAND-Gliedes 32 und über einen Frequenzteiler 2, der die Frequenz fo im Verhältnis 2:1 teilt, zu einem Eingang eines NAND-Gliedes 31. Die Ausgänge der NAND-Glieder 31 und 32 sind über ein NAND-Giied 33 mit der Eingang eines Zählers 4 verbunden. Der Ausgang des Zählers 4 führt auf je einen Eingang E einer logischen Schaltung 5 zum Erkennen eines Startschritt fehlers oder Telegrammendes, einer logischen Schaltung 6 zur Erkennung eines richtigen Startschrittes und zu dem Eingang einer logischen Schaltung 7. In den logischen Schaltungen 5 und 6 ist der Zählerstand des Zählers s gcspeichert, den dieser erreicht, wenn die L-Phase der Startkombination die Länge T hat. Der Ausgang der logischen Schaltung 7 ist mit einer Klemme b verbunden. Eine Klemme a, der Impulse des Serientelegramms zugeführt werden, ist mit einem weiteren Eingang des NAND-Gliedes 31 und mit je einem Eingang S der logischen Schaltungen 5 und 6 verbunden. Der negierte Ausgang A der logischen Schaltung 5 führt zu je einem negierenden Rücksetzeingang R des Zählers 4 und eines Speichers 8 und zu einem negierenden Eingang des Frequenzteilers 2. Der negierte Ausgang A der logischen Schaltung 6 führt zu einem negiereden Setzeingang des Speichers 8. Ein Ausgang Q des Speichers 8 ist mit einem weiteren Eingang des NAND-Gliedes 31 und mit einem negierenden Eingang des NAND-Gliedes 32 verbunden.The output of the generator 1 leads to an input of a NAND gate 32 and a frequency divider 2, which divides the frequency fo in a ratio of 2: 1, to an input of a NAND gate 31. The outputs of the NAND gates 31 and 32 are connected to the input of a counter 4 via a NAND gate 33. The exit of the counter 4 leads to an input E of a logic circuit 5 for detection a start step error or end of telegram, a logic circuit 6 for Recognition of a correct start step and to the input of a logic circuit 7. The count of the counter s is stored in the logic circuits 5 and 6, which this reaches when the L phase of the start combination has the length T. Of the The output of the logic circuit 7 is connected to a terminal b. A clamp a, to which the pulses of the serial telegram are fed, has an additional input of the NAND gate 31 and each with an input S of the logic circuits 5 and 6 tied together. The negated output A of the logic circuit 5 leads to a negating one Reset input R of the counter 4 and a memory 8 and to a negating input of the frequency divider 2. The negated Output A of the logic circuit 6 leads to a negative set input of the memory 8. An output Q of the memory 8 is connected to a further input of the NAND gate 31 and to a negating input of the NAND gate 32 connected.
Die Wickungsweise der Anordnung ist folgende: Das Telegrammend des vorhergehenden Telegramms hat die logische Schaltung 5 zum Ansprechen gebracht und deren Ausgangssignal (O-Signal) beaufschlagt den Rücksetzeingang R des Speichers 4, setzt Zähler 4 in seine Grundstellung und Frequenzteiler 2 zurück. Der Ausgang Q des Speichers 8 führt damit ein L-Signal, welches den NAND-Gliedern 31 und 32 zugeführt wird. An einem Eingang des NAND-Gliedes 31 liegen außerdem noch die Impulse des Generators 1 mit der Impulsfolgefrequenz 1/2 fo und an einc Eingang des NAND-Gliedes 32 dic Impulse des Generators 1 mit der Impulsfolgefrequenz fo. Der Ausgang des NAND-Gliedes 32 liefert ein L-Signal, ebenso der des NAND-Gliedes 31, da dessen Eingang, der mit der Klemme a verbunden ist, durch das Telegrammende des vorhergehenden Telegramms noch 0-Sigual führt.The winding method of the arrangement is as follows: The telegram end of the the previous telegram has brought the logic circuit 5 to respond and their output signal (O signal) is applied to the reset input R of the memory 4, resets counter 4 to its basic position and frequency divider 2 back. The exit Q of the memory 8 thus carries an L signal which the NAND gates 31 and 32 is fed. The pulses are also present at an input of the NAND element 31 of the generator 1 with the pulse repetition frequency 1/2 fo and to einc input of the NAND gate 32 dic pulses of the generator 1 with the pulse repetition frequency fo. The outcome of the NAND gate 32 supplies an L signal, as does that of the NAND gate 31, since its Input that is connected to terminal a through the end of the telegram of the previous one Telegram still has 0-sigual.
Die logische Verknüpfung der NAND-Glieder 31, 32 und 33 ergibt am Ausgang des NAND-Gliedes 33 somit ein 0-Signal, wodurch der Zähler 4 in seiner Grundstellung bleibt.The logical combination of the NAND gates 31, 32 and 33 results in am The output of the NAND gate 33 thus has a 0 signal, whereby the counter 4 is in its basic position remain.
Bei Eintreffen der O-L-Flanke der L-Phase der Startkombination eines Serientelegramms an der Klemme a bewirkt diese, daß die Und-Bedingung des NAND-Gliedes 31 erfüllt ist und der Zähler 4 über die NAND-Glieder 33 und 31 Impulse des Generators 1 mit der halben Impulsfolgefrequenzen 1/2 fo zählt. Der Zählerstand des Zählers 4 wird zu den logischen Schaltungen 5 und 6 übertragen. In diesen ist der Zählerstand gespeichert den der Zähler 4 erreicht, wenn die L-Phase der Startkombination die richtige Länge hat. Im Ausführungsbeispiel ist der gespeicherte Zählerband # = 6/@ t - 6.n. Am Ende der L-Phae der Startkombination (s-O-Flank.) an der Klemme a erfolgt ein Vergleich zwischen den gespeicherten Zählerstand und dem durch Zählen en Impulse mit der Impulsfolgefrequenz 1/2 fo tatsächlichen Zahlerstand des Zählers 4. Über- oder unterschreitet die Startschritt L-Phase die geforderte Länge, gibt die logische Schaltung 5 ein O-Signal aus, welcher den Zähler 4 in die Grundstellung, Frequenzteiler 2 und Speicher 8 zürucksetzt.When the O-L edge of the L phase of the start combination arrives The serial telegram at terminal a causes the AND condition of the NAND element 31 is fulfilled and the counter 4 via the NAND gates 33 and 31 pulses from the generator 1 counts with half the pulse repetition rates 1/2 fo. The count of the counter 4 is transmitted to logic circuits 5 and 6. In these the counter reading is saved that the counter 4 reaches when the L phase of the Start combination is the right length. In the exemplary embodiment, the is saved Counter band # = 6 / @ t - 6.n. At the end of the L-Phae of the starting combination (s-O-Flank.) A comparison is made between the stored counter reading and at terminal a the actual counter reading by counting pulses with the pulse repetition frequency 1/2 fo of the counter 4. The L phase start step exceeds or falls below the required level Length, the logic circuit 5 outputs a 0 signal, which the counter 4 in the Basic position, frequency divider 2 and memory 8 reset.
Wird die Startschritt L-Phase weder über- noch unterschritten, gibt die logische Schaltung 6 ein Signal aus, das den Speicher 8 setzt. Der Ausgang Q des Speichers 8 führt damit ein O-Signal, wodurch am Ausgang des NAND-Gliedes 31 ständig L-Signal anliegt und damit der Zähler 4 nicht mehr die Impulse des Generators 1 mit der halben Impulsfolgefrequenz 1/2 f0 zähit, sondern über die NAND-Glieder 32 und 33 dem Zähler 4 Impulse des Generators 1 mit der impulsfolgefrequenz fo zugeführt werden. Bei Erreichen des Zählerstandes # =23/4t = 11.n gibt die logische Schaltung 7 an der Klemme b den ersten Abtastimpuls aus und jeden weiteren im Abstand t = 4n.If the start step L phase is neither exceeded nor undershot, there are the logic circuit 6 outputs a signal which sets the memory 8. The output Q of the memory 8 thus carries an 0 signal, which at the output of the NAND gate 31 The L signal is constantly present and thus the counter 4 no longer receives the pulses from the generator 1 counts with half the pulse repetition frequency 1/2 f0, but via the NAND gates 32 and 33 the counter 4 pulses from the generator 1 with the pulse repetition frequency fo will. When the count # = 23 / 4t = 11.n is reached, the logic circuit is active 7 the first sampling pulse at terminal b and each further at a distance t = 4n.
Der Zähler 4 zahlt also vom Beginn der L-Phase der Startkombination bis zu deren Ende die Impulse des Generators 1 mit einer Impulsfolgefrequenz 1/2 fo, danach bis Telegrammende mit fo.The counter 4 therefore pays from the beginning of the L phase of the start combination until the end of the pulses of the generator 1 with a pulse repetition frequency 1/2 fo, then until the end of the telegram with fo.
Das Zählen mit 1/2 fo wirkt jedoch so, als würde der Zählvorgang von der Mitte der L-Phase der Startkombination beginnen, d, h. die Synchronisation des empfangenen Impulstelegramms ist in der Mitte der L-Phase der Startkombination erfolgt.However, counting with 1/2 fo acts as if the counting process were from begin in the middle of the L phase of the start combination, d, h. the synchronization of the received pulse telegram is in the middle of the L phase of the start combination he follows.
Der Abstand # von der Mitte der L-Phase der Startkombination bis zur Mitte des auf dic Startkombination folgenden Bits bleibt bei jeder Zeichenverfälschung durch Temperaturdrift derselbe.The distance # from the center of the L phase of the start combination to the The middle of the bit following the start combination remains with every character corruption the same due to temperature drift.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772719323 DE2719323A1 (en) | 1977-04-27 | 1977-04-27 | TDM data transmission receiver - avoids effect of temp. drift on length of bits in start combination |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772719323 DE2719323A1 (en) | 1977-04-27 | 1977-04-27 | TDM data transmission receiver - avoids effect of temp. drift on length of bits in start combination |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2719323A1 true DE2719323A1 (en) | 1978-11-02 |
Family
ID=6007692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772719323 Withdrawn DE2719323A1 (en) | 1977-04-27 | 1977-04-27 | TDM data transmission receiver - avoids effect of temp. drift on length of bits in start combination |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2719323A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3005445A1 (en) * | 1980-02-14 | 1981-10-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Receiver device for telegraphic data - has microprocessor and ring counter for automatic timing of bit sampling pulses |
| EP0178622A2 (en) * | 1984-10-15 | 1986-04-23 | Nec Corporation | Timing recovery circuit for Manchester coded data |
-
1977
- 1977-04-27 DE DE19772719323 patent/DE2719323A1/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3005445A1 (en) * | 1980-02-14 | 1981-10-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Receiver device for telegraphic data - has microprocessor and ring counter for automatic timing of bit sampling pulses |
| EP0178622A2 (en) * | 1984-10-15 | 1986-04-23 | Nec Corporation | Timing recovery circuit for Manchester coded data |
| EP0178622A3 (en) * | 1984-10-15 | 1986-10-08 | Nec Corporation | Timing recovery circuit for manchester coded data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2613428A1 (en) | AUTOMATIC SETTING OF THE DATA TRANSMISSION FOLLOWING SPEED IN DATA RECEIVERS | |
| DE2245677A1 (en) | MULTI-LEVEL PCM TRANSMISSION SYSTEM | |
| DE2323959C3 (en) | Arrangement for remote reading of several meters | |
| DE2537937A1 (en) | CIRCUIT FOR RECOVERY OR SEPARATION OF A SEQUENCE OF USEFUL PULSES FROM A USEFUL PULSE AND INPUT SIGNAL CONTAINING INTERFERENCE PULSES | |
| DE1278298B (en) | Method and arrangement for controlling traffic lights | |
| EP0150540B1 (en) | Method for data communication as well as a station for carrying out the method | |
| DE2015498B2 (en) | METHOD FOR SYNCHRONIZING DIGITAL SIGNALS AND AN ARRANGEMENT FOR CARRYING OUT THE METHOD | |
| EP0201634B1 (en) | Digital word generator for automatically generating periodic permanent signals from n bit words of all weights and their permutations | |
| DE2161203A1 (en) | Bundling and unbundling system for telegraph or data transmission channels | |
| DE1588397C3 (en) | Telecontrol receiver for the reception of time-division multiplex transmitted pulse code modulated words | |
| DE2719323A1 (en) | TDM data transmission receiver - avoids effect of temp. drift on length of bits in start combination | |
| DE1119567B (en) | Device for storing information | |
| DE2944777A1 (en) | CIRCUIT ARRANGEMENT OF AN ELASTIC STORAGE, ESPECIALLY A TIME MULTIPLEX DATA TRANSMISSION SYSTEM | |
| DE1948533B2 (en) | DEVICE FOR TRANSMISSION OF A SYNCHRONOUS, BINARY PULSE SEQUENCE | |
| DE2512302C2 (en) | CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF CHARACTER FRAME-RELATED DATA IN TIME MULTIPLEX SYSTEMS | |
| DE2827615B2 (en) | Method and circuit arrangement for synchronizing two or more spatially separated digital telecommunications equipment | |
| DE2155129A1 (en) | Multiplex arrangement with transmitting and receiving parts | |
| DE2250607B2 (en) | Code discriminator for transmission lines operating in synchronous mode | |
| DE1512535C3 (en) | System for the transmission of binary coded characters | |
| DE1437360B2 (en) | DEVICE FOR TRANSMISSION OF DIGITAL INFORMATION | |
| DE2652644C2 (en) | Device for receiving, processing, processing and sending telecontrol data | |
| DE2042525C2 (en) | Coded telegram communications circuit - uses combined encoder and decoder with HF crystal oscillator | |
| DE60307513T2 (en) | SYNCHRONIZATION OF SEMI SYNCHRONOUS PROCESSING ELEMENTS | |
| EP0833477A2 (en) | Method for the determination of a sampling phase | |
| EP0030628A2 (en) | Device for serial transmission of data words existing in parallel while using a parallel-series converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8127 | New person/name/address of the applicant |
Owner name: AEG-TELEFUNKEN NACHRICHTENTECHNIK GMBH, 7150 BACKN |
|
| 8139 | Disposal/non-payment of the annual fee |