DE2707818C3

DE2707818C3 - Signal switching matrix for an electrostatic recording device

Info

Publication number: DE2707818C3
Application number: DE19772707818
Authority: DE
Inventors: Kazunori Kimura; Takashi Ogawa
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-02-23
Filing date: 1977-02-23
Publication date: 1979-11-22
Also published as: DE2707818B2; DE2707818A1

Description

Die Erfindung bezieht sich auf eine Signalschaltmatrix für eine elektrostatische Aufzeichnungseinrichtung mit einer Vielzahl von ausgerichteten bzw. abgeglichenen Aufzeichnungselektroden und einer Folge von Steuerelektroden entlang den Aufzeichnungselektroden zum zyklischen Erregen der Steuerelektroden in aufeinanderfolgenden Zeitabschnitten, wobei jeweils zwei aufeinanderfolgende Steuerelektrode!! zu jedem Zeitabschnitt erregt sind und wobei eine von zwei aufeinanderfolgenden Steuerelektroden, die der anderen in der Folge unmittelbar nachfolgt, bei dem nächstenfolgenden Zeitabschnitt zusammen mit einer weiteren Steuerelektrode fortlaufend erregt ist, welche in der Folge der einen der zwei Steuerelektroden als Nächste folgt und daß eine Vielzahl von eisten Leitern in einer ersten (zeilenweisen) Anordnung, eine Vielzahl von zweiten Leitern in einer zweiten (spaltenweisen) Anordnung, die die ersten Leiter ohne ohmschen Kontakt zur Bildung von Kreuzungspunkten aufeinanderfolgend kreuzen und eine Vielzahl von Kreuzungspunktelementen vorgesehen sind, die jeweils einem Kreuzungspunkt zugeordnet und mit einer Steuerelektrode verbunden sind, wobei jedes der kreuzungspunktelemente einen der ersten Leiter mit einem der zweiten Leiter verbindet, der den ersten Leiter in einem Punkt kreuzt, welcher einem der Kreuzungspunktelemente benachbart ist, daß logische Schaltungsmittel zur Abgabe von Auswahlsignalen selektiv an die ersten und zweiten Leiter und zur Auswahl von zwei Kreuzungspunktelementen bei jedem der Zeitabschnitt vorgesehen sind, wobei die ausgewählten Kreuzungspunktelemente die zugehörigen Steuerelektroden erregen.The invention relates to a signal switching matrix for an electrostatic recording device having a plurality of aligned recording electrodes and a sequence of control electrodes along the recording electrodes for cyclically energizing the control electrodes in successive time periods, with two successive control electrodes !! to each Period of time are excited and with one of two consecutive control electrodes that of the other in the sequence immediately follows, in the next following time segment together with a further control electrode is continuously excited, which in the sequence of one of the two control electrodes as Next follows and that a plurality of first conductors in a first (row-by-row) arrangement, a plurality of second conductors in a second (column-wise) arrangement, which the first conductor without ohmic contact to form intersection points successively intersect and a plurality of intersection point elements are provided, each assigned to a crossing point and with a control electrode are connected, each of the crossing point elements connects one of the first conductors to one of the second conductors which integrates the first conductor Point crosses which is adjacent to one of the crossing point elements that logic circuit means for Providing selection signals selectively to the first and second conductors and for selecting two crossing point elements are provided at each of the time segments, the selected crossing point elements energize the associated control electrodes.

Eine elektrostatische Aufzeichnungseinrichtung um· faßt eine Vielzahl von ausgerichteten bzw. abgeglichenen Aufzeichnungselektroden und eine leitende Einrichtung gegenüber den Elektroden zum Aufzeichnen eines elektrostatischen Bildes auf einem Aufzeichnungsträger in einem elektrostatischen Feld zwischen den Aufzeichnungselektroden und der leitenden Einrichtung. Gewöhnlich ist die leitende Einrichtung in eine Folge von Steuerelektroden unterteilt. Zum zyklischen Erregen der Steuerelektroden in aufeinanderfolgenden Zeitabschnitten ist eine Schaltmatrix erforderlieh, bei der zu jedem Zeitabschnitt zwei SteuerelektrodenAn electrostatic recording device comprises a multiplicity of aligned or balanced Recording electrodes and a conductive means opposite to the electrodes for recording of an electrostatic image on a recording medium in an electrostatic field between the Recording electrodes and the conductive means. Usually the governing body is in one Sequence divided by control electrodes. For cyclic excitation of the control electrodes in successive Periods of time a switching matrix is required with two control electrodes for each period of time

erregt werden. Ziel der Erfindung ist es, eine solche für elektrostatische Aufzeichnungsträger geeignete Schaltmatrix anzugeben.get excited. The aim of the invention is to provide such for to indicate suitable switching matrix for electrostatic recording media.

Eine Schaltmatrix besteht hauptsächlich aus einer Vielzahl von Matrixleitern, und zwar aus mehreren zeilenweise oder waagerecht angeordneten Leitern und mehreren spaltenweise oder senkrecht angeordneten Leitern, die die waagerechten Leiter ohne ohmschen Kontakt kreuzen, um Kreuzungspunkte zu bilden, sowie aus einer Vielzahl von Schaltelementen, die den Kreuzungspunkten benachbart bzw. zugeordnet sind und nachstehend als Kreuzungspunktelemente bezeichnet werden. Zum Gebrauch in einer elektrostatischen Aufzeichnungseinrichtung mit einer Folge von Steuerelektroden sind die Kreuzungspunktelemente den Steuerelektroden in einer Ein-zu-Eins-Beziehung zugeordnet Lediglich zwei der Kreuzungspun»telemente sollen zu jeden Zeitabschnitt ausgewählt werden, um die aufeinanderfolgenden Steuerelektroden zu erregen. Es ist daher mit einer herkömmlichen Schaltmatrix ßr allgemeine Zwecke unvermeidbar, daß außer zwei bestimmten Kreuzungspunktelementen weitere Kreuzungspunktelemente in unerwünschter Weise zu einem Zeitabschnitt ausgewählt werden, was nachstehend mehr im einzelnen anhand von Zeichnungen erläutert wird.A switching matrix mainly consists of a large number of matrix conductors, namely of several ladders arranged in rows or horizontally and several ladders arranged in columns or vertically Conductors that cross the horizontal conductors without ohmic contact to form crossing points, as well from a large number of switching elements that represent the crossing points are adjacent or assigned and hereinafter referred to as crossing point elements will. For use in an electrostatic recording device with a sequence of control electrodes, the crossing point elements are the control electrodes assigned in a one-to-one relationship. Only two of the intersection point elements should be closed each time period selected to be the consecutive To excite control electrodes. It is therefore general with a conventional switching matrix Purposes unavoidable that in addition to two specific crossing point elements, further crossing point elements be selected in an undesirable manner at a time period, which will be discussed in more detail below in is explained individually with reference to drawings.

jo Eine andere Schaltmatrix, die speziell für eine elektrostatische Auszeichnungseinrichtung vorgeschlagen wurde, vermeidet bereits die Anwahl von unerwünschten Kreuzungspunktelementen. Diese vorgeschlagene Schaltmatrix wird nachstehend ebenfalls anhand einerjo Another switching matrix specially designed for an electrostatic Labeling device was proposed, already avoids the selection of undesired Crossing point elements. This proposed switching matrix is also illustrated below with the aid of a

)5 beigefügten Zeichnung näher erläutert. Die Arbeitsweise dieser Schaltmatrix ist besonders dann kompliziert, wenn eine der zwei aufeinanderfolgenden Steuerelektroden, die der anderen unmittelbar folgt, bei dem nächstfolgenden Zeitabschnitt zusammen mit eiiier weiteren Steuerelektrode noch weiter erregt werden soll, die dieser einen Steuerelektrode als nächste der Folge nachkommt.) 5 attached drawing explained in more detail. The way of working this switching matrix is particularly complicated when one of the two consecutive control electrodes, which immediately follows the other, in the next following period together with one more Control electrode is to be further excited, this one control electrode as the next in the sequence follows.

Es ist daher Aufgabe der Erfindung, eine Schaltmatrix der eingangs genannten Art anzugeben, die eine Folge von Steuerelektroden ei.ier elektrostatischen Aufzeichnungseinrichtung zu aufeinanderfolgenden Zeitabschnitten erregt, wobei jeweils zwei aufeinanderfolgende iiteuerelektroden der Folge bei jedem Zeitabschnitt erregt werden und wobei eine von zwei aufeinanderfolgenden Sleuerelektroden, die der anderen in der Folge unmittelbar nachkommt, bei dem nächstfolgenden Zeitabschnitt zusammen mit einer weiteren Steuerelektrode noch weiter erregt wird, die dieser einen Steuerelektrode als nächste der Folge nachfolgt.It is therefore the object of the invention to specify a switching matrix of the type mentioned at the outset which has a sequence of control electrodes of an electrostatic recording device excited at successive periods of time, each with two successive periods Control electrodes of the sequence are energized at each time segment and one of two consecutive Sleuer electrodes, which immediately follow the others in the sequence, in the case of the next one Period of time together with another control electrode is still further excited, which this one Control electrode next in the sequence.

Dabei sollen mit der erfindungsgemäßen Schaltmatrix eine ungewollte Auswahl von Steucrelektroden sicher vermieden werden. Außerdem soll sie besonders einfach im Aufbau und in der Funktion sein. Hierzu soll auch die Möglichkeit bestehen, zwei Kreuzungspunkielemente der Schaltmatrix vorteilhafterweise nur mit drei ausgewählten Signalen bestimmen zu können.In this case, the switching matrix according to the invention is intended to result in an undesired selection of control electrodes can be safely avoided. In addition, it should be particularly simple in structure and function. To this end there is also the possibility of advantageously only using two crossing point elements of the switching matrix to determine three selected signals.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß alle paarweise angewählten Kreuzungspunktelemente derart angeordnet sind, daß sie einen der Leiter der einen ersten oder zweiten Leiteranordnung mit zwei entsprechenden Leitern der anderen Leiteranordnung verbinden.The object is achieved according to the invention in that all crossing point elements selected in pairs are arranged such that they are one of the conductors of a first or second conductor arrangement with connect two corresponding conductors of the other conductor arrangement.

Vorteilhafte Ausführungen und WeiterbildungenAdvantageous designs and further developments

nach der Erfindung ergeben sich aus den Merkmalen der Unteransprüche und/oder der nachfolgenden Beschreibung. according to the invention result from the features of the subclaims and / or the following description.

Die Erfindung wird anhand von Ausführungsbeispielen in Gegenüberstellung zum Stand der Technik näher *> beschrieben und erläutert, wobei insbesondere auf die Zeichnungen verwiesen wird. Hierin zeigtThe invention will be described with reference to embodiments in comparison to the prior art in more detail *> and explained, reference being made in particular to the drawings. Herein shows

Fig. I eine schematische Darstellung einer elektrostatischen Aufzeichnungseinrichtung unter Verwendung einer erfindungsgemäßen Schaltmatrix, inFig. I is a schematic representation of an electrostatic Recording device using a switching matrix according to the invention, in

F i g. 2 eine herkömmliche Schaltmatrix für allgemeine Zwecke,F i g. 2 a conventional switching matrix for general Purposes,

Fig.3 eine andere Schaltmatrix, die für eine Aufzeichnungseinrichtung nach F i g. I vorgeschlagen wurde, ι ι3 shows another switching matrix which is used for a recording device according to FIG. I was suggested ι ι

F i g. 4 eine Schaltmatrix nach einem ersten Ausführungsbeispiel nach der Erfindung in einer prinzipiel-F i g. 4 shows a switching matrix according to a first embodiment according to the invention in a principle

F i g. 5 ein Schaltungsdiagramm einer Schallmatrix nach F i g. 4.F i g. 5 is a circuit diagram of a sound matrix according to FIG. 4th

F i g. 6 ein Schaltungsdiagramm eines in F i g. 5 als Block dargestellten Verteilers,F i g. 6 is a circuit diagram of one of FIG. 5 distributor shown as a block,

F i g. 7 ein Zeitplan einzelner Signale, die in dem Verteiler nach F i g. 6 verwendet werden.F i g. 7 is a schedule of individual signals appearing in the distributor according to FIG. 6 can be used.

Fig. 8 eine Schaltmatrix nach einem zweiten Ausführungsbeispie! nach der Erfindung in einer prinzipiellen Darstellung,8 shows a switching matrix according to a second exemplary embodiment! according to the invention in a basic representation,

F i g. 9 eine weitere Schaltmatrix nach einem dritlen Ausführungsbeispiel nach der Erfindung in einer prinzipiellen Darstellung undF i g. 9 another switching matrix after a third Embodiment according to the invention in a basic representation and

Fig. 10 eine noch weitere Schaltmatrix nach einem vierten Ausführungsbeispiel nach der Erfindung ebenfalls in einer prinzipiellen Darstellung.FIG. 10 also shows yet another switching matrix according to a fourth exemplary embodiment according to the invention in a basic representation.

In F i g. I umfaßt eine elektrostatische Aufzeichnungseinrichtung, in der eine erfindungsgemäße Signalschaltmatrix benutzt wird, eine Vielzahl von abgeglichenen Aufzeichnungselektroden (z. B. 1680 Stück), welche in eine erste Gruppe aus ersten, dritten... i'sw. ungeradzahlig bezifferten Elektroden Si, Si... S_2n. ι, eine zweite Gruppe aus zweiten, vierten ... usw. geradzahlig bezifferten Elektroden und eine Vielzahl von Signaleingangsanschlüssen unterteilt ist, die ihrerseits in eine erste und zweite Gruppe 71 und T₂ aufgegliedert sind. Die Signaleingangsanschlüsse der ersten Gruppe T₁ sind jeweils an die entsprechenden Aufzeichnungselektroden der ungeraden Gruppen Si, 53... S_2n-1 und die Signaleingangsanschlüsse der zweiten Gruppe T₂ sind jeweils an die entsprechenden Aufzeichnungselektroden der geraden Gruppen 52, S₄ ... S_2n angeschlossen. Die aufzuzeichnenden Signale werden zyklisch an die Signaleingangsanschlüsse 71 und T₂ angelegt.In Fig. I comprises an electrostatic recording device in which a signal switching matrix according to the invention is used, a plurality of balanced recording electrodes (e.g. 1680 pieces) which are divided into a first group of first, third ... i'sw. Odd numbered electrodes Si, Si ... S _2n . ι, a second group of second, fourth ... etc. even numbered electrodes and a plurality of signal input connections is divided, which in turn are divided into a first and second group 71 and T ₂ . The signal input terminals of the first group T ₁ are respectively connected to the corresponding recording electrodes of the odd groups Si, 53 ... S _2n -1 and the signal input terminals of the second group T ₂ are respectively connected to the corresponding recording electrodes of the even groups 52, S ₄ ... S _2n connected. The signals to be recorded are applied cyclically to the signal input connections 71 and T ₂ .

Die Einrichtung umfaßt weiterhin eine Reihe von ersten, zweiten, dritten ... 2n-ten oder (2/i— l)-ten Steuerelektroden G. C₂, C₃... C_2n oder C_2n-I entlang Aufzeichnungselektroden Si — S_2n. Trotz des Index 2/7-1 für die letzte Steuerelektrode C_2n-1 kann die Anzahl der Steuerelektroden G-C_2n-I eine gerade Zahl, wie z. B. sechzehn, sein, wenn die Aufzeichnungselektroden in eine ungerade Anzahl von Gruppen unterteilt sind. Die Steuerelektroden Ci-C_2n-I werden zyklisch erregt, und zwar in aufeinanderfolgenden Zeitabschnitten, die nachfolgend noch näher beschrieben werden, um in Verbindung mit den Aufzeichnungselektroden Si-S_2n eine elektrostatische Aufzeichnung auf einem nicht dargestellten Aufzeichnungsträger zu bilden, der sich in einem elektrostatischen Feld befindet, welches von den Aufzeichnungselektroden Si-S_2n und den Steuerelektroden Ci — C>„-i im Einklang mit SignalenThe device further comprises a series of first, second, third ... 2n-th or (2 / i-1) -th control electrodes G. C ₂ , C ₃ ... C _2n or C _2n -I along recording electrodes Si - S _2n . Despite the index 2 / 7-1 for the last control electrode C _2n -1, the number of control electrodes GC _2n -I can be an even number, such as. Sixteen if the recording electrodes are divided into an odd number of groups. The control electrodes Ci-C _2n -I are excited cyclically, namely in successive time segments, which are described in more detail below, in order _{to form an electrostatic recording in connection with the recording electrodes Si-S 2n} on a recording medium, not shown, which is in a electrostatic field is generated by the recording _{electrodes Si-S 2n} and the control electrodes Ci - C>"- i in accordance with signals

6060

65 erzeugt wird, die an die Signaleingangsanschlüsse T₁ und 7} angelegt werden. 65 , which are applied to the signal input terminals T ₁ and 7}.

F i g. 1 ist weiter zu entnehmen, daß die Aufzeichnungselektroden jeder Gruppe Si-S_2n mit zwei aufeinanderfolgenden Steuerelektroden Ci-C_2n-I verbunden sind, wie z. B. die Steuerelektroden Ci und C₂ mit Si und C₂ und Cj mit S₂ usw. Hierdurch soll die sonst unvermeidliche Verminderung der Intensität der elektrostatischen Aufzeichnung an beiden Enden jeder Steuerelektrode kompensiert werden. Daher «edm zwei aufeinanderfolgende Steuerelektroden zu jedem Zeitabschnitt erregt. Da also diese Vorrichtung eine Reihe von Steuerelektroden Ci-C_2n-1 und zwei Eingangsanschlüssc 71 und T₂ aufweist, ist eine Verringerung der Anzahl der nicht dargestellten Verstärker zur Abgabe von aufzuzeichnenden Signalen an die Aufzeichnungselektroden möglich. Eine Schaltmatrix istF i g. 1 it can also be seen that the recording _{electrodes of each group Si-S 2n are} connected to two consecutive control electrodes Ci-C _2n -I, such as. B. the control electrodes Ci and C ₂ with Si and C ₂ and Cj with S ₂ etc. This is intended to compensate for the otherwise unavoidable decrease in the intensity of the electrostatic recording at both ends of each control electrode. Hence two consecutive control electrodes are excited at each time period. Since this device has a number of control electrodes Ci-C _2n -1 and two input terminals 71 and T ₂ , it is possible to reduce the number of amplifiers (not shown) for outputting signals to be recorded to the recording electrodes. A switching matrix is

I l· f" * ι·· » τ- 'ICtI l · f "* ι ··» τ- 'ICt

elektroden Ci-C_2n..ι zu jedem Zeitabschnitt synchron mit den an die Eingangsanschlüsse 71 und T₂ angelegten Signalen unerläßlich. Außerdem wird eine der zwei aufeinanderfolgenden Steuerelektroden, bei jedem Zeitabschnitt erregt, die in der Aufeinanderfolge als nächste folgt; die andere muß fortlaufend während des nächsten Zeitabschnittes durch die Schaltmatrix zusammen mit einer weiteren Steuerelektrode erregt werden, die der einen r.'euerelektrodc unmittelbar folgt (eine, die andere und eine weitere Steuerelektrode sind z. B. die Sieuerelektroden C₂, G und Cj). In anderen Worten muß jede Steuerelektrode bei einer vollen Erregerperiode der Steuerelektrode'; G-C_2n-, während zweier aufeinanderfolgender Zeitabschnitte erregt werden, ausgenommen die erste und letzte Steuerelektrode G und C_2n-I, die jeweils nur einen Zeitabschnitt lang erregt werden.electrodes Ci-C _2n ..ι indispensable for each time segment in synchronism with the signals applied to the input terminals 71 and T _2. In addition, one of the two consecutive control electrodes is energized at each time segment which follows next in the sequence; the other must be continuously excited during the next period of time by the switching matrix together with a further control electrode, which immediately follows one of the control electrodes (one, the other and a further control electrode are e.g. the control electrodes C ₂ , G and Cj ). In other words, each control electrode must '; GC _2n -, are excited during two consecutive time segments, with the exception of the first and last control electrodes G and C _2n -I, which are each excited for only one time segment.

Anhand von F i g. 2 wird zum besseren Verständnis der erfindungsgemäßen Schaltmatrix eine herkömmliche Schaltmatrix beschrieben. In dem gezeigten Beispiel handelt es sich um eine Vier-zu-Vier-Schaltmatrix, die erste bis vierte in der Zeichnung senkrecht (in Spalten) verlaufende Leiter Al. A₂, Aj und A₄ und die senkrechten Leiter Al. X₂, Aj und A₄ kreuzende, in der Zeichnung waagerecht (in Zeilen) verlaufende Leiter Vi, Y₂, Y) und V₄ aufweisen, die aufeinanderfolgen und keinen ohmschen Koniakt mit den senkrechten Leitern aufweisen, wobei 16 Kreuzungspunkte gebildet werden. Außerdem umfaßt die Schaltmatrix Schaltelemente 1 bis 16, die den sechzehn Kreuzungspunkten 1 bis 16 jeweils zugeordnet sind. Jedes Kreuzungspunktelement kann aus einer in Reihe geschalteten Diode und Einern Widerstand bestehen, wie es in F i g. 2 nur für das erste Kreuzungspunktelement 1 dargestellt ist. Die Reihenschaltung verbindet eine senkrechte und eine waagerechte Leitung, wie Al und Vi, die sich in einem Punkt kreuzen, der der Reihenschaltung benachbart liegt. Die Kreuzungspunktelemente 1 bis 16 sind jeweils mit einer Steuerelektrode G — Ge verbunden, wie es in F i g. 2 in der Gestalt eines Pfeiles nur an dem ersten Kreuzungspunktelement 1 dargestellt ist. Die zweiten bis sechzehnten Kreuzungspunktelemente 2 bis 16 sind durch Punkte symbolisiert, wobei die Verbindungen zu den Steuerelektroden vernachlässigt sind. Zur zyklischen Erregung der Steuerelektroden G bis Ge müssen jeweils zwei Kreuzungspunktelemente entlang verschiedenen senkrechten und waagerechten Leitern, wie z. B. die Elemente 4 und 5, zu bestimmten Zeitabschnitten ausgewählt werden. Mit anderen Worten müssen ausgewählte Signale an zwei waagerechteBased on FIG. 2, a conventional switching matrix is described for a better understanding of the switching matrix according to the invention. In the example shown, it is a four-to-four switching matrix, the first to fourth conductors A1 running vertically (in columns) in the drawing. A ₂ , Aj and A ₄ and the vertical conductors Al. X ₂ , Aj and A ₄ crossing conductors Vi, Y ₂ , Y) and V ₄ running horizontally (in lines) in the drawing, which follow one another and have no ohmic contact with the vertical conductors, 16 crossing points being formed. In addition, the switching matrix comprises switching elements 1 to 16, which are assigned to the sixteen crossing points 1 to 16, respectively. Each cross point element may consist of a series connected diode and resistor as shown in FIG. 2 is only shown for the first intersection element 1. The series connection connects a vertical and a horizontal line, such as Al and Vi, which cross at a point which is adjacent to the series connection. The crossing point elements 1 to 16 are each connected to a control electrode G - Ge, as shown in FIG. 2 is shown in the form of an arrow only at the first crossing point element 1. The second to sixteenth crossing point elements 2 to 16 are symbolized by dots, the connections to the control electrodes being neglected. For the cyclical excitation of the control electrodes G to Ge, two crossing point elements along different vertical and horizontal conductors, such as. B. the elements 4 and 5, are selected at certain time periods. In other words, selected signals must be connected to two horizontal ones

Leiter Vi, Vj und an zwei senkrechte Leiter A₄ und Ai angelegt werden. Es zeigt sich dabei, daß hierbei auch Kreuzungspunktc 1 und 8 ungewollt mit ausgewählt werden.Conductor Vi, Vj and on two perpendicular conductors A ₄ and Ai are applied. It can be seen here that intersection points 1 and 8 are also selected unintentionally.

In F i g. 3 ist eine andere herkömmliche Schaltmatrix aufgezeigt. Zur Vermeidung der ungewollten Auswahl von K.reuzungspunkten sind zwei zusätzliche senkrechte Leiter X\ und A₄' in Spaltenrichtung vorgesehen. Bei dieser Schaltmatrix sind Kreuzungspunktelemente 1,4,9 und 12 so angeordnet, wie e? in F i g. 2 gezeigt ist. Kreuzungspunktelemente 5 und 8 sind Kreuzungspunkten zwischen den zusätzlichen senkrechten Leiter AV und A4' einerseits und dem zweiten waagerechten Leiter Vj andererseits zugeordnet. Die Kreuzungspunktelemente 13 und 16 sind entsprechend an den vierten waagerechten Leiter V₄ angeschlossen. Wie durch kleine Kreise 1', 4', 5', 8', 9', 12', 13' und 16' angedeutet ist, sind keine Kreuzungspunktelemente den Kreuzungspunkten des ersten und vierten senkrechten Leiters ΑΊ und A4 und des zweiten und vierten waagerechten Leiters Yt und Yt benachbart. Obgleich dadurch eine unbeabsichtigte Auswahl von Kreuzungspunkten vermieden wird, ist die Schaltmatrix in ihrer Anordnung und Arbeitsweise kompliziert.In Fig. 3 shows another conventional switching matrix. To avoid the undesired selection of crossover points, two additional vertical conductors X 'and A ₄ ' are provided in the column direction. In this switching matrix, crossing point elements 1, 4, 9 and 12 are arranged as e? in Fig. 2 is shown. Crossing point elements 5 and 8 are assigned crossing points between the additional vertical conductor AV and A4 'on the one hand and the second horizontal conductor Vj on the other hand. The crossing point elements 13 and 16 are correspondingly connected to the fourth horizontal conductor V ₄ . As indicated by small circles 1 ', 4', 5 ', 8', 9 ', 12', 13 'and 16', there are no crossing point elements of the crossing points of the first and fourth vertical conductors ΑΊ and A4 and the second and fourth horizontal conductors Heads Yt and Yt adjacent. Although this avoids inadvertent selection of crossing points, the switching matrix is complicated in its arrangement and operation.

F i g. 4 zeigt den grundsätzlichen Aufbau einer beispielsweisen Schaltmatrix nach der Erfindung. In dem dargestellten Beispiel enthält die Schaltmatrix erste bis vierte senkrechte Leitungen Ai-A₄ und erste bis vierte waagerechte Leitungen Vi-V₄. Den Kreuzungspunkten s-nd Kreuzungspunktelemente 1 bis 16 zugeordnet, die jeweils mit einem Steuerelement Ci- Qt in Verbindung stehen. Die Kreuzungspunktelemente 1 bis 4 verbinden die erste waagerechte Leitung Vi und die aufeinanderfolgenden senkrechten Leitungen Ai-A₄, welche die waagerechte Leitung Vi in einer bestimmten ersten Reihenfolge kreuzen. Die Kreuzungspunktelemente 5 bis 8 verbinden die zweite waagerechte Leitung V2 und die senkrechten Leitungen A₄-Ai, die die zweite waagerechte Leitung Vj in der entgegengesetzten, zweiten Reihenfolge kreuzen. Weiter verbinden die Kreuzungspuiiktelemente 4 und 5 die vierte senkrechte Leitung A₄ uiiu uic erste utiiJ zweite waagerechte Leitung Vi und Yi. Außerdem sind die Kreuzungspunktelemente 9 — 12 und 13—16 an einem der waagerechten Leitungen V₃ bzw. V₄ angekuppelt, während die Elemente 8—9 und 12—13 an der ersten bzw. vierten senkrechten Leitung A, bzw. A₄ angeschlossen sind. Auf diese Weise sind alle diejenigen Paare von Kreuzungspunktelementen, die während eines Zeitabschnittes ausgewählt werden, entlang nur einer der senkrechten und waagerechten Leitungen Ai-A₄ und Vi-V₄ angeordnet.F i g. 4 shows the basic structure of an exemplary switching matrix according to the invention. In the example shown, the switching matrix contains first to fourth vertical lines Ai-A ₄ and first to fourth horizontal lines Vi-V ₄ . Associated with the intersection points s-nd intersection point elements 1 to 16, each of which is connected to a control element Ci- Qt . The crossing point elements 1 to 4 connect the first horizontal line Vi and the successive vertical lines Ai-A ₄ , which cross the horizontal line Vi in a certain first order. The crossing point elements 5 to 8 connect the second horizontal line V2 and the vertical lines A ₄ -Ai, which cross the second horizontal line Vj in the opposite, second order. The crossing point elements 4 and 5 also connect the fourth vertical line A ₄ uiiu uic first utiiJ second horizontal line Vi and Yi. In addition, the crossing point elements 9-12 and 13-16 are coupled to one of the horizontal lines V ₃ or V ₄ , while the elements 8-9 and 12-13 are connected to the first and fourth vertical lines A and A _{4, respectively} . In this way, all those pairs of crossing point elements which are selected during a time segment are arranged along only one of the vertical and horizontal lines Ai-A ₄ and Vi-V ₄ .

Mit dieser Anordnung der Kreuzungspunktelemente 1 — 16 ist es immer möglich, ein Kreuzungspunktpaar auszuwählen, indem nur drei waagerechte und senkrechte Leiter ausgewählt werden, und es ist unmöglich, gleichzeitig drei oder mehrere Kreuzungspunktelemente durch die drei bestimmten Leiter auszuwählen. Durch F i g. 4 wird verständlich, daß das erste bis sechzehnte Kreuzungspunktelement 1 bis 16 mit den ersten bis sechzehnten Steuerelektroden Q-Qf, den entsprechenden Kreuzungspunkten der Reihe nach so zugeordnet sind, daß sie von einem Ausgangskreuzungspunkt aus für das Kreuzungspunktelement 1 oder 16 zu einem Endkreuzungspunkt für die Elemente 16 oder 1 sofort aufgefunden werden können. Mehr im einzelnen sind von den Steuerelektroden Q-Qe der Reihe nach die Steuerelektroden Ci-G den ersten bis vierten Kreuzungspunktelementen 1 bis 4 zugeordnet, die die erste waagerechte Leitung Vi mit der ersten bis vierten senkrechten Leitung Ai-A₄ verbinden, welche die Leitung Vi in der ersten Aufeinanderfolge der Ziffern 1—4 kreuzen. Die Steuerelektroden C$—Ct sind den fünften bis achten Kreuzungspunktelementen 5—8 zugeordnet, die die zweite waagerechte Leitung Vj der Reihe nach mit der vierten bis ersten senkrechten Leitung A₄-Ai verbinden, welche die Leitung Y₂ in der entgegengesetzten zweiten Aufeinanderfolge der Ziffern 5, 6, 7 und 8 kreuzen. Die Steuerelektroden G— Qi sind den neunten bis zwölften Kreuzungspunktelementen 9—12 zugeordnet, die die dritte waagerechte Leitung Vj der Reihe nach mit der ersten bis vierten senkrechten Leitung Ai-A₄ verbinden, welche die Leitung Yj in der ersten Aufeinanderfolge der Ziffern 9, 10, 11 und 12 kreuzen und die Steuerelektroden Qt-Ci sind schließlich Hen dreizehnten bis sechzehnten Kreuzungspunktelementen 13—16 zugeordnet, die die vierte waagerechte Leitung V₄ der Reihe nach mit der vierten bis ersten senkrechten Leitung A₄-Ai verbinden, welche die Leitung V₄ in der entgegengesetzten Aufeinanderfolge der zweiten Reihenfolge der Ziffern 13, 14, 15 und 16 kreuzen.With this arrangement of the crossing point elements 1-16, it is always possible to select a pair of crossing point by selecting only three horizontal and vertical conductors, and it is impossible to simultaneously select three or more crossing point elements by the three designated conductors. By F i g. 4 it can be understood that the first through sixteenth crossing point elements 1 to 16 with the first through sixteenth control electrodes Q-Qf are assigned to the respective crossing points in order so that they are from an initial crossing point for the crossing point element 1 or 16 to an end crossing point for the Items 16 or 1 can be found immediately. More specifically, of the control electrodes Q-Qe, the control electrodes Ci-G are sequentially assigned to the first to fourth crossing point elements 1 to 4, which connect the first horizontal line Vi to the first to fourth vertical lines Ai-A ₄ , which the line Cross Vi in the first sequence of digits 1-4. The control electrodes C $ -Ct are assigned to the fifth through eighth crossing point elements 5-8, which connect the second horizontal line Vj in turn to the fourth through first vertical lines A ₄ -Ai, which connect the line Y ₂ in the opposite second order of FIG Cross digits 5, 6, 7 and 8. The control electrodes G- Qi are assigned to the ninth to twelfth crossing point elements 9-12, which connect the third horizontal line Vj to the first to fourth vertical lines Ai-A ₄ , which connect the line Yj in the first sequence of the digits 9, 10, 11 and 12 cross and the control electrodes Qt-Ci are finally assigned to Hen thirteenth to sixteenth crossing point _{elements 13-16, which connect the fourth horizontal line V 4} in turn to the fourth to first vertical line A ₄ -Ai, which the line Cross V ₄ in the opposite order of the second order of digits 13, 14, 15 and 16.

2ί Wie bekannt, kann jedes Kreuzungspunktelement eine andere, entsprechend gerichtete Diode anstelle des Widerstandes aufweisen. Alternativ kann jedes Kreuzungspunktelement einen anderen Widerstand anstelle der gezeichneten Diode aufweisen. Die senkrechten2ί As is known, every intersection element can have another, correspondingly directed diode instead of the resistor. Alternatively, each intersection element have a different resistance instead of the drawn diode. The vertical

«ι Leitungen Ai-A₄ brauchen in ihrer Anzahl nicht mit der Anzahl der waagerechten Leitungen Vi- V₄ übereinstimmen. Außerdem brauchen die Leitungen Ai-A₄ nicht parallel zueinander verlaufen und können auf einer gekrümmten Fläche angeordnet sein, um dabei dieThe number of lines Ai-A ₄ need not match the number of horizontal lines Vi-V _4. In addition, the lines Ai-A ₄ do not have to run parallel to one another and can be arranged on a curved surface in order to thereby achieve the

η Leitungen Vi — V₄ zu kreuzen.η to cross lines Vi - V _4.

F i g. 5 zeigt eine Schaltmatrix 20 unter Bezugnahme auf Fig.4. Jedes Kreuzungspunktelement besteht aus einer Diode Din Reihe mit einem Widerstand R jeweils in Verbindung mit einem Steuerelement Ci — CW DieF i g. 5 shows a switching matrix 20 with reference to FIG. Each crossing point element consists of a diode Din series with a resistor R in connection with a control element Ci - CW Die

4n Schaltmatrix besitzt eine Treiberschaltung 30 und eine Verteilerschaltung 40 für zu jedem Zeitabschnitt ausgev/ähiie Signaie an drei senkrechten und waagereenten Leitungen Ai-A₄ und Vi- V₄. Wie nachstehend noch näher ausgeführt wird, besitzt der Verteiler 40 erste4n switching matrix has a driver circuit 30 and a distribution circuit 40 for every period of time to ausgev / ähiie Signaie three vertical and waagereenten lines Ai-A ₄ and Vi V. ₄ As will be explained in more detail below, the manifold 40 has first

4-, Ausgangsanschlüsse X₁-Xd und zweite Ausgangsanschlüsse Vj- Yd in Verbindung mit den Leitern Ai-A₄ bzw. Vi — V₄. Der Verteiler liefert erste und zweite Ausgangs-Signalgruppen an die ersten bzw. zweiten Ausgangsanschlüsse X₃-Xd und Y₁-Yd- Die Ausgangssignale des Verteilers sind logische »L«- und »O«-Signa-Ie, die nachstehend anhand der Tabelle 1 und 2 näher beschrieben sind. Die Treiberschaltung 30 umfaßt Transistorpaare Tn, Trr, 7rj, Tr₄; 7>5, Tn, und Tn, Tn zwischen den ersten Ausgangsanschlüssen X₁-Ajdes Verteilers und den entsprechenden senkrechten Leitern Ai-A₄. die kathodenseitig an die Dioden D anschließen, und Transistoren 7>9, Tno. 7>n und Trn zwischen den zweiten Ausgangsanschlüssen des Verteilers und den entsprechenden, waagerechten Leitungen Vi — V₄, die anodenseitig an die Dioden Dangeschlossen sind. Die Transistoren Tn-Trn liegen an der Spannungsquelle E 4-, output connections X ₁ -Xd and second output connections Vj- Yd in connection with the conductors Ai-A ₄ and Vi-V _4, respectively. The distributor supplies first and second output signal groups to the first and second output terminals X ₃ -Xd and Y ₁ -Yd-, respectively. The output signals of the distributor are logical "L" and "O" signals, which are indicated in the table below 1 and 2 are described in more detail. The driver circuit 30 comprises transistor pairs Tn, Trr, 7rj, Tr ₄ ; 7> 5, Tn, and Tn, Tn between the first output terminals X ₁ - Aj of the distributor and the corresponding vertical conductors Ai-A ₄ . which connect on the cathode side to the diodes D , and transistors 7> 9, Tno. 7> n and Trn between the second output connections of the distributor and the corresponding horizontal lines Vi - V ₄ , which are connected to the diodes D on the anode side. The transistors Tn-Trn are connected to the voltage source E.

Nach F i g. 6 und 7 enthält ein Verteiler 40 für eine Schaltmatrix nach F i g. 4 einen Zähler 41 mit vier Smfen a, b, c und d zum Zählen von Zcitimpuiscn CL, die periodisch einem Eingangssignalanschluß 42 für die Zeitsignale aufgegeben werden, und zwar in entsprechenden Zeitabständen, um vier-bit-binäre Aus-According to FIG. 6 and 7 contains a distributor 40 for a switching matrix according to FIG. 4 a counter 41 with four smfen a, b, c and d for counting Zcitimpuiscn CL, which are periodically applied to an input signal terminal 42 for the time signals, at corresponding time intervals to four-bit binary output

gangssignale an den zugehörigen Stufen a, b, cund dabzugeben, die zyklisch zwischen logischen Ziffern »0000« und»LLLL«überZiffern»L00O«,»0L0O«,»LL00«.. .und »OLLL« variieren, wie die Tabellen 1 und 2 verdeutlichen. Die Zählerausgangssignale werden mit Ausnahme der höchststelligsten Ziffer der Stufe d von den Stufen a, b und c an zwei Eingangsanschlüsse e und f eines ersten Dekodierers 43 über eine erste log-sche Schaltung angeschlossen, die UND-Gatter Aι-A₄, ODER-Gatter O₁-O₂ und Inverter /, - /₃ umfaßt und in der dargestellten Weise miteinander verbunden sind, um die Zählerausgangssignale für die drei niedrigstelligeren Ziffern in zwei-bit-binäre Signale umzuwandeln,output signals to the associated stages a, b, c and d , which vary cyclically between logical digits "0000" and "LLLL" via digits "L00O", "0L0O", "LL00" ... and "OLLL", as shown in table 1 and 2 clarify. The counter output signals are connected with the exception of the highest digit of the stage d from the stages a, b and c to two input terminals e and f of a first decoder 43 via a first logic circuit, the AND gates A ι -A ₄ , OR- Gate O ₁ -O ₂ and inverter /, - / ₃ and are connected to one another in the manner shown in order to convert the counter output signals for the three lower-digit digits into two-bit binary signals,

Table 1

1010

wie Tabelle I zeigt. Bezüglich der zwei-bit-binären Signale erzeugt Jer erste Dekodierer 43 erste vier-bit-dekodierte Ausgangssignale an seinen Ausgangsanschlüssen g, h, / und j'wie Tabelle 1 zu entnehmen ist. Der Verteiler 40 umfaßt weiter eine zweite logische Schaltung, die aus UND-Gattern A₅-A₁₂ und ODER-Gattern Oi-Ot besteht und von dem Zählerausgangssignal der zweithöchststelligsten Ziffer gesteuert wird, das von der Stufe c des Zählers 41 abgegeben wird, um die ersten dekodierten Ausgangssignale in die erste Ausgangssignalgruppe des Verteilers umzuwandeln, die an die ersten Ausgangsanschlüsse X₁-Xd abgegeben werden, wie Tabelle I näher veranschaulicht.as Table I shows. With regard to the two-bit binary signals, Jer first decoder 43 generates first four-bit decoded output signals at its output connections g, h, / and j ′, as can be seen in Table 1. The distributor 40 further comprises a second logic circuit, which consists of AND gates A ₅ -A ₁₂ and OR gates Oi-Ot and is controlled by the counter output signal of the second most digit which is output from the stage c of the counter 41 to to convert the first decoded output signals into the first output signal group of the distributor, which are output to the first output terminals X ₁ -Xd, as Table I illustrates in more detail.

Zähler-AusgängeCounter outputs

0
L
0
L
0
L
0
L0
L.
0
L.
0
L.
0
L.

0
0
L
L
0
0
L
L0
0
L.
L.
0
0
L.
L.

0
0
0
0
L
L
L
L0
0
0
0
L.
L.
L.
L.

00 00 LL. 00 00 LL. LL. LL. LL. LL. 00 LL. LL. 00 00 00

Dekodierer-AusgängeDecoder outputs hH ii jj VerteilerDistributor -AusgängeOutputs XcXc *ä* Ä SS. 00 00 00 X.X. X„X " 00 00 LL. LL. 00 00 LL. LL. LL. 00 00 00 LL. 00 00 LL. LL. LL. 00 00 00 LL. 00 00 00 LL. 00 00 00 LL. 00 00 LL. LL. 00 00 LL. 00 00 00 LL. 00 00 LL. 00 00 00 LL. 00 00 00 00 00 00 LL. LL. 00 00 LL. LL. 00

Aus F i g. 6 und 7 ergibt sich weiter, daß die höchststelligste Ziffer und die zweithöchststelligste Ziffer des Zählerausgangssignals von den Stufen d und c des Zählers 41 an die Eingangsanschlüsse k und / eines zweiten Dekodierers 44 gelegt werden, welcher diese Ziffern in zweite Vier-bit-Zählerausgangwignale dekodiert, die an den Ausgangsanschlüssen m, η. ο und ρ des Dekodierers in Werten erscheinen, wie sie aus Tabelle 2 ersichtlich sind. Der Verteiler 40 schließt außerdem eine dritte logische Schaltung ein, die UND-Gatter Au—Am und ODER-Gatter O\o— Oi 2 aufweist unddurch jene zwei ersten dekodierten Ausgangssignale gesteuert wird, die an den Ausgangsanschlüssen g und j des ersten Dekodierers 43 erscheinen, um die zweiten dekodierten Ausgangssignale in die zweite Ausgangssignalgruppe des Verteilers umzuwandeln, welche an den Ausgangsanschlüssen des Verteilers Vj — Yd erscheinen, wie Tabelle 2 zu entnehmen ist.From Fig. 6 and 7 further shows that the highest digit and the second highest digit of the counter output signal from the stages d and c of the counter 41 are applied to the input connections k and / of a second decoder 44, which decodes these digits into second four-bit counter output signals , which at the output connections m, η. ο and ρ of the decoder appear in values as shown in Table 2. The distributor 40 also includes a third logic circuit comprising AND gates Au-Am and OR gates O \ o-Oi 2 and controlled by those two first decoded output signals appearing at the output terminals g and j of the first decoder 43 to convert the second decoded output signals into the second output signal group of the distributor, which appear at the output terminals of the distributor Vj-Yd , as shown in Table 2.

Table 2

Zähler-AusgängeCounter outputs bb CC. dd αα 00 00 00 00 LL. 00 00 LL. 00 LL. 00 00 LL. LL. 00 LL. 00 00 LL. 00 LL. 00 LL. LL. 00 LL. LL. 00 LL. LL. I.I. LL.

Dekodierer-Ausgänge m η ο Decoder outputs m η ο

Verteiler-AusgängeDistribution outlets Y„Y " ^r< ^r < YcYc YaYa OO OO OO LL. LL. OO OO LL. LL. OO OO OO LL. LL. OO OO OO LL. OO OO OO LL. LL. OO OO OO LL. OO OO OO LL. OO

LL. 00 00 00 LL. 00 00 00 00 LL. 00 00 00 LL. 00 00 00 00 LL. 00 00 00 LL. 00 00 00 00 LL. 00 00 00 LL.

Wie aus F i g. 7 verständlich wird, werden nur zwei 1Og¹ISChC »L«-Signale an die zweite Gruppe der Ausgangsanschlüsse des Verteilers abgegeben, die an zwei benachbarte, waagerechte Leitungen Vi und Y₂, Y₂ und Yj oder Vj und Y₄ angeschlossen sind, während nur ein logisches »L«-Signal an die erste Gruppe der Ausgangsanschlüsse des Verteilers abgegeben wird, die an einen der senkrechten Leiter Xu X₂, X₃ oder Xa anschließt, um die vierte, achte, zwölfte oder sechzehnte Steuerelektrode C₄, Cg, Cn oder Cu zu erregen, wie vorstehend die zwei aufeinanderfolgenden Steuerelektroden. Auf der anderen Seite werden nur zwei logische »L«-Signale an die erste Gruppe der Ausgangsanschlüsse des Verteilers angelegt, die an zwei benachbarte senkrechte Leitungen X\ und X₂, X₂ und Xj oder Xj und X₄ zu anderen Zeitabschnitten angeschlossen sind, während nur ein logisches »L«-Signal an einen zweiten Verteilerausgangsanschluß abgegeben wird, der an eine der waagerechten Leitungen Yi, Y₂, Y₃ oder V₄ geschaltet ist Es folgt weiter, daß wenn die erste Signal-As shown in FIG. 7, only two 10g ¹ ISChC "L" signals are delivered to the second group of output connections of the distributor, which are connected to two adjacent horizontal lines Vi and Y ₂ , Y ₂ and Yj or Vj and Y ₄ , while only a logical "L" signal is output to the first group of the output connections of the distributor, which connects to one of the vertical conductors Xu X ₂ , X ₃ or Xa in order to connect the fourth, eighth, twelfth or sixteenth control electrode C ₄ , Cg, To excite Cn or Cu , as above, the two consecutive control electrodes. On the other hand, only two logical "L" signals are applied to the first group of output connections of the distributor, which are connected to two adjacent vertical lines X \ and X ₂ , X ₂ and Xj or Xj and X ₄ at other time segments, while only a logical "L" signal is output to a second distributor output connection, which is connected to one of the horizontal lines Yi, Y ₂ , Y ₃ or V _4.

gruype der Verteilerausgangssignale an die Nr. I und 4 abgegeben wird, ist an den Vertsilerausgangsanschlüssen X, und Xd ein logisches »L« nur für die Länge von einem Zeitabschnitt vorhanden und für die Länge von drei Zeitabschnitten, wenn der Fall eintritt, während > diejenigen Verteilerausgangssignale, die an die Nr. 2 und 3 abgegeben werden, an den Verteilerausgangsanschlüssen Xb und X_c für die Länge von zwei Zeitabschnitten vorhanden sind.gruype of the distributor output signals to No. I and 4, there is a logical "L" at the distributor output terminals X, and Xd only for the length of one time segment and for the length of three time segments, if the case occurs, during> those transfer output signals, which are delivered to the No. 2 and 3., are available to the distributor output terminals Xb and X _c for the length of two time periods.

Fig.8 zeigt eine Vier-zu-Vier-Schaltmatrix gemäß einer zweiten Ausführung nach der Erfindung mit Kreuzungspunktelementen I bis 16, die der Reihe nach zwischen waagerechten Leiterpaaren Y\—Yt zickzackförmig angeordnet sind, während das siebente Kreuzungspunktelement 7 und die Kreuzungspunkt- r> elemente 8— 10 an dem senkrechten Leiter Xt angeschlossen sind, wobei das zehnte Kreuzungspunktelement 10 an den vierten waagerechten Leiter Yt angeschlossen tsL Es zeigt sich, daß bei einer derartigen Schaltmatrix nach der Erfindung die Zahl der senkrech- 2« ten oder waagerechten Leiter gerade sein muß.8 shows a four-to-four switching matrix according to a second embodiment of the invention with crossing point elements I to 16 which are arranged in a zigzag between horizontal conductor pairs Y \ -Yt, while the seventh crossing point element 7 and the crossing point r Elements 8-10 are connected to the vertical conductor Xt , the tenth crossing point element 10 being connected to the fourth horizontal conductor Yt. It can be seen that with such a switching matrix according to the invention the number of vertical or horizontal conductors is even have to be.

F i g. 9 zeigt eine Vier-zu-Vier-Schaltmatrix nach einer dritten erfindungsgemäßen Ausführung mit denF i g. 9 shows a four-to-four switch matrix according to FIG a third embodiment of the invention with the Kreuzungspunktelementen 1 — 16 in einer spiralförmigen Aufeinanderfolge.Crossing point elements 1-16 in a spiral sequence.

Schließlich zeigt Fig. 10 eine Vier-zu-Vier-Schaltmatrix nach einer vierten Ausführung gemäß der Erfindung mit Kreuzungspunktelementen 1 — 16 in einer unregelmäßigen Aufeinanderfolge, wobei es unmöglich ist, die Kreuzungspunktelemcnte 1 —16 mit den aufeinanderfolgenden Steuerelektroden Q-Qe in einem bestimmten Linienzug zu beschreiben. Es ist aber hervorzuheben, daß jeweils zwei aufeinanderfolgende Kreuzungspunktelemente, wie die Elemente 3 und 4 oder 4 und 5 an demselben Matrixleiter angeschlossen sind.Finally, FIG. 10 shows a four-to-four switching matrix according to a fourth embodiment according to the invention with crossing point elements 1 - 16 in an irregular sequence, it being impossible to connect the crossing point elements 1 - 16 with the successive control electrodes Q-Qe in a particular one To describe polyline. It should be emphasized, however, that two successive crossing point elements, such as elements 3 and 4 or 4 and 5, are connected to the same matrix conductor.

Es ist damit für den Fachmann ohne weiteres möglich, auf der Grundlage der erfindungsgemäßen Lehre die Kreuzungspunktelemente in verschiedener Weise anzuordnen und den Verteiler 40 entsprechend auszubilden, der anhand der F i g. 6 und 7 nur für ein Ausführungsbeispiel näher erläutert ist. Die Schaltmatrix nach der Erfindung ist für elektrostatische Aufzeichnungseinrichtungen jeder Art geeignet, vorausgesetzt, daß die Vorrichtung eine Folge von Steuerelektroden entlang einer Vielzahl von ausgerichteten Aufzeichnungselektroden aufweist.It is therefore readily possible for the person skilled in the art on the basis of the invention Teach the crossing point elements to be arranged in different ways and the manifold 40 accordingly to train, based on the F i g. 6 and 7 is explained in more detail for only one embodiment. The switching matrix according to the invention is suitable for electrostatic recording devices of any kind, provided that the device has a sequence of control electrodes along a plurality of aligned Has recording electrodes.

Hierzu 6 Blatt ZeichnungenIn addition 6 sheets of drawings

Claims

Claims;

1. Switching matrix for an electrostatic toothing device with a large number of adjusted or balanced recording electrodes and a sequence of control electrodes along the recording electrodes for cyclic excitation of the control electrodes in successive time segments, with two successive ι ο control electrodes being excited at each time segment and with one of two consecutive control electrodes, which immediately follows the other in the sequence, is continuously excited in the next following time segment together with a further control electrode which in the sequence follows the one of the two control electrodes next and that a plurality of first conductors in a first (row-wise) arrangement, a multiplicity of second conductors in a second (column-wise) arrangement, which successively cross the first conductors without ohmic contact to form crossing points, and a multiplicity of crossing points telementen are provided which are each assigned to a crossing point and connected to a> 5 control electrode, each of the crossing point elements connecting one of the first conductors to one of the second conductors that crosses the first conductor at a point which is adjacent to one of the crossing point elements that Logical circuit means for outputting selection signals selectively to the first and second conductors and for selecting three intersection point elements for each of the time periods: - 16) are arranged such that they one of the conductors of a first or second conductor arrangement (Yt - V ₄ ; to Xi-X *) with two corresponding conductors of the other conductor arrangement.

2. Switching matrix according to claim 1, wherein the ersu conductor arrangement consists of at least three conductors, characterized in that the intersection r, point elements (1-4) the outermost conductor (Yt) of the first conductor arrangement with the conductors (X \, Xi, Xh Xa) UCT connect second conductor arrangement, which cross the first conductor of the first conductor arrangement in a predetermined first sequence (X \ - X *) v> that the crossing point elements (5-8) the second outermost conductor (Yi) of the first conductor arrangement with the Connect conductors of the second conductor arrangement, which cross the second outermost conductor in the opposite order (A ₄ - X \)% - , that the crossing point elements (9-12) the third outermost and possibly further successive conductors (Ys, Yi) of the first conductor arrangement with connect the conductors of the second conductor arrangement which cross the third outermost conductor or one of the following conductors in one or the other opposite one another, depending on That is, whether the number of successive conductors of the first conductor arrangement is odd or even, and that the successions _h -, of the crossing points correspond to the successions of the control electrodes (QQ ₆ ).

3. Switching matrix according to claim 1 and 2. wherein the

The conductors of the first and second conductor arrangement (Y] -Yr, X] -Xa) are four each, characterized in that the circuit means consist of a distributor (40) which has four first and four second signal output ports (X, -X <t Ya -Yd) , and depending on circulating time pulses, first and second signal groups are present at the first and second signal output connections (X ₁₁ -Xd, Ya-Yd) , the distributor output signals varying between two logical values (L ₁ 0), and wherein the circuit means furthermore comprise switching elements (Tr _x -Tm) which reverse the predetermined logic values of the distributor output signals of the first and second signal groups to the conductors of the first conductor arrangement (Yi-Y *) and to the conductors of the second conductor arrangement (Xt - Xa) .

4. Switching matrix according to claim 3, characterized in that the distributor (40) has a counter (41) for counting the time pulses which emits counter output signals of a four-digit binary number, the output signals cyclically assuming the values between zero and 15 in the decimal system, that the distributor has logic circuits (Ai-A] S, Ot-On, Ix-Ii, 43, 44) controlled by the counter output signals for the successive delivery of one of the logic values to those two outputs of the first signal group of the distributor ( 40) and forwarding via switching elements to two adjacent conductors of the first conductor arrangement (Y \ - Y *) and to output the one logical value to each of the outputs of the second signal group (X \ - X *) of the distributor (40), and on to Delivery of the one logical value to one of the outputs of the first signal group of the distributor (40), which is switched by the switching elements to the conductor of the first conductor arrangement, which the conductor of the two itth conductor arrangement crosses, and that the one logical value is applied to those two outputs cttr the second signal group of the distributor and is switched by the switching elements to two adjacent conductors of the second conductor arrangement, the distributor output signals of the one logical value serving as selection signals.

5. Switching matrix according to claim 3 and 4, characterized in that the logic circuits contain a first decoder (43) which has four first outputs. ^{c has} signal connections (g-j) for outputting four first decoded output signals (No. 1 to No. 4); that the logic circuits have a second decoder (44) which contains four second output signal terminals (m-p) for outputting four second decoded output signals No. I to No. 4, each of the first and second decoded output signals being suitable, a logic one To deliver "L" and "0"; that the logic circuits contain a first logic circuit (It-Ii, At-At, Ot- Οι) which is connected to the outputs (a-c) of the counter (41) with the exception of the output (d) for the highest digit , for outputting successive first logical output signals "L" in the order of No. 1 to No. 4, further for outputting other first logical output signals "0" during a first half of an interval in which the counter output signal of the second highest digit is one of the logical Adopts values, and continues to successive

the delivery of first logical output signals "L" in the order of No. 4 to No. 1 and also for the delivery of further first logical output signals "0" during a second half of the interval; that the logic circuits contain a second logic circuit (O3-O9, As-An) which is acted upon by the output signals of the first decoder (43) and controlled by the output (c) of the counter (41) for the second highest digit and its Outputs are connected to the first output signal connections (X ₃ -Xd) of the distributor (40); that the second decoder (44) is connected to the outputs (d; c) for the highest and the second highest digit, for the successive output of second logical signals "L" in the order of No. 1 to No. 4 and for the output of others second logic signals "0" and that the logic circuits have a third logic circuit (An-Ai% Οίο-O12) which is connected to the outputs (g-j, m-p) of the two decoders (43, 44) and Connect its outputs to the second output signal connections (Y ₃ -Yd) of the distributor (40).