DE2707818B2

DE2707818B2 - Signal switching matrix for an electrostatic recording device

Info

Publication number: DE2707818B2
Application number: DE19772707818
Authority: DE
Inventors: Kazunori Kimura; Takashi Ogawa
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-02-23
Filing date: 1977-02-23
Publication date: 1979-03-22
Also published as: DE2707818A1; DE2707818C3

Description

Die Erfindung bezieht sich auf eine Signalschaltmatrix für eine elektrostatische Aufzeichnungseinrichtung mit einer Vielzahl von ausgerichteten bzw. abgeglichenen Aufzeichnungselektroden und einer Folge von Steuerelektroden entlang den Aufzeichnungselektroden zum zyklischen Erregen der Steuerelektroden in aufeinanderfolgenden Zeitabschnitten, wobei jeweils zwei aufeinanderfolgende Steuerelektroden zu jedem Zeitabschnitt erregt sind und wobei eine von zwei aufeinanderfolgenden Steuerelektroden, die der anderen in der Folge unmittelbar nachfolgt, bei dem nächstfolgenden Zeitabschnitt zusammen mit einer weiteren Steuerelektrode fortlaufend erregt ist, welche in der Folge der einen der zwei Steuerelektroden als Nächste folgt und daß eine Vielzahl von ersten Leitern in einer ersten (zeilenweisen) Anordnung, eine Vielzahl von zweiten Leitern in einer zweiten (spaltenweisen) Anordnung, die die ersten Leiter ohne ohmschen Kontakt zur Bildung von Kreuzungspunkten aufeinanderfolgend kreuzen und eine Vielzahl von Kreuzungspunktelementen vorgesehen sind, die jeweils einem Kreuzungspunkt zugeordnet und mit einer Steuerelektrode verbunden sind, wobei jedes der Kreuzungspunktelemente einen der ersten Leiter mit einem der zweiten Leiter verbindet, der den ersten Leiter in einem Punkt kreuzt, welcher einem der Kreuzungspunktelemente benachbart ist, daß logische Schaltungsmittel zur Abgabe von Auswahlsignalen selektiv an die ersten und zweiten Leiter und zur Auswahl von zwei Kreuzungspunktelementen bei jedem der Zeitabschnitte vorgesehen sind, wobei die ausgewählten Kreuzungspunktelemente die zugehörigen Steuerelektroden erregen.The invention relates to a signal switching matrix for an electrostatic recording device with a plurality of aligned or balanced recording electrodes and a sequence of control electrodes along the recording electrodes for cyclically energizing the control electrodes in successive time segments, with two successive control electrodes being excited at each time segment and with one of two consecutive control electrodes, which immediately follow the other in the sequence, is continuously excited in the next following time segment together with a further control electrode, which in the sequence follows the one of the two control electrodes next and that a plurality of first conductors in a first ( row-wise) arrangement, a plurality of second conductors in a second (column-wise) arrangement which successively cross the first conductors without ohmic contact to form crossing points and a plurality of crossing point elements are provided which are each assigned to a crossing point and are connected to a control electrode, each of the crossing point elements connecting one of the first conductors to one of the second conductors which crosses the first conductor at a point which is adjacent to one of the crossing point elements, that logic circuit means are provided for delivering selection signals selectively to the first and second conductors and for selecting two crossing point elements at each of the time segments, the selected crossing point elements energizing the associated control electrodes.

Eine elektrostatische Aufzeichnungseinrichtung umfasst eine Vielzahl von ausgerichteten bzw. abgeglichenen Aufzeichnungselektroden und eine leitende Einrichtung gegenüber den Elektroden zum Aufzeichnen eines elektrostatischen Bildes auf einem Aufzeichnungsträger in einem elektrostatischen Feld zwischen den Aufzeichnungselektroden und der leitenden Einrichtung. Gewöhnlich ist die leitende Einrichtung in eine Folge von Steuerelektroden unterteilt. Zum zyklischen Erregen der Steuerelektroden in aufeinanderfolgenden Zeitabschnitten ist eine Schaltmatrix erforderlich, bei der zu jedem Zeitabschnitt zwei Steuerelektroden erregt werden. Ziel der Erfindung ist es, eine solche für elektrostatische Aufzeichnungsträger geeignete Schaltmatrix anzugeben.An electrostatic recording device comprises a plurality of aligned recording electrodes and conductive means opposite the electrodes for recording an electrostatic image on a recording medium in an electrostatic field between the recording electrodes and the conductive means. Usually the conductive device is divided into a series of control electrodes. For the cyclical excitation of the control electrodes in successive time segments, a switching matrix is required in which two control electrodes are excited for each time segment. The aim of the invention is to specify such a switching matrix which is suitable for electrostatic recording media.

Eine Schaltmatrix besteht hauptsächlich aus einer Vielzahl von Matrixleitern, und zwar aus mehreren zeilenweise oder waagerecht angeordneten Leitern und mehreren spaltenweise oder senkrecht angeordneten Leitern, die die waagerechten Leiter ohne ohmschen Kontakt kreuzen, um Kreuzungspunkte zu bilden, sowie aus einer Vielzahl von Schaltelementen, die den Kreuzungspunkten benachbart bzw. zugeordnet sind und nachstehend als Kreuzungspunktelemente bezeichnet werden. Zum Gebrauch in einer elektrostatischen Aufzeichnungseinrichtung mit einer Folge von Steuerelektroden sind die Kreuzungspunktelemente den Steuerelektroden in einer Eins-zu-Eins-Beziehung zugeordnet. Lediglich zwei der Kreuzungspunktelemente sollen zu jeden Zeitabschnitt ausgewählt werden, um die aufeinanderfolgenden Steuerelektroden zu erregen. Es ist daher mit einer herkömmlichen Schaltmatrix für allgemeine Zwecke unvermeidbar, dass außer zwei bestimmten Kreuzungspunktelementen weitere Kreuzungspunktelemente in unerwünschter Weise zu einem Zeitabschnitt ausgewählt werden, was nachstehend mehr im einzelnen anhand von Zeichnungen erläutert wird.A switching matrix mainly consists of a large number of matrix conductors, namely of several conductors arranged in rows or horizontally and several conductors arranged in columns or vertically, which cross the horizontal conductors without ohmic contact in order to form crossover points, as well as a multitude of switching elements that form the Crossing points are adjacent or assigned and are hereinafter referred to as crossing point elements. For use in an electrostatic recording device having a sequence of control electrodes, the cross point elements are associated with the control electrodes in a one-to-one relationship. Only two of the crossing point elements should be selected at each time segment in order to excite the successive control electrodes. It is therefore unavoidable with a conventional switching matrix for general purposes that, in addition to two specific crossing point elements, further crossing point elements are undesirably selected for a time segment, which is explained in more detail below with reference to drawings.

Eine andere Schaltmatrix, die speziell für eine elektrostatische Auszeichnungseinrichtung vorgeschlagen wurde, vermeidet bereits die Anwahl von unerwünschten Kreuzungspunktelementen. Diese vorgeschlagene Schaltmatrix wird nachstehend ebenfalls anhand einer beigefügten Zeichnung näher erläutert. Die Arbeitsweise dieser Schaltmatrix ist besonders dann kompliziert, wenn eine der zwei aufeinanderfolgenden Steuerelektroden, die der anderen unmittelbar folgt, bei dem nächstfolgenden Zeitabschnitt zusammen mit einer weiteren Steuerelektrode noch weiter erregt werden soll, die dieser einen Steuerelektrode als nächste der Folge nachkommt.Another switching matrix, which was proposed specifically for an electrostatic marking device, already avoids the selection of undesired crossing point elements. This proposed switching matrix is also explained in more detail below with reference to an accompanying drawing. The operation of this switching matrix is particularly complicated when one of the two consecutive control electrodes, which immediately follows the other, is to be further excited in the next following time segment together with a further control electrode which follows this one control electrode as the next in the sequence.

Es ist daher Aufgabe der Erfindung, eine Schaltmatrix der eingangs genannten Art anzugeben, die eine Folge von Steuerelektroden einer elektrostatischen Aufzeichnungseinrichtung zu aufeinanderfolgenden Zeitabschnitten erregt, wobei jeweils zwei aufeinanderfolgende Steuerelektroden der Folge bei jedem Zeitabschnitt erregt werden und wobei eine von zwei aufeinanderfolgenden Steuerelektroden, die der anderen in der Folge unmittelbar nachkommt, bei dem nächstfolgenden Zeitabschnitt zusammen mit einer weiteren Steuerelektrode noch weiter erregt wird, die dieser einen Steuerelektrode als nächste der Folge nachfolgt.It is therefore the object of the invention to provide a switching matrix of the type mentioned at the beginning which excites a sequence of control electrodes of an electrostatic recording device at successive time segments, with two successive control electrodes of the series being excited at each time segment and with one of two successive control electrodes being the others in the sequence immediately follows, is further excited in the next following time segment together with a further control electrode, which follows this one control electrode as the next in the sequence.

Dabei soll mit der erfindungsgemäßen Schaltmatrix eine ungewollte Auswahl von Steuerelektroden sicher vermieden werden. Außerdem soll sie besonders einfach im Aufbau und in der Funktion sein. Hierzu soll auch die Möglichkeit bestehen, zwei Kreuzungspunktelemente der Schaltmatrix vorteilhafterweise nur mit drei ausgewählten Signalen bestimmen zu können.In this case, the switching matrix according to the invention is intended to reliably avoid an undesired selection of control electrodes. In addition, it should be particularly simple in structure and function. For this purpose, there should also be the possibility of being able to determine two crossing point elements of the switching matrix advantageously only with three selected signals.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, dass alle paarweise ausgewählten Kreuzungspunktelemente derart angeordnet sind, dass sie einen der Leiter der einen ersten oder zweiten Leiteranordnung mit zwei entsprechenden Leitern der anderen Leiteranordnung verbinden.The object is achieved according to the invention in that all crossing point elements selected in pairs are arranged in such a way that they connect one of the conductors of a first or second conductor arrangement to two corresponding conductors of the other conductor arrangement.

Vorteilhafte Ausführungen und Weiterbildungen nach der Erfindung ergeben sich aus den Merkmalen der Unteransprüche und/oder der nachfolgenden Beschreibung.Advantageous designs and further developments according to the invention result from the features of the subclaims and / or the following description.

Die Erfindung wird anhand von Ausführungsbeispielen in Gegenüberstellung zum Stand der Technik näher beschrieben und erläutert, wobei insbesondere auf die Zeichnungen verwiesen wird. Hierin zeigt:The invention is described and explained in more detail using exemplary embodiments in comparison to the prior art, reference being made in particular to the drawings. Herein shows:

Fig. 1 eine schematische Darstellung einer elektrostatischen Aufzeichnungseinrichtung unter Verwendung einer erfindungsgemäßen Schaltmatrix,1 shows a schematic representation of an electrostatic recording device using a switching matrix according to the invention,

Fig. 2 eine herkömmliche Schaltmatrix für allgemeine Zwecke,Fig. 2 is a conventional general purpose switch matrix;

Fig. 3 eine andere Schaltmatrix, die für eine Aufzeichnungseinrichtung nach Fig. 1 vorgeschlagen wurde,FIG. 3 shows another switching matrix which has been proposed for a recording device according to FIG. 1,

Fig. 4 eine Schaltmatrix nach einem ersten Ausführungsbeispiel nach der Erfindung in einer prinzipiellen Darstellung,4 shows a switching matrix according to a first exemplary embodiment according to the invention in a basic illustration,

Fig. 5 ein Schaltungsdiagramm einer Schaltmatrix nach Fig. 4,FIG. 5 is a circuit diagram of a switching matrix according to FIG. 4,

Fig. 6 ein Schaltungsdiagramm eines in Fig. 5 als Block dargestellten Verteilers,Fig. 6 is a circuit diagram of a distributor shown as a block in Fig. 5,

Fig. 7 ein Zeitplan einzelner Signale, die in dem Verteiler nach Fig. 6 verwendet werden,Fig. 7 is a timing diagram of individual signals used in the distributor of Fig. 6;

Fig. 8 eine Schaltmatrix nach einem zweiten Ausführungsbeispiel nach der Erfindung in einer prinzipiellen Darstellung,8 shows a switching matrix according to a second exemplary embodiment according to the invention in a basic illustration,

Fig. 9 eine weitere Schaltmatrix nach einem dritten Ausführungsbeispiel nach der Erfindung in einer prinzipiellen Darstellung und9 shows a further switching matrix according to a third exemplary embodiment according to the invention in a basic illustration and

Fig. 10 eine noch weitere Schaltmatrix nach einem vierten Ausführungsbeispiel nach der Erfindung ebenfalls in einer prinzipiellen Darstellung.10 shows a still further switching matrix according to a fourth exemplary embodiment according to the invention, likewise in a basic illustration.

In Fig. 1 umfaßt eine elektrostatische Aufzeichnungseinrichtung, in der eine erfindungsgemäße Signalschaltmatrix benutzt wird, eine Vielzahl von abgeglichenen Aufzeichnungselektroden (z.B. 1680 Stück), welche in eine erste Gruppe aus ersten, dritten usw. ungeradzahlig bezifferten Elektroden S[tief]1, S[tief]3 S[tief]2n-1, eine zweite Gruppe aus zweiten, vierten usw. geradzahlig bezifferten Elektroden und eine Vielzahl von Signaleingangsanschlüssen unterteilt ist, die ihrerseits in eine erste und zweite Gruppe T[tief]1 und T[tief]2 aufgegliedert sind. Die Signaleingangsanschlüsse der ersten Gruppe T[tief]1 sind jeweils an die entsprechenden Aufzeichnungselektroden der ungeraden Gruppen S[tief]1, S[tief]3 S[tief]2n-1 und die Signaleingangsanschlüsse der zweiten Gruppe T[tief]2 sind jeweils an die entsprechenden Aufzeichnungselektroden der geraden Gruppen S[tief]2, S[tief]4 S[tief]2n angeschlossen. Die aufzuzeichnenden Signale werden zyklisch an die Signaleingangsanschlüsse T[tief]1 und T[tief]2 angelegt.In Fig. 1, an electrostatic recording device in which a signal switching matrix according to the invention is used comprises a plurality of balanced recording electrodes (e.g. 1680 pieces) which are divided into a first group of first, third, etc. odd-numbered electrodes S [deep] 1, S [ deep] 3 S [deep] 2n-1, a second group of second, fourth etc. even numbered electrodes and a multitude of signal input connections is divided into a first and second group T [deep] 1 and T [deep] 2 are broken down. The signal input terminals of the first group T [deep] 1 are respectively connected to the corresponding recording electrodes of the odd groups S [deep] 1, S [deep] 3, S [deep] 2n-1 and the signal input terminals of the second group T [deep] 2 are respectively are connected to the respective recording electrodes of the even groups S [deep] 2, S [deep] 4, S [deep] 2n. The signals to be recorded are cyclically applied to the signal input connections T [low] 1 and T [low] 2.

Die Einrichtung umfasst weiterhin eine Reihe von ersten, zweiten, dritten 2n-ten oder (2n-1)-ten Steuerelektroden C[tief]1, C[tief]2, C[tief]3 C[tief]2n oder C[tief]2n-1 entlang Aufzeichnungselektroden S[tief]1 - S[tief]2n. Trotz des Index 2n-1 für die letzte Steuerelektrode C[tief]2n-1 kann die Anzahl der Steuerelektroden C[tief]1 - C[tief]2n-1 eine gerade Zahl, wie z.B. sechzehn, sein, wenn die Aufzeichnungselektroden in eine ungerade Anzahl von Gruppen unterteilt sind. Die Steuerelektroden C[tief]1 - C[tief]2n-1 werden zyklisch erregt, und zwar in aufeinanderfolgenden Zeitabschnitten, die nachfolgend noch näher beschrieben werden, um in Verbindung mit den Aufzeichnungselektroden S[tief]1 - S[tief]2n eine elektrostatische Aufzeichnung auf einem nicht dargestellten Aufzeichnungsträger zu bilden, der sich in einem elektrostatischen Feld befindet, welches von den Aufzeichnungselektroden S[tief]1 - S[tief]2n und den Steuerelektroden C[tief]1 - C[tief]2n-1 im Einklang mit Signalen erzeugt wird, die an die Signaleingangsanschlüsse T[tief]1 und T[tief]2 angelegt werden.The device further comprises a row of first, second, third 2n-th or (2n-1) -th control electrodes C [deep] 1, C [deep] 2, C [deep] 3, C [deep] 2n or C [deep] ] 2n-1 along recording electrodes S [deep] 1 - S [deep] 2n. Despite the index 2n-1 for the last control electrode C [deep] 2n-1, the number of control electrodes C [deep] 1 -C [deep] 2n-1 can be an even number such as sixteen when the recording electrodes are in a odd number of groups are divided. The control electrodes C [deep] 1 - C [deep] 2n-1 are excited cyclically, namely in successive time segments, which will be described in more detail below, in connection with the recording electrodes S [deep] 1 - S [deep] 2n a to form electrostatic recording on a recording medium, not shown, which is located in an electrostatic field which is formed by the recording electrodes S [deep] 1 - S [deep] 2n and the control electrodes C [deep] 1 - C [deep] 2n-1 im In accordance with signals applied to the signal input terminals T [low] 1 and T [low] 2.

Fig. 1 ist weiter zu entnehmen, dass die Aufzeichnungselektroden jeder Gruppe S[tief]1 - S[tief]2n mit zwei aufeinanderfolgenden Steuerelektroden C[tief]1 - C[tief]2n-1 verbunden sind, wie z.B. die Steuerelektroden C[tief]1 und C[tief]2 mit S[tief]1 und C[tief]2 und C[tief]3 mit S[tief]2 usw. Hierdurch soll die sonst unvermeidliche Verminderung der Intensität der elektrostatischen Aufzeichnung an beiden Enden jeder Steuerelektrode kompensiert werden. Daher werden zwei aufeinanderfolgende Steuerelektroden zu jedem Zeitabschnitt erregt. Da also diese Vorrichtung eine Reihe von Steuerelektroden C[tief]1 - C[tief]2n-1 und zwei Eingangsanschlüsse T[tief]1 und T[tief]2 aufweist, ist eine Verringerung der Anzahl der nicht dargestellten Verstärker zur Abgabe von aufzuzeichnenden Signalen an die Aufzeichnungselektroden möglich. Eine Schaltmatrix ist daher für eine zyklische Erregung von zwei der Steuerelektroden C[tief]1 - C[tief]2n-1 zu jedem Zeitabschnitt synchron mit den an die Eingangsanschlüsse T[tief]1 und T[tief]2 angelegten Signalen unerlässlich. Außerdem wird eine der zwei aufeinanderfolgenden Steuerelektroden, bei jedem Zeitabschnitt erregt, die in der Aufeinanderfolge als nächste folgt; die andere muß fortlaufend während des nächsten Zeitabschnittes durch die Schaltmatrix zusammen mit einer weiteren Steuerelektrode erregt werden, die der einen Steuerelektrode unmittelbar folgt (eine, die andere und eine weitere Steuerelektrode sind z.B. die Steuerelektroden C[tief]2, C[tief]1 und C[tief]3). In anderen Worten muß jede Steuerelektrode bei einer vollen Erregerperiode der Steuerelektroden C[tief]1 - C[tief]2n-1 während zweier aufeinanderfolgender Zeitabschnitte erregt werden, ausgenommen die erste und letzte Steuerelektrode C[tief]1 und C[tief]2n-1, die jeweils nur einen Zeitabschnitt lang erregt werden.1 that the recording electrodes of each group S [deep] 1 - S [deep] 2n are connected to two consecutive control electrodes C [deep] 1 - C [deep] 2n-1, such as the control electrodes C [ deep] 1 and C [deep] 2 with S [deep] 1 and C [deep] 2 and C [deep] 3 with S [deep] 2 etc. This is intended to reduce the otherwise inevitable reduction in the intensity of the electrostatic recording at both ends Control electrode are compensated. Therefore, two consecutive control electrodes are energized at each time period. Since this device has a number of control electrodes C [deep] 1 - C [deep] 2n-1 and two input terminals T [deep] 1 and T [deep] 2, the number of amplifiers (not shown) for outputting to be recorded is reduced Signals to the recording electrodes possible. A switching matrix is therefore essential for a cyclical excitation of two of the control electrodes C [low] 1 - C [low] 2n-1 at each time segment in synchronism with the signals applied to the input terminals T [low] 1 and T [low] 2. In addition, one of the two consecutive control electrodes is energized at each time segment which follows next in the sequence; the other must be continuously excited during the next period of time by the switching matrix together with another control electrode that immediately follows the one control electrode (one, the other and another control electrode are, for example, the control electrodes C [deep] 2, C [deep] 1 and C [low] 3). In other words, each control electrode must be energized for a full excitation period of the control electrodes C [deep] 1 - C [deep] 2n-1 for two consecutive time segments, with the exception of the first and last control electrode C [deep] 1 and C [deep] 2n- 1, each of which is only excited for a period of time.

Anhand von Fig. 2 wird zum besseren Verständnis der erfindungsgemäßen Schaltmatrix eine herkömmliche Schaltmatrix beschrieben. In dem gezeigten Beispiel handelt es sich um eine Vier-zu-Vier-Schaltmatrix, die erste bis vierte in der Zeichnung senkrecht (in Spalten) verlaufende Leiter X[tief]1, X[tief]2, X[tief]3 und X[tief]4 und die senkrechten Leiter X[tief]1, X[tief]2, X[tief]3 und X[tief]4 kreuzende, in der Zeichnung waagerecht (in Zeilen) verlaufende Leiter Y[tief]1, Y[tief]2, Y[tief]3 und Y[tief]4 aufweisen, die aufeinanderfolgen und keinen ohmschen Kontakt mit den senkrechten Leitern aufweisen, wobei 16 Kreuzungspunkte gebildet werden. Außerdem umfasst die Schaltmatrix Schaltelemente 1 bis 16, die den sechzehn Kreuzungspunkten 1 bis 16 jeweils zugeordnet sind. Jedes Kreuzungspunktelement kann aus einer in Reihe geschalteten Diode und einem Widerstand bestehen, wie es in Fig. 2 nur für das erste Kreuzungspunktelement 1 dargestellt ist. Die Reihenschaltung verbindet eine senkrechte und eine waagerechte Leitung, wie X[tief]1 und Y[tief]1, die sich in einem Punkt kreuzen, der der Reihenschaltung benachbart liegt. Die Kreuzungspunktelemente 1 bis 16 sind jeweils mit einer Steuerelektrode C[tief]1 - C[tief]16 verbunden, wie es in Fig. 2 in der Gestalt eines Pfeiles nur an dem ersten Kreuzungspunktelement 1 dargestellt ist. Die zweiten bis sechzehnten Kreuzungspunktelemente 2 bis 16 sind durch Punkte symbolisiert, wobei die Verbindungen zu den Steuerelektroden vernachlässigt sind. Zur zyklischen Erregung der Steuerelektroden C[tief]1 bis C[tief]16 müssen jeweils zwei Kreuzungspunktelemente entlang verschiedenen senkrechten und waagerechten Leitern, wie z.B. die Elemente 4 und 5, zu bestimmten Zeitabschnitten ausgewählt werden. Mit anderen Worten müssen ausgewählte Signale an zwei waagerechteA conventional switching matrix is described with reference to FIG. 2 for a better understanding of the switching matrix according to the invention. The example shown is a four-to-four switching matrix, the first to fourth conductors X [deep] 1, X [deep] 2, X [deep] 3 and X running vertically (in columns) in the drawing [deep] 4 and the vertical conductors X [deep] 1, X [deep] 2, X [deep] 3 and X [deep] 4 crossing conductors Y [deep] 1, Y, which in the drawing run horizontally (in lines) [deep] 2, Y [deep] 3 and Y [deep] 4, which are consecutive and have no ohmic contact with the vertical conductors, with 16 crossing points being formed. In addition, the switching matrix comprises switching elements 1 to 16, which are each assigned to the sixteen crossing points 1 to 16. Each crossing point element can consist of a series-connected diode and a resistor, as is shown in FIG. 2 only for the first crossing point element 1. The series connection connects a vertical and a horizontal line, such as X [deep] 1 and Y [deep] 1, which cross at a point which is adjacent to the series connection. The crossing point elements 1 to 16 are each connected to a control electrode C [deep] 1 -C [deep] 16, as shown in FIG. 2 in the form of an arrow only at the first crossing point element 1. The second to sixteenth crossing point elements 2 to 16 are symbolized by dots, the connections to the control electrodes being neglected. For the cyclical excitation of the control electrodes C [deep] 1 to C [deep] 16, two crossing point elements along different vertical and horizontal conductors, such as elements 4 and 5, must be selected at certain time segments. In other words, selected signals must be connected to two horizontal ones

Leiter Y[tief]1, Y[tief]2 und an zwei senkrechte Leiter X[tief]4 und X[tief]1 angelegt werden. Es zeigt sich dabei, dass hierbei auch Kreuzungspunkte 1 und 8 ungewollt mit ausgewählt werden.Conductor Y [deep] 1, Y [deep] 2 and on two vertical conductors X [deep] 4 and X [deep] 1. It can be seen here that intersection points 1 and 8 are also selected unintentionally.

In Fig. 3 ist eine andere herkömmliche Schaltmatrix aufgezeigt. Zur Vermeidung der ungewollten Auswahl von Kreuzungspunkten sind zwei zusätzliche senkrechte Leiter X[tief]1' und X[tief]4' in Spaltenrichtung vorgesehen. Bei dieser Schaltmatrix sind Kreuzungspunktelemente 1, 4, 9 und 12 so angeordnet, wie es in Fig. 2 gezeigt ist. Kreuzungspunktelemente 5 und 8 sind Kreuzungspunkten zwischen den zusätzlichen senkrechten Leiter X[tief]1' und X[tief]4' einerseits und dem zweiten waagerechten Leiter Y[tief]2 andererseits zugeordnet. Die Kreuzungspunktelemente 13 und 16 sind entsprechend an den vierten waagerechten Leiter Y[tief]4 angeschlossen. Wie durch kleine Kreise 1', 4', 5', 8', 9', 12', 13' und 16' angedeutet ist, sind keine Kreuzungspunktelemente den Kreuzungspunkten des ersten und vierten senkrechten Leiters X[tief]1 und X[tief]4 und des zweiten und vierten waagerechten Leiters Y[tief]2 und Y[tief]4 benachbart. Obgleich dadurch eine unbeabsichtigte Auswahl von Kreuzungspunkten vermieden wird, ist die Schaltmatrix in ihrer Anordnung und Arbeitweise kompliziert.Another conventional switching matrix is shown in FIG. To avoid the undesired selection of crossing points, two additional vertical conductors X [deep] 1 'and X [deep] 4' are provided in the column direction. In this switching matrix, crossing point elements 1, 4, 9 and 12 are arranged as shown in FIG. Crossing point elements 5 and 8 are assigned crossing points between the additional vertical conductor X [deep] 1 'and X [deep] 4' on the one hand and the second horizontal conductor Y [deep] 2 on the other hand. The crossing point elements 13 and 16 are correspondingly connected to the fourth horizontal conductor Y [deep] 4. As indicated by small circles 1 ', 4', 5 ', 8', 9 ', 12', 13 'and 16', no crossing point elements are the crossing points of the first and fourth vertical conductors X [deep] 1 and X [deep ] 4 and the second and fourth horizontal conductors Y [deep] 2 and Y [deep] 4 adjacent. Although this avoids inadvertent selection of crossing points, the switching matrix is complicated in its arrangement and operation.

Fig. 4 zeigt den grundsätzlichen Aufbau einer beispielsweisen Schaltmatrix nach der Erfindung. In dem dargestellten Beispiel enthält die Schaltmatrix erste bis vierte senkrechte Leitungen X[tief]1 - X[tief]4 und erste bis vierte waagerechte Leitungen Y[tief]1 - Y[tief]4. Den Kreuzungspunkten sind Kreuzungspunktelemente 1 bis 16 zugeordnet, die jeweils mit einem Steuerelement C[tief]1 - C[tief]16 in Verbindung stehen. Die Kreuzungspunktelemente 1 bis 4 verbinden die erste waagerechte Leitung Y[tief]1 und die aufeinanderfolgenden senkrechten Leitungen X[tief]1 - X[tief]4, welche die waagerechte Leitung Y[tief]1 in einer bestimmten ersten Reihenfolge kreuzen. Die Kreuzungspunktelemente 5 bis 8 verbinden die zweite waagerechte Leitung Y[tief]2 und die senkrechten Leitungen X[tief]4 - X[tief]1, die die zweite waagerechte Leitung Y[tief]2 in der entgegengesetzten, zweiten Reihenfolge kreuzen. Weiter verbinden die Kreuzungspunktelemente 4 und 5 die vierte senkrechte Leitung X[tief]4 und die erste und zweite waagerechte Leitung Y[tief]1 und Y[tief]2. Außerdem sind die Kreuzungspunktelemente 9 - 12 und 13 - 16 an einem der waagerechten Leitungen Y[tief]3 bzw. Y[tief]4 angekuppelt, während die Elemente 8 - 9 und 12 - 13 an der ersten bzw. vierten senkrechten Leitung X[tief]1 bzw. X[tief]4 angeschlossen sind. Auf diese Weise sind alle diejenigen Paare von Kreuzungspunktelementen, die während eines Zeitabschnittes ausgewählt werden, entlang nur einer der senkrechten und waagerechten Leitungen X[tief]1 - X[tief]4 und Y[tief]1 - Y[tief]4 angeordnet.Fig. 4 shows the basic structure of an exemplary switching matrix according to the invention. In the example shown, the switching matrix contains first to fourth vertical lines X [deep] 1 - X [deep] 4 and first to fourth horizontal lines Y [deep] 1 - Y [deep] 4. Crossing point elements 1 to 16 are assigned to the crossing points, each of which is connected to a control element C [deep] 1 - C [deep] 16. The crossing point elements 1 to 4 connect the first horizontal line Y [deep] 1 and the successive vertical lines X [deep] 1 - X [deep] 4, which cross the horizontal line Y [deep] 1 in a certain first order. The crossing point elements 5 to 8 connect the second horizontal line Y [deep] 2 and the vertical lines X [deep] 4 - X [deep] 1, which cross the second horizontal line Y [deep] 2 in the opposite, second order. Furthermore, the crossing point elements 4 and 5 connect the fourth vertical line X [deep] 4 and the first and second horizontal lines Y [deep] 1 and Y [deep] 2. In addition, the crossing point elements 9-12 and 13-16 are coupled to one of the horizontal lines Y [deep] 3 or Y [deep] 4, while the elements 8-9 and 12-13 are coupled to the first or fourth vertical line X [ deep] 1 or X [deep] 4 are connected. In this way, all those pairs of crossing point elements that are selected during a period of time are arranged along only one of the vertical and horizontal lines X [deep] 1 - X [deep] 4 and Y [deep] 1 - Y [deep] 4.

Mit dieser Anordnung der Kreuzungspunktelemente 1 - 16 ist es immer möglich, ein Kreuzungspunktpaar auszuwählen, indem nur drei waagerechte und senkrechte Leiter ausgewählt werden, und es ist unmöglich, gleichzeitig drei oder mehrere Kreuzungspunktelemente durch die drei bestimmten Leiter auszuwählen. Durch Fig. 4 wird verständlich, dass das erste bis sechzehnte Kreuzungspunktelement 1 bis 16 mit den ersten bis sechzehnten Steuerelektroden C[tief]1 - C[tief]16 den entsprechenden Kreuzungspunkten der Reihe nach so zugeordnet sind, dass sie von einem Ausgangskreuzungspunkt aus für das Kreuzungspunktelement 1 oder 16 zu einem Endkreuzungspunkt für die Elemente 16 oder 1 sofort aufgefunden werden können. Mehr im einzelnen sind von den Steuerelektroden C[tief]1 - C[tief]16 der Reihe nach die Steuerelektroden C[tief]1 - C[tief]4 den ersten bis vierten Kreuzungspunktelementen 1 bis 4 zugeordnet, die die erste waagerechte Leitung Y[tief]1 mit der ersten bis vierten senkrechten Leitung X[tief]1 - X[tief]4 verbinden, welche die Leitung Y[tief]1 in der ersten Aufeinanderfolge der Ziffern 1 - 4 kreuzen. Die Steuerelektroden C[tief]5 - C[tief]8 sind den fünften bis achten Kreuzungspunktelementen 5 - 8 zugeordnet, die die zweite waagerechte Leitung Y[tief]2 der Reihe nach mit der vierten bis ersten senkrechten Leitung X[tief]4 - X[tief]1 verbinden, welche die Leitung Y[tief]2 in der entgegengesetzten zweiten Aufeinanderfolge der Ziffern 5, 6, 7 und 8 kreuzen. Die Steuerelektroden C[tief]9 - C[tief]12 sind den neunten bis zwölften Kreuzungspunktelementen 9 - 12 zugeordnet, die die dritte waagerechte Leitung Y[tief]3 der Reihe nach mit der ersten bis vierten senkrechten Leitung X[tief]1 - X[tief]4 verbinden, welche die Leitung Y[tief]3 in der ersten Aufeinanderfolge der Ziffern 9, 10, 11 und 12 kreuzen und die Steuerelektroden C[tief]13 - C[tief]16 sind schließlich den dreizehnten bis sechzehnten Kreuzungspunktelementen 13 - 16 zugeordnet, die die vierte waagerechte Leitung Y[tief]4 der Reihe nach mit der vierten bis ersten senkrechten Leitung X[tief]4 - X[tief]1 verbinden, welche die Leitung Y[tief]4 in der entgegengesetzten Aufeinanderfolge der zweiten Reihenfolge der Ziffern 13, 14, 15 und 16 kreuzen.With this arrangement of the crossing point elements 1-16, it is always possible to select a pair of crossing point by selecting only three horizontal and vertical conductors, and it is impossible to simultaneously select three or more crossing point elements by the three designated conductors. 4 it can be understood that the first to sixteenth crossing point elements 1 to 16 with the first to sixteenth control electrodes C [deep] 1 -C [deep] 16 are assigned to the corresponding crossing points in sequence in such a way that they are from a starting crossing point for the crossing point element 1 or 16 to an end crossing point for the elements 16 or 1 can be found immediately. More specifically, of the control electrodes C [deep] 1 - C [deep] 16, the control electrodes C [deep] 1 - C [deep] 4 are assigned in sequence to the first to fourth crossing point elements 1 to 4, which form the first horizontal line Y Connect [deep] 1 to the first through fourth vertical lines X [deep] 1 - X [deep] 4, which cross the line Y [deep] 1 in the first sequence of digits 1 - 4. The control electrodes C [deep] 5 - C [deep] 8 are assigned to the fifth to eighth crossing point elements 5 - 8, which connect the second horizontal line Y [deep] 2 in sequence with the fourth to first vertical line X [deep] 4 - Connect X [deep] 1, which cross the line Y [deep] 2 in the opposite second sequence of digits 5, 6, 7 and 8. The control electrodes C [deep] 9 - C [deep] 12 are assigned to the ninth to twelfth crossing point elements 9 - 12, which connect the third horizontal line Y [deep] 3 in sequence with the first to fourth vertical line X [deep] 1 - X [deep] 4, which cross the line Y [deep] 3 in the first sequence of digits 9, 10, 11 and 12 and the control electrodes C [deep] 13 - C [deep] 16 are finally the thirteenth through sixteenth crossing point elements 13-16, which connect the fourth horizontal line Y [deep] 4 in sequence to the fourth to first vertical lines X [deep] 4 - X [deep] 1, which connect the line Y [deep] 4 in the opposite order the second order of digits 13, 14, 15 and 16 cross.

Wie bekannt, kann jedes Kreuzungspunktelement eine andere, entsprechend gerichtete Diode anstelle des Widerstandes aufweisen. Alternativ kann jedes Kreuzungspunktelement einen anderen Widerstand anstelle der gezeichneten Diode aufweisen. Die senkrechten Leitungen X[tief]1 - X[tief]4 brauchen in ihrer Anzahl nicht mit der Anzahl der waagerechten Leitungen Y[tief]1 - Y[tief]4 übereinstimmen. Außerdem brauchen die Leitungen X[tief]1 - X[tief]4 nicht parallel zueinander verlaufen und können auf einer gekrümmten Fläche angeordnet sein, um dabei die Leitungen Y[tief]1 - Y[tief]4 zu kreuzen.As is known, each crossing point element can have a different, correspondingly directed diode instead of the resistor. Alternatively, each crossing point element can have a different resistance instead of the illustrated diode. The number of vertical lines X [deep] 1 - X [deep] 4 need not match the number of horizontal lines Y [deep] 1 - Y [deep] 4. In addition, the lines X [deep] 1 - X [deep] 4 do not have to run parallel to one another and can be arranged on a curved surface so as to cross the lines Y [deep] 1 - Y [deep] 4.

Fig. 5 zeigt eine Schaltmatrix 20 unter Bezugnahme auf Fig. 4. Jedes Kreuzungspunktelement besteht aus einer Diode D in Reihe mit einem Widerstand R jeweils in Verbindung mit einem Steuerelement C[tief]1 - C[tief]16. Die Schaltmatrix besitzt eine Treiberschaltung 30 und eine Verteilerschaltung 40 für zu jedem Zeitabschnitt ausgewählte Signale an drei senkrechten und waagerechten Leitungen X[tief]1 - X[tief]4 und Y[tief]1 - Y[tief]4. Wie nachstehend noch näher ausgeführt wird, besitzt der Verteiler 40 erste Ausgangsanschlüsse X[tief]1 - X[tief]d und zweite Ausgangsanschlüsse Y[tief]a - Y[tief]d in Verbindung mit den Leitern X[tief]1 - X[tief]4 bzw. Y[tief]1 - Y[tief]4. Der Verteiler liefert erste und zweite Ausgangs-Signalgruppen an die ersten bzw. zweiten Ausgangsanschlüsse X[tief]a - X[tief]d und Y[tief]a - Y[tief]d. Die Ausgangssignale des Verteilers sind logische "L"- und "O"-Signale, die nachstehend anhand der Tabelle 1 und 2 näher beschrieben sind. Die Treiberschaltung 30 umfaßt Transistorpaare Tr[tief]1, Tr[tief]2; Tr[tief]3, Tr[tief]4; Tr[tief]5, Tr[tief]6 und Tr[tief]7, Tr[tief]8 zwischen den ersten Ausgangsanschlüssen X[tief]a - X[tief]d des Verteilers und den entsprechenden senkrechten Leitern X[tief]1 - X[tief]4, die kathodenseitig an die Dioden D anschließen, und Transistoren Tr[tief]9, Tr[tief]10, Tr[tief]11 und Tr[tief]12 zwischen den zweiten Ausgangsanschlüssen des Verteilers und den entsprechenden, waagerechten Leitungen Y[tief]1 - Y[tief]4, die anodenseitig an die Dioden D angeschlossen sind. Die Transistoren Tr[tief]1 - Tr[tief]12 liegen an der Spannungsquelle E.FIG. 5 shows a switching matrix 20 with reference to FIG. 4. Each crossing point element consists of a diode D in series with a resistor R in each case in connection with a control element C [low] 1 - C [low] 16. The switching matrix has a driver circuit 30 and a distribution circuit 40 for signals selected for each time segment on three vertical and horizontal lines X [low] 1 - X [low] 4 and Y [low] 1 - Y [low] 4. As will be explained in more detail below, the distributor 40 has first output connections X [deep] 1-X [deep] d and second output connections Y [deep] a-Y [deep] d in connection with the conductors X [deep] 1-X [deep] 4 or Y [deep] 1 - Y [deep] 4. The distributor provides first and second output signal groups to the first and second output terminals, respectively, X [low] a - X [low] d and Y [low] a - Y [low] d. The output signals of the distributor are logical "L" and "O" signals, which are described in more detail below with reference to Tables 1 and 2. The driver circuit 30 comprises transistor pairs Tr [low] 1, Tr [low] 2; Tr [deep] 3, Tr [deep] 4; Tr [deep] 5, Tr [deep] 6 and Tr [deep] 7, Tr [deep] 8 between the first output connections X [deep] a - X [deep] d of the distributor and the corresponding vertical conductors X [deep] 1 - X [deep] 4, which connect on the cathode side to the diodes D, and transistors Tr [deep] 9, Tr [deep] 10, Tr [deep] 11 and Tr [deep] 12 between the second output terminals of the distributor and the corresponding, horizontal lines Y [deep] 1 - Y [deep] 4, which are connected to the diodes D on the anode side. The transistors Tr [low] 1 - Tr [low] 12 are connected to the voltage source E.

Nach Fig. 6 und 7 enthält ein Verteiler 40 für eine Schaltmatrix nach Fig. 4 einen Zähler 41 mit vier Stufen a, b, c und d zum Zählen von Zeitimpulsen CL, die periodisch einem Eingangssignalanschluß 42 für die Zeitsignale aufgegeben werden, und zwar in entsprechenden Zeitabständen, um vier-bit-binäre Aus- gangssignale an den zugehörigen Stufen a, b, c und d abzugeben, die zyklisch zwischen logischen Ziffern "OOOO" und "LLLL" über Ziffern "LOOO", "OLOO", "LLOO" und "OLLL" variieren, wie die Tabellen 1 und 2 verdeutlichen. Die Zählerausgangssignale werden mit Ausnahme der höchststelligsten Ziffer der Stufe d von den Stufen a, b und c an zwei Eingangsanschlüsse e und f eines ersten Dekodierers 43 über eine erste logische Schaltung angeschlossen, die UND-Gatter A[tief]1 - A[tief]4, ODER-Gatter O[tief]1 - O[tief]2 und Inverter I[tief]1 - I[tief]3 umfaßt und in der dargestellten Weise miteinander verbunden sind, um die Zählerausgangssignale für die drei niedrigstelligeren Ziffern in zwei-bit-binäre Signale umzuwandeln, wie Tabelle 1 zeigt. Bezüglich der zwei-bit-binären Signale erzeugt der erste Dekodierer 43 erste vier-bit-dekodierte Ausgangssignale an seinen Ausgangsanschlüssen g, h, i und j wie Tabelle 1 zu entnehmen ist. Der Verteiler 40 umfaßt weiter eine zweite logische Schaltung, die aus UND-Gattern A[tief]5 - A[tief]12 und ODER-Gattern O[tief]3 - O[tief]9 besteht und von dem Zählerausgangssignal der zweithöchststelligsten Ziffer gesteuert wird, das von der Stufe c des Zählers 41 abgegeben wird, um die ersten dekodierten Ausgangssignale in die erste Ausgangssignalgruppe des Verteilers umzuwandeln, die an die ersten Ausgangsanschlüsse X[tief]a - X[tief]d abgegeben werden, wie Tabelle 1 näher veranschaulicht.According to FIGS. 6 and 7, a distributor 40 for a switching matrix according to FIG. 4 contains a counter 41 with four stages a, b, c and d for counting time pulses CL which are periodically applied to an input signal connection 42 for the time signals, namely in corresponding time intervals to allow four-bit binary output output signals to the associated stages a, b, c and d, which vary cyclically between logical digits "OOOO" and "LLLL" via digits "LOOO", "OLOO", "LLOO" and "OLLL", as in Tables 1 and 2 clarify. With the exception of the highest digit of stage d, the counter output signals are connected from stages a, b and c to two input connections e and f of a first decoder 43 via a first logic circuit, the AND gates A [low] 1 - A [low] 4, OR gate O [low] 1 - O [low] 2 and inverter I [low] 1 - I [low] 3 and are connected to one another in the manner shown to convert the counter output signals for the three lower-digit digits into two- convert bit-binary signals, as shown in Table 1. With regard to the two-bit binary signals, the first decoder 43 generates first four-bit decoded output signals at its output connections g, h, i and j, as can be seen in Table 1. The distributor 40 further comprises a second logic circuit consisting of AND gates A [low] 5 - A [low] 12 and OR gates O [low] 3 - O [low] 9 and controlled by the counter output signal of the second highest digit which is output from stage c of counter 41 to convert the first decoded output signals into the first output signal group of the distributor, which are output to the first output terminals X [low] a - X [low] d, as Table 1 illustrates in more detail .

Tabelle 1Table 1

Aus Fig. 6 und 7 ergibt sich weiter, dass die höchststelligste Ziffer und die zweithöchststelligste Ziffer des Zählerausgangssignals von den Stufen d und c des Zählers 41 an die Eingangsanschlüsse k und f eines zweiten Dekodierers 44 gelegt werden, welcher diese Ziffern in zweite Vier-bit-Zählerausgangssignale dekodiert, die an den Ausgangsanschlüssen m, n, o und p des Dekodierers in Werten erscheinen, wie sie aus Tabelle 2 ersichtlich sind. Der Verteiler 40 schließt außerdem eine dritte logische Schaltung ein, die UND-Gatter A[tief]13 - A[tief]15 und ODER-Gatter O[tief]10 - O[tief]12 aufweist und durch jene zwei ersten dekodierten Ausgangssignale gesteuert wird, die an den Ausgangsanschlüssen g und j des ersten Dekodierers 43 erscheinen, um die zweiten dekodierten Ausgangssignale in die zweite Ausgangssignalgruppe des Verteilers umzuwandeln, welche an den Ausgangsanschlüssen des Verteilers Y[tief]a - Y[tief]d erscheinen, wie Tabelle 2 zu entnehmen ist.6 and 7 further shows that the highest digit and the second highest digit of the counter output signal from stages d and c of counter 41 are applied to input terminals k and f of a second decoder 44, which converts these digits into second four-bit -Decoded counter output signals which appear at the output connections m, n, o and p of the decoder in values as shown in Table 2. The distributor 40 also includes a third logic circuit comprising AND gates A [low] 13-A [low] 15 and OR gates O [low] 10-O [low] 12 and controlled by those two first decoded output signals appearing at the output terminals g and j of the first decoder 43 to convert the second decoded output signals into the second output signal group of the distributor, which appear at the output terminals of the distributor Y [low] a - Y [low] d, as shown in Table 2 can be found.

Tabelle 2Table 2

Wie aus Fig. 7 verständlich wird, werden nur zwei logische "L"-Signale an die zweite Gruppe der Ausgangsanschlüsse des Verteilers abgegeben, die an zwei benachbarte, waagerechte Leitungen Y[tief]1 und Y[tief]2, Y[tief]2 und Y[tief]3 oder Y[tief]3 und Y[tief]4 angeschlossen sind, während nur ein logisches "L"-Signal an die erste Gruppe der Ausgangsanschlüsse des Verteilers abgegeben wird, die an einen der senkrechten Leiter X[tief]1, X[tief]2, X[tief]3 oder X[tief]4 anschließt, um die vierte, achte, zwölfte oder sechzehnte Steuerelektrode C[tief]4, C[tief]8, C[tief]12 oder C[tief]16 zu erregen, wie vorstehend die zwei aufeinanderfolgenden Steuerelektroden. Auf der anderen Seite werden nur zwei logische "L"-Signale an die erste Gruppe der Ausgangsanschlüsse des Verteilers angelegt, die an zwei benachbarte senkrechte Leitungen X[tief]1 und X[tief]2, X[tief]2 und X[tief]3 oder X[tief]3 und X[tief]4 zu anderen Zeitabschnitten angeschlossen sind, während nur ein logisches "L"-Signal an einen zweiten Verteilerausgangsanschluß abgegeben wird, der an eine der waagerechten Leitungen Y[tief]1, Y[tief]2, Y[tief]3 oder Y[tief]4 geschaltet ist. Es folgt weiter, dass wenn die erste Signal- gruppe der Verteilerausgangssignale an die Nr. 1 und 4 abgegeben wird, ist an den Verteilerausgangsanschlüssen X[tief]a und X[tief]d ein logisches "L" nur für die Länge von einem Zeitabschnitt vorhanden und für die Länge von drei Zeitabschnitten, wenn der Fall eintritt, während diejenigen Verteilerausgangssignale, die an die Nr. 2 und 3 abgegeben werden, an den Verteilerausgangsanschlüssen X[tief]b und X[tief]c für die Länge von zwei Zeitabschnitten vorhanden sind.As can be understood from FIG. 7, only two logical "L" signals are output to the second group of the output connections of the distributor, which are connected to two adjacent, horizontal lines Y [low] 1 and Y [low] 2, Y [low] 2 and Y [low] 3 or Y [low] 3 and Y [low] 4 are connected, while only a logical "L" signal is sent to the first group of output connections of the distributor, which is connected to one of the vertical conductors X [ deep] 1, X [deep] 2, X [deep] 3 or X [deep] 4 connects to the fourth, eighth, twelfth or sixteenth control electrode C [deep] 4, C [deep] 8, C [deep] 12 or to excite C [low] 16, as above, the two consecutive control electrodes. On the other hand, only two logical "L" signals are applied to the first group of output connections of the distributor, which are connected to two adjacent vertical lines X [deep] 1 and X [deep] 2, X [deep] 2 and X [deep ] 3 or X [deep] 3 and X [deep] 4 are connected at other time segments, while only a logical "L" signal is output to a second distributor output connection which is connected to one of the horizontal lines Y [deep] 1, Y [ low] 2, Y [low] 3 or Y [low] 4 is switched. It further follows that when the first signal group of the distributor output signals is output to No. 1 and 4, a logical "L" is only present at the distributor output terminals X [low] a and X [low] d for the length of one time segment and for the length of three time segments, if the case occurs while those distributor output signals outputted to Nos. 2 and 3 are present at the distributor output terminals X [deep] b and X [deep] c for the length of two periods.

Fig. 8 zeigt eine Vier-zu-Vier-Schaltmatrix gemäß einer zweiten Ausführung nach der Erfindung mit Kreuzungspunktelementen 1 bis 16, die der Reihe nach zwischen waagerechten Leiterpaaren Y[tief]1 - Y[tief]4 zick-zackförmig angeordnet sind, während das siebente Kreuzungspunktelement 7 und die Kreuzungspunktelemente 8 - 10 an dem senkrechten Leiter X[tief]4 angeschlossen sind, wobei das zehnte Kreuzungspunktelement 10 an den vierten waagerechten Leiter Y[tief]4 angeschlossen ist.. Es zeigt sich, dass bei einer derartigen Schaltmatrix nach der Erfindung die Zahl der senkrechten oder waagerechten Leiter gerade sein muß.Fig. 8 shows a four-to-four switching matrix according to a second embodiment of the invention with crossing point elements 1 to 16, which are arranged in a zigzag shape between horizontal conductor pairs Y [deep] 1 - Y [deep] 4, while the seventh crossing point element 7 and the crossing point elements 8-10 are connected to the vertical conductor X [deep] 4, the tenth crossing point element 10 being connected to the fourth horizontal conductor Y [deep] 4. It can be seen that with such a switching matrix according to the invention, the number of vertical or horizontal conductors must be even.

Fig. 9 zeigt eine Vier-zu-Vier-Schaltmatrix nach einer dritten erfindungsgemäßen Ausführung mit den Kreuzungspunktelementen 1 - 16 in einer spiralförmigen Aufeinanderfolge.9 shows a four-to-four switching matrix according to a third embodiment of the invention with the crossing point elements 1-16 in a spiral sequence.

Schließlich zeigt Fig. 10 eine Vier-zu-Vier-Schaltmatrix nach einer vierten Ausführung gemäß der Erfindung mit Kreuzungspunktelementen 1 - 16 in einer unregelmäßigen Aufeinanderfolge, wobei es unmöglich ist, die Kreuzungspunktelemente 1 - 16 mit den aufeinanderfolgenden Steuerelektroden C[tief]1 - C[tief]16 in einem bestimmten Linienzug zu beschreiben. Es ist aber hervorzuheben, dass jeweils zwei aufeinanderfolgende Kreuzungspunktelemente, wie die Elemente 3 und 4 oder 4 und 5 an demselben Matrixleiter angeschlossen sind.Finally, FIG. 10 shows a four-to-four switching matrix according to a fourth embodiment according to the invention with crossing point elements 1 - 16 in an irregular sequence, it being impossible to connect the crossing point elements 1 - 16 with the successive control electrodes C [deep] 1 - C [deep] 16 to describe in a certain line of lines. It should be emphasized, however, that two successive crossing point elements, such as elements 3 and 4 or 4 and 5, are connected to the same matrix conductor.

Es ist damit für den Fachmann ohne weiteres möglich, auf der Grundlage der erfindungsgemäßen Lehre die Kreuzungspunktelemente in verschiedener Weise anzuordnen und den Verteiler 40 entsprechend auszubilden, der anhand der Fig. 6 und 7 nur für ein Ausführungsbeispiel näher erläutert ist. Die Schaltmatrix nach der Erfindung ist für elektrostatische Aufzeichnungseinrichtungen jeder Art geeignet, vorausgesetzt, dass die Vorrichtung eine Folge von Steuerelektroden entlang einer Vielzahl von ausgerichteten Aufzeichnungselektroden aufweist.It is thus easily possible for the person skilled in the art to arrange the crossing point elements in various ways on the basis of the teaching according to the invention and to design the distributor 40 accordingly, which is explained in more detail with reference to FIGS. 6 and 7 for only one exemplary embodiment. The switching matrix according to the invention is suitable for electrostatic recording devices of any kind, provided that the device has a sequence of control electrodes along a plurality of aligned recording electrodes.

Claims

1. Switching matrix for an electrostatic recording device with a plurality of aligned or balanced recording electrodes and a sequence of control electrodes along the recording electrodes for cyclically energizing the control electrodes in successive time segments, with two successive control electrodes being excited at each time segment and with one of two successive control electrodes , which immediately follows the other in the sequence, is continuously excited in the next following time segment together with a further control electrode, which in the sequence follows the one of the two control electrodes next and that a plurality of first conductors in a first (row-by-row) arrangement, a plurality of second conductors in a second (column-wise) arrangement which successively cross the first conductors without ohmic contact to form crossing points, and a plurality of crossing point elements th are provided, each associated with a crossing point and connected to a control electrode, each of the crossing point elements connecting one of the first conductors to one of the second conductors which crosses the first conductor at a point which is adjacent to one of the crossing point elements, that logic circuit means are provided for delivering selection signals selectively to the first and second conductors and for selecting two crossing point elements in each of the time segments, the selected crossing point elements exciting the associated control electrodes, characterized in that all crossing point elements (1-16) selected in pairs are arranged in such a way, that they one of the conductors of a first or second conductor arrangement (Y [deep] 1 - Y [deep] 4; X [deep] 2 - X [deep] 4) with two corresponding conductors of the other conductor arrangement.

2. Switching matrix according to claim 1, wherein the first conductor arrangement consists of at least three conductors, characterized in that the crossing point elements (1-4) the outermost conductor (Y [deep] 1) of the first conductor arrangement with the conductors (X [deep] 1 , X [deep] 2, X [deep] 3, X [deep] 4) of the second conductor arrangement crossing the first conductor of the first conductor arrangement in a predetermined first sequence (X [deep] 1 - X [deep] 4) that the crossing point elements (5 - 8) connect the second outermost conductor (Y [deep] 2) of the first conductor arrangement with the conductors of the second conductor arrangement, which connect the second outermost conductor in the opposite order (X [deep] 4 - X [deep] 1 ) cross that the crossing point elements (9-12) connect the third outermost and possibly further successive conductors (Y [deep] 3, Y [deep] 4) of the first conductor arrangement with the conductors of the second conductor arrangement, which connect the third outermost conductor or one of the following conductors in one or cross the opposite other succession, depending on whether the number of successive conductors of the first conductor arrangement is odd or even, and that the successions of the crossing points correspond to the successions of the control electrodes (C [deep] 1 - C [deep] 16).

3. Switching matrix according to claim 1 and 2, wherein the conductors of the first and second conductor arrangement (Y [deep] 1 - Y [deep] 4; X [deep] 1 - X [deep] 4) are four each, characterized in that the circuit means consist of a distributor (40) which has four first and four second signal output connections (X [deep] a - X [deep] d, Y [deep] a - Y [deep] d), and depending on circulating time pulses first and second signal groups are present at the first and second signal output connections (X [deep] a - X [deep] d, Y [deep] a - Y [deep] d), the distributor output signals between two logical values (L, O) vary, and wherein the switching means also comprise switching elements (Tr [deep] 1 - Tr [deep] 12) which reverse the predetermined logic values of the distributor output signals of the first and second signal groups to the conductors of the first conductor arrangement (Y [deep] 1 - Y [deep] 4) or to the conductors of the second conductor arrangement (X [deep] 1 - X [deep] 4).

4. Switching matrix according to claim 3, characterized in that the distributor (40) has a counter (41) for counting the time pulses which emits counter output signals of a four-digit binary number, the output signals cyclically assuming the values between zero and 15 in the decimal system, that the distributor logic circuits (A [deep] 1 - A [deep] 15, O [deep] 1 - O [deep] 12, I [deep] 1 - I [deep] 3, 43, 44), which of the counter output signals are controlled for successive delivery of one of the logical values to those two outputs of the first signal group of the distributor (40) and forwarding via switching elements to two adjacent conductors of the first conductor arrangement (Y [deep] 1 - Y [deep] 4) and to Delivery of the one logical value to each of the outputs of the second signal group (X [low] 1 - X [low] 4) of the distributor (40), and further for the output of the one logical value to one of the outputs of the first signal group of the distributor (40 ) from the switching elements to the conductor de r first conductor arrangement is switched which crosses the conductors of the second conductor arrangement, and that the one logical value is applied to those two outputs of the second signal group of the distributor and is switched by the switching elements to two adjacent conductors of the second conductor arrangement, the distributor output signals of the one logical Serve as selection signals.

5. Switching matrix according to claim 3 and 4, characterized in that the logic circuits contain a first decoder (43) which has four first output signal connections (g - j) for outputting four first decoded output signals (No. 1 to No. 4) ; that the logic circuits have a second decoder (44) which contains four second output signal connections (m-p) for the delivery of four second decoded output signals No. 1 to No. 4, each of the first and second decoded output signals being suitable, a logic one "L" and "O" to deliver; that the logic circuits contain a first logic circuit (I [low] 1 - I [low] 3, A [low] 1 - A [low] 4, O [low] 1 - O [low] 2) which is connected to the Outputs (a - c) of the counter (41), with the exception of the output (d) for the highest digit, is connected to the output of successive first logical output signals "L" in the order of No. 1 to No. 4, further for output other first logical output signals "O" during a first half of an interval in which the counter output signal of the second highest digit assumes one of the logical values, and on to the successive- the delivery of first logical output signals "L" in the order of No. 4 to No. 1 and also for the delivery of further first logical output signals "O" during a second half of the interval; that the logic circuits contain a second logic circuit (O [low] 3 - O [low] 9; A [low] 5 - A [low] 12) which is acted upon by the output signals of the first decoder (43) and by the output (c) the counter (41) is controlled for the second highest digit and whose outputs are connected to the first output signal connections (X [low] a - X [low] d) of the distributor (40); that the second decoder (44) is connected to the outputs (d; c) for the highest and the second highest digit, for the successive output of second logic signals "L" in the order of No. 1 to No. 4 and for the output of others second logic signals "O" and that the logic circuits have a third logic circuit (A [low] 13 - A [low] 15, O [low] 10 - O [low] 12) which is connected to the outputs (g - j , m - p) of the two decoders (43, 44) is connected and its outputs are connected to the second output signal connections (Y [low] a - Y [low] d) of the distributor (40).