DE2707263A1

DE2707263A1 - Converter providing rectangular pulses from any shape train - has flip=flop followed by two integrators and differential amplifier fed back to flip=flop

Info

Publication number: DE2707263A1
Application number: DE19772707263
Authority: DE
Inventors: Joel Dr Korn
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1977-02-19
Filing date: 1977-02-19
Publication date: 1978-08-24

Abstract

A converter receives a pulse train of any shape and converts them to rectangular pulses, having a constant, independent from frequency keying ratio (T). A flip-flop (G1, G2, R3, C3) is controlled by the input pulses. Its two outputs deliver complementary rectangular oscillations. The voltage dividing integrating circuits with division ratios (F1, F2) with F1/F2 = T, are connected to each flip-flop output. A differential amplifier (DV) delivers a signal proportional to the difference of the integrating circuits' signals. Its output is so fed back to the flip-flop, that its output signal automatically adjusts the length of the cycles to the set ratio.

Description

Schaltung zum Umformen einer Folge beliebing gefrmter Circuit for reshaping a sequence of any shape

Impulse in eine Recgteckimpulsfolge mit einem bestimmten, konstanten und frequenzunabhängigen Tastverhältnis n der Impulstechnik kann die Aufgabe bestehen, eine Rechteckimpulsfolge mit einem bestimmten, von dcr Frequenz und auch von der Betriabsspannung unabhängigen Tastverhältnis zu gewinnen. Pulses in a rectangular pulse train with a certain, constant and frequency-independent pulse duty factor n of the pulse technology, the task can be a square-wave pulse train with a certain, of the frequency and also of the Gain operating voltage independent duty cycle.

Es werden z.B. in der Trägerfrequenztechnik die benötigten Trägerfrequenzen zumindest teilweise durch Vervielfachen oder Teilen aus anderen, sogenannten Grundfrequenzen abgeleitet.For example, in carrier frequency technology, the required carrier frequencies are used at least partially by multiplying or dividing from other, so-called fundamental frequencies derived.

Zum Vcrvielfachen wird die Grundschwingung verzerrt und dabei eine Impulsfolge mit steilen Flanken und daher hohen Anteilen von Oberwellen gewonnen, von denen die gewünschten ausgefiltert werden. Auch durch Teilen einer Grundschwingung durch bistabile Kippschaltungen oder durch Umformen von Sinusschwingungen entsteht eine Folge von Impulsen mit steilen Flanken.The fundamental oscillation is distorted to a multiplier and thereby a Pulse sequence with steep edges and therefore high proportions of harmonics obtained, of which the desired ones are filtered out. Also by dividing a fundamental vibration by bistable multivibrators or by transforming sinusoidal oscillations arises a series of impulses with steep edges.

Bei dein gennanten Verfahren zum Erzeugen steilflankiger Impulse ist im allgemeijien die Dauer der gewonnenen Impulse uiid die Dauer der Lücken zwischen den Impulsen und damit auch das Verhaltnis der Dauer von Impuls und Lücke das sogeiiannte Tastverhältnis, im wesentlichen vom Verfahren und voIi der Frequenz der Grundschwingung abhängig. Es kann weiterhin abhängig sein von der Speisespannung. Das Tastvcrhältnis der erzeugten Impulsfolge ist daher von mchrercn Ied ingungen abhangig und nur beschränkt vorgebbar.In your above-mentioned method for generating steep-edged pulses is in general the duration of the impulses obtained uiid the duration of the gaps between the impulses and thus also the relationship between the duration of the impulse and the gap Duty cycle, essentially the process and the frequency of the fundamental addicted. It can also be dependent on the supply voltage. The duty cycle the pulse sequence generated is therefore dependent on mechanical conditions and is only limited specifiable.

Ein bestimmtes Tastverh.-iltniq ist jedoch dann vorteilhaft, wenn aus der Impulsfolge nur bestimmte Oberwellen ausgefiltcrt werden und diese daher in der Impulsfolge mit höieren Anteilen als andere enthalten sein sollen. Ein Tastverhältnis 1 : 1 ist dann erwünscht, wenn aus der Impulsfolge nur geradzahlige Oberwellen der Grundschwingung ausgefiltert werden sollen, denn eine Impulsfolge mit dem Tastverhältnis 1 : 1 enthält keine ungeradzahligen Oberwellen und die Filter zum Ausfiltern der gewünschten geradzahligen Schwingungen können einfacher sein.However, a certain duty cycle is advantageous if only certain harmonics are filtered out from the pulse train and therefore these should be included in the pulse train with higher proportions than others. A duty cycle 1: 1 is desirable if only even harmonics of the Fundamental oscillation should be filtered out, because a pulse train with the duty cycle 1: 1 contains no odd harmonics and the filters to filter out the desired even-numbered vibrations can be simpler.

Es bestand daher die Aufgabe, eine Schaltung anzugeben, durch die eine Folge beliebig geformter Impulse in eine Rechteckimpulsfolge mit einstellbarem, frequenzunabhängigem Tastverhältnis, vor allem mit einem Tastverh.iltnis 1 : 1 umgeformt werden kann. Das gewählte Tastverhältnis soll sehr genau und unabhängig von der Betriebsspannung sein.It was therefore the task of specifying a circuit through which a sequence of arbitrarily shaped pulses into a square pulse sequence with adjustable, frequency-independent pulse duty factor, especially with a pulse duty factor 1: 1 can be formed. The selected duty cycle should be very precise and independent of the operating voltage.

Durch die deutsche Patentschrift 1 003 262 ist ein Verfahren bekannt zur Uberwachung und Regelung des Breitenverhältnisses der beiden Kurvenabschnitte einer mäanderförmigen Spniiung, bei dem die positiven und negativen Amplituden der gleichstromfrcien Mäanderspannung nach Gleichrichtung durch je einen Spitzengleichrichter miteinander verglichen werden und dabei eine Regelspannung gewennen wird, die das Breitenverhältnis steuert.A method is known from German patent specification 1 003 262 for monitoring and regulating the width ratio of the two curve sections a meandering Spniiung, in which the positive and negative amplitudes of the DC-free meander voltage after rectification by a peak rectifier can be compared with each other and a control voltage will be chosen that corresponds to the Width ratio controls.

Dabei gehen unvermeidliche Unterschiede in den Kleinnlinien der Gleichrichter in das Ergebnis ein, so daß die gewünschte Genauigkeit des Tastverhältnisses nur unvollkommcn erreicht werden kann.Thereby, inevitable differences go in the small lines of the rectifier in the result, so that the desired accuracy of the duty cycle only can be achieved imperfectly.

Weiterhin ist durch die deutsctle Auslegeschrift 1 1<)0 502 eine Schaltung zum Erzeugen einer Folge von Rechteckimpulsen bekannt, deren Tastverhältnis auch bei sich ändern(ler Folgefrequenz vorgegebener Synchronimpulse weitgehend konstant ist, bei der zwei in Schaltbetrieb arbeitende, mit SynchroIIimpulsen synchronisierte und über einen Kondensator gel<oppclte Verstärkerstufen vorgesehen sind, wobei der Koppelkondensator über Widerstände von einer Regelspannung umgeladen wird, die durch Integration der erzeugten Rechteckimpulsfolge gewonnen wird und wobei die Zeitkonstante aus dem loppelkondensator und einem der Widerstände mindestens dreimal größer als die Dnuer zwischen zwei aufeinanderfolgenden Rechteckimpulsen sein soll. In der genannten Veröffentlichung wird in Sp. 4, Z. 41 bis Sp. 5, Z. 15 ausführlich erläutert, daß es sich beim Anmeldungsgegenstand nicht um eine monostabile Kippschaltung (Multivibrator) handelt. Und es wird weiterhin in Sp. 6, Z. 64 bis Z. 68 ausgesagt, daß damit sich eine Verringerung des ansonsten auftretenden Fehlers um etwa den Faktor 10" ergibt.Furthermore, by the German Auslegeschrift 1 1 <) 0 502 is a Circuit for generating a sequence of square-wave pulses known, their duty cycle even when changing (the repetition frequency of specified sync pulses is largely constant is, in which two working in switching mode, synchronized with synchro-impulses and oppclte amplifier stages are provided via a capacitor, wherein the coupling capacitor is reloaded from a control voltage via resistors, which obtained by integrating the generated square pulse train will and wherein the time constant of the coupling capacitor and one of the resistors at least three times greater than the length between two successive square-wave pulses should be. In the publication mentioned, column 4, line 41 to column 5, line 15 explained in detail that the subject of the application is not a monostable Toggle circuit (multivibrator) acts. And it is continued in column 6, line 64 bis Line 68 stated that this would reduce the error that would otherwise occur by a factor of about 10 ".

Die erfindungsgemäße Schaltung zum Umformen einer Folge beliebig geformter Impulse in eine Rechteckimpulsfolge mit konstantgehaltenem und frequenzunabhängigem Tastverhältnis T ist gekennzeichnet durch eine von der Folge beliebig geformter Impulse ansteuerbare Kippschaltung mit zwei zueinander komplementären, Rechteckschwingungen liefernden Ausgängen, zwei Je einem der Ausgänge nachgeschaltete, spannungsteilende Integrierschaltungen mit den Teilungsfaktoren Fi bzw. F2, wobei F1/F2 = T ist, einen Vergleichsverstärker DV, der einen der Differenz der Ausgangssignale der zwei Integrierschaltungen verhältnisgleichen Wert liefert, dessen Ausgang so zur Kippschaltung zurückgeführt ist, daß durch sein Ausgangssignal die Länge der Taktzeiten automatisch auf das eingestellte Verhältnis eingeregelt wird.The circuit according to the invention for reshaping a sequence of arbitrarily shaped Pulses in a square pulse train with constant and frequency-independent Duty cycle T is characterized by one of the sequence of any shape Impulse controllable multivibrator with two complementary square waves supplying outputs, two voltage-dividing outputs, each connected downstream of one of the outputs Integrating circuits with the division factors Fi or F2, where F1 / F2 = T, one Comparison amplifier DV, which is one of the difference in the output signals of the two integrating circuits supplies the same value, the output of which is thus fed back to the flip-flop circuit is that the length of the cycle times is automatically reduced to the set ratio is adjusted.

Eine Integrierschaltung besteht im einfachsten Fall aus einem Längswiderstand und einem Querkondensator. Dann kann der vorhandene Längswiderstand durch einen weiteren Widerstand parallel zum vorhandenen Querkondensator zum Spannungsteiler ergänzt werden.In the simplest case, an integrating circuit consists of a series resistor and a shunt capacitor. Then the existing series resistance can be replaced by a further resistor parallel to the existing cross capacitor to the voltage divider can be added.

Im Falle eines gewünschten Tastverhältnisses 1 : 1 können die Parallelwiderstände zu den Querkondensatoren unendlich groß werden.In the case of a desired duty cycle 1: 1, the parallel resistors can to the cross capacitors become infinitely large.

Die in der beschriebenen Schaltung enthaltene Kippschaltung kann entweder monostabil arbeiten und durch die beliebig geformten Impulse in ihren zweiten Schaltzustand umgesteuert werden oder astabil arbeiten und durch die beliebig geformten Impulse synchronisiert werden.The flip-flop included in the circuit described can either work in a monostable manner and in their second switching state due to the impulses of any shape be reversed or work astable and by the arbitrarily shaped impulses be synchronized.

Der Übersichtsstromlauf einer beispielhaften Ausführung der beschriebenen Schaltung ist in der Figur dargestellt und wird mit ihrer Wirkungsweise nachstehend beschrieben.The overview flow of an exemplary embodiment of the described Circuit is shown in the figure and its mode of operation is described below described.

Die Kippschaltung ist eine monostabil arbeitende und besteht in an sich bekannter Weise aus zwei integrierten Nor-Gattern Gi und G2 mit einem Kondensator C3 zwischen dem Ausgang des ersten Gatters Gt und dem Eingang des zweiten Gatters G2 und einem Widerstand R3 zwischen dem Eingang des zweiten Gatters G2 und einer Umladespannung, ferner einer Verbindung zwischen dem Ausgang des zweiten Gatters G2 und einem der zwei Eingänge des ersten Gatters Gl. Dem zweiten Eingang E des ersten Gatters G1 kann die Folge beliebig geformter Impulse zugeführt werden. Der Kondensator C3 und der Widerstand R3 bilden ein Zeitglied. An den Ausgängen der zwei Gatter bilden sich komplementäre Impulsfolgen.The flip-flop is a monostable working and is an known way from two integrated Nor gates Gi and G2 with a capacitor C3 between the output of the first gate Gt and the input of the second gate G2 and a resistor R3 between the input of the second gate G2 and one Recharge voltage, also one Connection between the output of the second gate G2 and one of the two inputs of the first gate Eq. The second Input E of the first gate G1 can be supplied with the sequence of arbitrarily shaped pulses will. The capacitor C3 and the resistor R3 form a timing element. At the exits of the two gates form complementary pulse trains.

Dem Ausgang jedes der zwei Gatter G1 bzw. G2 ist je eine Integrierschaltung, im gezeigten Beispiel bestehend aus einem Längswiderstand R11 bzw. R21 und einem Querkondensator Cl bzw. C2, nachgeschaltet.The output of each of the two gates G1 and G2 is an integrating circuit, in the example shown, consisting of a series resistor R11 or R21 and a Shunt capacitor Cl or C2, connected downstream.

Die Widerstände R12 parallel zum Querkondensator Cl und R22 parallel zum Querkondensator C2 bilden in Verbindung mit den Längswiderständen R11 bzw. R21 Je einen Spannungsteiler.The resistors R12 in parallel with the shunt capacitor Cl and R22 in parallel to the shunt capacitor C2 in connection with the series resistors R11 and R21 One voltage divider each.

Der Ausgang der dem ersten Gatter Gl nachgeschalteten Integrierschaltung Ril, Cl ist verbunden mit dem invertierendeii Eingang Ei und der Ausgang der dem zweiten Gatter G2 nachgeschalteten Integrierschaltung R21, C2 mit dem nichtinvertierenden Eingang Eni des Differenzverstärkers DV, dessen Ausgang verbunden ist mit dem zweiten Ende des Widerstandes R3 des Zeitgliedes R3, C3.The output of the integrating circuit connected downstream of the first gate Gl Ril, Cl is connected to the inverting input Ei and the output of the dem second gate G2 downstream integrating circuit R21, C2 with the non-inverting Input Eni of the differential amplifier DV, the output of which is connected to the second End of resistor R3 of timing element R3, C3.

Ein über den Eingang E an das erste Gatter G1 geliefertes Signal mit dem Wert L bewirkt am Ausgang A desselben Schalterelementes und der gesamten Schaltung ein Signal 0, dessen Dauer durch das Zeitglied R3, C3 und die all diesem liegende, vom Differenzverstärker DV gelieferte Umladespa£lnung US bestimmt wird. Bei gegebenem Zeitglied ist die Dauer des abgegebenen Signals umso größer, je kleiner die Spannung US ist.A signal supplied to the first gate G1 via the input E is also included the value L causes the same switch element and the entire circuit at output A a signal 0, the duration of which is determined by the timing element R3, C3 and the Umladespa £ lnung US supplied by the differential amplifier DV is determined. Given Timing element, the duration of the output signal is greater, the lower the voltage US is.

Die zueinander inversen Ausgangsspannungen der zwei Catter G1 und G2 gelangen über die Integrierglieder zu den Eingängen Ei bzw, Eni des Differenzverstärkers DV, dessen Ausgangsspannung US ansteigt, wenn die Spannung an seinem invertierenden Eingang Ei gegenüber der Spannung an seinem nichtinvertierenden Eingang Eni absinkt oder umgekehrt, wenn die Spannung an seinem nichtinvertierenden Eingang Eni gegenüber der Spannung an seinem invertierenden Eingang ansteigt.The mutually inverse output voltages of the two catters G1 and G2 reach the inputs Ei and Eni of the differential amplifier via the integrators DV, whose output voltage US rises when the voltage on its inverting Input Ei decreases compared to the voltage at its non-inverting input Eni or vice versa, if the voltage at its non-inverting input is opposite to Eni the voltage at its inverting input increases.

Zur weiteren Erläuterung der Wirkungsweise der Schaltung sei zunächst angenommen, dan am Widerstand R3 eine feste Spannung U liegt, daß die zwei Integrierschaltungen lot11, C1 und R21, C2 untereinander gleich sind und gegebenenfalls die Spannungsteiler R11, R12 und R21, R22 das gleiche Teilerverhältnis haben. Wird nun dem Eingang E eine Takt folgte mit einer bestimmten, durch die Spannung U und das Zeitglied R3, C3 gegebenen Frequenz zugeführt, so kann am Ausgang A eine Taktfolge mit dem Tastverhältnis 1 X 1 abgenommen werden. Die den zwei Eingängen des Differenzverstärkers DV zugeführten Spannungen haben dann die gleiche Grösse. Dabei gibt der Diffcrer.zverstärker eine mittlere Ausgangsspannung US gleich der Spannung U ab, die dem Zeitkreis R3, C3 zugeführt wird.For a further explanation of the mode of operation of the circuit, let us begin assumed that there is a fixed voltage U across resistor R3, that the two integrating circuits lot11, C1 and R21, C2 are equal to each other and possibly the voltage dividers R11, R12 and R21, R22 have the same dividing ratio. If the input E a cycle followed with a certain, through the voltage U and the timer R3, C3 given frequency, so can at output A a clock sequence with the duty cycle 1 X 1 can be removed. The fed to the two inputs of the differential amplifier DV The tensions are then of the same magnitude. The differential amplifier gives a mean output voltage US equal to the voltage U from which the timing circuit R3, C3 is fed.

Wird jedoch dem Eingang E eine Takt folgte mit anderer Frequenz zugeführt, so würde bei gleichbleibender Spannung U am Zeitkreis R3, C3 am Ausgang A eine Taktfolge auftreten, in der eine der Taktzeiten unverändert, die zweite jedoch verlängert oder verkürzt wäre; das Tastverhältnis wäre also nicht mehr 1 : 1. Dem wirkt die beschriebene Schaltung entgegen, bei der abhängig von Änderungen der Taktzeiten und daraus abgeleitet dem Ladezustand der Kapazitäten Cl bzw. C2 der Integrierglieder die vom Differenzverstärker DV an das Zeitglied R3, C3 gelieferte Spannung US gesteuert wird.However, if the input E is followed by a clock with a different frequency, so with a constant voltage U at the timing circuit R3, C3 at the output A a clock sequence would be occur in which one of the cycle times remains unchanged, but the second is extended or would be shortened; the duty cycle would no longer be 1: 1 against the circuit described, in which dependent on changes in the cycle times and derived therefrom the state of charge of the capacitances C1 and C2 of the integrating elements the voltage US supplied by the differential amplifier DV to the timing element R3, C3 is controlled will.

Ist beispielsweise am Ausgang des Gatters G1 die Dauer der Taktzeit des Wertes L größer als die des Wertes O, eo wird am Ausgang des Gatters G2 die Dauer der Taktzeit des Wertes 0 größer als die des Wertes L. Daher wird die Kapazität C1 auf einen höheren Wert als die Kapazität C2 aufgeladen, die Spannung am Eingang Ei ist positiv gegenüber der Spannung am Eingang Eni des Differenzverstärkers. Als Folge davon verringert sich die Spannung US, die Dauer der Taktzeit mit dem Wert O am Ausgang A wird verlängert und es werden somit unterschiedliche Taktzeiten in einem grösseren Bereich unabhängig von der Frequenz der Eingangstaktfolge ausgeglichen.If, for example, the duration of the cycle time is at the output of the gate G1 of the value L is greater than that of the value O, eo is the output of the gate G2 Duration of the cycle time of the value 0 is greater than that of the value L. Therefore, the capacity C1 charged to a higher value than the capacitance C2, the voltage at the input Egg is positive towards the voltage at the input Eni of the differential amplifier. As a result, the voltage US decreases, the duration of the cycle time with the Value O at output A is extended and there are thus different cycle times balanced in a larger area regardless of the frequency of the input clock sequence.

Bei der Erläuterung der Wirkungsweise war zunächst angenommen worden, daß ein Tastverhältnis von 1 : 1 erreicht werden soll, wozu die zwei dem Differenzverstärker zugeführten Spannungen untereinander gleich waren.When explaining the mode of operation, it was initially assumed that that a duty cycle of 1: 1 should be achieved, including the two the differential amplifier supplied voltages were equal to each other.

Zum Gewinnen von Rechteckimpulsfolgen mit anderen Tastverhältnissen als 1 : 1 wird zumindest eine der durch Integration der von der Kippschaltung gelieferten Impulsfolgen gewonnenen Spannungen geteilt, so daß dem Differenzverstärker ungleiche Spannungen zugeführt werden. Das Tastverhältnis der Impulsfolge am Ausgang der Schaltung ist dann umgekehrt gleich dem Verhältnis der dem Differenzverstärker zugeführten Spannungen$ das ist gleichbedeutend mit dem Teilungsverhältnis der Spannungsteiler.For obtaining square pulse trains with other pulse duty factors as 1: 1, at least one of the values provided by the integration of the flip-flop Pulse trains obtained voltages divided, so that the differential amplifier unequal Voltages are supplied. The duty cycle of the pulse train at the output of the circuit is then inversely equal to the ratio of the one fed to the differential amplifier Voltages $ that is synonymous with the division ratio of the voltage dividers.

Die Schaltung wirkt als Regelschaltung, die jede Abweichung vom gewollten Tastverhältnis selbsttätig ausgleicht. Da der Differenzverstärker praktisch eine unendlich große Verstärkung hat, können Fertigungsunterschiede nicht zu Restfehlern beitragen. Änderungen der Speisespannung beeinflussen die von der Kippschaltung abgegebenen, zueinander inversen Impulafolgen in gleicher Weise. Unterschiede durch verschieden große Schwellenspannungen der Schalterelemente werden durch die Schaltung ausgeglichen. Restfehler im Tastverhältnis können daher nur durch die beherrschbaren Abweichungen in den Integrierschaltungen und den Spannungsteilern verursacht werden.The circuit acts as a regulating circuit that eliminates any deviation from the intended one Duty cycle compensates automatically. Since the differential amplifier is practically a Has an infinitely large gain, manufacturing differences cannot lead to residual defects contribute. Changes in the supply voltage affect the output from the flip-flop, mutually inverse pulse sequences in the same way. Differences by different large threshold voltages of the switch elements are compensated for by the circuit. Residual errors in the pulse duty factor can therefore only be caused by the controllable deviations in the integrating circuits and the voltage dividers.

Claims

P a t e n t a n s p r ü c h e 69 Circuit for forming a sequence arbitrarily shaped impulses in a rectangular impulse sequence with constant and frequency-independent duty cycle T, characterized by any of the sequence shaped pulses controllable flip-flop circuit (Gi, G2, R3, C3) with two to each other complementary square wave outputs, two each to one of the outputs voltage-dividing integrating circuits connected downstream of the flip-flop with the Division factors Fi or F2, where F1 / F2 = T, a comparison amplifier (DV), one of the difference in the output signals of the two integrating circuits is the same ratio Supplies a value whose output is fed back to the flip-flop circuit in such a way that its through Output signal automatically adjusts the length of the cycle times to the set ratio is regulated.

2. Circuit according to claim 1, characterized in that the voltage dividing Integrating circuits each consisting of a series resistor (R11 or R21) and a shunt capacitor (Ci resp.

C2) and one transverse resistor (R12 or R22) each.

3. A circuit according to claim 1, characterized in that each integrating circuit a voltage divider is connected upstream or downstream.

4. A circuit according to claim 1, characterized in that the trigger circuit works monostable, from two Nor gates (Gi and G2) and one RC element (R3, C3) exists, and their dwell time in the one initiated by an input impulse unstable second switching state (O at the output of the first gate (Gi)) from one at the resistor (R3) of the Rc element, the charge reversal voltage (US) depends in such a way that that the dwell time is greater, the lower the charge reversal voltage, and that the output voltage of the comparison amplifier serves as the charge reversal voltage.

5. A circuit according to claim 1, characterized in that as a comparison amplifier a differential amplifier (DV) is provided.

6. Circuit according to claims 4 and 5, characterized in that that the output pulse train integrated via the first integrating circuit (Ril, R12, Ci) of the first gate (Gi) to the inverting input (Ei) and that via the second Integrating circuit (R21, R22, C2) integrated output pulse train of the second gate (G2) is fed to the non-inverting input (Eni) of the differential amplifier.

7. A circuit according to claim 1, characterized in that the trigger circuit works astable, is synchronized by the sequence of arbitrarily forged pulses and oscillates freely in the absence of input signals.